JPS61166173A - 薄膜トランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示装置、例えば、エレクトロルミネッセン
スディスプレイパネルの１駆動用回路に用いられる、大
面積にわたり、均一な特性を有する２、、、、−７ 薄膜トランジスタ回路に関する。

従来の技術 従来、例えば第２図に示す回路を薄膜トランジスタで製
造する場合の断面図は、第３図のように々る。第３図に
おいて１は基板、２はＥＬ層層重電体層び駆動電極を含
むＥＬＬ子層、３は薄膜トランジスタのゲート電極およ
びＥＬ層の上部電極、４はゲート絶縁膜、５は半導体層
、６はソースおよびドレイン電極である。第３図から明
らか々ようにこのような構成においては一方の薄膜トラ
ンジスタのソースもしくはドレイン電極と他方の薄膜ト
ランジスタのゲート電極との電気的接触が不可欠である
。このためにはゲート絶縁膜の一部分をエツチング除去
しなければならない。この」：うなゲート絶縁膜の一部
分をエツチング除去する製造工程を用いることによる電
気的接触が不要々構成の一例としては第４図のような構
成が考えられる。

すなわち、右側の薄膜トランジスタはゲート絶縁膜３が
上側に配置されている。

旺　７・ しかしながら第４図のような構成では、少なくとも半導
体層５を形成する工程が２回になるので、工程が複雑と
なり、丑だ半導体層５を形成した後、ゲート絶縁膜３を
その上に形成することになり、この時の熱あるいは運動
エネルギーにより、半導体層が損傷し、良好なトランジ
スタ特性が得られない。まだ、異なる方法としてメタル
マスク法により所定領域にゲート絶縁膜を形成する方法
も考えられるが、この方法は１膜μｍ程度の微細加工が
困難であり、現実的ではない。

上記のような理由から、第３図のような構成が望丑しく
、従ってほぼ基板全域に形成したグー！・絶縁膜の所定
領域の１部をエツチング除去して形成する電気的接触が
必要である。ゲート絶縁膜のエツチング方法は第５図に
示すようにゲート絶縁膜３上の所定エツチング領域以外
の領域を耐エツチング液の物質、例えばホトレジスト 護した後、前記ゲート絶縁膜４をエツチング液に浸すこ
とで行う。このようなゲート絶縁膜のエツチングを行う
領域の数が通常の薄膜トランジスタ回路では、１ウエハ
ー中に数百ケ所と非常に多いために、ゲート絶縁膜のエ
ツチング完了丑での時間に１ウエハー中でバラツキが生
じる。このためにゲート絶縁膜が完全になくなって、そ
の下のゲート電極が露出してからもエツチング液に浸さ
れ、オーバーエツチングになるところがでてくる。また
さらには、電気的接触を確実なものとするために、ゲー
ト絶縁膜のエツチングを行う全ての領域でゲート電極が
露出してから少しの時間、エツチング液に浸しておくと
いう、オーバーエツチングが行われることもある。

発明が解決しようとする問題点 ゲート絶縁膜の一部をエツチング除去する場合、ゲート
電極は約１ｏＯＯ人の厚みであるので、その膜中には、
ピンホールが多数存在している。このだめに、オーバー
エツチング時にこのピンホールを介して、ゲート電極の
下層にエツチング液が浸入する。このとき下層のエツチ
ング液に対するエツチング速度が、ゲート絶縁膜のそれ
よりも速い場合には、下層がエツチングされてし甘い、
そ５・＼−〉゛ の上のゲート電極も共にはがれるということが生じ、電
気的接触がとれなくなる。

本発明は従来の欠点を除去するものであり、ゲート絶縁
膜をはさんだ各素子の電気的接触を要する薄膜トランジ
スタ装置において、ゲート絶縁膜のエツチングを容易に
確実に行うだめの素子構造を提示するものである。

問題点を解決するだめの手段 基板あるいは基板表面上に形成された絶縁膜からなる支
持層上に形成されたゲート電極と、前記ゲート電極上に
形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成
された所定形状の半導体層と、前記半導体層上に形成さ
れた所定形状の金属層から々るソースおよびドレイン電
極で構成された複数個の薄膜トランジスタを含む装置に
おいて、前記支持層を構成する材料のエツチング速さを
前記ゲート絶縁膜のエツチング速さよりも遅くする。

作　　用 ゲート絶縁膜を所定形状にエツチング除去して一方の薄
膜トランジスタのソースあるいはドレイ６ページ ン電極と他方の薄膜トランジスタのゲート電極との電気
的接触を行う際に、ゲート絶縁膜がオーバーエツチング
された場合でも、ゲート電極のピンホールを介してエツ
チング液が浸透した時に支持層がエツチングされにくい
。

実施例 以下本発明の実施例を歯播啼図面を参照して説明する。

第１図に示すように、基板１の上に、Ａ１２０３膜８を
電子ビーム蒸着法もしくはスパッタリング法等により、
約１μｍの厚さに形成し、ゲート絶縁膜をエツチング除
去する部分にＡｕ層９を真空蒸着法等で約１０ｎｍ形成
し、その上にゲート電極として、Ａｌ電極１０を真空蒸
着法で５　０　ｎ　ｍ〜７　０　ｎ　ｍの厚さに形成す
る。しかる後に、前記Ａ１２０３膜８およびＡ４１０上
に、ゲート絶縁膜１１としてＡｌ−Ｔａ−０膜（組成比
Ａｇ：Ｔａ−３６：６４）を例えばスパッタリング法で
５００膜ｍ〜７００ｎｍの厚さに形成する。ゲート絶縁
膜１１をエツチングして取り除く所定領域以外の前記Ａ
ｌ−Ｔａ−０膜（Ａｌ：Ｔａ　＝３６　：　６４）表面
を、７１、−０ 例えばホトレジスト膜７等で保巡した後、Ａｌ−Ｔａ−
０膜（組成比Ａｌ：Ｔａ＝３６：　６４　）のエツチン
グ液として弗酸十弗化アンモニウムの１＝４の混合液（
温度４０’Ｃ）を用いて、ゲート絶縁膜１１のエツチン
グを行う。この混合液による、Ａｌ２Ｏ３のエツチング
速度は約２〜５ｎｍ／分であり１．Ｊ−Ｔａ−〇膜（組
成比ＡＩ！：Ｔａ＝３６　：　６４　）のエツチング速
度ｄ：、約５０ｎｍ〜１１００ｎ／分である。このため
Ａｕ層９　、Ａｌ電極１０のピンホールからエツチング
液が浸入し、Ａｌ２Ｏ３膜８に接触しても、Ａｌ２Ｏ３
膜８のエツチング速度が非常に遅いだめに、Ａｕ層９　
、Ａｌ電極１０が剥離する前に、ゲ〜；・絶縁膜１１で
あるＡｌ−Ｔａ−〇膜（組成比Ａｌ：　Ｔａ＝３６：６
４　）のエツチングが完了してし丑う。この基板１の上
の支持絶縁膜としては実施例で示したＡｌ２Ｏ３以外に
Ｔ　ａ　２０５．さらには８１３Ｎ４を用いることがで
きる。

寸だ基板１として、銅板等の金属を用い、その上に支持
絶縁膜を形成すれば、この金属基板が、薄膜トランジス
タが動作中の良好なヒートシンクの役割を果すという利
点がある。

さらに基板あるいは基板上に形成される支持絶縁膜とし
て、ゲート電極との伺着力のよいもの、例えばＴ　ａ　
２０５を、ゲート電極としてＴａ　を使用することによ
り、ゲート電極等の剥離による薄膜トランジスタの不良
を少なくすることができる。

発明の効果 本発明に」：れば、所定形状のゲート絶縁膜を所定形状
にエツチング除去して一方のトランジスタのソースある
いはドレイン電極と他方のトランジスタのゲート電極と
の電気的接続を行っても、エツチングの際にゲート電極
が損傷を受けることが防止される。

【図面の簡単な説明】

第１図は本発明の一実施例における薄膜トランジスタ装
置の構成の要部の製造工程を示す断面図、第２図は薄膜
トランジスタを用いた回路の一例を示す回路図、第３図
は第２図の回路を構成する薄膜トランジスタ装置の断面
図、第４図は薄膜トランジスタ装置の他の従来例を示す
断面図、第５図９　ベーン は従来のゲート絶縁膜をエツチング除去する工程を示す
断面図。 １・・・・・・基板、７・・・・・ホトレジスト膜、８
・・・・・・Ａｅ２０５膜、９・・・・・・Ａｕ層、１
０・・・・・・Ａｌ電極。 １１・・・・・Ａ　Ｉ　−Ｔ　ａ−０層。

Claims (2)

【特許請求の範囲】
1. （１）基板あるいは基板表面に形成された絶縁膜からな
   る支持層上に形成されたゲート電極と、前記ゲート電極
   上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に
   形成された所定形状の半導体層と、ソースおよびドレイ
   ン電極で構成された複数個の薄膜トランジスタを含む薄
   膜トランジスタ装置において、前記支持層のエッチング
   速さが、前記ゲート絶縁膜のエッチング速さよりも遅い
   ことを特徴とする薄膜トランジスタ装置。
2. （２）基板として金属を用いることを特徴とする特許請
   求の範囲第１項記載の薄膜トランジスタ装置。