JP2837137B2 - ビルドアップ多層印刷回路基板の製造方法 - Google Patents
ビルドアップ多層印刷回路基板の製造方法Info
- Publication number
- JP2837137B2 JP2837137B2 JP8250886A JP25088696A JP2837137B2 JP 2837137 B2 JP2837137 B2 JP 2837137B2 JP 8250886 A JP8250886 A JP 8250886A JP 25088696 A JP25088696 A JP 25088696A JP 2837137 B2 JP2837137 B2 JP 2837137B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- printed circuit
- photosensitive insulating
- build
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータのマザ
ーボード（ｍｏｔｈｅｒ ｂｏａｒｄ）、カメラ−体型
ＶＴＲ，ＭＣＭ（Ｍｕｌｔｅ Ｃｈｉｐ Ｍｏｄｕｌ
ｅ）、ＳＣＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
又は携帯フォン等に用いられる多層印刷回路基板の製造
方法に関し、より詳細には層間接続の程度が向上したビ
ルドアップ多層印刷回路基板（ｂｕｉｌｄ−ｕｐ ｍｕ
ｌｔｉ−ｌａｙｅｒ ｐｒｉｎｔｅｄｃｉｒｃｕｉｔ
ｂｏａｒｄ）の製造方法に関する。
ーボード（ｍｏｔｈｅｒ ｂｏａｒｄ）、カメラ−体型
ＶＴＲ，ＭＣＭ（Ｍｕｌｔｅ Ｃｈｉｐ Ｍｏｄｕｌ
ｅ）、ＳＣＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
又は携帯フォン等に用いられる多層印刷回路基板の製造
方法に関し、より詳細には層間接続の程度が向上したビ
ルドアップ多層印刷回路基板（ｂｕｉｌｄ−ｕｐ ｍｕ
ｌｔｉ−ｌａｙｅｒ ｐｒｉｎｔｅｄｃｉｒｃｕｉｔ
ｂｏａｒｄ）の製造方法に関する。
【０００２】
【従来の技術】電子部品と部品内蔵技術の発達に伴って
回路導体を重ねる多層印刷回路基板が開発されて以来、
最近多層印刷回路基板の高密度化に対する研究が一層活
発に進められている。そのうちでもビルドアップ（ｂｕ
ｉｌｄ−ｕｐ）方式により多層印刷回基板を製造する方
法が広く用いられているが。この方法は従来の一般的な
ＢＶＨ（ｂｌｉｎｄ ｖｉａ ｈｏｌｅ）工法とは異な
り、絶縁層と回路導体層を順次に積層して多層回路を形
成する方法である。従って、ビルドアップによる印刷回
路基板の製造はその方法自体が簡単であるのみならず、
それに従って製造される多層印刷回路基板（以下、単に
‘ビルドＭＬＢ’と省略する）は、基板の層間回路の連
結を成すビアホール（ｖｉａ ｈｏｌｅ）の形成が容易
であり、極小径のビアホールの形成が可能であり、回路
導体の厚さが薄いため、微細回路の形成が容易な利点が
ある。
回路導体を重ねる多層印刷回路基板が開発されて以来、
最近多層印刷回路基板の高密度化に対する研究が一層活
発に進められている。そのうちでもビルドアップ（ｂｕ
ｉｌｄ−ｕｐ）方式により多層印刷回基板を製造する方
法が広く用いられているが。この方法は従来の一般的な
ＢＶＨ（ｂｌｉｎｄ ｖｉａ ｈｏｌｅ）工法とは異な
り、絶縁層と回路導体層を順次に積層して多層回路を形
成する方法である。従って、ビルドアップによる印刷回
路基板の製造はその方法自体が簡単であるのみならず、
それに従って製造される多層印刷回路基板（以下、単に
‘ビルドＭＬＢ’と省略する）は、基板の層間回路の連
結を成すビアホール（ｖｉａ ｈｏｌｅ）の形成が容易
であり、極小径のビアホールの形成が可能であり、回路
導体の厚さが薄いため、微細回路の形成が容易な利点が
ある。
【０００３】このようなビルドアップＭＬＢに係る製造
方法を、例示すると、日本国特開平７−２３１１７１号
公報にも提示された製造方法を挙げることができる。即
ち、日本国特開平７−２３１１７１号公報による製造方
法は、図５（Ａ〜Ｆ）に示す通り、内層回路（１２）が
形成された導体回路基板（１０）上に１次感光性絶縁樹
脂（１４）を約４０μｍの厚さに塗布し、望むビアホー
ル（２０）のサイズよりも大きい、例えば約６００μｍ
程度の直径を有する未露光部（１５）を散乱光２００ｍ
ｊ／ｃｍ2 に形成した後、現像をせずに連続して２次感
光性樹脂（１６）を約３０μｍ厚さに塗布する。その
後、直径約２００μｍ保持の未露光部（１７）を３００
ｍｊ／ｃｍ2 の露光をし、１，１，１−トリクロロエタ
ンで超音波洗浄工程により約７０μｍの厚さのフォトビ
アホール（ｐｈｏｔｏ ｖｉａ ｈｏｌｅ）（２０）を
形成し、ＵＶ硬化及び熱硬化、クロム酸による粗化形
成、鍍金用レジスタ（ｒｅｇｉｓｔ）を形成した後、そ
の上に無電解Ｃｕ鍍金のみで外層導体回路（３０）を形
成してビルドアップＭＬＢを製造する。
方法を、例示すると、日本国特開平７−２３１１７１号
公報にも提示された製造方法を挙げることができる。即
ち、日本国特開平７−２３１１７１号公報による製造方
法は、図５（Ａ〜Ｆ）に示す通り、内層回路（１２）が
形成された導体回路基板（１０）上に１次感光性絶縁樹
脂（１４）を約４０μｍの厚さに塗布し、望むビアホー
ル（２０）のサイズよりも大きい、例えば約６００μｍ
程度の直径を有する未露光部（１５）を散乱光２００ｍ
ｊ／ｃｍ2 に形成した後、現像をせずに連続して２次感
光性樹脂（１６）を約３０μｍ厚さに塗布する。その
後、直径約２００μｍ保持の未露光部（１７）を３００
ｍｊ／ｃｍ2 の露光をし、１，１，１−トリクロロエタ
ンで超音波洗浄工程により約７０μｍの厚さのフォトビ
アホール（ｐｈｏｔｏ ｖｉａ ｈｏｌｅ）（２０）を
形成し、ＵＶ硬化及び熱硬化、クロム酸による粗化形
成、鍍金用レジスタ（ｒｅｇｉｓｔ）を形成した後、そ
の上に無電解Ｃｕ鍍金のみで外層導体回路（３０）を形
成してビルドアップＭＬＢを製造する。
【０００４】
【発明が解決しようとする課題】しかし、上記の方法
は、現像をせずに１次露光により形成される約６００μ
ｍのビアホール上に更に約２００μｍビアホールを形成
するよう２次露光をし、瞬時に現像をすることにより、
図５（Ｄ〜Ｅ）における通り、絶縁樹脂層の厚さによる
適宜な光量伝達の不足で露光脆弱部（２２）が生じ、現
像後には極小径のビアホール（２０）の現像が入口側が
狭くなり内層回路側が広くなる。このようなホール形状
によって無電解Ｃｕ鍍金時に鍍金液の供給がスムーズに
いかず鍍金脆弱部（３２）が生じ、これに因り鍍金接触
信頼性が非常に劣弱になる問題点が発生する。
は、現像をせずに１次露光により形成される約６００μ
ｍのビアホール上に更に約２００μｍビアホールを形成
するよう２次露光をし、瞬時に現像をすることにより、
図５（Ｄ〜Ｅ）における通り、絶縁樹脂層の厚さによる
適宜な光量伝達の不足で露光脆弱部（２２）が生じ、現
像後には極小径のビアホール（２０）の現像が入口側が
狭くなり内層回路側が広くなる。このようなホール形状
によって無電解Ｃｕ鍍金時に鍍金液の供給がスムーズに
いかず鍍金脆弱部（３２）が生じ、これに因り鍍金接触
信頼性が非常に劣弱になる問題点が発生する。
【０００５】一方、このような問題点を解決するために
長時間露光を施して露光量を十分に当る場合には、却っ
て絶縁樹脂の亀裂と過硬化による未現像もしくはビアホ
ール径の縮小が生じるようになる。のみならず、上記ホ
ール現像に因りビアホールの大きさが大体において２０
０μｍ程に制約を受けてビアホール形成精度が劣るよう
になり、結局多層印刷回路基板の高密度化が大きく制限
される問題がある。
長時間露光を施して露光量を十分に当る場合には、却っ
て絶縁樹脂の亀裂と過硬化による未現像もしくはビアホ
ール径の縮小が生じるようになる。のみならず、上記ホ
ール現像に因りビアホールの大きさが大体において２０
０μｍ程に制約を受けてビアホール形成精度が劣るよう
になり、結局多層印刷回路基板の高密度化が大きく制限
される問題がある。
【０００６】従って、本発明は、上記の従来の問題点を
解決するために提案したもので、導体回路層と感光性絶
縁樹脂層を順次に積層するビルドアップ方式による多層
印刷回路基板製造時に層間接続程度が向上したビルドア
ップ多層印刷回路基板を提供することを目的とする。
解決するために提案したもので、導体回路層と感光性絶
縁樹脂層を順次に積層するビルドアップ方式による多層
印刷回路基板製造時に層間接続程度が向上したビルドア
ップ多層印刷回路基板を提供することを目的とする。
【０００７】本発明の別の目的は、直径１００μｍ以下
のビアホールの形成が可能な高密度ビルドアップ多層印
刷回路基板を提供することにある。
のビアホールの形成が可能な高密度ビルドアップ多層印
刷回路基板を提供することにある。
【０００８】
【課題を解決するための手段】ビルドアップ多層印刷回
路基板を製造する方法において、銅箔膜が積層された基
板（１１０）上に通常の写真食刻法により印刷回路パタ
ーン（１１２）を形成する段階； 前記パターン（１１２）が形成された基板（１１０）の
片面に１次感光性絶縁樹脂（１１４）を塗布し、予め乾
燥して半硬化させた後、基板の他面に１次感光性絶縁樹
脂（１１４）を塗布し予め乾燥して半硬化させた後、未
露光部を有するマスクフィルムを基板両面に塗布された
１次感光性絶縁樹脂（１１４）上に密着させて露光及び
現像をして上から下へ下がりながら一定の比率をもっと
狭くなる態様のフォトビアホール（１２２）を形成する
段階； 前記フォトビアホール（１２２）が形成された１次感光
性絶縁樹脂（１１４）のうち片方の１次感光性絶縁樹脂
層上に２次感光性絶縁樹脂（１１６）を塗布し、予め乾
燥して半硬化させた後、他方の１次感光性絶縁樹脂上に
２次感光性絶縁樹脂を塗布し予め乾燥して半硬化させ
後、未露光部を有するマスクフィルムを２次感光性絶縁
樹脂上に密着させて露光及び現像をして上記ビアホール
（１２２）の直上にビアホール（１２２）の直径（ｄ
１）より１．０５〜２．０倍更に大きい直径（ｄ２）を
有し、上記ビアホール（１２２）の上部直径とその下部
とが同一であり、そして上から下へ下がりながら一定の
比率で狭くなる態様のビアホール（１２４）を形成する
段階； 上記の通りビアホール（１２０）が形成された前記１，
２次感光性絶縁樹脂（１１４、１１６）を最終乾燥及び
硬化させる段階及び、上記の通り前記１，２次感光性絶
縁樹脂が最終乾燥及び硬化された基板を無電解Ｃｕ鍍金
した後、電解Ｃｕ鍍金した鍍金層（１３０）を形成した
後、印刷回路パターンを形成する段階を含む構成のビル
ドアップ多層印刷回路基板の製造方法である。
路基板を製造する方法において、銅箔膜が積層された基
板（１１０）上に通常の写真食刻法により印刷回路パタ
ーン（１１２）を形成する段階； 前記パターン（１１２）が形成された基板（１１０）の
片面に１次感光性絶縁樹脂（１１４）を塗布し、予め乾
燥して半硬化させた後、基板の他面に１次感光性絶縁樹
脂（１１４）を塗布し予め乾燥して半硬化させた後、未
露光部を有するマスクフィルムを基板両面に塗布された
１次感光性絶縁樹脂（１１４）上に密着させて露光及び
現像をして上から下へ下がりながら一定の比率をもっと
狭くなる態様のフォトビアホール（１２２）を形成する
段階； 前記フォトビアホール（１２２）が形成された１次感光
性絶縁樹脂（１１４）のうち片方の１次感光性絶縁樹脂
層上に２次感光性絶縁樹脂（１１６）を塗布し、予め乾
燥して半硬化させた後、他方の１次感光性絶縁樹脂上に
２次感光性絶縁樹脂を塗布し予め乾燥して半硬化させ
後、未露光部を有するマスクフィルムを２次感光性絶縁
樹脂上に密着させて露光及び現像をして上記ビアホール
（１２２）の直上にビアホール（１２２）の直径（ｄ
１）より１．０５〜２．０倍更に大きい直径（ｄ２）を
有し、上記ビアホール（１２２）の上部直径とその下部
とが同一であり、そして上から下へ下がりながら一定の
比率で狭くなる態様のビアホール（１２４）を形成する
段階； 上記の通りビアホール（１２０）が形成された前記１，
２次感光性絶縁樹脂（１１４、１１６）を最終乾燥及び
硬化させる段階及び、上記の通り前記１，２次感光性絶
縁樹脂が最終乾燥及び硬化された基板を無電解Ｃｕ鍍金
した後、電解Ｃｕ鍍金した鍍金層（１３０）を形成した
後、印刷回路パターンを形成する段階を含む構成のビル
ドアップ多層印刷回路基板の製造方法である。
【０００９】以下、本発明を図面を参照して具体的に説
明する。
明する。
【００１０】先ず、図１（Ａ）に示す通り、両面に銅箔
膜が付着された銅箔積層板（ｃｏｐｐｅｒ ｃｌａｄ
ｌａｍｉｎａｔｅ）（１１０）上に通常の写真食刻法に
より印刷回路パターン（１１２）を形成する。この際、
図１（Ｂ）の通り、上記パターン（１１２）を黒化還元
処理すると、パターン上に塗布される感光性絶縁樹脂の
密着力を一層向上させることができる。この後、図１
（Ｃ〜Ｈ）の通り、黒化膜（１１３）が形成された基板
上に感光性絶縁樹脂（１１４、１１６）を塗布し、フォ
トビアホール（１２０）を形成させた後、樹脂塗布層に
更に導体回路層（１３０）を形成するが、上記樹脂層の
塗布は１次、２次に施して樹脂層の厚さが１７〜１１５
μｍ程に塗布するのが望ましい。もし、絶縁樹脂層（１
１４，１１６）の厚さが１７μｍ未満に塗布されると、
絶縁性が低下して信号干渉が発生するおそれがあるのみ
ならず、下層の回路パターンの屈曲がそのまま露出して
製品表面の凹凸により表面形状に問題がある。半面、絶
縁樹脂層の厚さが１１５μｍを越えて塗布されると、ビ
アホール（１２０）内の鍍金が難しく、アンダーカット
（ｕｎｄｅｒｃｕｔ）の発生が甚しいため、Ｃｕ鍍金接
触信頼性が低下するみのならず、薄板に適用する利点が
なくなる。
膜が付着された銅箔積層板（ｃｏｐｐｅｒ ｃｌａｄ
ｌａｍｉｎａｔｅ）（１１０）上に通常の写真食刻法に
より印刷回路パターン（１１２）を形成する。この際、
図１（Ｂ）の通り、上記パターン（１１２）を黒化還元
処理すると、パターン上に塗布される感光性絶縁樹脂の
密着力を一層向上させることができる。この後、図１
（Ｃ〜Ｈ）の通り、黒化膜（１１３）が形成された基板
上に感光性絶縁樹脂（１１４、１１６）を塗布し、フォ
トビアホール（１２０）を形成させた後、樹脂塗布層に
更に導体回路層（１３０）を形成するが、上記樹脂層の
塗布は１次、２次に施して樹脂層の厚さが１７〜１１５
μｍ程に塗布するのが望ましい。もし、絶縁樹脂層（１
１４，１１６）の厚さが１７μｍ未満に塗布されると、
絶縁性が低下して信号干渉が発生するおそれがあるのみ
ならず、下層の回路パターンの屈曲がそのまま露出して
製品表面の凹凸により表面形状に問題がある。半面、絶
縁樹脂層の厚さが１１５μｍを越えて塗布されると、ビ
アホール（１２０）内の鍍金が難しく、アンダーカット
（ｕｎｄｅｒｃｕｔ）の発生が甚しいため、Ｃｕ鍍金接
触信頼性が低下するみのならず、薄板に適用する利点が
なくなる。
【００１１】このような樹脂絶縁層の形成のための本発
明の塗布工程を具体的に説明すると、図１（Ｃ）に示す
通り、先ず、黒化膜（１１３）が形成された基板（１１
０）に感光性絶縁樹脂（１１４）を印刷製版を利用して
適宜な厚さに１次塗布することにより、片面を印刷、続
いて予乾燥工程により半硬化させた後、他面（図１に図
示せず）にも同一の方法で感光性絶縁樹脂を塗布、予乾
燥して半硬化させる。上記の通り、１次感光性絶縁樹脂
（１１４）が塗布されると、内層と導通されるべきパタ
ーン部分は、露光されないように未露光部を有するポジ
型形態のマスクフィルム（ｐｏｓｉｔｉｖｅ ｍａｓｋ
ｆｉｌｍ）を真空蒸着させて露光する。以後、感光性
絶縁樹脂上の未露光部を現像して図１（Ｃ）のようＶ字
形状フォトビアホールを形成する。その後、図１（Ｄ）
の通り、基板の両面に塗布し、フォトビアホール（１２
２）が形成された１次感光性絶縁樹脂（１１４）のうち
片方１次感光性絶縁樹脂上に１次塗布方法と同一の方法
により２次感光性絶縁樹脂を塗布、予乾燥して仮硬化さ
せた後、他方１次感光性絶縁樹脂上に同一の方法により
２次感光性絶縁樹脂を塗布、予乾燥して仮硬化させて露
光する。この際、２次露光によるビアホール（１２４）
の形成は、１次樹脂層のビアホールに比べて大きく形成
させるようにしなければ、図１（Ｅ）の通り樹脂層（１
１４，１１６）に形成される最終フォトビアホール（１
２０）がＶ字形状を継続維持することがきない。望まし
くは、図２に示す通り、２次露光、現像により形成され
るビアホール（１２４）の直径（ｄ2 ）が１次露光、現
像により形成されるビアホール（１２２）に直径（ｄ1
）より約１．０５倍以上大きくするのが好ましく、よ
り好ましくは約１．０５〜２０倍程度になるようにする
ことである。
明の塗布工程を具体的に説明すると、図１（Ｃ）に示す
通り、先ず、黒化膜（１１３）が形成された基板（１１
０）に感光性絶縁樹脂（１１４）を印刷製版を利用して
適宜な厚さに１次塗布することにより、片面を印刷、続
いて予乾燥工程により半硬化させた後、他面（図１に図
示せず）にも同一の方法で感光性絶縁樹脂を塗布、予乾
燥して半硬化させる。上記の通り、１次感光性絶縁樹脂
（１１４）が塗布されると、内層と導通されるべきパタ
ーン部分は、露光されないように未露光部を有するポジ
型形態のマスクフィルム（ｐｏｓｉｔｉｖｅ ｍａｓｋ
ｆｉｌｍ）を真空蒸着させて露光する。以後、感光性
絶縁樹脂上の未露光部を現像して図１（Ｃ）のようＶ字
形状フォトビアホールを形成する。その後、図１（Ｄ）
の通り、基板の両面に塗布し、フォトビアホール（１２
２）が形成された１次感光性絶縁樹脂（１１４）のうち
片方１次感光性絶縁樹脂上に１次塗布方法と同一の方法
により２次感光性絶縁樹脂を塗布、予乾燥して仮硬化さ
せた後、他方１次感光性絶縁樹脂上に同一の方法により
２次感光性絶縁樹脂を塗布、予乾燥して仮硬化させて露
光する。この際、２次露光によるビアホール（１２４）
の形成は、１次樹脂層のビアホールに比べて大きく形成
させるようにしなければ、図１（Ｅ）の通り樹脂層（１
１４，１１６）に形成される最終フォトビアホール（１
２０）がＶ字形状を継続維持することがきない。望まし
くは、図２に示す通り、２次露光、現像により形成され
るビアホール（１２４）の直径（ｄ2 ）が１次露光、現
像により形成されるビアホール（１２２）に直径（ｄ1
）より約１．０５倍以上大きくするのが好ましく、よ
り好ましくは約１．０５〜２０倍程度になるようにする
ことである。
【００１２】本発明の特徴は、樹脂絶縁層と回路導体を
順次に積層するビルドアップ方式を利用して多層印刷回
路基板を製造するとき、１次絶縁樹脂を必ず露光及び現
像工程により１次ビアホール（１２２）を形成した後、
２次絶縁樹脂上に上記ビアホール（１２２）より大きい
２次ビアホール（１２４）を形成させることにより、最
終的にＶ字形状のフォトビアホール（１２０）を形成す
ることにとある。このように形成されるＶ字形状のビア
ホールを備えた印刷回路基板は、後続するＣｕ鍍金がス
ムーズになることは勿論、層間接触信頼性が非常に優れ
るようになる利点がある。更に、２次ビアホール（１２
４）が１次ビアホール（１２２）より大きいため、１次
フォトビアホールと２次フォトビアホールの層間整合
（ｒｅｇｉｓｔｒａｔｉｏｎ）の問題も解決できるの
で、層間整合の不整合から来る１，２次フォトビアホー
ルの歪み又は偏心による信頼度低下を防止することがで
きる。
順次に積層するビルドアップ方式を利用して多層印刷回
路基板を製造するとき、１次絶縁樹脂を必ず露光及び現
像工程により１次ビアホール（１２２）を形成した後、
２次絶縁樹脂上に上記ビアホール（１２２）より大きい
２次ビアホール（１２４）を形成させることにより、最
終的にＶ字形状のフォトビアホール（１２０）を形成す
ることにとある。このように形成されるＶ字形状のビア
ホールを備えた印刷回路基板は、後続するＣｕ鍍金がス
ムーズになることは勿論、層間接触信頼性が非常に優れ
るようになる利点がある。更に、２次ビアホール（１２
４）が１次ビアホール（１２２）より大きいため、１次
フォトビアホールと２次フォトビアホールの層間整合
（ｒｅｇｉｓｔｒａｔｉｏｎ）の問題も解決できるの
で、層間整合の不整合から来る１，２次フォトビアホー
ルの歪み又は偏心による信頼度低下を防止することがで
きる。
【００１３】上記１，２次感光性絶縁樹脂の厚比は、１
次感光性絶縁樹脂厚さ：２次感光性絶縁樹脂厚さ＝１０
〜８１：１９〜９０になるように選定するのが望まし
い。
次感光性絶縁樹脂厚さ：２次感光性絶縁樹脂厚さ＝１０
〜８１：１９〜９０になるように選定するのが望まし
い。
【００１４】上記１次感光性絶縁樹脂の厚さが２次感光
性絶縁樹脂厚さに対し１０：９０より小さい場合には、
２次感光性絶縁樹脂の厚さが厚過ぎるため、２次現像時
に現像の困難により目的するＶ字形状のビアホールはア
ンダーカットが甚しいビアホールが形成されるので、層
間導通のための鍍金時にビアホール底面の鍍金信頼性の
低下をもたらすようになる。
性絶縁樹脂厚さに対し１０：９０より小さい場合には、
２次感光性絶縁樹脂の厚さが厚過ぎるため、２次現像時
に現像の困難により目的するＶ字形状のビアホールはア
ンダーカットが甚しいビアホールが形成されるので、層
間導通のための鍍金時にビアホール底面の鍍金信頼性の
低下をもたらすようになる。
【００１５】一方、１次感光性絶縁樹脂の厚さが２次感
光性絶縁樹脂の厚さに対し８１：１９以上である場合に
は、２次感光性絶縁樹脂の厚さが薄すぎるため、Ｃｕ導
体回路上の厚さが薄くなって中間絶縁層の役割に要求さ
れる感光性絶縁樹脂の塗布厚さが薄く層間絶縁の不足を
もたらして製品の絶縁信頼性の低下を来すようになる。
光性絶縁樹脂の厚さに対し８１：１９以上である場合に
は、２次感光性絶縁樹脂の厚さが薄すぎるため、Ｃｕ導
体回路上の厚さが薄くなって中間絶縁層の役割に要求さ
れる感光性絶縁樹脂の塗布厚さが薄く層間絶縁の不足を
もたらして製品の絶縁信頼性の低下を来すようになる。
【００１６】一方、本発明において、１，２次感光性絶
縁樹脂を塗布した後に行う予乾燥は、５〜１３０℃の温
度範囲で５〜４５分間行うのが望ましい。
縁樹脂を塗布した後に行う予乾燥は、５〜１３０℃の温
度範囲で５〜４５分間行うのが望ましい。
【００１７】上記乾燥温度が５０℃未満であったり、又
は乾燥時間が５分未満である場合には、感光性絶縁樹脂
内の溶媒（ｓｏｌｖｅｎｔ）［ブチルカルビノール（ｂ
ｕｔｈｙｌ ｃａｒｂｉｎｏｌ）、またはブチルセロソ
ルブ（ｃｅｌｌｏｓｏｌｖｅ）］の絶縁樹脂が塗膜表面
部に位置して露光時に紫外線（ｕｌｔｒａ−ｖｉｏｌｅ
ｔ；以下、“ＵＶ”と略称する）光の伝達を妨げるよう
になって露光量不足の現像をもたらして、フォトビアホ
ールの形成が困難であり、更に未硬化の樹脂が粘つくこ
とに因り、露光フィルムの表面形態転写及び粘つきが発
生する。
は乾燥時間が５分未満である場合には、感光性絶縁樹脂
内の溶媒（ｓｏｌｖｅｎｔ）［ブチルカルビノール（ｂ
ｕｔｈｙｌ ｃａｒｂｉｎｏｌ）、またはブチルセロソ
ルブ（ｃｅｌｌｏｓｏｌｖｅ）］の絶縁樹脂が塗膜表面
部に位置して露光時に紫外線（ｕｌｔｒａ−ｖｉｏｌｅ
ｔ；以下、“ＵＶ”と略称する）光の伝達を妨げるよう
になって露光量不足の現像をもたらして、フォトビアホ
ールの形成が困難であり、更に未硬化の樹脂が粘つくこ
とに因り、露光フィルムの表面形態転写及び粘つきが発
生する。
【００１８】上記乾燥温度が１３０℃を超えたり、又は
乾燥時間が４５分を越える場合には感光性絶縁樹脂内の
反応ラジカル（ｒｅａｃｔｉｖｅ ｒａｄｉｃａｌ）の
過反応に因り適正露光量の照射後にも現像時に現像が難
しいので、フォトビアホールの形成が困難になる。
乾燥時間が４５分を越える場合には感光性絶縁樹脂内の
反応ラジカル（ｒｅａｃｔｉｖｅ ｒａｄｉｃａｌ）の
過反応に因り適正露光量の照射後にも現像時に現像が難
しいので、フォトビアホールの形成が困難になる。
【００１９】一方、本発明において、露光時の露光量
は、５０〜７００ｍｊ／ｃｍ2 が望ましいが、その理由
は、露光量が５０ｍｊ／ｃｍ2 未満である場合には、感
光性絶縁樹脂の適正反応光量未達に因りフォトビアホー
ル形成が困難になり、更に、露光量が７００ｍｊ／ｃｍ
2 を越す場合には、感光性絶縁樹脂の未露光部への光量
散乱に因り現像後にもフォトビアホールが縮小され、更
に未現像発生によりフォトビアホールの形成が困難にな
るからである。
は、５０〜７００ｍｊ／ｃｍ2 が望ましいが、その理由
は、露光量が５０ｍｊ／ｃｍ2 未満である場合には、感
光性絶縁樹脂の適正反応光量未達に因りフォトビアホー
ル形成が困難になり、更に、露光量が７００ｍｊ／ｃｍ
2 を越す場合には、感光性絶縁樹脂の未露光部への光量
散乱に因り現像後にもフォトビアホールが縮小され、更
に未現像発生によりフォトビアホールの形成が困難にな
るからである。
【００２０】一方、本発明において、現像時間が２０秒
未満である場合には、感光性絶縁樹脂上の未露光部が完
全に現像されないため、Ｃｕ鍍金時に感光性絶縁樹脂の
転写による層間絶縁が発生するようになり、１３０秒以
上である場合には、感光性絶縁樹脂上の未露光部のビア
ホール底面のアンダーカットが大きくなり層間導通のた
めのＣｕ鍍金時にホール底面の鍍金信頼性の低下を誘発
するようになる。
未満である場合には、感光性絶縁樹脂上の未露光部が完
全に現像されないため、Ｃｕ鍍金時に感光性絶縁樹脂の
転写による層間絶縁が発生するようになり、１３０秒以
上である場合には、感光性絶縁樹脂上の未露光部のビア
ホール底面のアンダーカットが大きくなり層間導通のた
めのＣｕ鍍金時にホール底面の鍍金信頼性の低下を誘発
するようになる。
【００２１】以後、図１（Ｆ）の通り、通常的な方法に
より層間の導通のための貫通ホール（１４０）を形成
し、図１（Ｇ）の通り、Ｖ字形状のビアホール（１２
０）が備えられた基板に凹凸を与えて鍍金密着性が向上
されるようにした後、通常の方法により、絶縁層上に無
電解Ｃｕ鍍金をした後、直ちに電解Ｃｕ鍍金を施して回
路鍍金層（１３０）を設けると、ビアホール（１２０）
内部にまで鍍金密着性が優れて層間接着が保障されるの
である。更に、鍍金層（１３０）が形成されると、通常
の写真食刻法と又一度の電解Ｃｕ鍍金によりパターン
（１３１）を形成し、最終的にソルダーレジスト（ｓｏ
ｌｄｅｒ ｒｅｓｉｓｔ）を塗布すると、本発明で望む
ビルドアップＭＬＢが得られるが、この際得られたビル
ドアップＭＬＢは、直径が約５０〜４００μｍ程まで可
能なビアホールを具備することができ、特に、従来のビ
ルドアップから発生する鍍金脆弱又は露光脆弱による問
題が解決されて、信頼性が向上されるのは勿論である。
より層間の導通のための貫通ホール（１４０）を形成
し、図１（Ｇ）の通り、Ｖ字形状のビアホール（１２
０）が備えられた基板に凹凸を与えて鍍金密着性が向上
されるようにした後、通常の方法により、絶縁層上に無
電解Ｃｕ鍍金をした後、直ちに電解Ｃｕ鍍金を施して回
路鍍金層（１３０）を設けると、ビアホール（１２０）
内部にまで鍍金密着性が優れて層間接着が保障されるの
である。更に、鍍金層（１３０）が形成されると、通常
の写真食刻法と又一度の電解Ｃｕ鍍金によりパターン
（１３１）を形成し、最終的にソルダーレジスト（ｓｏ
ｌｄｅｒ ｒｅｓｉｓｔ）を塗布すると、本発明で望む
ビルドアップＭＬＢが得られるが、この際得られたビル
ドアップＭＬＢは、直径が約５０〜４００μｍ程まで可
能なビアホールを具備することができ、特に、従来のビ
ルドアップから発生する鍍金脆弱又は露光脆弱による問
題が解決されて、信頼性が向上されるのは勿論である。
【００２２】更に、上記の如き過程を通じて製造された
ビルドアップＭＬＢは、多層を有する多層印刷回路基板
に適用することができる。
ビルドアップＭＬＢは、多層を有する多層印刷回路基板
に適用することができる。
【００２３】即ち、本発明においては、フォトビアホー
ル（１２０）を形成する段階、ビアホールが形成された
１，２感光性絶縁樹脂を最終乾燥及び硬化させる段階、
及び無電解Ｃｕ鍍金した後に電解鍍金して鍍金層を形成
させた後、印刷回路パターンを形成する段階を繰り返し
て、ビルドアップによる多層の印刷回路パターンを形成
してビルドアップ多層印刷回路基板を製造することがで
きる。
ル（１２０）を形成する段階、ビアホールが形成された
１，２感光性絶縁樹脂を最終乾燥及び硬化させる段階、
及び無電解Ｃｕ鍍金した後に電解鍍金して鍍金層を形成
させた後、印刷回路パターンを形成する段階を繰り返し
て、ビルドアップによる多層の印刷回路パターンを形成
してビルドアップ多層印刷回路基板を製造することがで
きる。
【００２４】さらに、本発明においては、ビルドアップ
による多層の印刷回路パターンを基板の片面のみに形成
したり、又は、ビルドアップによる印刷回路を互いに異
なる層数で基板の両面に形成してビルドアップ多層印刷
回路基板を製造することができる。
による多層の印刷回路パターンを基板の片面のみに形成
したり、又は、ビルドアップによる印刷回路を互いに異
なる層数で基板の両面に形成してビルドアップ多層印刷
回路基板を製造することができる。
【００２５】以下、本発明を実施形態により具体的に説
明する。
明する。
【００２６】
【発明の実施の形態】本発明の方法（発明例１〜４）、
本発明範囲を逸する比較方法（比較例１〜５）及び従来
の方法（従来例）により印刷回路基板を製造したが、そ
の具体的条件は下記表１の通りである。そして、鍍金性
等を評価してその結果を下記表１に示した。
本発明範囲を逸する比較方法（比較例１〜５）及び従来
の方法（従来例）により印刷回路基板を製造したが、そ
の具体的条件は下記表１の通りである。そして、鍍金性
等を評価してその結果を下記表１に示した。
【００２７】先ず、図３に示す通り、両面に銅箔膜が付
着された銅箔積層板（ＰＯＬＹＣＬＯＡＤ社の１１８μ
ｍ／１８μｍ）（１１０）の上に通常の写真食刻法によ
り印刷回路パターン（１１２）を形成した後、上記パタ
ーン（１１２）を黒化還元処理した後、プレプレグ（Ｐ
ｒｅｐｒｅｇ）（ＰＯＬＹＣＬＡＤ社製）を各面に１枚
ずつと１８μｍ銅箔を用いて通常の写真食刻法により印
刷回路パターンを形成した後、この回路パターンを黒化
還元した。黒化膜が形成された基板（１１０）に感光性
絶縁樹脂（１１４）を塗布した。このとき、絶縁樹脂は
２度に瓦って塗布したが、先ず１００〜１５０メッシュ
のＳＵＳ印刷製版を利用して２５μｍ、３０μｍ、３５
μｍ厚さに１次絶縁樹脂を塗布して片面印刷し（１−１
次印刷）、次いで４５〜１４０℃の乾燥炉で１０〜５０
分間予乾燥して半硬化させた。以後、他面を上記製版を
利用して、同一の厚さに感光性絶縁樹脂を塗布した後
（２−１次印刷）、４５〜１４０℃で１０〜５０分間予
乾燥して半硬化させた。
着された銅箔積層板（ＰＯＬＹＣＬＯＡＤ社の１１８μ
ｍ／１８μｍ）（１１０）の上に通常の写真食刻法によ
り印刷回路パターン（１１２）を形成した後、上記パタ
ーン（１１２）を黒化還元処理した後、プレプレグ（Ｐ
ｒｅｐｒｅｇ）（ＰＯＬＹＣＬＡＤ社製）を各面に１枚
ずつと１８μｍ銅箔を用いて通常の写真食刻法により印
刷回路パターンを形成した後、この回路パターンを黒化
還元した。黒化膜が形成された基板（１１０）に感光性
絶縁樹脂（１１４）を塗布した。このとき、絶縁樹脂は
２度に瓦って塗布したが、先ず１００〜１５０メッシュ
のＳＵＳ印刷製版を利用して２５μｍ、３０μｍ、３５
μｍ厚さに１次絶縁樹脂を塗布して片面印刷し（１−１
次印刷）、次いで４５〜１４０℃の乾燥炉で１０〜５０
分間予乾燥して半硬化させた。以後、他面を上記製版を
利用して、同一の厚さに感光性絶縁樹脂を塗布した後
（２−１次印刷）、４５〜１４０℃で１０〜５０分間予
乾燥して半硬化させた。
【００２８】上記の通り半硬化された１次感光性絶縁樹
脂塗布層上に１５０〜２００μｍの未露光部を有するポ
シ型形態のマスクフィルムを真空密着させ、散乱光８５
〜７５０ｍｊ／ｃｍ2 の露光量で露光した。その後、１
％Ｎａ2 ＣＯ3 を現像液とする現像ラインで３ｍ／ｍｉ
ｎの速度で下記表１の通り６０〜９０秒間２．２ｋｇ／
ｃｍ2 のスプレー圧で感光性絶縁樹脂上の未露光部にビ
アホールを現像して基板上にＶ字形１次フォトビアホー
ルを形成した。従来例の場合、現像をしなかった。
脂塗布層上に１５０〜２００μｍの未露光部を有するポ
シ型形態のマスクフィルムを真空密着させ、散乱光８５
〜７５０ｍｊ／ｃｍ2 の露光量で露光した。その後、１
％Ｎａ2 ＣＯ3 を現像液とする現像ラインで３ｍ／ｍｉ
ｎの速度で下記表１の通り６０〜９０秒間２．２ｋｇ／
ｃｍ2 のスプレー圧で感光性絶縁樹脂上の未露光部にビ
アホールを現像して基板上にＶ字形１次フォトビアホー
ルを形成した。従来例の場合、現像をしなかった。
【００２９】次に、１次フォトビアホールが形成された
１次絶縁樹脂（１１４）上に絶縁樹脂を下表１の通り２
５〜３５μｍ夫々塗布し、予乾燥して仮硬化させた後、
２０〜２５０μｍ程の未露光部を有するポジ型マスクフ
ィルムを真空密着した後、散乱光１５５〜３５０ｍｊ／
ｃｍ2 の露光量で露光し現像した後、３ｍ水洗ラインで
３ｍ／ｍｉｎの速度で水洗し、次いで約１５０℃で３０
〜６０分間乾燥した後、１１００ｍｊ／ｃｍ2 のＵＶ硬
化することにより、Ｖ字形のビアホール（１２０）を形
成した。
１次絶縁樹脂（１１４）上に絶縁樹脂を下表１の通り２
５〜３５μｍ夫々塗布し、予乾燥して仮硬化させた後、
２０〜２５０μｍ程の未露光部を有するポジ型マスクフ
ィルムを真空密着した後、散乱光１５５〜３５０ｍｊ／
ｃｍ2 の露光量で露光し現像した後、３ｍ水洗ラインで
３ｍ／ｍｉｎの速度で水洗し、次いで約１５０℃で３０
〜６０分間乾燥した後、１１００ｍｊ／ｃｍ2 のＵＶ硬
化することにより、Ｖ字形のビアホール（１２０）を形
成した。
【００３０】ここで、比較例１〜４の場合には、感光性
絶縁樹脂として、ＴＡＩＹＯ社のＰＳＲ４０００式ＳＬ
−２を、比較例５、発明例１、発明例３及び従来例の場
合にはＴＡＩＹＯ社のＰＶＩ−５００／ＳＡ−５０を、
そして発明例２及び４の場合にはＴＡＭＵＲＡ社のＦＩ
ＮＥＤＬ ＤＳＲ−２０００ＭＬ−４を用いた。以後、
機械的ドリルを利用して貫通ホール（１４０）を加工形
成した後、Ｖ字形状のビアホール（１２０）が備えられ
た基板に約１〜３μｍ保持の凹凸を与え、通常の方法に
より、絶縁層上に無電解Ｃｕ鍍金を施した後、直ちにＣ
ｕ鍍金を施して、約１５μｍ厚さの全面鍍金をした。形
成された鍍金層（１３０）に感光性乾式フィルム（ｄｒ
ｙ ｆｉｌｌｍ）を積層して露光し、現像によりパター
ン（１３１）を形成し、パターン鍍金により約１５μｍ
厚さの電解Ｃｕ鍍金と１０μｍ厚さのＳｎ／Ｐｂ鍍金に
よるエッチングレジスト（ｅｔｃｈｉｎｇ ｒｅｓｉｓ
ｔ）を形成し、上記乾式フィルムを剥離した。エッチン
グにより不要な銅箔を除去し、Ｓｎ／Ｐｂを剥離した。
更に、上記の如き過程を繰り返して外層印刷回路パター
ン（１３３）を形成した後、最終的にソルダーレジスト
を塗布して６層のビルドアップ多層印刷回路基板を製造
した。
絶縁樹脂として、ＴＡＩＹＯ社のＰＳＲ４０００式ＳＬ
−２を、比較例５、発明例１、発明例３及び従来例の場
合にはＴＡＩＹＯ社のＰＶＩ−５００／ＳＡ−５０を、
そして発明例２及び４の場合にはＴＡＭＵＲＡ社のＦＩ
ＮＥＤＬ ＤＳＲ−２０００ＭＬ−４を用いた。以後、
機械的ドリルを利用して貫通ホール（１４０）を加工形
成した後、Ｖ字形状のビアホール（１２０）が備えられ
た基板に約１〜３μｍ保持の凹凸を与え、通常の方法に
より、絶縁層上に無電解Ｃｕ鍍金を施した後、直ちにＣ
ｕ鍍金を施して、約１５μｍ厚さの全面鍍金をした。形
成された鍍金層（１３０）に感光性乾式フィルム（ｄｒ
ｙ ｆｉｌｌｍ）を積層して露光し、現像によりパター
ン（１３１）を形成し、パターン鍍金により約１５μｍ
厚さの電解Ｃｕ鍍金と１０μｍ厚さのＳｎ／Ｐｂ鍍金に
よるエッチングレジスト（ｅｔｃｈｉｎｇ ｒｅｓｉｓ
ｔ）を形成し、上記乾式フィルムを剥離した。エッチン
グにより不要な銅箔を除去し、Ｓｎ／Ｐｂを剥離した。
更に、上記の如き過程を繰り返して外層印刷回路パター
ン（１３３）を形成した後、最終的にソルダーレジスト
を塗布して６層のビルドアップ多層印刷回路基板を製造
した。
【００３１】このように製造された６層ビルドアップＭ
ＬＢに対し層間接触信頼性を測定した結果、発明例１〜
４はホール内のＣｕ鍍金層の厚さが２５μｍ以上（ＪＩ
ＳＣ ８４６１）の均一鍍金が形成される等の優れた鍍
金信頼性及び層間接触信頼性を有する半面、比較例１は
予乾燥不充分による粘つきに因る作業困難が生じ、比較
例２と３は夫々露光量の過多と現像時間の過多によるフ
ォトビアホールの底面のアンダーカット深化に因る鍍金
接触信頼性及び鍍金均一性が低下した。又、比較例５は
予乾燥の型によるビアホール現像時の未現像及び成形不
可能の問題点が発生した。
ＬＢに対し層間接触信頼性を測定した結果、発明例１〜
４はホール内のＣｕ鍍金層の厚さが２５μｍ以上（ＪＩ
ＳＣ ８４６１）の均一鍍金が形成される等の優れた鍍
金信頼性及び層間接触信頼性を有する半面、比較例１は
予乾燥不充分による粘つきに因る作業困難が生じ、比較
例２と３は夫々露光量の過多と現像時間の過多によるフ
ォトビアホールの底面のアンダーカット深化に因る鍍金
接触信頼性及び鍍金均一性が低下した。又、比較例５は
予乾燥の型によるビアホール現像時の未現像及び成形不
可能の問題点が発生した。
【００３２】そして、従来例の場合には、ビアホール底
面のアンダーカットが甚しいので、ビアホール底面の鍍
金層が薄く不均一が現われた。
面のアンダーカットが甚しいので、ビアホール底面の鍍
金層が薄く不均一が現われた。
【００３３】一方、発明例１及び２と従来例によって製
造された印刷回路基板の断面の光学顕微鏡写真を、発明
例１及び２の場合には倍率を５０倍にして夫々図４
（Ａ）（Ｂ）に、従来例の場合には倍率を５００倍にし
て図６に示した。本発明例１及び２の場合には、図４に
示す通り、ビアホール内にも均一な鍍金層が形成され、
従来例の場合には、図６に示す通り、ビアホール内の鍍
金層が不均一で薄いのが分る。
造された印刷回路基板の断面の光学顕微鏡写真を、発明
例１及び２の場合には倍率を５０倍にして夫々図４
（Ａ）（Ｂ）に、従来例の場合には倍率を５００倍にし
て図６に示した。本発明例１及び２の場合には、図４に
示す通り、ビアホール内にも均一な鍍金層が形成され、
従来例の場合には、図６に示す通り、ビアホール内の鍍
金層が不均一で薄いのが分る。
【００３４】
【表１】
【００３５】
【表２】
【００３６】
【発明の効果】上記の通り、本発明は樹脂絶縁層と回路
導体層を順次に積層するビルドアップ方式を利用して多
層印刷回路基板を製造するとき、１次絶縁樹脂を必ず露
光及び現像工程により１次ビアホールを形成した後、２
次絶縁樹脂上に上記ビアホールより大きい２次ビアホー
ルを形成して、最終的にＶ字形状のフォトビアホール
（１２０）を設けることにより、適当な未露光部の調節
がスムーズであるため、無理のない、高信頼度のビルド
アップ作業が可能であるのみならず、後続するＣｕ鍍金
がスムーズになるのは勿論、このように製造されるビル
ドアップＭＬＢは、層間接触信頼性が非常に優れた効果
がある。
導体層を順次に積層するビルドアップ方式を利用して多
層印刷回路基板を製造するとき、１次絶縁樹脂を必ず露
光及び現像工程により１次ビアホールを形成した後、２
次絶縁樹脂上に上記ビアホールより大きい２次ビアホー
ルを形成して、最終的にＶ字形状のフォトビアホール
（１２０）を設けることにより、適当な未露光部の調節
がスムーズであるため、無理のない、高信頼度のビルド
アップ作業が可能であるのみならず、後続するＣｕ鍍金
がスムーズになるのは勿論、このように製造されるビル
ドアップＭＬＢは、層間接触信頼性が非常に優れた効果
がある。
【図１】本発明によるビルドアップ多層印刷回路基板の
製造過程を示す概略断面図。
製造過程を示す概略断面図。
【図２】図１（Ｅ）の詳細図。
【図３】本発明により製造された別のビルドアップ多層
印刷回路基板の断面切開斜視図。
印刷回路基板の断面切開斜視図。
【図４】本発明の方法により製造された印刷回路基板の
断面を示す光学顕微鏡写真。
断面を示す光学顕微鏡写真。
【図５】従来の方法によるビルドアップ多層印刷回路基
板の製造過程を示す概略断面図。
板の製造過程を示す概略断面図。
【図６】従来の方法により製造された印刷回路基板の断
面を示す光学顕微鏡写真。
面を示す光学顕微鏡写真。
１０，１１０ 基板 １２，１１２，１３１，１３３ パターン １４，１６，１１４，１１６ 絶縁樹脂 １５，１７ 未露光部 ２１，１２０，１２２，１２４ ビアホール（ｖｉａ
ｈｏｌｅ） ３０，１３０ 鍍金層
ｈｏｌｅ） ３０，１３０ 鍍金層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−244549（ＪＰ，Ａ) 特開 平６−148877（ＪＰ，Ａ) 特開 平６−232560（ＪＰ，Ａ) 特開 平７−30254（ＪＰ，Ａ) 特開 平７−79074（ＪＰ，Ａ) 特開 平８−8536（ＪＰ，Ａ) 特開 平８−18241（ＪＰ，Ａ) 特開 平５−198953（ＪＰ，Ａ) 特開 平６−216488（ＪＰ，Ａ) 特開 平６−69648（ＪＰ，Ａ) 特開 平６−301207（ＪＰ，Ａ) 特開 平８−130374（ＪＰ，Ａ) 特表 平５−509198（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46
Claims (24)
- 【請求項１】 ビルドアップ多層印刷回路基板を製造す
る方法において、 銅箔膜が積層された基板（１１０）上に通常の写真食刻
法により印刷回路パターン（１１２）を形成する段階； 前記パターン（１１２）が形成された基板（１１０）の
片面に１次感光性絶縁樹脂（１１４）を塗布し、予め乾
燥して半硬化させた後、基板の他面に１次感光性絶縁樹
脂（１１４）を塗布し予め乾燥して半硬化させた後、未
露光部を有するマスクフィルムを基板両面に塗布された
１次感光性絶縁樹脂（１１４）上に密着させて露光及び
現像をして上から下へ下がりながら一定の比率をもっと
狭くなる態様のフォトビアホール（１２２）を形成する
段階； 前記フォトビアホール（１２２）が形成された１次感光
性絶縁樹脂（１１４）のうち片方の１次感光性絶縁樹脂
層上に２次感光性絶縁樹脂（１１６）を塗布し、予め乾
燥して半硬化させた後、他方の１次感光性絶縁樹脂上に
２次感光性絶縁樹脂を塗布し予め乾燥して半硬化させ
後、未露光部を有するマスクフィルムを２次感光性絶縁
樹脂上に密着させて露光及び現像をして上記ビアホール
（１２２）の直上にビアホール（１２２）の直径（ｄ
１）より１．０５〜２．０倍更に大きい直径（ｄ２）を
有し、上記ビアホール（１２２）の上部直径とその下部
とが同一であり、そして上から下へ下がりながら一定の
比率で狭くなる態様のビアホール（１２４）を形成する
段階； 上記の通りビアホール（１２０）が形成された前記１，
２次感光性絶縁樹脂（１１４、１１６）を最終乾燥及び
硬化させる段階及び、 上記の通り前記１，２次感光性絶縁樹脂が最終乾燥及び
硬化された基板を無電解Ｃｕ鍍金した後、電解Ｃｕ鍍金
した鍍金層（１３０）を形成した後、印刷回路パターン
を形成する段階； を含むことを特徴とするビルドアップ多層印刷回路基板
の製造方法。 - 【請求項２】 請求項１において、フォトビアホール
（１２２、１２４）を形成する段階、ビアホール（１２
０）が形成された前記１，２次感光性絶縁樹脂（１１
４、１１６）を最終乾燥及び硬化させる段階及び無電解
Ｃｕ鍍金した後、電解Ｃｕ鍍金して鍍金層（１３０）を
形成して印刷回路パターンを形成する段階を繰り返して
ビルドアップによる多層の印刷回路パターンを形成する
ことを特徴とするビルドアップ多層印刷回路基板の製造
方法。 - 【請求項３】 請求項２において、ビルドアップによる
多層の印刷回路パターンが基板の片面のみに形成される
ことを特徴とするビルドアップ多層印刷回路基板の製造
方法。 - 【請求項４】 請求項２において、ビルドアップによる
印刷回路パターンが互いに異なる層数で基板の両面に形
成されることを特徴とするビルドアップ多層印刷回路基
板の製造方法。 - 【請求項５】 請求項１乃至４のいずれかの請求項にお
いて、感光性絶縁樹脂を塗する前に印刷回路パターンを
黒化還元処理または褐色還元処理をすることを特徴とす
るビルドアップ多層印刷回路基板の製造方法。 - 【請求項６】 請求項１乃至４のいずれかの請求項にお
いて、上記基板の片面の１，２次感光性絶縁樹脂層の厚
さが１７〜１１５μｍであることを特徴とするビルドア
ップ多層印刷回路基板製造方法。 - 【請求項７】 請求項５において、上記基板の片面の
１，２次感光性絶縁樹脂層の厚さが１７〜１１５μｍで
あることを特徴とするビルドアップ多層印刷回路基板製
造方法。 - 【請求項８】 請求項１乃至４のいずれかの請求項にお
いて、上記１，２次感光性絶縁樹脂層に形成されたビア
ホールの結合形態がＶ字形状であることを特徴とするビ
ルドアップ多層印刷回路基板の製造方法。 - 【請求項９】 請求項５項において、上記１，２次感光
性絶縁樹脂層に形成されたビアホールの結合形態がＶ字
形状であることを特徴とするビルドアップ多層印刷回路
基板の製造方法。 - 【請求項１０】 請求項６項において、上記１，２次感
光性絶縁樹脂層に形成されたビアホールの結合形態がＶ
字形状であることを特徴とするビルドアップ多層印刷回
路基板の製造方法。 - 【請求項１１】 請求項７項において、上記１，２次感
光性絶縁樹脂層に形成されたビアホールの結合形態がＶ
字形状であることを特徴とするビルドアップ多層印刷回
路基板の製造方法。 - 【請求項１２】 請求項８項において、上記１次絶縁樹
脂層上に形成されるビアホール（１２２）の直径（ｄ
１）が０．０５〜０．４ｍｍであることを特徴とするビ
ルドアップ多層印刷回路基板の製造方法。 - 【請求項１３】 請求項９乃至１１のいずれかの請求項
において、上記１次絶縁樹脂層上に形成されるビアホー
ル（１２２）の直径（ｄ１）が０．０５〜０．４ｍｍで
あることを特徴とするビルドアップ多層印刷回路基板の
製造方法。 - 【請求項１４】 請求項６において、１，２次感光性絶
縁樹脂層（１１４、１１６）の厚比が１次感光性絶縁樹
脂層（１１４）の厚さ：２次感光性絶縁樹脂層（１１
６）の厚さ＝１０〜８１：１９〜９０であることを特徴
とするビルドアップ多層印刷回路基板の製造方法。 - 【請求項１５】 請求項７において、１，２次感光性絶
縁樹脂層（１１４、１１６）の厚比が１次感光性絶縁樹
脂層（１１４）の厚さ：２次感光性絶縁樹脂層（１１
６）の厚さ＝１０〜８１：１９〜９０であることを特徴
とするビルドアップ多層印刷回路基板の製造方法。 - 【請求項１６】 請求項１乃至４のいずれかの請求項に
おいて、１，２次感光性絶縁樹脂層の予め乾燥が夫々５
０〜１３０℃の温度範囲で５〜４５分間施され；そして
１，２次感光性絶縁樹脂層の露光時に夫々露光量が５０
〜７００ｍｊ／ｃｍ２であり、現像時間は夫々２０〜１
３０秒であることを特徴とするビルドアップ多層印刷回
路基板の製造方法。 - 【請求項１７】 請求項５において、１，２次感光性絶
縁樹脂層の予め乾燥が夫々５０〜１３０℃の温度範囲で
５〜４５分間施され：そして１，２次感光性絶縁樹脂の
露光時に夫々露光量が５０〜７００ｍｊ／ｃｍ２であ
り、現像時間は夫々２０〜１３０秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項１８】 請求項６において、１，２次感光性絶
縁樹脂層の予め乾燥が夫々５０〜１３０℃の温度範囲で
５〜４５分間施され；そして１，２次次感光性絶縁樹脂
の露光時に夫々露光量が５０〜７００ｍｊ／ｃｍ２であ
り、現像時間は夫々２０〜１３０秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項１９】 請求項７において、１，２次感光性絶
縁樹脂層の予め乾燥が夫々５０〜１３０℃の温度範囲で
５〜４５分間施され；そして１，２次感光性絶縁樹脂の
露光時に夫々露光量が５０〜７００ｍｊ／ｃｍ２であ
り、現像時間は夫々２０〜１３０秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項２０】 請求項８において、１，２次感光性絶
縁樹脂層の予め乾燥が夫々５０〜１３０℃の温度範囲で
５〜４５分間施され；そして１，２次感光性絶縁樹脂の
露光時に夫々露光量が５０〜７００ｍｊ／ｃｍ２であ
り、現像時間は夫々２０〜１３０秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項２１】 請求項９乃至１１のいずれかの請求項
において、１，２次感光性絶縁樹脂層の予め乾燥が夫々
５０〜１３０℃の温度範囲で５〜４５分間施され：そし
て１，２次感光性絶縁樹脂の露光時に夫々露光量が５０
〜７００ｍｊ／ｃｍ２であり、現像時間は夫々２０〜１
３０秒であることを特徴とするビルドアップ多層印刷回
路基板の製造方法。 - 【請求項２２】 請求項１２において、１，２絶縁樹脂
層の予め乾燥が夫々５０〜１３０℃の温度範囲で５〜４
５分間施され；そして１，２次感光性絶縁樹脂の露光時
に夫々露光量が５０〜７００ｍｊ／ｃｍ２であり、現像
時間は夫々２０〜１３０秒であることを特徴とするビル
ドアップ多層印刷回路基板の製造方法。 - 【請求項２３】 請求項１３において、１，２次感光性
絶縁樹脂層の予め乾燥が夫々５０〜１３０℃の温度範囲
で５〜４５分間施され；そして１，２次感光性絶縁樹脂
の露光時に夫々露光量が５０〜７００ｍｊ／ｃｍ２であ
り、現像時間は夫々２０〜１３０秒であることを特徴と
するビルドアップ多層印刷回路基板の製造方法。 - 【請求項２４】 請求項１４又は１５項において、１，
２次感光性絶縁樹脂層の半乾燥が夫々５０〜１３０℃の
温度範囲で５〜４５分間施され；そして１，２次感光性
絶縁樹脂の露光時に夫々露光量が５０〜７００ｍｊ／ｃ
ｍ２であり、現像時間は夫々２０〜１３０秒であること
を特徴とするビルドアップ多層印刷回路基板の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-13843 | 1996-04-30 | ||
| KR19960013843 | 1996-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298362A JPH09298362A (ja) | 1997-11-18 |
| JP2837137B2 true JP2837137B2 (ja) | 1998-12-14 |
Family
ID=19457339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8250886A Expired - Fee Related JP2837137B2 (ja) | 1996-04-30 | 1996-09-03 | ビルドアップ多層印刷回路基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5837427A (ja) |
| JP (1) | JP2837137B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174647B1 (en) * | 1998-01-26 | 2001-01-16 | Shipley Company, L.L.C. | Metallization process and component |
| US6063646A (en) * | 1998-10-06 | 2000-05-16 | Japan Rec Co., Ltd. | Method for production of semiconductor package |
| US6274291B1 (en) * | 1998-11-18 | 2001-08-14 | International Business Machines Corporation | Method of reducing defects in I/C card and resulting card |
| US6221693B1 (en) | 1999-06-14 | 2001-04-24 | Thin Film Module, Inc. | High density flip chip BGA |
| US6242279B1 (en) * | 1999-06-14 | 2001-06-05 | Thin Film Module, Inc. | High density wire bond BGA |
| US6277672B1 (en) | 1999-09-03 | 2001-08-21 | Thin Film Module, Inc. | BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology |
| US6287890B1 (en) | 1999-10-18 | 2001-09-11 | Thin Film Module, Inc. | Low cost decal material used for packaging |
| US6197614B1 (en) | 1999-12-20 | 2001-03-06 | Thin Film Module, Inc. | Quick turn around fabrication process for packaging substrates and high density cards |
| US6294477B1 (en) | 1999-12-20 | 2001-09-25 | Thin Film Module, Inc. | Low cost high density thin film processing |
| JP3711858B2 (ja) * | 2000-10-26 | 2005-11-02 | 株式会社村田製作所 | 薄膜回路基板の製造方法 |
| DE10106399C1 (de) * | 2001-02-12 | 2002-09-05 | Siemens Ag | Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen |
| US7135780B2 (en) * | 2003-02-12 | 2006-11-14 | Micron Technology, Inc. | Semiconductor substrate for build-up packages |
| JP2004335807A (ja) * | 2003-05-08 | 2004-11-25 | Nitto Denko Corp | 配線回路基板の製造方法 |
| US8013342B2 (en) * | 2007-11-14 | 2011-09-06 | International Business Machines Corporation | Double-sided integrated circuit chips |
| JP2009200356A (ja) * | 2008-02-22 | 2009-09-03 | Tdk Corp | プリント配線板及びその製造方法 |
| JP5284147B2 (ja) * | 2008-03-13 | 2013-09-11 | 日本特殊陶業株式会社 | 多層配線基板 |
| US8186042B2 (en) * | 2009-05-06 | 2012-05-29 | Bae Systems Information And Electronic Systems Integration Inc. | Manufacturing method of a printed board assembly |
| US9949360B2 (en) | 2011-03-10 | 2018-04-17 | Mediatek Inc. | Printed circuit board design for high speed application |
| KR20150062558A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조방법 |
| JP6121934B2 (ja) * | 2014-03-28 | 2017-04-26 | 京セラ株式会社 | 配線基板の製造方法 |
| JP2017212283A (ja) * | 2016-05-24 | 2017-11-30 | ソニー株式会社 | 表示装置、および電子機器 |
| US11343918B2 (en) * | 2017-12-20 | 2022-05-24 | Sumitomo Electric Industries, Ltd. | Method of making printed circuit board and laminated structure |
| KR20200115834A (ko) | 2019-03-27 | 2020-10-08 | 삼성디스플레이 주식회사 | 표시 패널 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
| WO1992009102A1 (en) * | 1990-11-15 | 1992-05-29 | International Business Machines Corporation | A method of making a multilayer thin film structure |
| US5261154A (en) * | 1991-07-22 | 1993-11-16 | Macdermid, Incorporated | Process for fabricating multilayer printed circuits |
| US5289630A (en) * | 1991-07-22 | 1994-03-01 | Macdermid, Incorporated | Process for fabricating multilayer printed circuits |
| JP3109221B2 (ja) * | 1991-11-20 | 2000-11-13 | 三菱電機株式会社 | 多層配線基板およびその製造方法 |
| JPH06232560A (ja) * | 1992-04-27 | 1994-08-19 | Tokuyama Soda Co Ltd | 多層回路基板及びその製造方法 |
| EP0570609B1 (de) * | 1992-05-20 | 1999-11-03 | International Business Machines Corporation | Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat |
| JP3346495B2 (ja) * | 1992-08-07 | 2002-11-18 | 日立化成工業株式会社 | フォトビア形成用感光性エレメント及び多層配線板の製造法 |
| JP3204545B2 (ja) * | 1992-08-20 | 2001-09-04 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| JPH06216488A (ja) * | 1993-01-19 | 1994-08-05 | Canon Inc | プリント配線板及びその加工方法 |
| JPH06244549A (ja) * | 1993-02-17 | 1994-09-02 | Tokuyama Soda Co Ltd | 回路基板の製造方法 |
| JPH06301207A (ja) * | 1993-04-13 | 1994-10-28 | Tamura Kaken Kk | 感光性樹脂組成物 |
| JPH0730254A (ja) * | 1993-07-13 | 1995-01-31 | Toppan Printing Co Ltd | 多層プリント配線板及び半導体装置 |
| JPH0779074A (ja) * | 1993-09-06 | 1995-03-20 | Toagosei Co Ltd | 銅張絶縁シート |
| JP3565282B2 (ja) * | 1994-02-15 | 2004-09-15 | イビデン株式会社 | ビルドアップ多層プリント配線板の製造方法 |
| JP3758197B2 (ja) * | 1994-06-16 | 2006-03-22 | ソニー株式会社 | 多層プリント配線板の製造方法 |
| JPH0818241A (ja) * | 1994-06-24 | 1996-01-19 | Sony Corp | 多層プリント配線板及びその製造方法 |
| JP3713726B2 (ja) * | 1994-10-31 | 2005-11-09 | ソニー株式会社 | 多層プリント配線板 |
-
1996
- 1996-08-09 US US08/693,655 patent/US5837427A/en not_active Expired - Lifetime
- 1996-09-03 JP JP8250886A patent/JP2837137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5837427A (en) | 1998-11-17 |
| JPH09298362A (ja) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837137B2 (ja) | ビルドアップ多層印刷回路基板の製造方法 | |
| US6638690B1 (en) | Method for producing multi-layer circuits | |
| KR100327705B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| KR100213378B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| JPH06260763A (ja) | 多層配線基板の製造方法 | |
| JP3447029B2 (ja) | プリント配線板製造方法 | |
| KR100276262B1 (ko) | 다층인쇄회로기판제조방법 | |
| US6112408A (en) | Method for fabricating a chip carrier which includes at least one photo-via | |
| JP2919181B2 (ja) | プリント基板の製造方法 | |
| US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
| JP3593351B2 (ja) | 多層配線基板の製造方法 | |
| JP2984625B2 (ja) | 多層プリント配線板製造方法 | |
| JPS6182497A (ja) | 印刷配線板の製造法 | |
| JPS5921095A (ja) | 多層印刷配線板の製造方法 | |
| JP3713726B2 (ja) | 多層プリント配線板 | |
| KR100222753B1 (ko) | 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법 | |
| JP2954169B1 (ja) | プリント配線板の製造方法 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JPH05304362A (ja) | 多層配線板の製造方法 | |
| JP3005546B1 (ja) | ビルドアップ配線基板の製造方法 | |
| JP2001109162A (ja) | プリント配線板の製造方法 | |
| KR19990048049A (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| JPH1146063A (ja) | 薄板多層印刷配線板の製造方法 | |
| JPH1027963A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH06169144A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |