JP2017212283A - 表示装置、および電子機器 - Google Patents

表示装置、および電子機器 Download PDF

Info

Publication number
JP2017212283A
JP2017212283A JP2016103229A JP2016103229A JP2017212283A JP 2017212283 A JP2017212283 A JP 2017212283A JP 2016103229 A JP2016103229 A JP 2016103229A JP 2016103229 A JP2016103229 A JP 2016103229A JP 2017212283 A JP2017212283 A JP 2017212283A
Authority
JP
Japan
Prior art keywords
layer
display device
opening
wiring layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016103229A
Other languages
English (en)
Inventor
渡辺　秋彦
Akihiko Watanabe
秋彦 渡辺
青柳　哲理
Tetsutoshi Aoyanagi
哲理 青柳
浩和 中山
Hirokazu Nakayama
浩和 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016103229A priority Critical patent/JP2017212283A/ja
Priority to US16/301,067 priority patent/US11309338B2/en
Priority to PCT/JP2017/012710 priority patent/WO2017203822A1/ja
Priority to CN201780030400.9A priority patent/CN109156078B/zh
Publication of JP2017212283A publication Critical patent/JP2017212283A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Abstract

【課題】実装基板と電子部品との接続における不良の発生を防止した表示装置、および電子機器を提供する。
【解決手段】支持基板の上に設けられた配線層と、前記配線層の上に複数層で設けられた絶縁層と、前記絶縁層の一部に設けられた開口と、前記配線層と電気的に接続し、前記開口を前記絶縁層の層表面未満まで充填する金属層と、を備える、表示装置。
【選択図】図３

Description

本開示は、表示装置、および電子機器に関する。
近年、表示装置では、表示パネルの大面積化が進む一方で、搭載される電子部品の回路の微細化が進んでいる。具体的には、表示装置に搭載される電子部品の配線幅は増々狭くなっており、外部との電気的な接続のための電極間の距離も増々狭くなっている。
例えば、以下の特許文献１には、配線基板の配線および端子を構成する導体層を絶縁基板の表面から突出しないように絶縁基板に埋め込んで形成し、端子間の距離が狭くなった場合でも端子間の電気的な絶縁を維持する技術が開示されている。
特開２０１３−７００４３号公報
電子部品と、実装基板との接続には、はんだによる実装が主として用いられる。はんだによる実装では、はんだが電極に拡散することを防止するために、はんだと実装基板上の電極との間に金属層が設けられる。
ここで、はんだの電極への拡散を十分に抑制するためには、金属層を厚くすることが求められるが、一方で、表示装置の大面積化のためには、実装基板の上に設けられる各層の厚みを低減することが求められる。したがって、上記のそれぞれの要請を両立させる技術が求められていた。
そこで、本開示では、大面積の実装基板にて、実装基板と電子部品との接続における不良の発生を防止することが可能な、新規かつ改良された表示装置、および電子機器を提案する。
本開示によれば、支持基板の上に設けられた配線層と、前記配線層の上に複数層で設けられた絶縁層と、前記絶縁層の一部に設けられた開口と、前記配線層と電気的に接続し、前記開口を前記絶縁層の層表面未満まで充填する金属層と、を備える、表示装置が提供される。
また、本開示によれば、支持基板の上に設けられた配線層と、前記配線層の上に複数層で設けられた絶縁層と、前記絶縁層の一部に設けられた開口と、前記配線層と電気的に接続し、前記開口を前記絶縁層の層表面未満まで充填する金属層と、を備える、電子機器が提供される。
本開示によれば、複数層からなる絶縁層を貫通して設けられた開口に金属層を設けるため、絶縁層の各々の厚みを低減しつつ、金属層の厚みを確保することができる。
以上説明したように本開示によれば、大面積の実装基板にて、実装基板と電子部品との接続における不良の発生を防止することが可能である。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示に係る技術が適用される表示装置を説明する説明図である。 図１で示した実装基板を積層方向に切断した断面図である。 本開示の一実施形態に係る表示装置にて用いられる実装基板を積層方向に切断した断面図である。 第１の変形例に係る表示装置に用いられる実装基板を積層方向に切断した断面図である。 第１の変形例において、第１の開口および第２の開口と、第１配線層との平面での位置関係を示した上面図である。 第１の変形例において、第１の開口および第２の開口と、第１配線層との平面での位置関係を示した上面図である。 第１の変形例において、第１の開口および第２の開口と、第１配線層との平面での位置関係を示した上面図である。 第２の変形例に係る表示装置に用いられる実装基板を厚み方向から平面視した際の上面図である。 第２の変形例に係る表示装置に用いられる実装基板を積層方向に切断した断面図である。 同実施形態に係る表示装置に用いられる実装基板の製造方法の一工程を示す断面図である。 同実施形態に係る表示装置に用いられる実装基板の製造方法の一工程を示す断面図である。 同実施形態に係る表示装置に用いられる実装基板の製造方法の一工程を示す断面図である。 同実施形態に係る表示装置に用いられる実装基板の製造方法の一工程を示す断面図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．本開示に係る技術的背景
２．本開示の一実施形態
２．１．表示装置の構成
２．２．変形例
２．３．表示装置の製造方法
３．まとめ
＜１．本開示に係る技術的背景＞
まず、図１および図２を参照して、本開示に係る技術的背景について説明する。図１は、本開示に係る技術が適用される表示装置を説明する説明図である。
図１に示すように、本開示に係る技術が適用される表示装置１では、はんだ等を介して実装基板３０の上に電子部品２０が実装される。なお、表示装置１は、電子部品２０を実装した実装基板３０に、表示領域および非表示領域を規定した対向基板を貼り合わせることで形成される。
実装基板３０は、表示装置１の各画素を構成する発光素子または液晶素子などの光学素子がマトリクス状に配置された表示パネルである。また、実装基板３０には、画像表示のための駆動信号を光学素子の各々に伝達するための配線、および電子部品２０から駆動信号を受け取るための電極を含む配線層が設けられる。
実装基板３０は、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）または有機ＥＬ（Ｏｒｇａｎｉｃ ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）素子などの発光素子がマトリクス状に配置された表示パネルであってもよく、液晶素子がマトリクス状に配置された表示パネルであってもよい。
電子部品２０は、例えば、実装基板３０に配置された光学素子を駆動するためのＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの演算処理装置である。電子部品２０は、実装基板３０の上にはんだ等を介して実装され、実装基板３０に設けられた配線層と電気的に接続される。これにより、電子部品２０は、実装基板３０の上に配置された光学素子に駆動信号を伝達することができる。
続いて、図２を参照して、上記のような実装基板３０と、電子部品２０とのはんだ等を介した実装について説明する。図２は、図１で示した実装基板を積層方向に切断した断面図である。
図２に示すように、実装基板３０は、複数の光学素子（図示せず）と、配線層３１１および３１２と、絶縁層３２１および３２２と、金属層３３０とを備える。
支持基板３００は、例えば、ガラス基板、樹脂基板またはシリコン基板などの半導体基板などである。また、配線層３１１および３１２は、銅（Ｃｕ）またはアルミニウム（Ａｌ）などで支持基板３００の上に設けられる。配線層３１１および３１２は、画素として機能する光学素子（図示せず）等と接続し、光学素子に駆動信号を伝達する。
絶縁層３２１および３２２は、絶縁性の有機樹脂等で支持基板３００の上に設けられ、配線層３１１および３１２を埋め込む。絶縁層３２１および３２２によれば、絶縁層ごとに絶縁性を確保することができるため、配線層３１１および３１２を多層配線構造にて形成することができる。
金属層３３０は、絶縁層３２２に設けられた開口３４０にニッケル（Ｎｉ）などの金属を充填することで設けられ、配線層３１２と電気的に接続する。また、金属層３３０の上には、はんだを介して電子部品２０が設けられる。金属層３３０と、電子部品２０の電極とは、加熱によってはんだを溶融（リフローともいう）させた後、凝固させることで、電気的および物理的に接続することができる。
ここで、はんだは、リフローの際に、銅（Ｃｕ）またはアルミニウム（Ａｌ）などと反応してしまうため、配線層３１２の上に直接はんだを設けて電子部品２０との接続を形成した場合、実装基板３０と、電子部品２０との間で接続不良が発生する可能性がある。
そこで、いわゆるアンダーバンプメタル（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ：ＵＢＭ）として機能する金属層３３０を電子部品２０と配線層３１２および３１１との間に設けることで、はんだと銅（Ｃｕ）またはアルミニウム（Ａｌ）との反応を抑制している。金属層３３０は、はんだとの反応性が低いニッケル（Ｎｉ）などで形成され、かつはんだと配線層３１２とのバリア性を確保するために、例えば、３μｍ以上の厚みにて設けられる。
一方、大画面化した表示装置１では、支持基板３００の反りを抑制するために、支持基板３００の上に設けられる絶縁層を、例えば、１μｍ以下の薄膜としている。なお、このような大画面化した表示装置１の大きさは、例えば、縦が３００ｍｍ〜９００ｍｍであり、横が５００ｍｍ〜１６００ｍｍである。
したがって、金属層３３０および絶縁層３２２のそれぞれの厚みを上記のようにした場合、金属層３３０は、絶縁層３２２の表面から突出してしまう。また、絶縁層３２２の表面に突出した金属層３３０は、絶縁層３２２の開口３４０の平面形状よりも絶縁層３２２の面内方向に広がって形成される。特に、金属層３３０をめっき法によって形成した場合、金属層３３０は、等方的に成長するため、絶縁層３２２の表面から突出した金属層３３０は、絶縁層３２２の厚み方向よりも面内方向により広がって形成されてしまう。
このような場合、面内方向に広がった金属層３３０は、隣接する金属層３３０と接触しやすくなるため、隣接する金属層３３０同士での短絡を発生させる可能性を高めてしまう。特に、電子部品２０の回路の微細化の進行に伴い、電子部品２０に設けられた電極の間の距離は、例えば、５０μｍ以下に狭くなっており、電子部品２０の電極と対向する金属層３３０も、金属層３３０同士の間の距離が狭くなっている。そのため、金属層３３０同士の間での短絡を防止する技術がより求められていた。
本開示に係る技術は、上記事情に鑑みてなされたものである。以下では、上述した背景を基に想到された本開示に係る技術について詳細に説明する。
＜２．本開示の一実施形態＞
［２．１．表示装置の構成］
まず、図３を参照して、本開示の一実施形態に係る表示装置について説明する。図３は、本実施形態に係る表示装置にて用いられる実装基板を積層方向に切断した断面図である。
図２に示すように、本実施形態に係る表示装置に用いられる実装基板１０は、支持基板１００と、第１配線層１１１と、第１絶縁層１２１と、第２配線層１１２と、第２絶縁層１２２と、金属層１３０とを備える。
なお、実装基板１０には、金属層１３０の上に載置されるはんだを介して電子部品２０が実装される。実装基板１０に実装される電子部品２０は、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの光学素子、コンデンサおよび抵抗などの受動素子、トランジスタなどの能動素子、上述した素子類を駆動させるためのＭＰＵなどの演算処理装置、ＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）集積回路、ならびにＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびフラッシュメモリなどの記憶装置などであってもよい。
支持基板１００は、実装基板１０の支持体である。支持基板１００は、例えば、各種ガラス基板、各種樹脂基板、またはシリコン基板などの半導体基板にて構成される。支持基板１００は、透明基板であってもよく、折り曲げ可能なフレキシブル基板であってもよい。
また、支持基板１００の上には、表示装置の画素として機能する光学素子、および光学素子を駆動させるトランジスタ等の素子が設けられていてもよい。光学素子は、ＬＥＤもしくは有機ＥＬ素子などの発光素子、または液晶素子などの偏光素子であってもよい。すなわち、本実施形態に係る表示装置は、液晶表示装置、ＬＥＤ表示装置、または有機ＥＬ表示装置のいずれであってもよい。
第１配線層１１１は、支持基板１００の上に設けられ、支持基板１００の上に設けられた回路または光学素子と接続する配線および電極として機能する。第１配線層１１１は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）などの低抵抗の金属材料にて形成されてもよい。第１配線層１１１における配線のピッチは、例えば、１０μｍ〜１００μｍであってもよい。
第１絶縁層１２１は、第１配線層１１１の上に設けられ、第１配線層１１１と、第２配線層１１２とを互いに電気的に絶縁する。なお、実装基板１０に設けられた回路によっては、第１絶縁層１２１は、第１配線層１１１と第２配線層１１２とを電気的に接続させるための開口を有していてもよい。第１絶縁層１２１は、絶縁性材料で形成され、例えば、有機樹脂または無機の酸窒化物で形成されてもよい。第１絶縁層１２１の厚みは、例えば、０．５μｍ〜１０μｍであってもよい。
例えば、第１絶縁層１２１は、エポキシ樹脂、ポリイミド樹脂、変性ポリフェニレンエーテル（ＰｏｌｙＰｈｅｎｙｌｅｎｅＥｔｈｅｒ：ＰＰＥ）樹脂、フェノール樹脂、ポリテトラフルオロエチレン（ＰｏｌｙＴｅｔｒａＦｌｕｏｒｏＥｔｈｌｅｎｅ：ＰＴＦＥ）樹脂、ケイ素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ポリフェニレンサルファイド（ＰｏｌｙＰｈｅｎｙｌｅｎｅＳｕｌｆｉｄｅ：ＰＰＳ）樹脂、またはポリフェニレンオキシド（ＰｏｌｙＰｈｅｎｙｌｅｎｅＯｘｉｄｅ：ＰＰＯ）樹脂などの有機樹脂の１種または複数種の組み合わせで形成されてもよい。また、第１絶縁層１２１は、ＳｉＯ２、ＳｉＮ、またはＳＩＯＮなどの酸窒化物で形成されてもよい。
第２配線層１１２は、第１絶縁層１２１の上に設けられ、支持基板１００の上に設けられた回路素子または光学素子と接続する配線および電極として機能する。第２配線層１１２は、第１配線層１１１と同様に、（Ｃｕ）またはアルミニウム（Ａｌ）などの低抵抗の金属材料にて形成されてもよい。また、実装基板１０に設けられた回路によっては、第２配線層１１２は、第１絶縁層１２１に設けられた開口を介して、第１配線層１１１と電気的に接続されていてもよい。このような場合、第２配線層１１２は、短絡を防止するために、金属層１３０とは接触しないように設けられる。第２配線層１１２における配線のピッチは、例えば、１０μｍ〜１００μｍであってもよい。
第２絶縁層１２２は、第２配線層１１２の上に設けられ、第２配線層１１２を電気的に絶縁すると共に、実装基板１０に設けられた回路または光学素子を外部環境から保護する保護層として機能する。第２絶縁層１２２は、第１絶縁層１２１と同様に、絶縁性材料で形成されてもよく、例えば、上述した有機樹脂または無機の酸窒化物で形成されてもよい。また、第２絶縁層１２２は、第１絶縁層１２１と同じ絶縁性材料で形成されてもよく、異なる絶縁性材料で形成されてもよい。第２絶縁層１２２の厚みは、例えば、０．５μｍ〜１０μｍであってもよい。
金属層１３０は、第１絶縁層１２１および第２絶縁層１２２を貫通して設けられた開口１４０に設けられ、第１配線層１１１と電気的に接続している。また、金属層１３０は、第２絶縁層１２２の層表面に達しない高さまで開口１４０を充填して設けられる。すなわち、金属層１３０の露出した表面の高さは、第２絶縁層１２２の表面よりも低くなっており、金属層１３０が形成された領域は、凹部となっている。金属層１３０の厚みは、例えば、０．５μｍ〜１０μｍであってもよい。
金属層１３０は、はんだを介して電子部品２０と第１配線層１１１とを電気的に接続するための端子（いわゆる、アンダーバンプメタル）として機能し、はんだに対するバリア性の高い金属で形成される。具体的には、金属層１３０は、はんだとの反応性が低い金属材料で形成され、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、タングステン（Ｗ）またはこれらの合金にて形成されてもよい。また、金属層１３０の表面には、接触抵抗を低減するために、金（Ａｕ）からなる薄膜層が形成されていてもよい。
これによれば、金属層１３０は、複数の絶縁層（すなわち、第１絶縁層１２１および第２絶縁層１２２）を貫通して設けられた開口１４０に設けられているため、第１絶縁層１２１および第２絶縁層１２２の各々の膜厚が薄い場合でも、はんだに対するバリア性を確保可能な厚みで形成することができる。
また、金属層１３０は、第２絶縁層１２２の表面に達しない高さにて設けられるため、第２絶縁層１２２の面内方向に広がって成長せず、開口１４０の平面形状よりも広がった平面形状とならない。これによれば、金属層１３０は、他の金属層１３０との間の距離が設計から狭くなることを防止することができるため、金属層１３０同士の間での短絡の発生を抑制することができる。また、金属層１３０の平面形状が開口１４０の平面形状にて規定されるため、金属層１３０の形状安定性が向上し、より実装基板１０と電子部品２０との接続安定性を向上させることができる。
また、金属層１３０は、材質が異なる複数の層で形成されてもよい。
例えば、金属層１３０を構成する層のうち、第１配線層１１１側の層は、はんだに対するバリア性がより高い金属材料で形成されてもよい。はんだに対するバリア性が高い金属材料とは、結晶が緻密であり、かつはんだとの反応（すなわち、合金化反応）が進みにくい金属材料である。はんだに対するバリア性が高い金属材料としては、具体的には、白金族元素を含む金属材料を例示することができ、例えば、白金、パラジウム、またはこれらの合金を例示することができる。この構成によれば、製造費用の増加を抑制しつつ、金属層１３０のはんだに対するバリア性を向上させ、実装基板１１と電子部品２０との接続不良の発生を防止することできる。
また、例えば、金属層１３０を構成する層のうち、第１配線層１１１側と対向する側の層は、はんだにて形成されてもよい。電子部品２０の回路の微細化に伴い、金属層１３０の大きさは、より小さくなるため、電子部品２０と実装基板１１とを接続する際に電子部品２０の電極と金属層１３０との間に挟持可能なはんだの量が減少してしまう。そこで、金属層１３０を構成する層のうち、第１配線層１１１側と対向する側（すなわち、電子部品２０側）の層に、あらかじめはんだを充填しておくことにより、電子部品２０と実装基板１１との接続に十分な量のはんだを確保することができる。
なお、図３では、絶縁層として第１絶縁層１２１および第２絶縁層１２２の２層を備える例を示したが、本開示に係る技術は、上記例示に限定されない。例えば、絶縁層は、３層以上で形成されていてもよい。このとき、配線層は、絶縁層を構成する各層の層間に設けられていなくともよく、各層の層間の少なくとも１つ以上に設けられていればよい。
すなわち、本実施形態に係る表示装置に用いられる実装基板１０は、支持基板１００の上に複数層からなる多層配線層が設けられており、多層配線層を貫通して設けられた金属層にて、電子部品２０と、支持基板１００と接する配線層との接点を形成するものである。したがって、本実施形態に係る実装基板１０において、多層配線層の積層数、および配線の配置は、特に限定されるものではない。
本開示の一実施形態に係る表示装置によれば、支持基板１００の上に設けられた絶縁層の各々の厚みを低減しつつ、金属層１３０をはんだに対するバリア性を確保する厚みにて形成することができる。したがって、本開示の一実施形態に係る表示装置は、実装基板１０と電子部品２０との接続における不良の発生を防止することが可能である。
［２．２．変形例］
続いて、図４〜図７を参照して、本実施形態に係る表示装置の第１および第２の変形例について説明する。
（第１の変形例）
まず、図４〜図５Ｃを参照して、第１の変形例に係る表示装置に用いられる実装基板１１について説明する。図４は、第１の変形例に係る表示装置に用いられる実装基板１１を積層方向に切断した断面図である。
第１の変形例に係る実装基板１１では、第１絶縁層１２１および第２絶縁層１２２を貫通して設けられた開口の平面形状が第１絶縁層１２１と、第２絶縁層１２２とで異なる。なお、その他の構成については、図３を参照して説明したとおりであるため、ここでの説明は省略する。
図４に示すように、第１の変形例に係る実装基板１１では、第１絶縁層１２１に第１の開口１４１が設けられ、第２絶縁層１２２に第２の開口１４２が設けられ、金属層１３０は、第１の開口１４１および第２の開口１４２を充填して設けられる。また、第１の開口１４１と、第２の開口１４２とは、開口内部の側壁が連続しないように互いに異なる平面形状にて設けられる。
具体的には、第１の開口１４１は、第２の開口１４２よりも小さい平面形状にて設けられてもよい。これによれば、第２の開口１４２の開口内部の体積をより大きくすることができるため、金属層１３０の体積をより大きくすることで、金属層１３０のはんだに対するバリア性をより向上させることができる。また、金属層１３０と第１配線層１１１との電気的な接続を形成している第１の開口１４１の面積をより小さくすることで、第１配線層１１１の配線幅、および配線間距離をより狭くすることができるため、回路の集積度を向上させることができる。
また、第１の開口１４１が第２の開口１４２よりも小さい平面形状にて設けられる場合、第１絶縁層１２１は、第２絶縁層１２２よりも厚い膜厚で設けられてもよい。これによれば、第１配線層１１１と、第２の開口１４２に充填された金属層１３０との間で発生する寄生容量を減少させることができる。
一方で、第１絶縁層１２１を第２絶縁層１２２よりも薄い膜厚で設けた場合、第１の開口１４１、および第２の開口１４２のアスペクト比が１に近づくため、第１の開口１４１、および第２の開口１４２をより容易に形成することができる。
なお、第１の変形例に係る実装基板１１では、第１の開口１４１の平面形状を第２の開口１４２よりも大きな平面形状とすることも可能である。このような場合、実装基板１１の表面に露出する金属層１３０の平面面積がより小さくなるため、実装基板１１の表面における配線等の配置の自由度を向上させることができる。
ここで、図５Ａ〜図５Ｃを参照して、第１の開口１４１および第２の開口１４２の具体的な平面形状について説明する。図５Ａ〜図５Ｃは、第１の変形例において、第１の開口１４１および第２の開口１４２と、第１配線層１１１との平面での位置関係を示した上面図である。
図５Ａに示すように、例えば、第１の開口１４１Ａおよび第２の開口１４２Ａは、同軸の略円形状にて設けられてもよい。具体的には、第１の開口１４１Ａは、第１配線層１１１の上に、第２の開口１４２Ａよりも直径の小さい略円形状にて設けられてもよい。また、第２の開口１４２Ａは、第１の開口１４１Ａと同軸であり、かつ第１の開口１４１Ａよりも直径の大きな略円形状で設けられてもよい。これによれば、金属層１３０と第１配線層１１１との電気的な接点を形成する第１の開口１４１Ａの大きさを第２の開口１４２Ａよりも小さくすることができるため、第１配線層１１１の配線間距離をより狭くすることができる。
また、図５Ｂに示すように、例えば、第１の開口１４１Ｂは、第１配線層１１１の延伸方向と直交する方向に延伸した平面形状にて設けられてもよい。具体的には、第１の開口１４１Ｂは、第１配線層１１１の上に、第１配線層１１１の延伸方向と長軸を直交させる略楕円形状にて設けられてもよい。これによれば、第１の開口１４１Ｂの形成位置が設計とずれた場合でも、第１配線層１１１を露出させやすくなるため、第１の開口１４１Ｂは、金属層１３０と第１配線層１１１との電気的な接点をより安定して形成することができる。
なお、第１の開口１４１Ｂの平面形状は、図５Ｂで示した形状に限定されず、他の形状であってもよい。例えば、第１の開口１４１Ｂは、「星」の形状、または「＋」の形状など少なくとも一方向に延伸した形状であってもよい。これによれば、第１の開口１４１Ｂは、図５Ｂで示した平面形状と同様に、金属層１３０と第１配線層１１１との電気的な接点を安定して形成することができる。
さらに、図５Ｃに示すように、例えば、第１の開口１４１Ｃおよび第２の開口１４２Ｃは、互いに中心がずれた形状にて設けられてもよい。具体的には、第１の開口１４１Ｃは、第１配線層１１１の上に略円形状にて設けられる。また、第２の開口１４２Ｃは、第１の開口１４１Ｃを含んだ略円形状にて、第２の開口１４２Ｃ同士の距離がより広くなるように配置されてもよい。これによれば、第２の開口１４２Ｃ同士の距離が最も広くなるように、第２の開口１４２Ｃの位置を最適化して配置することができるため、金属層１３０同士の間での短絡の発生を防止し、さらに第１配線層１１１の配線間距離をより狭くすることができる。
（第２の変形例）
次に、図６および図７を参照して、第２の変形例に係る表示装置に用いられる実装基板１２について説明する。図６は、第２の変形例に係る表示装置に用いられる実装基板１２を厚み方向から平面視した際の上面図であり、図７は、第２の変形例に係る表示装置に用いられる実装基板１２を積層方向に切断した断面図である。なお、図３と同様の符号を付した構成については、図３を参照して説明したとおりであるため、ここでの説明は省略する。
図６に示すように、第２の変形例に係る実装基板１２では、電子部品２０との電気的な接点である金属層１３１、１３２がアレイ状に多数配置されている。このような場合、金属層１３１、１３２同士の間隔が狭くなるため、金属層１３１、１３２から引き回される配線は、他の配線または金属層１３１、１３２と干渉しやすくなり、短絡が発生しやすくなってしまう。
そこで、第２の変形例に係る実装基板１２では、異なる層上に設けられる第１配線層１１１と、第２配線層１１２とをそれぞれ独立して金属層１３１、１３２に接続させることで、第１配線層１１１と、第２配線層１１２との干渉を抑制するものである。
具体的には、図７に示すように、第２の変形例に係る実装基板１２では、第１絶縁層１２１および第２絶縁層１２２を貫通する複数の開口１４６、１４７が設けられる。また、金属層１３１、１３２は、開口１４６、１４７のそれぞれを充填して設けられ、金属層１３１には、第１配線層１１１が接続され、金属層１３２には、第２配線層１１２が接続される。ここで、金属層１３１に接続する第１配線層１１１と、金属層１３２に接続する第２配線層１１２とは、互いに電気的に絶縁されていることは言うまでもない。
第２の変形例に係る実装基板１２によれば、互いに異なる層上に設けられる第１配線層１１１および第２配線層１１２に接続する金属層１３１、１３２を独立して設け、それぞれにおいて電子部品２０との電気的な接点を形成することができる。したがって、実装基板１２では、配線の引き回しの干渉を考慮することなく、第１配線層１１１および第２配線層１１２を配線することができるため、実装基板１２の配線間で短絡が発生することをさらに抑制することができる。
［２．３．表示装置の製造方法］
続いて、図８〜１１を参照して、本実施形態に係る表示装置に用いられる実装基板の製造方法について説明する。図８〜図１１は、本実施形態に係る表示装置に用いられる実装基板の製造方法の一工程を示す断面図である。
まず、図８に示すように、支持基板１００の上に、各種素子および各種素子と接続する第１配線層１１１が設けられ、第１配線層１１１の上に第１絶縁層１２１が設けられる。
具体的には、まず、支持基板１００の上に光学素子、および光学素子を駆動させるトランジスタ等の回路素子が形成される（図示せず）。光学素子およびトランジスタの形成方法については、公知の一般的な方法を用いることが可能であるため、ここでの説明は省略する。
続いて、支持基板１００の上の光学素子、および回路素子と接続する第１配線層１１１が形成される。第１配線層１１１は、例えば、スパッタ法によってチタン（Ｔｉ）または銅（Ｃｕ）からなる下地層を形成した後、電解銅めっき法にて銅（Ｃｕ）などを堆積し、フォトリソグラフィにてパターニングしたレジスト層を用いたエッチングを施すことで、形成することができる。次に、第１配線層１１１の上に、スピンコート法等を用いて、ポリイミドまたはポリベンゾオキサゾール等からなる第１絶縁層１２１が形成される。
続いて、図９に示すように、第１絶縁層１２１の上に第２配線層１１２が形成され、第２配線層１１２の上に第２絶縁層１２２が形成される。
具体的には、スパッタ法によってチタン（Ｔｉ）または銅（Ｃｕ）からなる下地層を形成した後、電解銅めっき法にて銅（Ｃｕ）などを堆積し、フォトリソグラフィにてパターニングしたレジスト層を用いたエッチングを施すことで、第２配線層１１２が形成される。次に、第２配線層１１２の上に、スピンコート法等を用いて、ポリイミドまたはポリベンゾオキサゾール等からなる第１絶縁層１２１が形成される。
次に、図１０に示すように、レーザ法、エッチング法、またはフォトリソグラフィ法等にて、第１絶縁層１２１および第２絶縁層１２２に開口１４０が形成される。具体的には、第１絶縁層１２１および第２絶縁層１２２が有機樹脂である場合、レーザ法により開口１４０を形成することができる。レーザ法に用いるレーザとしては、高調波ＹＡＧレーザ、およびエキシマレーザなどの紫外線レーザ、ならびに炭酸ガスレーザなどの赤外線レーザを用いることができる。また、第１絶縁層１２１および第２絶縁層１２２が無機の酸窒化物である場合、パターニングしたレジスト層で開口１４０を形成する領域以外を保護した後、ウェットエッチングまたはドライエッチングを施すことで開口１４０を形成することができる。さらに、第１絶縁層１２１および第２絶縁層１２２が感光性を有する物質である場合、フォトリソグラフィ法により開口１４０を形成することができる。
続いて、図１１に示すように、第１絶縁層１２１および第２絶縁層１２２に設けられた開口１４０に金属層１３０が形成される。具体的には、無電解および電解ニッケルめっき法を用いて、開口１４０にニッケル（Ｎｉ）からなる金属層１３０を堆積させる。無電解めっき法では、開口１４０に選択的に金属層１３０が形成される。また、電解めっき法では、全面にめっきが施されるため、全面エッチングを施すことにより、第２絶縁層１２２の上の不要なニッケルを除去することで、金属層１３０を形成することができる。これにより、実装基板１０を形成することができる。
さらに、金属層１３０（すなわち、アンダーバンプメタル）上にはんだを載置した後、実装基板１０の上に電子部品２０を載置し、加熱によってはんだをリフローさせることで、実装基板１０に電子部品２０を実装することができる。なお、電子部品２０にあらかじめはんだ接続電極が形成されている場合、金属層１３０上に直接、電子部品２０を載置し、加熱によってはんだをリフローさせることで、実装基板１０に電子部品２０を実装することができる。以降、公知の一般的な方法を用いて実装基板１０に対向基板を貼り合せることで、本実施形態に係る表示装置を形成することができる。
＜３．まとめ＞
以上にて説明したように、本開示の一実施形態に係る表示装置によれば、支持基板１００の上に設けられた絶縁層の各々の厚みを低減しつつ、金属層１３０の厚みをはんだに対するバリア性を確保する厚みとすることができる。したがって、本実施形態に係る表示装置によれば、実装基板１０と電子部品２０との接続における不良の発生を防止することが可能である。
また、本開示の一実施形態の第１の変形例に係る表示装置によれば、複数層で形成された絶縁層の各層における開口１４０の平面形状を制御することで、より高い自由度にて金属層１３０を形成することが可能である。これによれば、金属層１３０のはんだに対するバリア性をより向上させたり、接続不良の発生をより抑制したりすることが可能である。
なお、上記では、本開示の一実施形態として表示装置を例示して説明したが、本開示に係る技術は上記に限定されない。本開示に係る技術は、はんだによる実装が行われる電子機器であれば、どのようなものに対しても適用可能であり、例えば、パーソナルコンピュータ、携帯電話、スマートフォン、およびゲーム機器などの電子機器に対しても適用することが可能である。このような実施形態についても本開示の技術的範囲に属する。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
支持基板の上に設けられた配線層と、
前記配線層の上に複数層で設けられた絶縁層と、
前記絶縁層の一部に設けられた開口と、
前記配線層と電気的に接続し、前記開口を前記絶縁層の層表面未満まで充填する金属層と、
を備える、表示装置。
（２）
前記絶縁層を構成する各層の層間には、配線層がさらに設けられる、前記（１）に記載の表示装置。
（３）
前記絶縁層の層間に設けられた配線層と、前記支持基板の上に設けられた配線層とは、互いに電気的に絶縁されている、前記（２）に記載の表示装置。
（４）
前記開口の平面形状は、前記絶縁層を構成する各層で異なる、前記（１）または（２）に記載の表示装置。
（５）
前記絶縁層を構成する層のうち、前記支持基板側の層に設けられた開口の平面形状は、前記支持基板側と対向する側の層に設けられた開口よりも小さい、前記（４）に記載の表示装置。
（６）
前記絶縁層を構成する各層に形成された開口の平面形状は、互いに同軸の形状である、前記（４）または（５）に記載の表示装置。
（７）
前記絶縁層を構成する層のうち、前記配線層に接する層に設けられた開口の平面形状は、前記配線層の延伸方向と直交する方向に延伸した形状である、前記（４）〜（６）のいずれか一項に記載の表示装置。
（８）
前記開口の平面形状は、略円形状または略楕円形状のいずれかである、前記（４）〜（７）のいずれか一項に記載の表示装置。
（９）
前記金属層は、材質が異なる複数層で設けられる、前記（１）〜（８）のいずれか一項に記載の表示装置。
（１０）
前記金属層を構成する層のうち、前記配線層側の層の材質は、白金族元素を含む、前記（９）に記載の表示装置。
（１１）
前記金属層を構成する層のうち、前記配線層側と対向する側の層の材質は、はんだである、前記（９）または（１０）に記載の表示装置。
（１２）
前記支持基板と対向する電子部品をさらに備え、
前記電子部品は、前記金属層の上に設けられたはんだを介して、前記支持基板と電気的に接続する、前記（１）〜（１１）のいずれか一項に記載の表示装置。
（１３）
前記支持基板は、光学素子を含む表示パネルである、前記（１）〜（１２）のいずれか一項に記載の表示装置。
（１４）
支持基板の上に設けられた配線層と、
前記配線層の上に複数層で設けられた絶縁層と、
前記絶縁層の一部に設けられた開口と、
前記配線層と電気的に接続し、前記開口を前記絶縁層の層表面未満まで充填する金属層と、
を備える、電子機器。
１ 表示装置
１０ 実装基板
２０ 電子部品
１００ 支持基板
１１１ 第１配線層
１１２ 第２配線層
１２１ 第１絶縁層
１２２ 第２絶縁層
１３０ 金属層
１４０ 開口

Claims (14)

  1. 支持基板の上に設けられた配線層と、
    前記配線層の上に複数層で設けられた絶縁層と、
    前記絶縁層の一部に設けられた開口と、
    前記配線層と電気的に接続し、前記開口を前記絶縁層の層表面未満まで充填する金属層と、
    を備える、表示装置。
  2. 前記絶縁層を構成する各層の層間には、配線層がさらに設けられる、請求項１に記載の表示装置。
  3. 前記絶縁層の層間に設けられた配線層と、前記支持基板の上に設けられた配線層とは、互いに電気的に絶縁されている、請求項２に記載の表示装置。
  4. 前記開口の平面形状は、前記絶縁層を構成する各層で異なる、請求項１に記載の表示装置。
  5. 前記絶縁層を構成する層のうち、前記支持基板側の層に設けられた開口の平面形状は、前記支持基板側と対向する側の層に設けられた開口よりも小さい、請求項４に記載の表示装置。
  6. 前記絶縁層を構成する各層に形成された開口の平面形状は、互いに同軸の形状である、請求項４に記載の表示装置。
  7. 前記絶縁層を構成する層のうち、前記配線層に接する層に設けられた開口の平面形状は、前記配線層の延伸方向と直交する方向に延伸した形状である、請求項４に記載の表示装置。
  8. 前記開口の平面形状は、略円形状または略楕円形状のいずれかである、請求項４に記載の表示装置。
  9. 前記金属層は、材質が異なる複数層で設けられる、請求項１に記載の表示装置。
  10. 前記金属層を構成する層のうち、前記配線層側の層の材質は、白金族元素を含む、請求項９に記載の表示装置。
  11. 前記金属層を構成する層のうち、前記配線層側と対向する側の層の材質は、はんだである、請求項９に記載の表示装置。
  12. 前記支持基板と対向する電子部品をさらに備え、
    前記電子部品は、前記金属層の上に設けられたはんだを介して、前記支持基板と電気的に接続する、請求項１に記載の表示装置。
  13. 前記支持基板は、光学素子を含む表示パネルである、請求項１に記載の表示装置。
  14. 支持基板の上に設けられた配線層と、
    前記配線層の上に複数層で設けられた絶縁層と、
    前記絶縁層の一部に設けられた開口と、
    前記配線層と電気的に接続し、前記開口を前記絶縁層の層表面未満まで充填する金属層と、
    を備える、電子機器。
JP2016103229A 2016-05-24 2016-05-24 表示装置、および電子機器 Pending JP2017212283A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016103229A JP2017212283A (ja) 2016-05-24 2016-05-24 表示装置、および電子機器
US16/301,067 US11309338B2 (en) 2016-05-24 2017-03-28 Display device and electronic apparatus
PCT/JP2017/012710 WO2017203822A1 (ja) 2016-05-24 2017-03-28 表示装置、および電子機器
CN201780030400.9A CN109156078B (zh) 2016-05-24 2017-03-28 显示装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016103229A JP2017212283A (ja) 2016-05-24 2016-05-24 表示装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2017212283A true JP2017212283A (ja) 2017-11-30

Family

ID=60411807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016103229A Pending JP2017212283A (ja) 2016-05-24 2016-05-24 表示装置、および電子機器

Country Status (4)

Country Link
US (1) US11309338B2 (ja)
JP (1) JP2017212283A (ja)
CN (1) CN109156078B (ja)
WO (1) WO2017203822A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057855A (ko) * 2018-11-16 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110854175B (zh) * 2019-11-26 2022-11-25 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US11856708B2 (en) * 2021-03-22 2023-12-26 Carnegie Mellon University Stretchable 3D-printed circuit boards

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768109A (en) 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
CA2071662A1 (en) 1991-06-26 1992-12-27 Jon J. Gulick Integrated socket-type package for flip-chip semiconductor devices and circuits
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
KR100213378B1 (ko) 1996-04-30 1999-08-02 이형도 빌드업 다층 인쇄회로기판의 제조방법
US5837427A (en) * 1996-04-30 1998-11-17 Samsung Electro-Mechanics Co Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board
JP2001024235A (ja) 1999-07-08 2001-01-26 Sony Corp 表示装置
JP2001109400A (ja) 1999-10-04 2001-04-20 Sony Corp フルカラー平面表示装置
JP2001257453A (ja) 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP4517304B2 (ja) 2002-12-11 2010-08-04 ソニー株式会社 表示装置及び表示装置の製造方法
JP4089544B2 (ja) 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
US7427557B2 (en) 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7642109B2 (en) * 2005-08-29 2010-01-05 Eastman Kodak Company Electrical connection in OLED devices
JP4545780B2 (ja) * 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
JP4479827B2 (ja) * 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
JP6166879B2 (ja) 2011-09-06 2017-07-19 株式会社 大昌電子 片面プリント配線板およびその製造方法

Also Published As

Publication number Publication date
WO2017203822A1 (ja) 2017-11-30
US11309338B2 (en) 2022-04-19
CN109156078B (zh) 2022-06-03
CN109156078A (zh) 2019-01-04
US20190189646A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US11089682B2 (en) Flexible circuit board, chip package including the same, and electronic device including the chip package
DK2768291T3 (en) Built-in component board and method for making same as well as mounting body
JP2011082496A (ja) 貫通電極基板及びその製造方法
CN112366220B (zh) 一种显示基板及其制备方法、显示装置
JP2009044161A (ja) 貫通配線基板の製造方法
JP2013004576A (ja) 半導体装置
WO2017203822A1 (ja) 表示装置、および電子機器
JP5017872B2 (ja) 半導体装置及びその製造方法
US9265147B2 (en) Multi-layer wiring board
CN112992841A (zh) 线路基板
JP2007005357A (ja) 半導体装置の製造方法
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP2012248754A (ja) 半導体装置の製造方法、及び半導体装置
JP2010232616A (ja) 半導体装置及び配線基板
CN101587842A (zh) 芯片封装载板及其制造方法
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
JP2011177861A (ja) 半導体装置
JP7400927B2 (ja) 配線基板および半導体装置
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005311121A (ja) 半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2005311118A (ja) 半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2016184619A (ja) 多層配線構造体
JP2023002217A (ja) 配線基板
JP2006013305A (ja) 半導体装置、回路基板及び電子機器
JP2002009106A (ja) 素子実装基板および素子実装方法