JP6121934B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6121934B2
JP6121934B2 JP2014069170A JP2014069170A JP6121934B2 JP 6121934 B2 JP6121934 B2 JP 6121934B2 JP 2014069170 A JP2014069170 A JP 2014069170A JP 2014069170 A JP2014069170 A JP 2014069170A JP 6121934 B2 JP6121934 B2 JP 6121934B2
Authority
JP
Japan
Prior art keywords
connection pad
unexposed
thermosetting resin
wiring pattern
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014069170A
Other languages
English (en)
Other versions
JP2015192081A (ja
Inventor
石橋 博文
博文 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014069170A priority Critical patent/JP6121934B2/ja
Publication of JP2015192081A publication Critical patent/JP2015192081A/ja
Application granted granted Critical
Publication of JP6121934B2 publication Critical patent/JP6121934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子を搭載するため等に用いられる配線基板の製造方法に関するものである。
従来、半導体素子を搭載するため等に用いられる配線基板として、上面に半導体素子の電極が接続される半導体素子接続パッドを帯状配線パターンの一部として有する絶縁基板上に、その半導体素子接続パッドを超える厚みのソルダーレジスト層を設けるとともに、このソルダーレジスト層の一部を半導体素子接続パッドの厚み以下に薄膜化することにより、この薄膜化した部分において半導体素子接続パッドの少なくとも上面を外部に露出させて成る配線基板が知られている。
このような配線基板は、以下のようにして製造される。まず、絶縁基板上に、一部に半導体素子接続パッドとなる部分を含む帯状配線パターンを有する配線導体を設ける。次に、絶縁基板上および配線導体上に、ソルダーレジスト用の未硬化の感光性熱硬化性樹脂層を、配線導体の厚みを超える厚みに被着する。次に、この感光性熱硬化性樹脂層を、半導体素子接続パッドとなる部分の上およびその周辺が選択的に未露光部として残るように残部を露光する。次に、未露光部の感光性熱硬化性樹脂層の厚みが半導体素子接続パッドとなる部分よりも薄い厚みになるまで現像し、その時点で現像を止める。最後に、現像されずに残った感光性熱硬化性樹脂層を完全に硬化させることによりソルダーレジスト層を形成する。
特開2011−192692号公報
ところで、半導体素子を搭載するための配線基板においては、絶縁基板上の配線導体として帯状配線パターンの他にベタ状配線パターンを備える場合がある。そして、このようなベタ状配線パターンにおいても、その一部に半導体素子接続パッドを設けることがある。この場合、絶縁基板上および配線導体上にソルダーレジスト用の感光性熱硬化性樹脂層を被着した後、ベタ状配線パターンの半導体素子接続パッドとなる部分の上が未露光部として残るように露光する。そして、この未露光部を、帯状配線パターン上およびその周辺の未露光部とともに現像を行うことにより除去する。
しかしながら、絶縁基板上および配線導体上にソルダーレジスト用の感光性熱硬化性樹脂層を被着すると、ベタ状配線パターン上においては、帯状配線パターン上と比較して感光性熱硬化性樹脂層の厚みが厚くなりやすい。これは、帯状配線パターン上では、被着された樹脂の一部が帯状配線パターン同士の間に流れこんで薄くなるのに対して、ベタ状配線パターン上では、被着された樹脂がその周囲に流れ込む隙間がないので厚いままとなることによる。そして、ソルダーレジスト用の感光性熱硬化性樹脂層を現像する際には、帯状配線パターンの半導体素子接続パッドとなる部分の上およびその周辺の未露光部の感光性熱硬化性樹脂層の厚みが帯状配線パターンにおける半導体素子接続パッドとなる部分よりも薄い厚みになるまで現像し、その時点で現像を止めることから、ベタ状配線パターンの半導体素子接続パッドとなる部分の上の厚みの厚い未露光部が十分に除去されずに残ってしまうことがあった。このように、ベタ状配線パターンの半導体素子接続パッドとなる部分に上に感光性熱硬化性樹脂層の未露光部が残っていると、ベタ状配線パターンの半導体素子接続パッドがソルダーレジスト層から十分に露出せずに、半導体素子との確実な接続が阻害されてしまうという問題があった。
本発明は、上面に被着された配線導体における帯状配線パターンの一部およびベタ状配線パターンの一部の両方に接続パッドとなる部分を有する絶縁基板上に、ソルダーレジスト用の感光性熱硬化性樹脂層を、配線導体の厚みを超える厚みに被着した後、帯状配線パターンの接続パッドとなる部分の上およびその周辺、ならびにベタ状配線パターンの接続パッドとなる部分の上が選択的に未露光部として残るように残部を露光し、次に帯状配線パターンの半導体素子接続パッドとなる部分の上およびその周辺の未露光部の感光性熱硬化性樹脂層の厚みが帯状配線パターンにおける接続パッドとなる部分よりも薄い厚みになるとともにベタ状配線パターンにおける接続パッドとなる部分の上の未露光部の感光性熱硬化性樹脂層が除去されるように現像した後、現像されずに残った感光性熱硬化性樹脂層を完全に硬化させることにより上面側のソルダーレジスト層を形成する配線基板の製造方法において、ベタ状配線パターンの接続パッド上に感光性熱硬化性樹脂層が残ることなく、ベタ状配線パターンの接続パッドをソルダーレジスト層から良好に露出させて半導体素子との確実な接続が可能な配線基板の製造方法を提供することを課題とするものである。
本発明の配線基板の製造方法は、
一部に第1の接続パッドとなる部分を含む帯状配線パターンおよび一部に第2の接続パッド部となる部分を含むベタ状配線パターンを有する配線導体が上面に被着された絶縁基板を準備する第1の工程と、
前記絶縁基板の上面の全面に、ソルダーレジスト用の感光性熱硬化性樹脂層を、前記配線導体を超える厚みに被着する第2の工程と、
前記感光性熱硬化性樹脂層を、前記第1の接続パッドとなる部分の上およびその周辺が第1の未露光部として選択的に残るとともに、前記第2の接続パッドとなる部分の上が第2の未露光部として選択的に残るように露光する第3の工程と、
前記第1の未露光部が前記第1の接続パッドとなる部分よりも薄い厚みに薄膜化されて残るととともに、前記第2の未露光部が前記第2の接続パッドとなる部分の上に薄膜化されて残るように現像する第4工程と、
薄膜化された未露光部のうち、前記第2の未露光部を露光せずにそのまま残した状態で、前記第1の未露光部のみを露光する第5の工程と、
露光せずに残した前記第2の未露光部が完全に除去されるように現像する第6の工程と、
前記感光性熱硬化性樹脂層を紫外線硬化および/または熱硬化させてソルダーレジスト層とする第7の工程と、を行うことを特徴とするものである。
本発明の配線基板の製造方法によれば、上面に被着された配線導体における帯状配線パターンの一部に第1の接続パッドとなる部分およびベタ状配線パターンの一部に第2の接続パッドとなる部分を有する絶縁基板上に、ソルダーレジスト用の感光性熱硬化性樹脂層を、配線導体の厚みを超える厚みに被着した後、帯状配線パターンの第1の接続パッドとなる部分の上およびその周辺が第1の未露光部として残るとともに、ベタ状配線パターンの第2の接続パッドとなる部分の上が第2の未露光部として残るように残部を露光し、第1の未露光部が第1の接続パッドとなる部分よりも薄い厚みになるとともに第2の未露光部の感光性熱硬化性樹脂層が除去されるように現像した後、現像されずに残った感光性熱硬化性樹脂層を完全に硬化させることにより上面側のソルダーレジスト層を形成する配線基板の製造方法において、第2の接続パッド上に感光性熱硬化性樹脂層が残ることなく、第2の接続パッドをソルダーレジスト層から良好に露出させて半導体素子との確実な接続が可能な配線基板の製造方法を提供することができる。
図1は、本発明の配線基板の製造方法を説明するための概略断面図である。 図2は、本発明の配線基板の製造方法を説明するための概略断面図である。 図3は、本発明の配線基板の製造方法を説明するための概略断面図である。 図4は、本発明の配線基板の製造方法を説明するための概略断面図である。 図5は、本発明の配線基板の製造方法を説明するための概略断面図である。 図6は、本発明の配線基板の製造方法を説明するための概略断面図である。 図7は、本発明の配線基板の製造方法を説明するための概略断面図である。 図8は、本発明の配線基板の製造方法が適用される配線基板を示す概略断面図である。
図8に本発明の配線基板の製造方法が適用される配線基板10の一例を示す。図8に示すように、配線基板10は、絶縁基板1と配線導体2とソルダーレジスト層3a,3bとを備えている。上面側の配線導体2の一部は、半導体素子Sの電極Tと半田Bを介して電気的に接続される半導体素子接続パッド4a,4bを形成している。下面側の配線導体2の一部は、図示しない外部電気回路基板に接続される外部接続パッド5を形成している。
上面側の配線導体2は、厚みが5〜25μm程度であり、帯状配線パターン2aとベタ状配線パターン2bとを含んでいる。帯状配線パターン2aは、幅が10〜25μm程度である。ベタ状配線パターン2bは、帯状配線パターン2aよりもはるかに広面積のパターンである。なお、図8においては、簡便のため、帯状配線パターン2aは2つが図示され、ベタ状配線パターン2bは1つが図示されているが、実際には、多数の帯状配線パターン2aが互いに隣接して配設されているとともに、複数のベタ状パターン2bを含んでいる。
半導体素子接続パッド4aは、帯状配線パターン2aの一部に40〜60μm程度の長さで形成されている。この半導体素子接続パッド4aの上面および側面の一部は、ソルダーレジスト層3aに設けられた凹部Dから露出している。凹部Dの幅は、半導体素子接続パッド4aの幅よりも両側にそれぞれ5〜25μm程度広い。凹部Dの深さは、半導体素子接続パッド4aの上面よりも5〜15μm程度低い。
半導体素子接続パッド4bは、ベタ状配線パターン2bの一部に40〜100μm程度の直径で形成されている。この半導体素子接続パッド4bの上面は、ソルダーレジスト層3aに設けられた開口部A1から露出している。
下面側の配線導体2は、厚みが5〜25μm程度であり、パッド用配線パターン2cを含んでいる。パッド用配線パターン2cは、直径が100〜500μm程度の円形または広面積のベタ状パターンである。
外部接続パッド5は、下面側の配線導体2の一部に、80〜450μm程度の直径で形成されている。この外部接続パッド5の下面はソルダーレジスト層3bに設けられた開口A2から露出している。
次に、本発明の配線基板の製造方法について、図1〜図7を基に説明する。まず、図1に示すように、半導体素子の電極が接続される半導体素子接続パッド4aとなる部分を含む帯状配線パターン2aおよび半導体素子接続パッド4bとなる部分を含むベタ状パターンを有する配線導体2が上面に被着されているとともに、外部接続パッド5となる部分を含むパッド用配線パターン2cを有する配線導体2が下面に被着された絶縁基板1を準備する。絶縁基板1は例えば、ガラスクロス入りの熱硬化性樹脂や無機絶縁フィラー入りの熱硬化性樹脂から成る。配線導体2は、銅箔や銅めっき層から成り、周知のサブトラクティブ法やセミアディティブ法等を用いて形成される。配線導体2の厚みは5〜25μm程度である。
次に、図2に示すように、絶縁基板1の上面と下面との全面にソルダーレジスト用の感光性熱硬化性樹脂層3aP,3bPをそれぞれ配線導体2を超える厚みに被着する。上面側の感光性熱硬化性樹脂層3aPの厚みは、帯状配線パターン2aを3〜25μm超える厚みとする。また下面側の感光性熱硬化性樹脂層3bPの厚みは、パッド用配線パターン2cを15〜30μm超える厚みとする。感光性熱硬化性樹脂層3aP,3bPの被着は、例えば感光性熱硬化性樹脂のペーストをスクリーン印刷法により塗布した後、乾燥させる方法が採用される。このとき、上面側の感光性熱硬化性樹脂3aPは、帯状配線パターン2a上では、被着された樹脂の一部が帯状配線パターン2a同士の間に流れこんで薄くなるのに対して、ベタ状配線パターン2b上では、被着された樹脂がその周囲に流れ込む隙間がないので15〜30μm程度の厚いものとなる
次に、図3に示すように、上面側の感光性熱硬化性樹脂層3aPに対向するように露光マスクM1を配置するとともに、その上方から紫外線を照射することによって感光性熱硬化性樹脂層3aPを露光する。露光マスクM1には、半導体素子接続パッド4aとなる部分およびその周辺に対応する領域と半導体素子接続パッド4bとなる部分に対応する領域とを遮光するマスクパターンを形成しておく。それにより、感光性熱硬化性樹脂層3aPにおける半導体素子接続パッド4aとなる部分の上およびその周辺、ならびに半導体素子接続パッド4bとなる部分の上が選択的に未露光部N1,N2として残るように露光される。
次に、図4に示すように、下面側の感光性熱硬化性樹脂層3bPに対向するようにして露光マスクM2を配置するとともに、紫外線を照射することによって感光性熱硬化性樹脂層3bPを露光する。露光マスクM2には、外部接続パッド5となる部分に対応する領域を遮光するマスクパターンを形成しておく。それにより、感光性熱硬化性樹脂層3bPにおける外部接続パッド5となる部分の上が選択的に未露光部N3として残るように露光される。
次に、図5に示すように、上面側の未露光部N1が半導体素子接続パッド4aの厚みよりも薄い厚みに薄膜化されて残るとともに、上面側の未露光部N2および下面側の未露光部N3が半導体素子接続パッド4b上および外部接続パッド5上に薄膜化されて残るように現像する。
次に、図6に示すように、上面側の感光性熱硬化性樹脂層3aPに対向するように露光マスクM3を配置するとともに、その上方から紫外線を照射することによって上面側の感光性熱硬化性樹脂層3aPの未露光部N1を露光する。このとき、上面側の未露光部N2および下面側の未露光部N3は露光されずにそのまま残るようにする。露光マスクM3には、未露光部N2に対応する領域を遮光するマスクパターンを形成しておく。
次に、図7に示すように、上面側の感光性熱硬化性樹脂層3aPおよび下面側の感光性熱硬化性樹脂層3bPに残っていた未露光部N2,N3が完全に除去されるように現像する。このとき、未露光部N2,N3は、図5に示した工程において予め薄膜化されているため、極めて短時間に容易に除去することができる。そのため、未露光部N2,N3を極めて確実かつ効率的に除去することができる。最後に、上下面の感光性熱硬化性樹脂層3aP,3bPを紫外線硬化および/または熱硬化させることにより、図8に示した配線基板10が完成する。
このように、本発明の配線基板の製造方法によれば、上述した一連の工程を行うことにより、ベタ状配線パターン2bの接続パッド4b上に感光性熱硬化性樹脂層3aPが残ることなく、ベタ状配線パターン2bの接続パッド4bをソルダーレジスト層3aから良好に露出させて半導体素子Sとの確実な接続が可能な配線基板10の製造方法を提供することができる。
1 :絶縁基板
2 :配線導体
2a :帯状配線パターン
2b :ベタ状配線パターン
3a,3b :ソルダーレジスト層
3aP,3bP :ソルダーレジスト用の感光性熱硬化性樹脂層
4a,4b :半導体素子接続パッド
5 :外部接続パッド
N1,N2,N3:未露光部
S :半導体素子
T :半導体素子の電極

Claims (1)

  1. 一部に第1の接続パッドとなる部分を含む帯状配線パターンおよび一部に第2の接続パッド部となる部分を含むベタ状配線パターンを有する配線導体が上面に被着された絶縁基板を準備する第1の工程と、
    前記絶縁基板の上面の全面に、ソルダーレジスト用の感光性熱硬化性樹脂層を、前記配線導体を超える厚みに被着する第2の工程と、
    前記感光性熱硬化性樹脂層を、前記第1の接続パッドとなる部分の上およびその周辺が第1の未露光部として選択的に残るとともに、前記第2の接続パッドとなる部分の上が第2の未露光部として選択的に残るように露光する第3の工程と、
    前記第1の未露光部が前記第1の接続パッドとなる部分よりも薄い厚みに薄膜化されて残るととともに、前記第2の未露光部が前記第2の接続パッドとなる部分の上に薄膜化されて残るように現像する第4工程と、
    薄膜化された未露光部のうち、前記第2の未露光部を露光せずにそのまま残した状態で、前記第1の未露光部のみを露光する第5の工程と、
    露光せずに残した前記第2の未露光部が完全に除去されるように現像する第6の工程と、
    前記感光性熱硬化性樹脂層を紫外線硬化および/または熱硬化させてソルダーレジスト層とする第7の工程と、を行うことを特徴とする配線基板の製造方法。
JP2014069170A 2014-03-28 2014-03-28 配線基板の製造方法 Active JP6121934B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014069170A JP6121934B2 (ja) 2014-03-28 2014-03-28 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014069170A JP6121934B2 (ja) 2014-03-28 2014-03-28 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015192081A JP2015192081A (ja) 2015-11-02
JP6121934B2 true JP6121934B2 (ja) 2017-04-26

Family

ID=54426334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014069170A Active JP6121934B2 (ja) 2014-03-28 2014-03-28 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6121934B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215542B2 (ja) * 1993-04-26 2001-10-09 イビデン株式会社 多層薄膜配線基板の製造方法
US5837427A (en) * 1996-04-30 1998-11-17 Samsung Electro-Mechanics Co Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board
JP2001244628A (ja) * 1999-12-22 2001-09-07 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP5444050B2 (ja) * 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
KR20140027731A (ko) * 2012-08-27 2014-03-07 삼성전기주식회사 솔더 레지스트 형성 방법 및 패키지용 기판

Also Published As

Publication number Publication date
JP2015192081A (ja) 2015-11-02

Similar Documents

Publication Publication Date Title
TWI536889B (zh) 電路板塞孔製作方法及電路板
US9326389B2 (en) Wiring board and method of manufacturing the same
US20160081190A1 (en) Printed wiring board and method for manufacturing the same
US20150327371A1 (en) Method of making a flexible multilayer circuit board
JP6139457B2 (ja) 配線基板の製造方法
TW201425028A (zh) 阻劑及其製造方法
JP2010129575A (ja) プリント配線板およびその製造方法
JP6121934B2 (ja) 配線基板の製造方法
US20160183383A1 (en) Method for Contacting and Rewiring an Electronic Component Embedded into a Printed Circuit Board
JP2005142254A (ja) 配線基板及びその製造方法
KR20160001827A (ko) 인쇄회로기판 제조방법
US9922923B2 (en) Method of manufacturing wiring substrate and wiring substrate
JP6075643B2 (ja) 配線基板の製造方法
JP2014036220A (ja) プリント回路基板及びその製造方法
JP6121497B2 (ja) パッケージキャリアおよびその製造方法
JP2015159163A (ja) プリント配線板の製造方法
TWI637662B (zh) 電路板及其製作方法
JP2011171372A (ja) 配線基板の製造方法
TWI679926B (zh) 基板結構及其製作方法
US20140138132A1 (en) Printed circuit board and manufacturing method thereof
JP6259045B2 (ja) 配線基板の製造方法
JP6235682B2 (ja) 配線基板の製造方法
JP2018032762A (ja) 配線基板の製造方法
JP6121831B2 (ja) 配線基板
JP2017216259A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150