JP6121497B2 - パッケージキャリアおよびその製造方法 - Google Patents

パッケージキャリアおよびその製造方法 Download PDF

Info

Publication number
JP6121497B2
JP6121497B2 JP2015168459A JP2015168459A JP6121497B2 JP 6121497 B2 JP6121497 B2 JP 6121497B2 JP 2015168459 A JP2015168459 A JP 2015168459A JP 2015168459 A JP2015168459 A JP 2015168459A JP 6121497 B2 JP6121497 B2 JP 6121497B2
Authority
JP
Japan
Prior art keywords
solder resist
layer
carrier
resist layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015168459A
Other languages
English (en)
Other versions
JP2016131234A (ja
Inventor
朝民 王
朝民 王
Original Assignee
旭徳科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭徳科技股▲ふん▼有限公司 filed Critical 旭徳科技股▲ふん▼有限公司
Publication of JP2016131234A publication Critical patent/JP2016131234A/ja
Application granted granted Critical
Publication of JP6121497B2 publication Critical patent/JP6121497B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2439/00—Containers; Receptacles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、基板構造およびその製造方法に関するものであり、特に、パッケージキャリア（package carrier）およびその製造方法に関するものである。
一般的なパッケージキャリアの製造方法は、剥離型銅箔層を介して基板にキャリアをラミネートし、キャリアを基板の支持構造として使用するとともに、基板上で後続のチップパッケージまたは多層配線層の製造プロセスが完了した後、キャリアを除去して、今日の要求を満たす薄さのパッケージ構造を形成する。
現在、キャリアを除去する方法は、剥離により基板からキャリアを分離するステップと、その後、エッチングにより基板に残った剥離型銅箔層（残糊と称す）を除去するステップとを含む。しかしながら、エッチングプロセスの間、残った剥離型銅箔層だけでなく、基板上の配線層もエッチングされるため、その結果、製品構造信頼性が下がる。
本発明は、より優れた構造信頼性を有するパッケージキャリアを提供する。
本発明は、さらに、パッケージキャリアを製造するパッケージキャリア製造方法を提供する。
本発明の１つの実施形態において、パッケージキャリアの製造方法は、接続面を有するキャリアを提供するステップと、キャリアの接続面に該接続面を完全に覆う剥離型ソルダーレジスト層を形成するステップと、相対する上表面と下表面を有する基板を提供するステップと、基板の下表面に、前記下表面の一部を露出する第１パターニングソルダーレジスト層を形成するステップと、キャリアと基板をラミネートし、剥離型ソルダーレジスト層が、第１パターニングソルダーレジスト層に直接接触し、キャリアが、剥離型ソルダーレジスト層を介して第１パターニングソルダーレジスト層に仮接合されるステップとを含む。
本発明の１つの実施形態において、剥離型ソルダーレジスト層を形成するステップは、キャリアの接続面に熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含むソルダーレジスト材料層を形成するステップと、ソルダーレジスト材料層に対して光硬化プロセスを行い、剥離型ソルダーレジスト層を形成するステップとを含む。
本発明の１つの実施形態において、光硬化プロセスの照射エネルギーは、２００ｍＪ／ｃｍ2〜１６００ｍＪ／ｃｍ2である。
本発明の１つの実施形態において、第１パターニングソルダーレジスト層を形成するステップは、基板の下表面に熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含む第１ソルダーレジスト材料層を形成するステップと、第１ソルダーレジスト材料層に対して光硬化プロセスおよび熱硬化プロセスを行い、第１ソルダーレジスト材料層を完全に硬化するステップと；第１ソルダーレジスト材料層をパターニングして、第１パターニングソルダーレジスト層を形成するステップとを含む。
本発明の１つの実施形態において、前記製造方法は、さらに、基板の上表面に、前記上表面の一部を露出する第２パターニングソルダーレジスト層を形成するステップを含む。
本発明の１つの実施形態において、前記製造方法は、さらに、キャリアと基板をラミネートする前に、基板上に第１表面処理層および第２表面処理層を形成するステップを含み、第１表面処理層は、第２パターニングソルダーレジスト層により露出した上表面の一部に配置され、第２表面処理層は、第１パターニングソルダーレジスト層により露出した下表面の一部に配置される。
本発明の１つの実施形態において、キャリアと基板をラミネートする温度は、９０℃〜２２０℃である。
本発明の１つの実施形態において、キャリアは、コア誘電体層と、第１銅箔層と、第２銅箔層とを含み、第１銅箔層および第２銅箔層は、それぞれ、コア誘電体層の相対する両側に配置されている。
本発明の１つの実施形態において、基板は、ベースと、第１導電層と、第２導電層とを含み、第１導電層および第２導電層は、それぞれ、ベースの相対する両側に配置されている。
本発明の１つの実施形態において、キャリアと基板をラミネートする時、剥離型ソルダーレジスト層は、第１パターニングソルダーレジスト層に直接接触し、且つ第１パターニングソルダーレジスト層により露出した下表面の一部を覆う。
本発明の１つの実施形態において、パッケージキャリアは、キャリアと、剥離型ソルダーレジスト層と、基板と、第１パターニングソルダーレジスト層とを含む。キャリアは、接続面を有する。剥離型ソルダーレジスト層は、キャリアの接続面に配置され、且つ接続面を完全に覆う。基板は、相対する上表面と下表面を有する。第１パターニングソルダーレジスト層は、基板の下表面に配置され、且つ下表面の一部を露出する。キャリアは、剥離型ソルダーレジスト層を介して第１パターニングソルダーレジスト層に仮接合される。
本発明の１つの実施形態において、剥離型ソルダーレジスト層の材料は、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含み、剥離型ソルダーレジスト層は、半硬化状態である。
本発明の１つの実施形態において、第１パターニングソルダーレジスト層の材料は、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含み、第１パターニングソルダーレジスト層は、完全な硬化状態である。
本発明の１つの実施形態において、パッケージキャリアは、さらに、基板の上表面に配置され、且つ上表面の一部を露出する第２パターニングソルダーレジスト層を含む。
本発明の１つの実施形態において、第２パターニングソルダーレジスト層の材料は、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含み、第２パターニングソルダーレジスト層は、完全な硬化状態である。
本発明の１つの実施形態において、キャリアは、コア誘電体層と、第１銅箔層と、第２銅箔層とを含み、第１銅箔層および第２銅箔層は、それぞれ、コア誘電体層の相対する両側に配置されている。
本発明の１つの実施形態において、基板は、ベースと、第１導電層と、第２導電層とを含み、第１導電層および第２導電層は、それぞれ、ベースの相対する両側に配置されている。
本発明の１つの実施形態において、剥離型ソルダーレジスト層は、複数の突出部を含み、突出部は、第１パターニングソルダーレジスト層により露出した下表面の一部を覆う。
以上のように、本発明のパッケージキャリアは、剥離型ソルダーレジスト層を介して基板上の第１パターニングソルダーレジスト層にキャリアを仮接合する。そのため、基板上で後続のチップパッケージまたは多層配線層の製造プロセスが完了した後、基板から直接剥離することにより、基板からキャリアを分離することができる。キャリアを剥離してから、基板に残った剥離型銅箔層をエッチングにより除去する従来の関連技術と比較して、本発明のパッケージキャリアの製造方法は、残糊等の問題が生じることなく、後続の工程ステップを簡易化することができるため、製造コストを効果的に下げることができ、製品信頼性を向上させることができる。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。 本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。 本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。 本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。 本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。 本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。 本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。 本発明の別の実施形態に係るキャリアパッケージを示す概略的断面図である。
図１ａ〜図１ｇは、本発明の１つの実施形態に係るキャリアパッケージの製造方法を示す概略的断面図である。本発明に係るキャリアパッケージの製造方法は、まず、図１ａを参照すると、接続面１１１を有するキャリア１１０を提供する。
詳しく説明すると、図１ａに示すように、本実施形態のキャリア１１０は、コア誘電体層１１２、第１銅箔層１１４および第２銅箔層１１６により形成される。第１銅箔層１１４および第２銅箔層１１６は、それぞれ、コア誘電体層１１２の相対する両側に設置されるが、本発明はこの構造に限定されない。
そして、再度図１ａを参照すると、キャリア１１０の接続面１１１にソルダーレジスト材料層１２０ａを形成する。ソルダーレジスト材料層１２０ａの材料は、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含む。この場合、図１ａに示すように、ソルダーレジスト材料層１２０ａは、キャリア１１０の接続面１１１を完全に覆うように具現される。
それから、図１ｂを参照すると、ソルダーレジスト材料層１２０ａに対して光硬化プロセスを行い、剥離型ソルダーレジスト層１２０を形成する。この場合、光硬化プロセスは、例えば、紫外線Ｌを用いた照射プロセスにより行われ、光硬化プロセスの照射エネルギーは、例えば、２００ｍＪ／ｃｍ2〜１６００ｍＪ／ｃｍ2である。本実施形態のソルダーレジスト材料層１２０ａは、熱硬化と光硬化の両方の材料特性を有するため、光硬化プロセスにより形成された剥離型ソルダーレジスト層１２０は、完全に硬化されない。つまり、形成された剥離型ソルダーレジスト層１２０は、半硬化状態である。この状況において、剥離型ソルダーレジスト層１２０は、キャリア１１０の接続面１１１を完全に覆う。
そして、図１ｃを参照すると、相対する上表面１３１と下表面１３３を有する基板１３０を提供する。詳しく説明すると、本実施形態の基板１３０は、ベース１３２、第１導電層１３４および第２導電層１３６により形成される。第１導電層１３４および第２導電層１３６は、それぞれ、ベース１３２の相対する両側に配置される。
それから、再度図１ｃを参照すると、基板１３０の下表面１３３に第１ソルダーレジスト材料層１４０ａを形成する。この後、他の配線層を製造する必要がない場合、第１ソルダーレジスト材料層１４０ａを形成すると同時に、基板１３０の上表面１３１に第２ソルダーレジスト材料層１４０ｂを形成してもよい。つまり、この工程ステップにおいて、第２ソルダーレジスト材料層１４０ｂの製造は、選択的に行われる。第１ソルダーレジスト材料層１４０ａおよび第２ソルダーレジスト材料層１４０ｂの材料は、いずれも、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含むことができる。つまり、第１ソルダーレジスト材料層１４０ａおよび第２ソルダーレジスト材料層１４０ｂは、いずれも、熱硬化と光硬化の材料特性を有する。もちろん、別の実施形態において、第２ソルダーレジスト材料層１４０ｂの材料が第１ソルダーレジスト材料層１４０ａの材料と異なってもよく、この場合もなお本発明に適用可能な技術的解決法であり、本発明の保護範囲に入るものとする。
以下のステップにおいて、第１ソルダーレジスト材料層１４０ａおよび第２ソルダーレジスト材料層１４０ｂが同時に形成されたものを例として説明するが、本発明はこれに限定されない。
次に、図１ｄを参照すると、第１ソルダーレジスト材料層１４０ａおよび第２ソルダーレジスト材料層１４０ｂに対して光硬化プロセスおよび熱硬化プロセスを行い、完全に硬化された第１ソルダーレジスト材料層１４０ａ’および完全に硬化された第２ソルダーレジスト材料層１４０ｂ’を形成する。ここで、光硬化プロセスは、例えば、紫外線Ｌ’を用いた照射プロセスにより行われ、光硬化プロセスの照射エネルギーは、例えば、２００ｍＪ／ｃｍ2〜１６００ｍＪ／ｃｍ2である。一方、熱硬化プロセスは、例えば、加熱プロセスＴにより行われ、加熱プロセスＴの温度は、９０℃〜２２０℃であり、加熱プロセスＴの時間は、３０分〜１２０分である。ここで、光硬化プロセスと熱硬化プロセスを行う順番は、特に限定されない。
そして、図１ｅを参照すると、第１ソルダーレジスト材料層１４０ａ’および第２ソルダーレジスト材料層１４０ｂ’をパターニングして、第１パターニングソルダーレジスト層１４２ａおよび第２パターニングソルダーレジスト層１４２ｂを形成する。この状況において、第１パターニングソルダーレジスト層１４２ａおよび第２パターニングソルダーレジスト層１４２ｂは、それぞれ、基板１３０の下表面１３３および上表面１３１の上に形成される。第１パターニングソルダーレジスト層１４２ａおよび第２パターニングソルダーレジスト層１４２ｂは、それぞれ、下表面１３３の一部および上表面１３１の一部を露出する。図１ｅに示すように、第１パターニングソルダーレジスト層１４２ａは、第２導電層１３６の一部を露出し、第２パターニングソルダーレジスト層１４２ｂは、第１導電層１３４の一部を露出する。この状況において、第１パターニングソルダーレジスト層１４２ａおよび第２パターニングソルダーレジスト層１４２ｂは、完全に硬化される。
そして、露出した第１導電層１３４および第２導電層１３６の構造特性を維持するため、図１ｆに示すように、基板１３０に第１表面処理層１５０ａおよび第２表面処理層１５０ｂを形成してもよい。第１表面処理層１５０ａは、第２パターニングソルダーレジスト層１４２ｂにより露出した上表面１３１に形成され、第２表面処理層１５０ｂは、第１パターニングソルダーレジスト層１４２ａにより露出した下表面１３３に形成される。
最後に、図１ｇを参照すると、キャリア１１０と基板１３０をラミネートする。剥離型ソルダーレジスト層１２０は、第１パターニングソルダーレジスト層１４２ａに直接接触し、キャリア１１０は、剥離型ソルダーレジスト層１２０を介して第１パターニングソルダーレジスト層１４２ａに仮接合される。この場合、キャリア１１０と基板１３０をラミネートする温度は、例えば、９０℃〜２２０℃である。これで、パッケージキャリア１００の製造が完了する。
構造については、再度図１ｇを参照すると、パッケージキャリア１００は、キャリア１１０と、剥離型ソルダーレジスト層１２０と、基板１３０と、第１パターニングソルダーレジスト層１４２ａとを含む。キャリア１１０は、接続面１１１を有する。剥離型ソルダーレジスト層１２０は、キャリア１１０の接続面１１１に配置され、且つ接続面１１１を完全に覆う。基板１３０は、相対する上表面１３１と下表面１３３を有する。第１パターニングソルダーレジスト層１４２ａは、基板１３０の下表面１３３に配置され、且つ下表面１３３の一部を露出する。キャリア１１０は、剥離型ソルダーレジスト層１２０を介して第１パターニングソルダーレジスト層１４２ａに仮接合される。
詳しく説明すると、本実施形態のキャリア１１０は、コア誘電体層１１２と、コア誘電体層１１２の相対する両側に配置された第１銅箔層１１４および第２銅箔層１１６により形成される。基板１３０は、ベース１３２と、ベース１３２の相対する両側に配置された第１導電層１３４および第２導電層１３６により形成される。特に、本実施形態の剥離型ソルダーレジスト層１２０は、半硬化状態であり、剥離型ソルダーレジスト層１２０の材料は、例えば、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含む。また、第１導電層１３４を保護するため、パッケージキャリア１００は、第２パターニングソルダーレジスト層１４２ｂを含んでもよい。第２パターニングソルダーレジスト層１４２ｂは、基板１３０の上表面１３１に配置され、且つ上表面１３１の一部を露出する。
第１パターニングソルダーレジスト層１４２ａおよび第２パターニングソルダーレジスト層１４２ｂは、完全に硬化され、第１パターニングソルダーレジスト層１４２ａおよび第２パターニングソルダーレジスト層１４２ｂの材料は、いずれも、例えば、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料である。つまり、剥離型ソルダーレジスト層１２０、第１パターニングソルダーレジスト層１４２ａおよび第２パターニングソルダーレジスト層１４２ｂの材料は、いずれも、熱硬化と光硬化のソルダーレジスト材料の組成物である。もちろん、別の実施形態において、第２パターニングソルダーレジスト層１４２ｂの材料が第１パターニングソルダーレジスト層１４２ａの材料と異なってもよく、この場合もなお本発明の保護範囲に入るものとする。
言及すべきこととして、本実施形態のパッケージキャリア１００は、実質的に、半製品構造であるため、この後、基板１３０上でチップパッケージプロセスまたは多層配線層プロセスを行ってもよい。本発明のキャリアパッケージ１００の基板１３０とキャリア１１０は、剥離型ソルダーレジスト層１２０を介して互いに仮接合されているため、チップパッケージプロセスまたは多層配線層プロセスが完了した後、剥離することにより、キャリア１１０と基板１３０を互いに分離することができる。剥離型ソルダーレジスト層１２０の材料特性により、剥離ステップにおいて基板１３０に残糊が残らないため、他の付加プロセスにより洗浄操作を行う必要がない。
さらに、別の実施形態において、図１ｂのステップにおいて、ソルダーレジスト材料層１２０ａに硬化プロセスを行うことによって形成された剥離型ソルダーレジスト層１２０は、実質的に、不完全に硬化される。そのため、キャリア１１０と基板１３０をラミネートしている間、図２に示すように、剥離型ソルダーレジスト層１２０ａは、第１パターニングソルダーレジスト層１４２ａに直接接触し、且つ第１パターニングソルダーレジスト層１４２ａにより露出した下表面１３３の一部を覆う。つまり、パッケージキャリア１００ａの剥離型ソルダーレジスト層１２０ａは、複数の突出部１２２ａを含んでもよく、突出部１２２ａは、第１パターニングソルダーレジスト層１４２ａにより露出した下表面１３３の一部を覆う。さらに詳しく説明すると、図２に示すように、突出部１２２ａは、第２表面処理層１５０ｂに直接接触し、且つ第１パターニングソルダーレジスト層１４２ａの間隙を充填する。
以上のように、本発明のパッケージキャリアは、剥離型ソルダーレジスト層を介して基板上の第１パターニングソルダーレジスト層にキャリアを仮接合する。そのため、基板上で後続のチップパッケージまたは多層配線層の製造プロセスが完了した後、剥離することにより、キャリアと基板を分離することができる。キャリアを剥離してから、基板に残った剥離型銅箔層をエッチングにより除去する従来の関連技術と比較して、本発明のパッケージキャリアの製造方法は、残糊等の問題が生じることなく、後続の工程ステップを簡易化することができるため、製造コストを効果的に下げることができ、製品信頼性を向上させることができる。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
本発明は、残糊等の問題が生じることなく後続の工程ステップを簡易化することのできるパッケージキャリアおよびその製造方法に関するものである。
１００、１００ａ パッケージキャリア
１１０ キャリア
１１１ 接続面
１１２ コア誘電体層
１１４ 第１銅箔層
１１６ 第２銅箔層
１２０ 剥離型ソルダーレジスト層
１２０ａ ソルダーレジスト材料層
１２２ａ 突出部
１３０ 基板
１３１ 上表面
１３２ ベース
１３３ 下表面
１３４ 第１導電層
１３６ 第２導電層
１４０ａ、１４０ａ’ 第１ソルダーレジスト材料層
１４０ｂ、１４０ｂ’ 第２ソルダーレジスト材料層
１４２ａ 第１パターニングソルダーレジスト層
１４２ｂ 第２パターニングソルダーレジスト層
１５０ａ 第１表面処理層
１５０ｂ 第２表面処理層
Ｌ、Ｌ’ 紫外線
Ｔ 加熱プロセス

Claims (16)

  1. 接続面を有するキャリアを提供するステップと、
    前記キャリアの前記接続面に、前記接続面を完全に覆う剥離型ソルダーレジスト層を形成するステップと、
    相対する上表面と下表面を有する基板を提供するステップと、
    前記基板の前記下表面に、前記下表面の一部を露出する第１パターニングソルダーレジスト層を形成するステップと、
    前記キャリアと前記基板をラミネートして、前記剥離型ソルダーレジスト層が、前記第１パターニングソルダーレジスト層に直接接触し、前記キャリアが、前記剥離型ソルダーレジスト層を介して前記第１パターニングソルダーレジスト層に仮接合されるステップと、
    を含み、
    前記剥離型ソルダーレジスト層を形成するステップが、
    前記キャリアの前記接続面に熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含むソルダーレジスト材料層を形成するステップと、
    前記ソルダーレジスト材料層に対して光硬化プロセスを行い、前記剥離型ソルダーレジスト層を形成するステップと、
    を含むパッケージキャリアの製造方法。
  2. 前記光硬化プロセスの照射エネルギーが、２００ｍＪ／ｃｍ2〜１６００ｍＪ／ｃｍ2である請求項１に記載のパッケージキャリアの製造方法。
  3. 前記第１パターニングソルダーレジスト層を形成する前記ステップが、
    前記基板の前記下表面に、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含む第１ソルダーレジスト材料層を形成するステップと、
    前記第１ソルダーレジスト材料層に対して光硬化プロセスおよび熱硬化プロセスを行い、前記第１ソルダーレジスト材料層を完全に硬化するステップと、
    前記第１ソルダーレジスト材料層をパターニングして、前記第１パターニングソルダーレジスト層を形成するステップと、
    を含む請求項１に記載のパッケージキャリアの製造方法。
  4. 前記基板の前記上表面に前記上表面の一部を露出する第２パターニングソルダーレジスト層を形成するステップ
    をさらに含む請求項１に記載のパッケージキャリアの製造方法。
  5. 前記キャリアと前記基板をラミネートする前に、前記基板上に第１表面処理層および第２表面処理層を形成するステップ
    をさらに含み、前記第１表面処理層が、前記第２パターニングソルダーレジスト層により露出した前記上表面の一部に配置され、前記第２表面処理層が、前記第１パターニングソルダーレジスト層により露出した前記下表面の一部に配置される請求項４に記載のパッケージキャリアの製造方法。
  6. 前記キャリアと前記基板をラミネートする温度が、９０℃〜２２０℃である請求項１に記載のパッケージキャリアの製造方法。
  7. 前記キャリアが、コア誘電体層と、第１銅箔層と、第２銅箔層とを含み、前記第１銅箔層および前記第２銅箔層が、それぞれ、前記コア誘電体層の相対する両側に配置される請求項１に記載のパッケージキャリアの製造方法。
  8. 前記基板が、ベースと、第１導電層と、第２導電層とを含み、前記第１導電層および前記第２導電層が、それぞれ、前記ベースの相対する両側に配置される請求項１に記載のパッケージキャリアの製造方法。
  9. 前記キャリアと前記基板をラミネートする時、前記剥離型ソルダーレジスト層が、前記第１パターニングソルダーレジスト層に直接接触し、且つ前記第１パターニングソルダーレジスト層により露出した前記下表面の一部を覆う請求項１に記載のパッケージキャリアの製造方法。
  10. 接続面を有するキャリアと、
    前記キャリアの前記接続面に配置され、且つ前記接続面を完全に覆う剥離型ソルダーレジスト層と、
    相対する上表面と下表面を有する基板と、
    前記基板の前記下表面に配置され、且つ前記下表面の一部を露出する第１パターニングソルダーレジスト層と、
    を含み、前記キャリアが、前記剥離型ソルダーレジスト層を介して前記第１パターニングソルダーレジスト層に仮接合され、
    前記剥離型ソルダーレジスト層の材料が、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含み、前記剥離型ソルダーレジスト層が、半硬化状態であるパッケージキャリア。
  11. 前記第１パターニングソルダーレジスト層の材料が、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含み、前記第１パターニングソルダーレジスト層が、完全な硬化状態である請求項１０に記載のパッケージキャリア。
  12. 前記基板の前記上表面に配置され、且つ前記上表面の一部を露出する第２パターニングソルダーレジスト層
    をさらに含む請求項１０に記載のパッケージキャリア。
  13. 前記第２パターニングソルダーレジスト層の材料が、熱硬化性ソルダーレジスト材料および光硬化性ソルダーレジスト材料を含み、前記第２パターニングソルダーレジスト層が、完全な硬化状態である請求項１２に記載のパッケージキャリア。
  14. 前記キャリアが、コア誘電体層と、第１銅箔層と、第２銅箔層とを含み、前記第１銅箔層および前記第２銅箔層が、それぞれ、前記コア誘電体層の相対する両側に配置される請求項１０に記載のパッケージキャリア。
  15. 前記基板が、ベースと、第１導電層と、第２導電層とを含み、前記第１導電層および前記第２導電層が、それぞれ、前記ベースの相対する両側に配置される請求項１０に記載のパッケージキャリア。
  16. 前記剥離型ソルダーレジスト層が、複数の突出部を含み、前記突出部が、前記第１パターニングソルダーレジスト層により露出した前記下表面の一部を覆う請求項１０に記載のパッケージキャリア。
JP2015168459A 2015-01-13 2015-08-28 パッケージキャリアおよびその製造方法 Active JP6121497B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104101087 2015-01-13
TW104101087A TWI586236B (zh) 2015-01-13 2015-01-13 封裝載板及其製作方法

Publications (2)

Publication Number Publication Date
JP2016131234A JP2016131234A (ja) 2016-07-21
JP6121497B2 true JP6121497B2 (ja) 2017-04-26

Family

ID=56368043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015168459A Active JP6121497B2 (ja) 2015-01-13 2015-08-28 パッケージキャリアおよびその製造方法

Country Status (4)

Country Link
US (1) US9668351B2 (ja)
JP (1) JP6121497B2 (ja)
CN (1) CN105990156B (ja)
TW (1) TWI586236B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210135111A (ko) 2020-05-04 2021-11-12 삼성전자주식회사 반도체 패키지의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
JP4933893B2 (ja) 2006-12-28 2012-05-16 パナソニック株式会社 熱プレス方法
JP5058929B2 (ja) 2008-09-29 2012-10-24 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP2013522687A (ja) * 2010-03-22 2013-06-13 エルジー・ケム・リミテッド 光硬化性及び熱硬化性を有する樹脂組成物、並びにドライフィルムソルダレジスト
TWI429043B (zh) * 2010-04-26 2014-03-01 Advance Materials Corp 電路板結構、封裝結構與製作電路板的方法
KR101140982B1 (ko) 2010-09-07 2012-05-03 삼성전기주식회사 단층 인쇄회로기판 및 그 제조 방법
JP5625721B2 (ja) * 2010-10-15 2014-11-19 日立化成株式会社 感光性樹脂組成物及びこれを用いた感光性エレメント
TWI527173B (zh) * 2013-10-01 2016-03-21 旭德科技股份有限公司 封裝載板

Also Published As

Publication number Publication date
CN105990156A (zh) 2016-10-05
US20160204054A1 (en) 2016-07-14
CN105990156B (zh) 2018-09-28
US9668351B2 (en) 2017-05-30
TWI586236B (zh) 2017-06-01
JP2016131234A (ja) 2016-07-21
TW201626871A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
US8987884B2 (en) Package assembly and methods for forming the same
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
JP2006339365A (ja) 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
US20130049198A1 (en) Semiconductor package structure and manufacturing method thereof
JP2009016802A (ja) キャリア及び印刷回路基板の製造方法
JP6215243B2 (ja) 電子パッケージ、パッケージキャリアおよび両者の製造方法
TW201601247A (zh) 封裝裝置及其製作方法
US9458540B2 (en) Package substrate and manufacturing method thereof
JP6121497B2 (ja) パッケージキャリアおよびその製造方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
TW201630136A (zh) 複合式電路板及其製作方法，以及半導體封裝結構
US9955578B2 (en) Circuit structure
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TWI679926B (zh) 基板結構及其製作方法
JP6121934B2 (ja) 配線基板の製造方法
KR101054565B1 (ko) 반도체 패키지 및 그의 제조방법
JP2006339366A (ja) 配線基板形成用モールドおよびその製造方法
KR102165170B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN111465167B (zh) 基板结构及其制作方法
KR102111730B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP6075643B2 (ja) 配線基板の製造方法
TWI581685B (zh) 線路結構及其製作方法
TW202304271A (zh) 電路板結構及其製作方法
KR20140008184A (ko) 인쇄회로기판의 제조방법
KR20120026369A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170329

R150 Certificate of patent or registration of utility model

Ref document number: 6121497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250