TW202304271A - 電路板結構及其製作方法 - Google Patents
電路板結構及其製作方法 Download PDFInfo
- Publication number
- TW202304271A TW202304271A TW110125217A TW110125217A TW202304271A TW 202304271 A TW202304271 A TW 202304271A TW 110125217 A TW110125217 A TW 110125217A TW 110125217 A TW110125217 A TW 110125217A TW 202304271 A TW202304271 A TW 202304271A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- structure layer
- reconfiguration
- circuit structure
- build
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
一種電路板結構,包括一重配置線路結構層、一增層線路結構層以及一連接結構層。重配置線路結構層具有一第一表面與一第二表面,且包括一內部介電層、一外部介電層、多個第一連接墊以及多個晶片接墊。每一第一連接墊的一底面切齊第一表面,而晶片接墊突出於第二表面且位於第二表面上。增層線路結構層包括多個第二連接墊。連接結構層配置於重配置線路結構層與增層線路結構層之間且包括一基材與貫穿基材的多個導電膠柱。第一連接墊分別透過導電膠柱與第二連接墊電性連接。每一導電膠柱的一頂面切齊於重配置線路結構層的第一表面。
Description
本發明是有關於一種基板結構及其製作方法,且特別是有關於一種電路板結構及其製作方法。
一般來說,二個具有線路或導電結構的電路板要相互結合,都是透過銲點(solder joints)來連接,且透過底膠(underfill)來填充於二個基板之間以密封銲點。然而,在銲料高溫迴銲的過程中,較大面積尺寸的電路板因應力無法釋放,而容易發生較大的翹曲,進而降低二電路板之間的組裝良率。
本發明提供一種電路板結構,無需使用銲料及底膠,可降低成本,且具有較佳的結構可靠度。
本發明還提供一種電路板結構的製作方法,用以製作上述的電路板結構。
本發明的電路板結構,包括一重配置線路結構層、一增層線路結構層以及一連接結構層。重配置線路結構層具有彼此相對的一第一表面與一第二表面,且包括一內部介電層、一外部介電層、多個第一連接墊以及多個晶片接墊。內部介電層具有第一表面,且每一第一連接墊的一底面切齊第一表面。外部介電層具有第二表面,且晶片接墊突出於第二表面且位於第二表面上。增層線路結構層配置於重配置線路結構層的一側,且包括多個第二連接墊。重配置線路結構層的線寬與線距小於增層線路結構層的線寬與線距。連接結構層配置於重配置線路結構層與增層線路結構層之間。連接結構層包括一基材與貫穿基材的多個導電膠柱。第一連接墊分別透過導電膠柱與第二連接墊電性連接。每一導電膠柱的一頂面切齊於重配置線路結構層的第一表面,而第二連接墊分別嵌入於基材內。
在本發明的一實施例中,上述的重配置線路結構層更包括至少一介電層、至少一重配置線路以及多個導電通孔。介電層位於內部介電層與外部介電層之間。重配置線路與介電層交替配置。第一連接墊、重配置線路以及晶片接墊透過導電通孔電性連接。
在本發明的一實施例中,上述的內部介電層、外部介電層以及介電層的材質分別包括光敏介電材料或味之素堆積薄膜(Ajinomoto Build-up Film, ABF)。
在本發明的一實施例中,上述的電路板結構還包括一表面處理層,配置於重配置線路結構層的晶片接墊上。表面處理層的材質包括化鎳鈀浸金(ENEPIG)、有機保銲劑(organic solderability preservatives, OSP)或無電鍍鎳浸金(Electroless Nickel Immersion Gold,ENIG)。
在本發明的一實施例中,上述的電路板結構還包括一防銲層,配置於增層線路結構層相對遠離連接結構層的一表面上,且覆蓋部分增層線路結構層而定義出多個銲球接墊。
本發明的電路板結構的製作方法,其包括以下步驟。提供一重配置線路結構層。重配置線路結構層具有彼此相對的一第一表面與一第二表面,且包括一內部介電層、一外部介電層、多個第一連接墊以及多個晶片接墊。內部介電層具有第一表面,且每一第一連接墊的一底面切齊第一表面。外部介電層具有第二表面,且晶片接墊突出於第二表面且位於第二表面上。提供包括一基材與貫穿基材的多個導電膠柱的一連接結構層,其中連接結構層處於一B階段狀態。提供包括多個第二連接墊的一增層線路結構層,其中重配置線路結構層的線寬與線距小於增層線路結構層的線寬與線距。壓合重配置線路結構層、連接結構層以及增層線路結構層,以使連接結構層位於重配置線路結構層與增層線路結構層之間。第一連接墊分別透過導電膠柱與第二連接墊電性連接。每一導電膠柱的一頂面切齊於重配置線路結構層的第一表面,而第二連接墊分別嵌入於基材內,且連接結構層從B階段狀態轉變成一C階段狀態。
在本發明的一實施例中,上述的提供重配置線路結構層的步驟,包括:提供一暫時基板、一離形膜以及一第一種子層。離形膜位於暫時基板與第一種子層之間。形成一第一圖案化光阻層於第一種子層上,其中第一圖案化光阻層暴露出部分第一種子層。以第一圖案化光阻層為一電鍍罩幕,電鍍一第一金屬層於第一圖案化光阻層所暴露出的第一種子層上。移除第一圖案化光阻層及其下方的第一種子層,而暴露出部分離型膜且形成第一連接墊。形成內部介電層於第一連接墊及被暴露出的離形膜上。形成至少一重配置線路、至少一介電層、多個第一導電通孔以及多個第二導電通孔。重配置線路配置於內部介電層上,且重配置線路與介電層交替配置。第一導電通孔穿過內部介電層且電性連接重配置線路與第一連接墊。第二導電通孔穿過介電層且電性連接重配置線路。形成外部介電層於重配置線路上,其中外部介電層具有多個開口,且開口暴露出部分重配置線路。形成一第二種子層於外部介電層上及開口的內壁上。形成一第二圖案化光阻層於第二種子層上,其中第二圖案化光阻層暴露出部分第二種子層。以第二圖案化光阻層為一電鍍罩幕,電鍍一第二金屬層於第二圖案化光阻層所暴露出的第二種子層上。移除第二圖案化光阻層,而暴露出第二種子層且形成晶片接墊。
在本發明的一實施例中,上述於壓合重配置線路結構層、連接結構層以及增層線路結構層之前,更包括:壓合一黏著層及一複合基板於重配置線路結構層上。黏著層位於複合基板與重配置線路結構層的晶片接墊之間。複合基板包括一核心基材及位於核心基材相對兩表面上的一第一銅箔層與一第二銅箔層。第二銅箔層位於核心基材與黏著層之間。於壓合黏著層及複合基板於重配置線路結構層上之後,移除暫時基板與離形膜,而暴露出每一第一連接墊的底面以及內部介電層的第一表面。
在本發明的一實施例中,上述於壓合重配置線路結構層、連接結構層以及增層線路結構層之後,更包括:形成一保護層於增層線路結構層相對遠離連接結構層的一表面上。進行一解板程序以移除第一銅箔層以及核心基材。進行一第一蝕刻程序而移除第二銅箔層,以暴露出黏著層。進行一剝離程序以移除保護層,而暴露出增層線路結構層相對遠離連接結構層的表面。進行一電漿蝕刻程序以移除黏著層,而暴露出晶片接墊。進行一第二蝕刻程序而移除第二種子層,以暴露出外部介電層的第二表面。形成一表面處理層於重配置線路結構層的晶片接墊上,其中表面處理層的材質包括化鎳鈀浸金(ENEPIG)、有機保銲劑(organic solderability preservatives, OSP)或無電鍍鎳浸金(Electroless Nickel Immersion Gold,ENIG)。。
在本發明的一實施例中,上述於壓合重配置線路結構層、連接結構層以及增層線路結構層之前,更包括形成一防銲層於增層線路結構層相對遠離連接結構層的一表面上。防銲層覆蓋部分增層線路結構層而定義出多個銲球接墊。
基於上述,在本發明的電路板結構的製作方法中,是透過壓合重配置線路結構層、連接結構層以及增層線路結構層的方式來形成電路板結構。重配置線路結構層的第一連接墊分別透過連接結構層的導電膠柱與增層線路結構層的第二連接墊電性連接。每一導電膠柱的一頂面切齊於重配置線路結構層的第一表面,而第二連接墊分別嵌入於基材內。藉此,本發明的電路板結構的製作方法無須使用銲點(solder joints)及底膠,可有效地降低電路板結構的製作成本。此外,因為無使用銲料,因此可有效地提高重配置線路結構層、連接結構層以及增層線路結構層之間的接合良率,進而提升本發明的電路板結構的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1X是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。圖2是將晶片配置於圖1X的電路板結構的剖面示意圖。關於本實施例的電路板結構的製作方法,首先,請參考圖1A,提供一暫時基板10、一離形膜20以及一種子層S1,其中離形膜20位於暫時基板10與種子層S1之間。此處,暫時基板10的材質例如是玻璃或塑膠,其為沒有線路的基板。
接著,請參考圖1B,形成一圖案化光阻層P1於種子層S1上,其中圖案化光阻層P1暴露出部分種子層S1。
接著,請參考圖1C,以圖案化光阻層P1為一電鍍罩幕,電鍍一金屬層C1於圖案化光阻層P1所暴露出的種子層S1上。金屬層C1的材質例如是銅,但並不以此為限。
接著,請同時參考圖1C與圖1D,移除圖案化光阻層P1及其下方的種子層S1,而暴露出部分離型膜20且形成第一連接墊112。
接著,請參考圖1E,形成一內部介電層111於第一連接墊112及被暴露出的離形膜20上。內部介電層111具有多個開口H1,其中開口H1暴露出部分第一連接墊112。內部介電層111的材質分別例如是光敏介電材料或味之素堆積薄膜(ABF)。
接著,請參考圖1F,形成一種子層S2於內部介電層111上及開口H1的內壁上,其中種子層S2直接接觸開口H1所暴露出的第一連接墊112。
接著,請參考圖1G,形成一圖案化光阻層P2於種子層S2上,其中圖案化光阻層P2暴露出部分種子層S2。
接著,請參考圖1H,以圖案化光阻層P2為一電鍍罩幕,電鍍一金屬層C2於圖案化光阻層P2所暴露出的種子層S2上。金屬層C2的材質例如是銅,但並不以此為限。
接著,請同時參考圖1H與圖1I,移除圖案化光阻層P2及其下方的種子層S2,而暴露出部分內部介電層111,且形成一重配置線路114及多個導電通孔T1。此處,重配置線路114位於內部介電層111上,而導電通孔T1穿過內部介電層111且分別位於開口H1內,其中導電通孔T1電性連接第一連接墊112與重配置線路114。
接著,請參考圖1J,可選擇性地重複圖1E至圖1I的步驟,而形成介電層113、重配置線路116、導電通孔T2以及外部介電層115。此處,重配置線路114、介電層113、重配置線路116及外部介電層115依序交替配置。導電通孔T2穿過介電層113且電性連接重配置線路114、116。外部介電層115形成在重配置線路116上且具有多個開口H2,其中開口H2暴露出部分重配置線路116。此處,外部介電層115以及介電層113的材質分別例如是光敏介電材料或味之素堆積薄膜(ABF)。
緊接著,請再參考圖1J,形成一種子層S3於外部介電層115上及開口H2的內壁上,其中種子層S3直接接觸開口H2所暴露出的重配置線路116。
接著,請參考圖1K,形成一圖案化光阻層P3於種子層S3上,其中圖案化光阻層P3暴露出部分種子層S3。
接著,請參考圖1L,以圖案化光阻層P3為一電鍍罩幕,電鍍一金屬層C3於圖案化光阻層P3所暴露出的種子層S3上。金屬層C3的材質例如是銅,但並不以此為限。
接著,請參考圖1M,移除圖案化光阻層P3,而暴露出種子層S3,且形成多個晶片接墊118及多個導電通孔T3。此處,晶片接墊118與導電通孔T3同時形成且同屬同一材料。至此,已完成重配置線路結構層半成品110’。
接著,請參考圖1N,壓合一黏著層30及一複合基板40於種子層S3上。黏著層30位於複合基板40與晶片接墊118之間。複合基板40包括一核心基材42及位於核心基材42相對兩表面上的一第一銅箔層44與一第二銅箔層46。第二銅箔層46位於核心基材42與黏著層30之間。
接著,請同時參考圖1N以及圖1O,移除暫時基板10與離形膜20,而暴露出每一第一連接墊112的底面B以及內部介電層111的第一表面S1。
接著,請參考圖1P,提供包括一基材122與貫穿基材122的多個導電膠柱125的一連接結構層120,其中連接結構層120處於一B階段狀態。此處,基材122的材質例如是預浸料(prepreg, PP),而導電膠柱125的材質例如是導電金屬膠,以印刷法(printing)進行塗佈製作,可具有導電與導熱的效果,且適於與任何金屬材質進行接合。
接著,請再參考圖1P,提供包括多個第二連接墊132的一增層線路結構層130,其中重配置線路結構層半成品110’的線寬與線距小於增層線路結構層130的線寬與線距。此時,已形成一防銲層140於增層線路結構層130相對遠離連接結構層120的一表面131上。防銲層140覆蓋部分增層線路結構層130而定義出多個銲球接墊SP。此處,增層線路結構層130具體化為一多層電路板。
須說明的是,本實施例並沒有限制提供重配置線路結構層半成品110’、連接結構層120及增層線路結構層130的順序。
接著,請參考圖1Q,以熱壓合的方式,壓合重配置線路結構層半成品110’、連接結構層120以及增層線路結構層130,以使連接結構層120位於重配置線路結構層半成品110’與增層線路結構層130之間。此時,黏著層30及複合基板40仍位在重配置線路結構層半成品110’上。特別是,第一連接墊112分別透過導電膠柱125與第二連接墊132電性連接,導電膠柱125的一頂面T切齊於內部介電層111的第一表面S1,而第二連接墊132分別嵌入於基材122內。在熱壓合時,重配置線路結構層半成品110’與增層線路結構層130直接接觸連接結構層120的基材122且擠壓導電膠柱125使其變形。此時,基材122與導電膠柱125因未完全固化且具有可撓性及黏性,可黏接重配置線路結構層半成品110’與增層線路結構層130,且第二連接墊132擠入基材122內,而嵌入於基材122中。於壓合固化後,連接結構層120的基材122與導電膠柱125從B階段狀態轉變成一C階段狀態。
接著,請參考圖1R,形成一保護層50於增層線路結構層130相對遠離連接結構層120的表面131上。保護層50覆蓋防銲層140以及銲球接墊SP。
接著,請同時參考圖1R以及圖1S,進行一解板程序以移除第一銅箔層44以及複合基板40的核心基材42。
接著,請同時參考圖1S以及圖1T,進行一第一蝕刻程序而移除第二銅箔層46,以暴露出黏著層30。
接著,請同時參考圖1T以及圖1U,進行一剝離程序以移除保護層50,而暴露出增層線路結構層130的防銲層140以及銲球接墊SP。
接著,請同時參考圖1U以及圖1V,進行一電漿蝕刻程序以移除黏著層30,而暴露出晶片接墊118。
之後,請同時參考圖1V以及圖1W,進行一第二蝕刻程序而移除位於晶片接墊之外的種子層S3,以暴露出外部介電層115的第二表面S2。至此,已完成重配置線路結構層110的製作。此處,重配置線路結構層110具體化為具有細線路的重配置線路結構層。
最後,請參考圖1X,形成一表面處理層150於重配置線路結構層110的晶片接墊118上,其中表面處理層150的材質例如是化鎳鈀浸金(ENEPIG)、有機保銲劑(OSP)或無電鍍鎳浸金(ENIG)。至此,已完成電路板結構100的製作。
在結構上,請再參考圖1X,在本實施例中,電路板結構100包括重配置線路結構層110、增層線路結構層130以及連接結構層120。重配置線路結構層110具有彼此相對的第一表面S1與第二表面S2,且包括內部介電層111、外部介電層115、第一連接墊112以及晶片接墊118。內部介電層111具有第一表面S1,且第一連接墊112的B底面切齊第一表面S1。外部介電層115具有第二表面S2,且晶片接墊118突出於第二表面S2且位於第二表面S2上。增層線路結構層130配置於重配置線路結構層110的一側,且包括第二連接墊132。重配置線路結構層110的線寬與線距小於增層線路結構層130的線寬與線距。連接結構層120配置於重配置線路結構層110與增層線路結構層130之間。連接結構層120包括基材122與貫穿基材122的導電膠柱125。第一連接墊112分別透過導電膠柱125與第二連接墊132電性連接。導電膠柱125的頂T面切齊於重配置線路結構層110的第一表面S1,而第二連接墊132分別嵌入於基材122內。
進一步來說,本實施例的重配置線路結構層110還包括介電層113、重配置線路114、116以及導電通孔T1、T2、T3。介電層113位於內部介電層111與外部介電層115之間。重配置線路114、116與介電層113交替配置。第一連接墊112、重配置線路114、116以及晶片接墊118透過導電通孔T1、T2、T3電性連接。此處,內部介電層111、外部介電層115以及介電層113的材質分別例如是光敏介電材料或味之素堆積薄膜(ABF)。
再者,本實施例的電路板結構100還包括表面處理層150,配置於重配置線路結構層110的晶片接墊118上。此處,表面處理層150的材質例如是化鎳鈀浸金、有機保銲劑或無電鍍鎳浸金。此外,本實施例的電路板結構100還包括防銲層140,配置於增層線路結構層130相對遠離連接結構層120的表面131上,且覆蓋部分增層線路結構層130而定義出多個銲球接墊SP。
簡言之,由於本實施例是透過壓合重配置線路結構層110、連接結構層120以及增層線路結構層130的方式來形成電路板結構100,因此無須使用銲料及底膠,可有效地降低電路板結構100的製作成本。此外,由於無使用銲點(solder joints),因此可有效地提高重配置線路結構層110、連接結構層120以及增層線路結構層130之間的接合良率,進而提升本實施例的電路板結構100的結構可靠度。
在應用上,請參考圖2,至少一晶片200可透過銲料210與重配置線路結構層110的晶片接墊118電性連接,而形成一晶片封裝結構300。
綜上所述,在本發明的電路板結構的製作方法中,是透過壓合重配置線路結構層、連接結構層以及增層線路結構層的方式來形成電路板結構。重配置線路結構層的第一連接墊分別透過連接結構層的導電膠柱與增層線路結構層的第二連接墊電性連接。每一導電膠柱的一頂面切齊於重配置線路結構層的第一表面,而第二連接墊分別嵌入於基材內。藉此,本發明的電路板結構的製作方法無須使用銲點(solder joints)及底膠,可有效地降低電路板結構的製作成本。此外,因為無使用銲料,因此可有效地提高重配置線路結構層、連接結構層以及增層線路結構層之間的接合良率,進而提升本發明的電路板結構的結構可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:暫時基板
20:離形膜
30:黏著層
40:複合基板
42:核心基材
44:第一銅箔層
46:第二銅箔層
50:保護層
100:電路板結構
110:重配置線路結構層
110’:重配置線路結構層半成品
111:內部介電層
112:第一連接墊
113:介電層
114、116:重配置線路
115:外部介電層
118:晶片接墊
120:連接結構層
122:基材
125:導電膠柱
130:增層線路結構層
131:表面
132:第二連接墊
140:防銲層
150:表面處理層
200:晶片
210:銲料
300:晶片封裝結構
B:底面
C1、C2、C3:金屬層
H1、H2:開口
P1、P2、P3:圖案化光阻層
S1、S2、S3:種子層
SP:銲球接墊
T:頂面
T1、T2、T3:導電通孔
圖1A至圖1X是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。
圖2是將晶片配置於圖1X的電路板結構的剖面示意圖。
100:電路板結構
110:重配置線路結構層
111:內部介電層
112:第一連接墊
113:介電層
114、116:重配置線路
115:外部介電層
118:晶片接墊
120:連接結構層
122:基材
125:導電膠柱
130:增層線路結構層
131:表面
132:第二連接墊
140:防銲層
150:表面處理層
B:底面
SP:銲球接墊
T:頂面
T1、T2、T3:導電通孔
Claims (10)
- 一種電路板結構,包括: 一重配置線路結構層,具有彼此相對的一第一表面與一第二表面,且包括一內部介電層、一外部介電層、多個第一連接墊以及多個晶片接墊,該內部介電層具有該第一表面,且各該第一連接墊的一底面切齊該第一表面,而該外部介電層具有該第二表面,且該些晶片接墊突出於該第二表面且位於該第二表面上; 一增層線路結構層,配置於該重配置線路結構層的一側,且包括多個第二連接墊,其中該重配置線路結構層的線寬與線距小於該增層線路結構層的線寬與線距;以及 一連接結構層,配置於該重配置線路結構層與該增層線路結構層之間,且包括一基材與貫穿該基材的多個導電膠柱,其中該些第一連接墊分別透過該些導電膠柱與該些第二連接墊電性連接,各該導電膠柱的一頂面切齊於該重配置線路結構層的該第一表面,而該些第二連接墊分別嵌入於該基材內。
- 如請求項1所述的電路板結構,其中該重配置線路結構層更包括至少一介電層、至少一重配置線路以及多個導電通孔,該至少一介電層位於該內部介電層與該外部介電層之間,該至少一重配置線路與該至少一介電層交替配置,該些第一連接墊、該至少一重配置線路以及該些晶片接墊透過該些導電通孔電性連接。
- 如請求項2所述的電路板結構,其中該內部介電層、該外部介電層以及該至少一介電層的材質分別包括光敏介電材料或味之素堆積薄膜。
- 如請求項1所述的電路板結構,更包括: 一表面處理層,配置於該重配置線路結構層的該些晶片接墊上,其中該表面處理層的材質包括化鎳鈀浸金、有機保銲劑或無電鍍鎳浸金。
- 如請求項1所述的電路板結構,更包括: 一防銲層,配置於該增層線路結構層相對遠離該連接結構層的一表面上,且覆蓋部分該增層線路結構層而定義出多個銲球接墊。
- 一種電路板結構的製作方法,包括: 提供一重配置線路結構層,該重配置線路結構層具有彼此相對的一第一表面與一第二表面,且包括一內部介電層、一外部介電層、多個第一連接墊以及多個晶片接墊,該內部介電層具有該第一表面,且各該第一連接墊的一底面切齊該第一表面,而該外部介電層具有該第二表面,且該些晶片接墊突出於該第二表面且位於該第二表面上; 提供包括一基材與貫穿該基材的多個導電膠柱的一連接結構層,其中該連接結構層處於一B階段狀態; 提供包括多個第二連接墊的一增層線路結構層,其中該重配置線路結構層的線寬與線距小於該增層線路結構層的線寬與線距;以及 壓合該重配置線路結構層、該連接結構層以及該增層線路結構層,以使該連接結構層位於該重配置線路結構層與該增層線路結構層之間,其中該些第一連接墊分別透過該些導電膠柱與該些第二連接墊電性連接,各該導電膠柱的一頂面切齊於該重配置線路結構層的該第一表面,而該些第二連接墊分別嵌入於該基材內,且該連接結構層從該B階段狀態轉變成一C階段狀態。
- 如請求項6所述的電路板結構的製作方法,其中提供該重配置線路結構層的步驟,包括: 提供一暫時基板、一離形膜以及一第一種子層,該離形膜位於該暫時基板與該第一種子層之間; 形成一第一圖案化光阻層於該第一種子層上,其中該第一圖案化光阻層暴露出部分該第一種子層; 以該第一圖案化光阻層為一電鍍罩幕,電鍍一第一金屬層於該第一圖案化光阻層所暴露出的該第一種子層上; 移除該第一圖案化光阻層及其下方的該第一種子層,而暴露出部分該離型膜且形成該些第一連接墊; 形成該內部介電層於該些第一連接墊及被暴露出的該離形膜上; 形成至少一重配置線路、至少一介電層、多個第一導電通孔以及多個第二導電通孔,該至少一重配置線路配置於該內部介電層上,且該至少一重配置線路與該至少一介電層交替配置,該些第一導電通孔穿過該內部介電層且電性連接該至少一重配置線路與該些第一連接墊,該些第二導電通孔穿過該至少一介電層且電性連接該至少一重配置線路; 形成該外部介電層於該至少一重配置線路上,其中該外部介電層具有多個開口,該些開口暴露出部分該至少一重配置線路; 形成一第二種子層於該外部介電層上及該些開口的內壁上; 形成一第二圖案化光阻層於該第二種子層上,其中該第二圖案化光阻層暴露出部分該第二種子層; 以該第二圖案化光阻層為一電鍍罩幕,電鍍一第二金屬層於該第二圖案化光阻層所暴露出的該第二種子層上;以及 移除該第二圖案化光阻層,而暴露出該第二種子層且形成該些晶片接墊。
- 如請求項7所述的電路板結構的製作方法,其中於壓合該重配置線路結構層、該連接結構層以及該增層線路結構層之前,更包括: 壓合一黏著層及一複合基板於該重配置線路結構層上,該黏著層位於該複合基板與該重配置線路結構層的該晶片接墊之間,而該複合基板包括一核心基材及位於該核心基材相對兩表面上的一第一銅箔層與一第二銅箔層,該第二銅箔層位於該核心基材與該黏著層之間;以及 於壓合該黏著層及該複合基板於該重配置線路結構層上之後,移除該暫時基板與該離形膜,而暴露出各該第一連接墊的該底面以及該內部介電層的該第一表面。
- 如請求項8所述的電路板結構的製作方法,其中於壓合該重配置線路結構層、該連接結構層以及該增層線路結構層之後,更包括: 形成一保護層於該增層線路結構層相對遠離該連接結構層的一表面上; 進行一解板程序以移除該第一銅箔層以及該複合基板的該核心基材; 進行一第一蝕刻程序而移除該第二銅箔層,以暴露出該黏著層; 進行一剝離程序以移除該保護層,而暴露出該增層線路結構層相對遠離該連接結構層的該表面; 進行一電漿蝕刻程序以移除該黏著層,而暴露出該些晶片接墊; 進行一第二蝕刻程序而移除該第二種子層,以暴露出該外部介電層的該第二表面;以及 形成一表面處理層於該重配置線路結構層的該些晶片接墊上,其中該表面處理層的材質包括化鎳鈀浸金、有機保銲劑或無電鍍鎳浸金。
- 如請求項6所述的電路板結構的製作方法,其中於壓合該重配置線路結構層、該連接結構層以及該增層線路結構層之前,更包括: 形成一防銲層於該增層線路結構層相對遠離該連接結構層的一表面上,其中該防銲層覆蓋部分該增層線路結構層而定義出多個銲球接墊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110125217A TWI798748B (zh) | 2021-07-09 | 2021-07-09 | 電路板結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110125217A TWI798748B (zh) | 2021-07-09 | 2021-07-09 | 電路板結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202304271A true TW202304271A (zh) | 2023-01-16 |
TWI798748B TWI798748B (zh) | 2023-04-11 |
Family
ID=86658010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110125217A TWI798748B (zh) | 2021-07-09 | 2021-07-09 | 電路板結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI798748B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10504827B2 (en) * | 2016-06-03 | 2019-12-10 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10756058B2 (en) * | 2018-08-29 | 2020-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and manufacturing method thereof |
US11380645B2 (en) * | 2019-11-26 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure comprising at least one system-on-integrated-circuit component |
US11417633B2 (en) * | 2019-11-27 | 2022-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method |
-
2021
- 2021-07-09 TW TW110125217A patent/TWI798748B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI798748B (zh) | 2023-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI415542B (zh) | A printed wiring board, and a printed wiring board | |
TWI593030B (zh) | 超薄埋入式晶粒模組及其製造方法 | |
TWI474450B (zh) | 封裝載板及其製作方法 | |
TWI512926B (zh) | 電路板層疊封裝結構及其製作方法 | |
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
TW201414372A (zh) | 晶片封裝基板和結構及其製作方法 | |
TW201511626A (zh) | 晶片封裝基板及其製作方法 | |
US11516910B1 (en) | Circuit board structure and manufacturing method thereof | |
US20220069489A1 (en) | Circuit board structure and manufacturing method thereof | |
TWI758167B (zh) | 封裝結構及其製作方法 | |
TWI798748B (zh) | 電路板結構及其製作方法 | |
TWI752820B (zh) | 電路板結構及其製作方法 | |
KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
TWI762310B (zh) | 電路板結構及其製作方法 | |
TW202209940A (zh) | 電路板結構及其製作方法 | |
JP6387226B2 (ja) | 複合基板 | |
TWI778056B (zh) | 佈線基板和製造佈線基板的方法 | |
US9955578B2 (en) | Circuit structure | |
JP5097006B2 (ja) | プリント配線基板及びその製造方法 | |
CN115604916A (zh) | 电路板结构及其制作方法 | |
US11540396B2 (en) | Circuit board structure and manufacturing method thereof | |
US20240306298A1 (en) | Manufacturing method of circuit board structure | |
CN115348725A (zh) | 电路板结构及其制作方法 | |
KR101547755B1 (ko) | 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법 |