TW202209940A - 電路板結構及其製作方法 - Google Patents
電路板結構及其製作方法 Download PDFInfo
- Publication number
- TW202209940A TW202209940A TW110101060A TW110101060A TW202209940A TW 202209940 A TW202209940 A TW 202209940A TW 110101060 A TW110101060 A TW 110101060A TW 110101060 A TW110101060 A TW 110101060A TW 202209940 A TW202209940 A TW 202209940A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- sub
- circuit
- conductive
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種電路板結構,包括一第一子電路板、一第二子電路板以及一第三子電路板。第一子電路板具有彼此相對的一上表面與一下表面,且包括至少一第一導電通孔。第二子電路板配置於第一子電路板的上表面上,且包括至少一第二導電通孔。第三子電路板配置於第一子電路板的下表面上,且包括至少一第三導電通孔。第一導電通孔、第二導電通孔以及第三導電通孔其中的至少二者於垂直於第一子電路板的延伸方向的一軸向上呈交替排列。第一子電路板、第二子電路板以及第三子電路板彼此電性連接。
Description
本發明是有關於一種電路板結構及其製作方法,且特別是有關於一種可降低成本的電路板結構及其製作方法。
一般來說,二個具有線路或導電結構的電路板要相互結合,都是透過無銲錫塊來連接,且透過底膠(underfill)來填充於二個基板之間以密封無銲錫塊。然而,在銲料高溫迴銲的過程中,較大面積尺寸的電路板因應力無法釋放,而容易發生較大的翹曲,進而降低二電路板之間的組裝良率。
本發明提供一種電路板結構,無需使用銲料及底膠,可降低成本,且具有較佳的結構可靠度。
本發明提供一種電路板結構的製作方法,用以製作上述的電路板結構。
本發明的電路板結構,其包括一第一子電路板、一第二子電路板以及一第三子電路板。第一子電路板具有彼此相對的一上表面與一下表面,且包括至少一第一導電通孔。第二子電路板配置於第一子電路板的上表面上,且包括至少一第二導電通孔。第三子電路板配置於第一子電路板的下表面上,且包括至少一第三導電通孔。第一導電通孔、第二導電通孔以及第三導電通孔其中的至少二者於垂直於第一子電路板的延伸方向的一軸向上呈交替排列。第一子電路板、第二子電路板以及第三子電路板彼此電性連接。
在本發明的一實施例中,上述的第一子電路板更包括一基材,具有上表面與下表面,且第一導電通孔貫穿基材。
在本發明的一實施例中,上述的第二子電路板更包括一第一基材、一第一線路層以及一第二線路層。第一基材具有彼此相對的一第一表面與一第二表面。第二導電通孔貫穿第一基材。第一線路層配置於第一基材的第一表面上,且暴露出部分第一表面。第二線路層配置於第一基材的第二表面上,且暴露出部分第二表面。第一線路層與第二線路層透過第二導電通孔電性連接。第二線路層與第一子電路板的第一導電通孔電性連接。
在本發明的一實施例中,上述的第二子電路板更包括一第一防銲層以及一第二防銲層。第一防銲層配置於第一線路層所暴露出的第一表面上,且延伸覆蓋部分第一線路層。第二防銲層配置於第二線路層所暴露出的第二表面上,且延伸覆蓋部分第二線路層。
在本發明的一實施例中,上述的第三子電路板更包括一第二基材、一第三線路層以及一第四線路層。第二基材具有彼此相對的一第三表面與一第四表面,且第三導電通孔貫穿第二基材。第三線路層配置於第二基材的第三表面上,且暴露出部分第三表面。第四線路層配置於第二基材的第四表面上且暴露出部分第四表面。第三線路層與第四線路層透過第三導電通孔電性連接。第三線路層與第一子電路板的第一導電通孔電性連接。
在本發明的一實施例中,上述的第三子電路板更包括一第一防銲層以及一第二防銲層。第一防銲層配置於第三線路層所暴露出的第三表面上,且延伸覆蓋部分第三線路層。第二防銲層配置於第四線路層所暴露出的第四表面上,且延伸覆蓋部分第四線路層。
在本發明的一實施例中,上述的第一子電路板更包括多層線路層以及多層介電層。線路層與介電層呈交替排列。至少一第一導電通孔包括多個第一導電通孔,而第一導電通孔貫穿介電層且電性連接線路層。
在本發明的一實施例中,上述的第二子電路板更包括一第一基材,且第二導電通孔貫穿第一基材。第三子電路板更包括一第二基材,且第三導電通孔貫穿第二基材。電路板結構更包括兩圖案化線路層,分別配置於第一基材與第二基材上且電性連接第二導電通孔與第三導電通孔。
在本發明的一實施例中,上述的第二子電路板為一具有細線路的重配置電路板,而第三子電路板為一多層電路板。
本發明的電路板結構的製作方法,其包括以下步驟。提供一第一子電路板。第一子電路板具有彼此相對的一上表面與一下表面,且包括至少一第一導電通孔。提供一第二子電路板於第一子電路板的上表面上。第二子電路板包括至少一第二導電通孔。提供一第三子電路板於第一子電路板的下表面上。第三子電路板包括至少一第三導電通孔。壓合第一子電路板、第二子電路板以及第三子電路板,而使第一導電通孔、第二導電通孔以及第三導電通孔其中的至少二者於垂直於第一子電路板的延伸方向上呈交替排列。第一子電路板、第二子電路板以及第三子電路板彼此電性連接。
在本發明的一實施例中,上述的第一子電路板更包括一基材,具有上表面與下表面。第一導電通孔貫穿基材。於壓合第一子電路板、第二子電路板以及第三子電路板之前,基材處於一B階段(B-stage)狀態。於壓合第一子電路板、第二子電路板以及第三子電路板之後,基材從B階段狀態轉變成一C階段(C-stage)狀態。
基於上述,在本發明的電路板結構及其製作方法中,是透過壓合第一子電路板、第二子電路板以及第三子電路板的方式來形成電路板結構。第一導電通孔、第二導電通孔以及第三導電通孔其中的至少二者於垂直於第一子電路板的延伸方向的軸向上呈交替排列,且第一子電路板、第二子電路板以及第三子電路板透過第一導電通孔、第二導電通孔以及第三導電通孔彼此電性連接。藉此,本發明的電路板結構的製作方法無須使用銲料及底膠,可有效地降低電路板結構的製作成本。此外,因為無使用銲料,因此可有效地提高第一子電路板、第二子電路板以及第三子電路板之間的接合良率,進而提升本發明的電路板結構的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1B是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。關於本實施例的電路板結構的製作方法,首先,請參考圖1A,提供一第一子電路板100。詳細來說,第一子電路板100包括一基材110以及至少一第一導電通孔(示意地繪示二個第一導電通孔120)。基材110具有彼此相對的一上表面112與一下表面114。第一導電通孔120貫穿基材110而突出於上表面112與下表面114。此時,基材110處於一B階段狀態,意即基材110呈現未完全固化狀態。此處,基材110的材質包括聚丙烯(Polypropylene, PP),而第一導電通孔120的材質例如是導電金屬膠,以瞬時液相燒結(Transient Liquid Phase Sintering,TLPS)塗佈製作,可具有導電與導熱的效果,且適於與任何金屬材質進行接合,並且不會再因受熱而轉變回液態。
接著,請再參考圖1A,提供一第二子電路板200a於第一子電路板100的上表面112上。詳細來說,第二子電路板200a包括一第一基材210、至少一第二導電通孔(示意地繪示二個第二導電通孔220)、一第一線路層230以及一第二線路層240。第一基材210具有彼此相對的一第一表面212與一第二表面214。第二導電通孔220貫穿第一基材210。第一線路層230配置於第一基材210的第一表面212上,且暴露出部分第一表面212。第二線路層240配置於第一基材210的第二表面214上,且暴露出部分第二表面214。第一線路層230與第二線路層240透過第二導電通孔220電性連接。此時,第二子電路板200a處於一C階段狀態,意即第二子電路板200a呈現完全固化狀態。
緊接著,提供一第三子電路板300a於第一子電路板100的下表面114上。詳細來說,第三子電路板300a包括一第二基材310、至少一第三導電通孔(示意地繪示二個第三導電通孔320)、一第三線路層330以及一第四線路層340。第二基材310具有彼此相對的一第三表面312與一第四表面314,且第三導電通孔320貫穿第二基材310。第三線路層330配置於第二基材310的第三表面312上,且暴露出部分第三表面312。第四線路層340配置於第二基材310的第四表面314上且暴露出部分第四表面314。第三線路層330與第四線路層340透過第三導電通孔320電性連接。此時,第三子電路板300a處於一C階段狀態,意即第三子電路板300a呈現完全固化狀態。
之後,請同時參考圖1A與圖1B,以熱壓合的方式,壓合第一子電路板100、第二子電路板200a以及第三子電路板300a,而使第一導電通孔120、第二導電通孔220以及第三導電通孔320其中的至少二者於垂直於第一子電路板100的延伸方向D1的一軸向D2上呈交替排列。此處,第一導電通孔120、第二導電通孔220以及第三導電通孔320在軸向D2上呈交替排列。意即,第一導電通孔120、第二導電通孔220以及第三導電通孔320不在同一軸線上。在熱壓合時,第二子電路板200a的第二線路層240直接接觸基材110的上表面112且擠壓第一導電通孔120使其變形。第三子電路板300a的第三線路層330直接接觸基材110的下表面114且擠壓第一導電通孔120使其變形。此時,基材110因未完全固化且具有可撓性及黏性,可黏接第二線路層240與第三線路層330,並擠入第二線路層240所暴露出的第二表面214上及第三線路層330所暴露出的第三表面312上。於壓合固化後,第一子電路板100的基材110從B階段狀態轉變成一C階段狀態,意即第一子電路板100呈現完全固化狀態,而使第一子電路板100、第二子電路板200a以及第三子電路板300穩固地接合在一起。換言之,第一子電路板100可視為一種連接結構,用以接合第二子電路板200a及第三子電路板300a。
如圖1B所示,第二子電路板200a的第二線路層240與第一子電路板100的第一導電通孔120電性連接。第三子電路板300a的第三線路層330與第一子電路板100的第一導電通孔120電性連接。也就是說,第一子電路板100、第二子電路板200a以及第三子電路板300a透過第一導電通孔120、第二導電通孔220以及第三導電通孔320彼此電性連接。至此,已完成電路板結構10a的製作方法。
簡言之,本實施例是透過壓合第一子電路板100、第二子電路板200a以及第三子電路板300a的方式來形成電路板結構10a。第一導電通孔120、第二導電通孔220以及第三導電通孔320在垂直於第一子電路板100的延伸方向D1的軸向D2上呈交替排列,且第一子電路板100、第二子電路板200a以及第三子電路板300a透過第一導電通孔120、第二導電通孔220以及第三導電通孔320彼此電性連接。藉此,本實施例的電路板結構10a的製作方法無須使用銲料及底膠,可有效地降低電路板結構10a的製作成本。此外,因為無使用銲料,因此可有效地提高第一子電路板100、第二子電路板200a以及第三子電路板300a之間的接合良率,進而提升本實施例的電路板結構10a的結構可靠度。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖2A至圖2B是依照本發明的另一實施例的一種電路板結構的製作方法的剖面示意圖。請先同時參考圖2A與圖1A,本實施例的電路板結構10b的製作方法與上述的電路板結構10a的製作方法相似,兩者的差異在於:在本實施例中,第二子電路板200b還包括一第一防銲層250以及一第二防銲層260。第一防銲層250配置於第一線路層230所暴露出的第一表面212上,且延伸覆蓋部分第一線路層230。第二防銲層260配置於第二線路層240所暴露出的第二表面214上,且延伸覆蓋部分第二線路層240。另一方面,第三子電路板300b還包括一第一防銲層350以及一第二防銲層360。第一防銲層350配置於第三線路層330所暴露出的第三表面312上,且延伸覆蓋部分第三線路層330。第二防銲層360配置於第四線路層340所暴露出的第四表面314上,且延伸覆蓋部分第四線路層340。
請同時參考圖2A及圖2B,壓合第一子電路板100、第二子電路板200b以及第三子電路板300b而形成電路板結構10b時,基材110因未完全固化且具有可撓性及黏性,可黏接第二子電路板200b的第二防銲層240及第三子電路板300b的第一防銲層350,並擠入第二線路層240所暴露出的第二表面214上及第三線路層330所暴露出的第三表面312上。此時,第二子電路板200b的第二線路層240直接接觸基材110的上表面112且擠壓第一導電通孔120使其變形。第三子電路板300b的第三線路層330直接接觸基材110的下表面114且擠壓第一導電通孔120使其變形。第一子電路板100、第二子電路板200b以及第三子電路板300b透過第一導電通孔120、第二導電通孔220以及第三導電通孔320彼此電性連接。
簡言之,本實施例的第一子電路板100可視為一種中介板,透過熱壓合的方式來改變基材110的狀態,而使第二子電路板200b的第二防銲層260及第二線路層240與第三子電路板300b的第一防銲層350及第三線路層330直接黏接在基材110的上表面112與下表面114上。藉此,無須使用銲料及底膠,可有效地降低電路板結構10b的製作成本。此外,因為無使用銲料,因此可有效地提高第一子電路板100、第二子電路板200b以及第三子電路板300b之間的接合良率,進而提升本實施例的電路板結構10b的結構可靠度。
圖3A至圖3C是依照本發明的另一實施例的一種電路板結構的製作方法的剖面示意圖。請同時參考圖3A與圖1A,本實施例的電路板結構10c與上述的電路板結構10b的相似,兩者的差異在於:本實施例的第一子電路板400具體化為多層電路板。詳細來說,在本實施例中,第一子電路板400更包括多層線路層420、430、440、450、460、470以及多層介電層410。線路層420、430、440、450、460、470與介電層410呈交替排列,而第一導電通孔415貫穿介電層410且電性連接線路層420、440、線路層440、460、線路層430、450以及線路層450、470。另一方面,第一導電通孔425貫穿多個介電層410及線路層420、430,且電性連接線路層440、420、430、450,其中第一導電通孔425中填充有絕緣樹脂435。
接著,請再同時參考圖3A,提供具有一第一基材110a及第二導電通孔120a的第二子電路板100a於線路層460上,以及提供具有一第二基材110b及第三導電通孔120b的第三子電路板100b於線路層470上。第二導電通孔120a貫穿第一基材110a,而第三導電通孔120b貫穿第二基材110b。此外,分別提供一金屬層500a於第一基材110a相對遠離線路層460的表面上及第二基材110b相對遠離線路層470的表面上。
之後,請參考圖3B,壓合金屬層500a、第二子電路板100a、第一子電路板400以及第三子電路板100b,而使第二導電通孔120a抵接線路層460且電性連接金屬層500a及線路層460,使第三導電通孔120b抵接線路層470且電性連接金屬層500a及線路層470。此時,第一基材110a及第二基材110b因未完全固化且具有可撓性及黏性,可黏接第一子電路板400,並擠入線路層460、470所暴露出的介電層410的表面上。於壓合固化後,第一基材110a及第二基材110b可從B階段狀態轉變成C階段狀態,意即第二子電路板100a及第三子電路板100b呈現完全固化狀態,而使第一子電路板400、第二子電路板100a以及第三子電路板100b穩固地接合在一起。最後,請同時參考圖3B以及圖3C,圖案化金屬層500a而形成圖案化線路層510,而完成電路板結構10c的製作。
簡言之,本實施例的第二子電路板100a及第三子電路板100b可視為一種中介板,透過熱壓合的方式來改變第一基材110a及第二基材110b的狀態,而直接黏接在第一子電路板400上。藉此,無須使用銲料及底膠,可有效地降低電路板結構10c的製作成本。此外,因為無使用銲料,因此可有效地提高第一子電路板400、第二子電路板100a以及第三子電路板100b之間的接合良率,進而提升本實施例的電路板結構10c的結構可靠度。此外,透過第一基材110a及第二基材110b的材料特性,使用者可依據需求而增加圖案化線路層510的層數,藉此來提高電路板結構10c的層數及應用。
圖4是依照本發明的一實施例的另一種電路板結構上配置一電子元件的剖面示意圖。請同時參考圖4與圖1B,本實施例的電路板結構10d與上述的電路板結構10a的相似,兩者的差異在於:本實施例的第二子電路板600具體化為具有細線路的重配置電路板。詳細來說,本實施例的第二子電路板600包括線路層610、620、630、第二導電通孔640、接墊650、介電層660以及表面保護層670。線路層610、620、630與介電層660呈交替排列,而接墊650位於最外側的介電層660上,且表面保護層670配置於接墊650上。第二導電通孔640電性連接線路層610、620、630與接墊650。此處,線路層610包括一般線路612以及細線路614。電子元件800(例如是晶片)透過凸塊850與接墊650上的表面保護層670電性連接,意即覆晶接合。表面保護層670的材質分別例如是化鎳鈀浸金(ENEPIG)、有機保銲劑(organic solderability preservatives, OSP)層或無電鍍鎳浸金(Electroless Nickel Immersion Gold,ENIG),但不以此為限。
此外,本實施例的第三子電路板700的結構也不同於圖1B中的第三子電路板300a。詳細來說,本實施例的第三子電路板700具體化為多層電路板。第三子電路板700包括多層線路層720、730、740、750、760、770、多層介電層710、715、第一防銲層780與第二防銲層790。線路層720、730、740、750、760、770與介電層710、715呈交替排列。第一防銲層780覆蓋線路層760,且暴露出部分線路層760,以作為與第一子電路板100的第一導電通孔120電性連接的接墊。第二防銲層790覆蓋線路層770,且暴露出部分線路層770,以作為與外部電路電性連接的接墊。第一導電通孔723貫穿介電層710且電性連接線路層720、730,而第一導電通孔725貫穿介電層715且電性連接線路層720、740、線路層740、760、線路層730、750以及線路層750、770。
簡言之,本實施例的第一子電路板100可視為一種中介板,透過熱壓合的方式來改變基材110的狀態,而使第二子電路板600的線路層630及介電層660與第三子電路板700的第一防銲層780直接黏接在基材110的上表面112與下表面114上。藉此,無須使用銲料及底膠,可有效地降低電路板結構10d的製作成本。此外,因為無使用銲料,因此可有效地提高第一子電路板100、第二子電路板600以及第三子電路板700之間的接合良率,進而提升本實施例的電路板結構10d的結構可靠度。
綜上所述,在本發明的電路板結構及其製作方法中,是透過壓合第一子電路板、第二子電路板以及第三子電路板的方式來形成電路板結構。第一導電通孔、第二導電通孔以及第三導電通孔其中的至少二者於垂直於第一子電路板的延伸方向的軸向上呈交替排列,且第一子電路板、第二子電路板以及第三子電路板透過第一導電通孔、第二導電通孔以及第三導電通孔彼此電性連接。藉此,本發明的電路板結構的製作方法無須使用銲料及底膠,可有效地降低電路板結構的製作成本。此外,因為無使用銲料,因此可有效地提高第一子電路板、第二子電路板以及第三子電路板之間的接合良率,進而提升本發明的電路板結構的結構可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b、10c、10d:電路板結構
100、400:第一子電路板
100a、200a、200b、600:第二子電路板
100b、300a、300b、700:第三子電路板
110:基材
110a、210:第一基材
110b、310:第二基材
112:上表面
114:下表面
120、415、425、723、725:第一導電通孔
120a、220、640:第二導電通孔
120b、320:第三導電通孔
212:第一表面
214:第二表面
230:第一線路層
240:第二線路層
250、350:第一防銲層
260、360:第二防銲層
312:第三表面
314:第四表面
330:第三線路層
340:第四線路層
410、660、710、715:介電層
420、430、440、450、460、470、610、620、630、720、730、740、750、760、770:線路層
435:絕緣樹脂
500a:金屬層
510:圖案化線路層
612:一般線路
614:細線路
650:接墊
670:表面保護層
780:第一防銲層
790:第二防銲層
800:電子元件
850:凸塊
D1:延伸方向
D2:軸向
圖1A至圖1B是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。
圖2A至圖2B是依照本發明的另一實施例的一種電路板結構的製作方法的剖面示意圖。
圖3A至圖3C是依照本發明的另一實施例的一種電路板結構的製作方法的剖面示意圖。
圖4是依照本發明的一實施例的另一種電路板結構上配置一電子元件的剖面示意圖。
10a:電路板結構
100:第一子電路板
110:基材
112:上表面
114:下表面
120:第一導電通孔
200a:第二子電路板
210:第一基材
212:第一表面
214:第二表面
220:第二導電通孔
230:第一線路層
240:第二線路層
300a:第三子電路板
310:第二基材
312:第三表面
314:第四表面
320:第三導電通孔
330:第三線路層
340:第四線路層
D1:延伸方向
D2:軸向
Claims (11)
- 一種電路板結構,包括: 一第一子電路板,具有彼此相對的一上表面與一下表面,且包括至少一第一導電通孔; 一第二子電路板,配置於該第一子電路板的該上表面上,且包括至少一第二導電通孔;以及 一第三子電路板,配置於該第一子電路板的該下表面上,且包括至少一第三導電通孔,其中該至少一第一導電通孔、該至少一第二導電通孔以及該至少一第三導電通孔其中的至少二者於垂直於該第一子電路板的延伸方向上呈交替排列,且該第一子電路板、該第二子電路板以及該第三子電路板彼此電性連接。
- 如請求項1所述的電路板結構,其中該第一子電路板更包括一基材,具有該上表面與該下表面,且該至少一第一導電通孔貫穿該基材。
- 如請求項1所述的電路板結構,其中該第二子電路板更包括: 一第一基材,具有彼此相對的一第一表面與一第二表面,該至少一第二導電通孔貫穿該第一基材; 一第一線路層,配置於該第一基材的該第一表面上,且暴露出部分該第一表面;以及 一第二線路層,配置於該第一基材的該第二表面上,且暴露出部分該第二表面,其中該第一線路層與該第二線路層透過該至少一第二導電通孔電性連接,而該第二線路層與該第一子電路板的該至少一第一導電通孔電性連接。
- 如請求項3所述的電路板結構,其中該第二子電路板更包括: 一第一防銲層,配置於該第一線路層所暴露出的該第一表面上,且延伸覆蓋部分該第一線路層;以及 一第二防銲層,配置於該第二線路層所暴露出的該第二表面上,且延伸覆蓋部分該第二線路層。
- 如請求項3所述的電路板結構,其中該第三子電路板更包括: 一第二基材,具有彼此相對的一第三表面與一第四表面,該至少一第三導電通孔貫穿該第二基材; 一第三線路層,配置於該第二基材的該第三表面上,且暴露出部分該第三表面;以及 一第四線路層,配置於該第二基材的該第四表面上,且暴露出部分該第四表面,其中該第三線路層與該第四線路層透過該至少一第三導電通孔電性連接,而該第三線路層與該第一子電路板的該至少一第一導電通孔電性連接。
- 如請求項5所述的電路板結構,其中該第三子電路板更包括: 一第一防銲層,配置於該第三線路層所暴露出的該第三表面上,且延伸覆蓋部分該第三線路層;以及 一第二防銲層,配置於該第四線路層所暴露出的該第四表面上,且延伸覆蓋部分該第四線路層。
- 如請求項1所述的電路板結構,其中該第一子電路板包括多層線路層以及多層介電層,該些線路層與該些介電層呈交替排列,該至少一第一導電通孔包括多個第一導電通孔,該些第一導電通孔貫穿該些介電層且電性連接該些線路層。
- 如請求項7所述的電路板結構,其中該第二子電路板更包括一第一基材,且該至少一第二導電通孔貫穿該第一基材,而該第三子電路板更包括一第二基材,且該至少一第三導電通孔貫穿該第二基材,該電路板結構更包括兩圖案化線路層,分別配置於該第一基材與該第二基材上且電性連接該至少一第二導電通孔與該至少一第三導電通孔。
- 如請求項1所述的電路板結構,其中該第二子電路板為一具有細線路的重配置電路板,而該第三子電路板為一多層電路板。
- 一種電路板結構的製作方法,包括: 提供一第一子電路板,該第一子電路板具有彼此相對的一上表面與一下表面,且包括至少一第一導電通孔; 提供一第二子電路板於該第一子電路板的該上表面上,該第二子電路板包括至少一第二導電通孔; 提供一第三子電路板於該第一子電路板的該下表面上,該第三子電路板包括至少一第三導電通孔;以及 壓合該第一子電路板、該第二子電路板以及該第三子電路板,而使該至少一第一導電通孔、該至少一第二導電通孔以及該至少一第三導電通孔其中的至少二者於垂直於該第一子電路板的延伸方向上呈交替排列,且該第一子電路板、該第二子電路板以及該第三子電路板彼此電性連接。
- 如請求項10所述的電路板結構的製作方法,其中該第一子電路板更包括一基材,具有該上表面與該下表面,且該至少一第一導電通孔貫穿該基材; 於壓合該第一子電路板、該第二子電路板以及該第三子電路板之前,該基材處於一B階段狀態;以及 於壓合該第一子電路板、該第二子電路板以及該第三子電路板之後,該基材從該B階段狀態轉變成一C階段狀態。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/191,559 US11540396B2 (en) | 2020-08-28 | 2021-03-03 | Circuit board structure and manufacturing method thereof |
US17/319,109 US20220069489A1 (en) | 2020-08-28 | 2021-05-13 | Circuit board structure and manufacturing method thereof |
US17/342,550 US11808787B2 (en) | 2020-08-28 | 2021-06-09 | Probe card testing device |
US17/448,893 US11991824B2 (en) | 2020-08-28 | 2021-09-26 | Circuit board structure and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063071369P | 2020-08-28 | 2020-08-28 | |
US63/071,369 | 2020-08-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202209940A true TW202209940A (zh) | 2022-03-01 |
TWI800782B TWI800782B (zh) | 2023-05-01 |
Family
ID=80359215
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109142148A TWI741891B (zh) | 2020-08-28 | 2020-12-01 | 電路板結構及其製作方法 |
TW110101060A TWI800782B (zh) | 2020-08-28 | 2021-01-12 | 電路板結構及其製作方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109142148A TWI741891B (zh) | 2020-08-28 | 2020-12-01 | 電路板結構及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN114126190A (zh) |
TW (2) | TWI741891B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI810885B (zh) * | 2021-04-16 | 2023-08-01 | 旺矽科技股份有限公司 | 用於半導體測試之電路板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201101444A (en) * | 2009-06-24 | 2011-01-01 | Phoenix Prec Technology Corp | Package substrate device and method for fabricating the same |
CN102076180B (zh) * | 2009-11-20 | 2012-06-27 | 南亚电路板股份有限公司 | 电路板结构及其形成方法 |
US20120055706A1 (en) * | 2010-09-03 | 2012-03-08 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
JP2012191101A (ja) * | 2011-03-14 | 2012-10-04 | Panasonic Corp | 回路基板の製造方法 |
CN102881804B (zh) * | 2011-07-15 | 2015-06-10 | 光宝电子(广州)有限公司 | 基板结构、半导体装置阵列及其半导体装置 |
JP2014107433A (ja) * | 2012-11-28 | 2014-06-09 | Ibiden Co Ltd | 多数個取り基板 |
JP2016110205A (ja) * | 2014-12-02 | 2016-06-20 | 株式会社ソシオネクスト | 半導体装置の設計方法及びプログラム |
DE212016000255U1 (de) * | 2015-12-25 | 2018-08-09 | Taiyo Yuden Co., Ltd. | Leiterplatte und Kameramodul |
US10163834B2 (en) * | 2016-09-09 | 2018-12-25 | Powertech Technology Inc. | Chip package structure comprising encapsulant having concave surface |
TWI693874B (zh) * | 2018-06-08 | 2020-05-11 | 欣興電子股份有限公司 | 線路載板結構及其製作方法 |
TWI701981B (zh) * | 2019-05-07 | 2020-08-11 | 欣興電子股份有限公司 | 線路載板及其製作方法 |
TWI698972B (zh) * | 2019-12-16 | 2020-07-11 | 欣興電子股份有限公司 | 線路基板 |
CN109451655B (zh) * | 2018-11-16 | 2023-12-19 | 深圳市正基电子有限公司 | 一种生产pcb板控制板体尺寸以及翘曲的方法及其结构 |
US10772205B1 (en) * | 2019-02-26 | 2020-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Circuit board, semiconductor device including the same, and manufacturing method thereof |
CN209787552U (zh) * | 2019-03-01 | 2019-12-13 | 奥特斯(中国)有限公司 | 部件承载件结构 |
CN111465198B (zh) * | 2020-05-26 | 2021-07-02 | 胜宏科技(惠州)股份有限公司 | 一种改善线路板翘板的制作方法 |
-
2020
- 2020-12-01 CN CN202011389798.5A patent/CN114126190A/zh not_active Withdrawn
- 2020-12-01 TW TW109142148A patent/TWI741891B/zh active
-
2021
- 2021-01-12 CN CN202110037686.1A patent/CN114126208A/zh active Pending
- 2021-01-12 TW TW110101060A patent/TWI800782B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI810885B (zh) * | 2021-04-16 | 2023-08-01 | 旺矽科技股份有限公司 | 用於半導體測試之電路板 |
Also Published As
Publication number | Publication date |
---|---|
TWI741891B (zh) | 2021-10-01 |
CN114126190A (zh) | 2022-03-01 |
TWI800782B (zh) | 2023-05-01 |
CN114126208A (zh) | 2022-03-01 |
TW202209938A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI415542B (zh) | A printed wiring board, and a printed wiring board | |
JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
TWI459871B (zh) | Built-in parts wiring board, built-in parts wiring board manufacturing methods | |
JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
TW202209940A (zh) | 電路板結構及其製作方法 | |
JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
US11540396B2 (en) | Circuit board structure and manufacturing method thereof | |
TW201413842A (zh) | 層疊封裝結構及其製作方法 | |
US11991824B2 (en) | Circuit board structure and manufacturing method thereof | |
TWI762310B (zh) | 電路板結構及其製作方法 | |
TWI798748B (zh) | 電路板結構及其製作方法 | |
JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
WO2006082750A1 (ja) | 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法 | |
JP6343058B2 (ja) | 配線基板及び配線基板の製造方法 | |
CN115348725A (zh) | 电路板结构及其制作方法 | |
TW202201675A (zh) | 封裝載板及其製作方法 | |
KR101231443B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
JP2001345526A (ja) | 両面配線基板およびそれを用いた多層配線基板 | |
JP2004342631A (ja) | 多層プリント配線板の製造方法 |