CN102881804B - 基板结构、半导体装置阵列及其半导体装置 - Google Patents

基板结构、半导体装置阵列及其半导体装置 Download PDF

Info

Publication number
CN102881804B
CN102881804B CN201110315382.3A CN201110315382A CN102881804B CN 102881804 B CN102881804 B CN 102881804B CN 201110315382 A CN201110315382 A CN 201110315382A CN 102881804 B CN102881804 B CN 102881804B
Authority
CN
China
Prior art keywords
board structure
district
electrical connection
connection section
bridging line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110315382.3A
Other languages
English (en)
Other versions
CN102881804A (zh
Inventor
林贞秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Electronics Guangzhou Co Ltd
Lite-On Technology (Changzhou) Co Ltd
Lite On Technology Corp
Original Assignee
Lite On Electronics Guangzhou Co Ltd
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Electronics Guangzhou Co Ltd, Lite On Technology Corp filed Critical Lite On Electronics Guangzhou Co Ltd
Publication of CN102881804A publication Critical patent/CN102881804A/zh
Application granted granted Critical
Publication of CN102881804B publication Critical patent/CN102881804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种基板结构、半导体装置阵列及其半导体装置，该基板结构为复合材料与金属所积层压合，具有彼此相对的一第一表面与一第二表面，该第一表面成型有多个承载部，该第二表面成型有多个电连接部，该基板结构包含以下所述的多种热应力释放结构的至少其中之一：一第一热应力释放结构，为该基板结构在不同轴向具有相同的长度；一第二热应力释放结构，为多个设置在该基板结构的各自独立的对位记号；一第三热应力释放结构，为多个桥接线的宽度小于所述多个电连接部的宽度；一第四热应力释放结构，为单一成型轴向的所述多个桥接线；一第五热应力释放结构，其为至少一个设置在该基板结构上的净空区，该净空区沿着该基板结构的一轴向延伸成型。

Description

基板结构、半导体装置阵列及其半导体装置
技术领域
本发明涉及一种基板结构、半导体装置阵列及其半导体装置，且特别涉及一种经过高温工艺后仍可保持平整的基板结构、半导体装置阵列及其半导体装置。
背景技术
电子元件在运作时所消耗的电能，除了实际工作外，大部分转化成热量，而电子元件产生的热量会使内部温度上升，因此必须提高散热的效率，以避免电子元件可靠度的下降。以发光二极管为例，经由不断的研发改善，使发光二极管具有较高的电功率及更强的工作电流，以期能生产出具有高亮度的发光二极管。但由于在提高其电功率及工作电流之下，发光二极管将会相对产生较多的热量，使得其易于因过热而影响其性能的表现，甚至造成发光二极管的失效。
为了提高散热的效率，散热基板的发展也逐渐受到重视，一般来说，发光二极管晶片可粘贴在供散热的金属块(slug)上，通过金属块的高热传导特性，发光二极管晶片的热量向外部传导。然，金属块与绝缘树脂材料进行压合，以组成用于承载发光二极管晶片的基板，而金属与复合材料之间均具有热物理特性的差异，如因金属与绝缘树脂材料之间的热膨胀系数差异大而造成热膨胀系数不匹配(CTE mis-match)的问题，故在经过高温工艺后，如回焊工艺因热膨胀比例不同而产生热应力，导致基板的变形。
发明内容
本发明的目的之一在于提供一种基板结构，本发明所制作的基板结构可利用其上的多种热应力释放结构来释放基板结构经过高温后因热应力所造成的翘曲现象，进而提高基板结构所制作的半导体装置的可靠度。
本发明实施例提供一种基板结构，其为复合材料与金属所积层压合，该基板结构具有一彼此相对的一第一表面与一第二表面，该第一表面成型有多个承载部，该第二表面成型有多个电连接部，该基板结构包含以下所述的多种热应力释放结构的至少其中之一：一第一热应力释放结构，为该基板结构在不同轴向具有相同的长度；一第二热应力释放结构，为多个设置在该基板结构的各自独立的对位记号；一第三热应力释放结构，为多个桥接线的宽度小于所述多个电连接部的宽度；一第四热应力释放结构，为单一成型轴向的所述多个桥接线；一第五热应力释放结构，其为至少一个设置在该基板结构上的净空区，该净空区沿着该基板结构的一轴向延伸成型，该净空区上不具有承载部或电连接部。
本发明实施例提供一种半导体装置阵列，其包括：一种基板结构，其为复合材料与金属所积层压合，该基板结构具有彼此相对的一第一表面与一第二表面，该第一表面成型有多个承载部，该第二表面成型有多个电连接部，所述多个承载部与所述多个电连接部相互对应而形成多个基板单元，该基板结构包含以下所述的多种热应力释放结构的至少其中之一：一第一热应力释放结构，为该基板结构在不同轴向具有相同的长度；一第二热应力释放结构，为多个设置在该基板结构上的各自独立的对位记号；一第三热应力释放结构，为多个桥接线，其中所述多个桥接线的宽度小于所述多个电连接部的宽度；一第四热应力释放结构，为单一成型轴向的所述多个桥接线；一第五热应力释放结构，其为至少一个设置在该基板结构上的净空区，该净空区沿着该基板结构的一个轴向延伸成型，该净空区上不具有承载部或电连接部；多个半导体元件，分别电连接于每一该基板单元的该承载部；以及多个封装体，分别包覆其所对应的该半导体元件。
本发明实施例提供一种半导体装置，其由前述的半导体装置阵列所切割成型者。
本发明具有以下有益的效果：本发明提出一种基板结构，其上具有至少一种热应力释放结构，以改善基板经过高温工艺后因基板中的各种材质的热物理特性不同所导致的基板翘曲问题。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1A显示本发明的基板结构的俯视立体图。
图1B显示本发明的基板结构的仰视立体图。
图2显示本发明的基板单元的剖视图。
图3A显示本发明的半导体装置的立体示意图。
图3B显示本发明的半导体装置的立体仰视图。
图4显示图1A的A部分的放大图。
图5显示图1B的B部分的放大图。
图6显示图1B的C部分的放大图。
图7A显示本发明的基板结构的俯视图。
图7B显示本发明的基板结构的仰视图。
图8A显示本发明第二实施例的基板结构的俯视图。
图8B显示本发明第二实施例的基板结构的仰视图。
图9显示本发明第三实施例的基板结构的仰视图。
图10显示本发明第四实施例的基板结构的仰视图。
其中，附图标记说明如下：
10A：第一表面
10B：第二表面
11：芯层
12：承载部
12A：第一极性功能区
12B：第二极性功能区
13：电连接部
13A：第一连接部
13B：第二连接部
14：对位记号
15：桥接线
16：净空区
16A：第一净空区
16B：第二净空区
17：穿孔
18：散热块
19：阻焊层
S：基板单元
D：半导体元件
P：封装体
G：间隙
T1、T2：吃锡方向
具体实施方式
本发明提供一种可设置半导体元件(例如发光二极管，LED)的基板结构，尤其是针对由复合材料与金属所积层压合的基板(如：印刷电路板，PCB)，复合材料多属高分子材料(譬如：玻璃纤维)而属于异向性材料，故在不同轴向有不同的特性，如表一所示的热膨胀系数(CTE)；再者，基板结构中的金属(例如铜)与复合材料之间均具有热物理特性的差异，如因金属与复合材料的热膨胀系数差异很大而造成热膨胀系数不匹配(CTE mis-match)的问题，故在经过高温工艺后因膨胀比例不同而产生热应力，导致基板的变形。而就热应力来分析，热膨胀系数、弹性系数(elastic modulus，E)、封装材的玻璃转移温度(Tg)均是影响热应力的因子，故由表1的材料特性，本发明所提出的基板结构可针对基板中因不同材料的热应力加以释放，使基板呈现较为平整的状态。
表1
请参考图1A、图1B，图1A显示本发明所提出的基板结构的俯视图，图1B显示本发明所提出的基板结构的仰视图，本发明所提出的基板结构可克服前述因热物理特性不同所导致的基板翘曲问题，以使基板结构呈现平整的状态，值得说明的是，图1A、图1B绘制出多种热应力释放结构，而本发明可以选择性的应用图1A、图1B所示的多种热应力释放结构的至少其中之一，也即以选择性的方式将下述各种热应力释放结构做一组合、搭配以达到改善基板翘曲的目的。其中，该基板结构具有彼此相对的一第一表面10A与一第二表面10B。如图1A所示，该第一表面10A成型有多个承载部12。如图1B所示，该第二表面10B成型有多个电连接部13。承载部12与电连接部13的线路布局相互对应而在该基板结构上构成多个基板单元S。如图2所示，在单一基板单元S中，基板结构具有一芯层11(或称绝缘层)、在芯层11的上表面(即图1A所述的第一表面10A)成型有承载部12及在芯层11的下表面(即图1B前述的第二表面10B)成型为电连接部13，更具体的说，芯层11可为玻璃纤维布含浸于树脂胶液中所固化形成的复合材料的胶片，承载部12和电连接部13均可为与芯层11压合迭层的金属，如铜层所制作的线路，且承载部12和电连接部13分别裸露于芯层11的上、下表面，以提供电性连接的功能，另外，在本具体实施例中，基板结构中更具有一散热块(slug)18，其将金属块压合内嵌于芯层11中而使承载部12与电连接部13电性连结，而所述的承载部12、电连接部13与散热块18也可利用同一金属以一体成型的方式制作；另外，如图2所示，芯层11的上表面(即前述的第一表面10A)上还成型有阻焊层(又称防焊层，solder mask)19，其可用于保护基板结构中的线路，以防止线路与空气接触造成氧化的问题，而图2中阻焊层19所露出的承载部12即为与如下文所述的半导体元件D的元件进行焊接或打线连接的金属区，再者，阻焊层19与承载部12会齐平，以利后续工艺的进行。
前述基板结构上的各个基板单元S可以分别进行半导体元件D(如LED)的固晶打线工艺，再以封装胶材，如树脂包覆于半导体元件D以形成封装体P，以构成半导体装置阵列，再将所述的阵列经过切割而形成单一的半导体装置或半导体产品(如图3A、图3B所示)，例如将半导体元件D设于承载部12的第一极性功能区12A上，同时以导线(图未示)将半导体元件D电连接于承载部12的第二极性功能区12B，而电连接部13和桥接线15则可用于连接于系统基板等电路。
以下将详细说明本发明的基板结构针对基板翘曲问题所进行的多种热应力释放结构的布局设计：
再参考图1A，本发明的第一热应力释放结构是将基板结构切割成近似为对称，使其在不同轴向(X轴、Y轴)中具有相同的长度，如近似正方形的单元，例如46mm×50mm、42mm×42mm或50.8mm×50.8mm等等，而经过4小时150℃的烘烤后，相对于先前技术，基板结构的翘曲程度已大幅降低。近似正方形的结构在于将基板结构在X-Y的直角座标轴中设计为近似长度(即相邻两边长度近似)，故当热应力产生时，应力可同时在两轴向中产生，由于两轴向的应力近似，故使基板结构较难在某一特定轴向中产生弯折，以保持基板结构经过高温后的平整性。
再者，请同时配合图1A、图4，本发明的第二热应力释放结构是在基板结构上设有多个各自独立的对位记号14。为了工艺上的对位，例如切割、固晶、打线等，在基板结构的第一、第二表面10A、10B(即芯层11的上、下表面)的周缘设有框状排列的对位记号14，而在现有技术中，传统对位记号为一连续性的框状结构，故使得传统对位记号在受热后的热应力会沿着连续性的结构而累加，此也可能造成基板结构弯曲或跷曲的问题。因此，本发明则将传统对位记号设计成多个且彼此独立的对位记号14(即相邻的对位记号14之间具有间隙G而不相互接触、互不相连)，换言之，本发明将传统的连续框状的对位记号经过蚀刻、切割等将其区分成多个、不互相连续或连接的对位记号14，故可通过相邻的对位记号14之间的间隙G进行热应力的释放。再者，本发明的对位记号14可利用基板结构上的铜箔所制成。
此外，本发明的第三热应力释放结构是在线路布局上减少线路与线路间的桥接线15的面积。举例而言，如图1B、图5所示，通常在第二表面10B(即芯层11的下表面)的相邻基板单元S的电连接部13之间为了工艺上的电连接所需而设计有桥接线15，而本实施例即在于减少桥接线15的面积。具体而言，本发明将桥接线15的宽度缩小至工艺上可实施的最小宽度，缩减桥接线15的面积可具有以下效果：减少第二表面10B的铜材料的量，使基板结构的第一表面10A和第二表面10B所使用的铜量具有匹配性，以使第一表面10A和第二表面10B的热应力可产生相互抵销的作用，以保持基板结构经过高温后的平整性；此一效果的产生乃是由于承载部12、电连接部13及桥接线15均为铜层所制作的线路，且通常第二表面10B(芯层11的下表面)的用铜量(即电连接部13、对位记号14及桥接线15的用铜总量)会大于第一表面10A(芯层11的上表面)的用铜量(即承载部12及对位记号14的用铜总量)，故本具体实施例利用减少桥接线15的用铜量，以降低第二表面10B的用铜量，即可使第一表面10A和第二表面10B的用铜量达到较佳的一致性，此用铜量的一致性即可使第一表面10A和第二表面10B产生方向相反、数值相近的热应力，以保持基板结构经过高温后的平整性。
另外，缩减桥接线15的面积可减少切割刀具在后续封装工艺进行切单颗时因铜的延展性所导致的毛边或是基板结构与封装胶材剥离的问题，进而可避免水气入侵而影响信赖性。具体而言，传统的桥接线的宽度约略同于电连接部13的宽度，而当半导体元件封装完成进行切割时，铜材料的延展性可能会导致铜材料的切割边缘产生毛边、不平整切面的产生，因而造成基板结构与封装胶材剥离而使水气易于入侵的问题。因此，本发明除了将传统的桥接线15缩小面积以达到基板结构经过高温后的平整性，还可利用本发明的桥接线15的宽度小于电连接部13的宽度的设计解决前述因传统的桥接线在切割时所衍生的水气入侵等元件的可靠度问题。
本发明的第四热应力释放结构是在线路布局上针对桥接线15的数量及其成型轴向进行改良，如图1B、图6所示。传统的桥接线的排列是在基板结构的两个轴向上(即基板结构的X、Y轴)而以吃锡方向为准，上述的吃锡方向是指对应线路之间的空隙的延伸轴向，而在焊接的过程中，焊料可沿着该轴向进行流动。
首先就桥接线15的数量而言，本发明的第四热应力释放结构则仅具有单一成型轴向的桥接线15，故与传统的桥接线相比较，本案可减少一个成型轴向的桥接线15，以达到减少桥接线15的数量的目的，而第四热应力释放结构所达成的减少桥接线15的数量的效果约可同于前述第三热应力释放结构的减少桥接线15的面积的效果(值得说明的是，第四热应力释放结构中的桥接线15的宽度同样可为工艺上的最小宽度)，这样可以使第一表面10A和第二表面10B所使用的铜量具有匹配性，以使第一表面10A和第二表面10B的热应力可产生相互抵销的作用。
再者，为了减少热应力集中的问题，本发明的每一桥接线15的成型轴向平行于电连接部13的吃锡方向T2(其平行于基板结构的Y轴)，但不同于承载部12的吃锡方向T1(其平行于基板结构的X轴)。如图5、图6所示，电连接部13的第一、第二连接部13A、13B间的空隙的延伸轴向即为吃锡方向T2，其为平行于基板结构的Y轴；同理，如图1A、图4所示，承载部12的第一、第二极性功能区12A、12B间的空隙的延伸轴向即为吃锡方向T1，其为平行于基板结构的X轴；故在线路布局上，电连接部13的吃锡方向T2会垂直于第一表面10A的承载部12的吃锡方向T1，也即第一、第二连接部13A、13B间的空隙的延伸轴向与第一、第二极性功能区12A、12B间的空隙的延伸轴向是相互垂直。因此，通过调整桥接线15的成型轴向平行于电连接部13的吃锡方向T2，以及电连接部13的吃锡方向T2垂直于承载部12的吃锡方向T1的线路布局设计，可使第一表面10A和第二表面10B的热应力分散在基板结构的X、Y轴，以避免应力集中在单一轴向所造成的基板结构翘曲问题。
本发明的第五热应力释放结构是在线路布局上设置净空区16，如图1A、图7A至7B所示。本发明的净空区16是沿着该基板结构的一轴向延伸成型且位于第一表面10A不具有承载部12及相对的第二表面10B不具有电连接部13的区域，但为了工艺上所需的电连接，净空区可设有桥接线15。较佳者，为使基板结构的应力平均，净空区16通常是沿一轴向以横贯地或纵贯地设置于基板结构的中央位置，并将基板结构区分为两个大致对称的部分。
例如在本实施例中，第一净空区16A在基板结构的Y轴的一半处沿着X轴以纵贯的方式设置于基板结构的中央位置，而第二净空区16B则在基板结构的X轴的一半处沿着Y轴以横贯的方式设置于基板结构的中央位置(如图7A、图7B所示)，且第一、第二净空区16A、16B相互交错，两者的交错点可恰好设置于基板结构的中央(或称中心)位置，以达基板结构的应力平均，由于第一、第二净空区16A、16B并无铜材质的线路(或者仅有小面积的桥接线15)，故热应力即可在净空区16进行释放，以减少基板翘曲问题，而如图7B所示，每一桥接线15的成型轴向等同于该第一、第二连接部13A、13B之间的空隙的延伸轴向且不同于该第一、第二极性功能区12A、12B之间的空隙的延伸轴向。
但在一变化实施例中，基板结构上可设有单一的净空区16，例如单一的第一净空区16A，或是单一的第二净空区16B，如同前所述，因第一净空区16A是形成在Y轴上而仅存有桥接线15，桥接线15的成型轴向也可等同于该第一、第二连接部13A、13B之间的空隙的延伸轴向而不同于该第一、第二极性功能区12A、12B之间的空隙的延伸轴向。然而，第二净空区是形成在X轴上且不具有任何桥接线15或其他铜制线路。
再者，基板结构还可在净空区16上成型有穿孔17，以进一步提高热应力释放的效果。以电镀工艺而言，如图8A、图8B所示，由于净空区16上需设有桥接线15，故仅能在无桥接线15的轴向上的净空区16成型所述的穿孔17，例如在本具体实施例中，桥接线15设在第一净空区16A，故穿孔17可开设于第二净空区16B，穿孔17开设于沿Y轴成型的第二净空区16B，而沿X轴成型的第一净空区16A并无穿孔的结构。
又一方面，以无电解电镀工艺而言，净空区16上原本无需设置有桥接线，故如图9所示，基板结构的第一、第二净空区16A、16B上并无桥接线，且在本实施例中，基板结构的第一、第二净空区16A、16B上也无穿孔的结构。而在另一实施例中，同样为无电解电镀工艺的基板布局，由于净空区16上无需设有桥接线，故如图10所示，第一、第二净空区16A、16B则均可开设有穿孔17。
依照前述多种热应力释放结构所进行基板结构的改良，在实际的量测结果中，以50.8mm×50.8mm的基板结构为例，最大翘曲值均可小于0.8mm，较佳小于0.5mm，根据IPC-TM-6502.4.22的规范所揭示的翘曲度计算，翘曲度小于1.6％，较佳可小于1.0％，故以目前实施方式的基板结构进行半导体元件封装工艺可有效提高半导体元件封装产品的可靠度。
此外，前述实际量测所使用的基板厚度为0.35mm，也可使用1.3mm至0.9mm厚度的基板结构，另外可选择性镀上镍/金(Ni/Au)(最少为0.3μm)或镍/银(Ni/Ag)(最少为3μm)，而镀金(Au)可改善封装产品的信赖性、镀银(Ag)可改善封装产品的反射率。
以上所述仅为本发明的较佳可行实施例，非因此局限本发明的权利要求，故举凡运用本发明说明书及图示内容所为的等效技术变化，均包含于本发明的范围内。

Claims (13)

1.一种基板结构，其为复合材料与金属所积层压合，其特征在于，该基板结构具有一绝缘芯层，该绝缘芯层具有彼此相对的一第一表面与一第二表面，该第一表面成型有多个承载部，该第二表面成型有多个电连接部，该基板结构包含至少一热应力释放结构，所述热应力释放结构包括：
多个桥接线，所述多个桥接线的宽度小于所述多个电连接部的宽度，所述多个桥接线成型在该第二表面且电连接于所述多个电连接部之间。
2.如权利要求1所述的基板结构，其特征在于，所述热应力释放结构进一步包括多个设置在该基板结构的各自独立的对位记号，所述的对位记号设置于该第一表面或第二表面的周缘，且相邻的该对位记号之间具有间隙而不相连。
3.如权利要求2所述的基板结构，其特征在于，所述多个桥接线电连接于所述多个电连接部与所述多个对位记号之间。
4.如权利要求1所述的基板结构，其特征在于，所述热应力释放结构中的所述多个桥接线为单一成型轴向的所述多个桥接线。
5.如权利要求4所述的基板结构，其特征在于，每一该电连接部具有第一连接部与第二连接部，每一该承载部具有第一极性功能区与第二极性功能区，每一所述多个桥接线各自的成型轴向等同于该第一连接部和第二连接部之间的空隙的延伸轴向且不同于该第一极性功能区和第二极性功能区之间的空隙的延伸轴向。
6.如权利要求5所述的基板结构，其特征在于，每一所述多个桥接线的各自的成型轴向垂直于该第一极性功能区和第二极性功能区之间的空隙的轴向。
7.如权利要求2所述的基板结构，其特征在于，所述热应力释放结构进一步包含至少一个设置在该基板结构上的净空区，该净空区沿着该基板结构的一轴向延伸成型，该净空区为该第一表面不具有所述多个承载部及该第二表面不具有所述多个电连接部的区域。
8.如权利要求7所述的基板结构，其特征在于，该净空区包括两交错设置的第一净空区和第二净空区。
9.如权利要求8所述的基板结构，其特征在于，该第一净空区或第二净空区至少具有一穿孔。
10.如权利要求7所述的基板结构，其特征在于，该净空区具有连接于所述多个电连接部之间或是连接于所述多个电连接部与所述多个对位记号之间的所述多个桥接线，每一该电连接部具有第一连接部与第二连接部，每一该承载部具有第一极性功能区与第二极性功能区，每一该桥接线的成型轴向等同于该第一连接部和第二连接部之间的空隙的延伸轴向且不同于该第一极性功能区和第二极性功能区之间的空隙的延伸轴向。
11.一种半导体装置阵列，其特征在于，包括：
一基板结构，其为复合材料与金属所积层压合，该基板结构具有一绝缘芯层，该绝缘芯层具有彼此相对的一第一表面与一第二表面，该第一表面成型有多个承载部，该第二表面成型有多个电连接部，所述多个承载部与所述多个电连接部相互对应而形成多个基板单元，该基板结构包含至少一热应力释放结构，所述热应力释放结构包括：
多个桥接线，所述多个桥接线的宽度小于所述多个电连接部的宽度，所述多个桥接线成型在该第二表面且电连接于所述多个电连接部之间；
多个半导体元件，其分别电连接于每一该基板单元的该承载部；以及
多个封装体，其包覆其所对应的该半导体元件。
12.一种半导体装置，其特征在于，该半导体装置由如权利要求11所述的半导体装置阵列所切割而成。
13.一种基板结构，其为复合材料与金属所积层压合，其特征在于，该基板结构具有一绝缘芯层，所述绝缘芯层具有彼此相对的一第一表面与一第二表面，该第一表面成型有多个承载部，该第二表面成型有多个电连接部，该基板结构包含至少一热应力释放结构，所述的热应力释放结构包括：
多个桥接线，所述多个桥接线的宽度小于所述多个电连接部的宽度，所述多个桥接线成型在该第二表面且电连接于所述多个电连接部之间；
其中每一该电连接部具有第一连接部与第二连接部，每一该承载部具有第一极性功能区与第二极性功能区，该第一连接部和第二连接部之间的空隙的延伸轴向垂直于该第一极性功能区和第二极性功能区之间的空隙的延伸轴向。
CN201110315382.3A 2011-07-15 2011-10-18 基板结构、半导体装置阵列及其半导体装置 Active CN102881804B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161508123P 2011-07-15 2011-07-15
US61/508,123 2011-07-15

Publications (2)

Publication Number Publication Date
CN102881804A CN102881804A (zh) 2013-01-16
CN102881804B true CN102881804B (zh) 2015-06-10

Family

ID=47483062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110315382.3A Active CN102881804B (zh) 2011-07-15 2011-10-18 基板结构、半导体装置阵列及其半导体装置

Country Status (3)

Country Link
US (1) US8937375B2 (zh)
CN (1) CN102881804B (zh)
TW (1) TWI430717B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102006388B1 (ko) * 2012-11-27 2019-08-01 삼성전자주식회사 발광 소자 패키지
CN103294271A (zh) * 2013-05-30 2013-09-11 南昌欧菲光科技有限公司 触摸屏导电膜及其制作方法
CN109095434B (zh) * 2018-07-09 2021-02-02 无锡韦尔半导体有限公司 传感器结构件及其制造方法
JP7121300B2 (ja) * 2019-12-27 2022-08-18 日亜化学工業株式会社 発光モジュールの製造方法
CN114126190A (zh) * 2020-08-28 2022-03-01 欣兴电子股份有限公司 电路板结构及其制作方法
CN113011264B (zh) * 2021-02-22 2024-02-02 业泓科技(成都)有限公司 辨识传感结构、指纹识别组件及终端
TWI832647B (zh) * 2022-12-30 2024-02-11 尼克森微電子股份有限公司 電路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158071A (zh) * 1995-12-06 1997-08-27 冲电气工业株式会社 端子电镀用电镀引线结构
US6710265B2 (en) * 1994-12-05 2004-03-23 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
TWM366177U (en) * 2009-03-17 2009-10-01 Silitek Electronic Guangzhou Lead frame, package structure and LED package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710265B2 (en) * 1994-12-05 2004-03-23 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
CN1158071A (zh) * 1995-12-06 1997-08-27 冲电气工业株式会社 端子电镀用电镀引线结构
TWM366177U (en) * 2009-03-17 2009-10-01 Silitek Electronic Guangzhou Lead frame, package structure and LED package structure

Also Published As

Publication number Publication date
TWI430717B (zh) 2014-03-11
US20130015565A1 (en) 2013-01-17
US8937375B2 (en) 2015-01-20
CN102881804A (zh) 2013-01-16
TW201304624A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102881804B (zh) 基板结构、半导体装置阵列及其半导体装置
JP6588101B2 (ja) 電気素子および電気素子の製造方法
US9373762B2 (en) Electronic part package
CN107331659B (zh) Led电路板、终端设备及led电路板的制作方法
WO2006030671A1 (ja) Ｌｅｄ用反射板およびｌｅｄ装置
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
CN102779808B (zh) 集成电路封装和封装方法
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
WO2018069476A1 (en) Mounting assembly with a heatsink
US20130062656A1 (en) Thermally enhanced optical package
US20180332714A1 (en) Printed circuit board and method of fabricating the same
US9082760B2 (en) Dual layered lead frame
CN103779290B (zh) 连接基板及层叠封装结构
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
TWI376027B (en) Ball grid array package for high speed devices
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
JP5912471B2 (ja) 半導体デバイス
CN202940225U (zh) 封装基板
US20150060929A1 (en) Ceramic circuit board and led package module using the same
CN100499054C (zh) 半导体装置及其制造方法
CN101552253A (zh) 阵列封装基板
CN101615607A (zh) 芯片封装结构
JP6923687B2 (ja) 発光装置
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN102931168A (zh) 封装基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Applicant after: Lite-On Electronic (Guangzhou) Co., Ltd.

Applicant after: Lite-On Technology Corporation

Address before: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Applicant before: Xuli Electronics (Guangzhou) Co., Ltd.

Applicant before: Lite-On Technology Corporation

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SILITEK ELECTRONIC (GUANGZHOU) CO., LTD. TO: GUANGBAO ELECTRIC UANGZHOU) CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: Wujin, Changzhou province high tech Industrial Development Zone, 88 Yang Lake Road, No.

Patentee after: LITE-ON TECHNOLOGY (CHANGZHOU) CO., LTD.

Patentee after: Lite-On Electronic (Guangzhou) Co., Ltd.

Patentee after: Lite-On Technology Corporation

Address before: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Patentee before: Lite-On Electronic (Guangzhou) Co., Ltd.

Patentee before: Lite-On Technology Corporation

TR01 Transfer of patent right