CN111465167B - 基板结构及其制作方法 - Google Patents

基板结构及其制作方法 Download PDF

Info

Publication number
CN111465167B
CN111465167B CN201910047043.8A CN201910047043A CN111465167B CN 111465167 B CN111465167 B CN 111465167B CN 201910047043 A CN201910047043 A CN 201910047043A CN 111465167 B CN111465167 B CN 111465167B
Authority
CN
China
Prior art keywords
layer
patterned
insulating material
copper
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910047043.8A
Other languages
English (en)
Other versions
CN111465167A (zh
Inventor
许丞毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201910047043.8A priority Critical patent/CN111465167B/zh
Publication of CN111465167A publication Critical patent/CN111465167A/zh
Application granted granted Critical
Publication of CN111465167B publication Critical patent/CN111465167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种基板结构及其制作方法，所述基板结构包括绝缘材料层、增层线路层、图案化导电层以及至少一拦阻突起。绝缘材料层具有第一表面以及与第一表面相对的第二表面。增层线路层配置于第二表面上。图案化导电层嵌设于绝缘材料层且外露于绝缘材料层的第一表面，且与增层线路层电性连接。拦阻突起配置于绝缘材料层的第一表面上，且与绝缘材料层一体成形。

Description

基板结构及其制作方法
技术领域
本发明涉及一种基板结构及其制作方法，尤其涉及一种基板结构及其制作方法，具有由绝缘材料所制作的拦阻突起。
背景技术
一般会在制作完成的电路板表面加上防焊层，以保护电路板上的线路。目前常用的防焊材料包括：AUS 320、AUS SR-1、AUS 410等。然而，由于在防焊层的制作过程中常伴随有紫外光固化及加热固化等高温的制程，因而易造成电路板有翘曲的问题。此外，由上述防焊材料所制成的拦阻突起(damming protrusion)除了会有再次的高温制程，也会有结合力不佳的问题，进而使得拦阻突起的大小无法进一步地减少，且容易有准确度不佳的问题。
发明内容
本发明提供一种基板结构，可具有较细的拦阻突起以及较佳的准确度。
本发明提供一种基板结构的制作方法，可改善翘曲以及结合力不佳的问题。
本发明的基板结构包括绝缘材料层、增层线路层、图案化导电层以及至少一拦阻突起。绝缘材料层具有第一表面以及与第一表面相对的第二表面。增层线路层配置于第二表面上。图案化导电层嵌设于绝缘材料层且外露于绝缘材料层的第一表面，且与增层线路层电性连接。拦阻突起配置于绝缘材料层的第一表面上，且与绝缘材料层一体成形。
在本发明的一实施例中，上述的绝缘材料层与拦阻突起的材料为ABF。
在本发明的一实施例中，上述的图案化导电层的顶表面低于绝缘材料层的第一表面。
在本发明的一实施例中，上述的拦阻突起的宽度小于100微米。
本发明的基板结构的制作方法包括以下步骤。提供核心层。形成图案化铜层于核心层上，且图案化铜层具有至少一图案化开口区。形成图案化镍层与图案化导电层于图案化铜层上。压合绝缘材料层于图案化导电层上，以使绝缘材料层覆盖图案化铜层与图案化导电层并填入于图案化开口区内。形成增层线路层于绝缘材料层的第二表面上。依序移除核心层、图案化铜层以及图案化镍层，以形成至少一拦阻突起。图案化导电层嵌设于绝缘材料层且外露于绝缘材料层的第一表面且与增层线路层电性连接。拦阻突起配置于与绝缘材料层的第二表面相对的第一表面上且与绝缘材料层一体成形。
在本发明的一实施例中，上述的核心层包括核心介电层、铜箔层以及离型层。离型层与核心介电层分别为于铜箔层的相对两侧。
在本发明的一实施例中，上述的基板结构的制作方法还包括以下步骤。在形成图案化铜层于核心层上之前，形成镍层于核心层上；形成铜层于镍层上，以使铜层与核心层分别位于镍层的相对两侧；进行蚀刻制程，以形成图案化开口区。在移除图案化铜层之前移除镍层。
在本发明的一实施例中，上述的图案化开口区暴露出部分镍层。
在本发明的一实施例中，上述形成图案化铜层于核心层上的步骤包括以下步骤。形成图案化光致抗蚀剂层于核心层上，且图案化光致抗蚀剂层具有多个图案化开口区。形成铜层于图案化开口区内。移除图案化光致抗蚀剂层，以形成图案化铜层。
在本发明的一实施例中，上述的图案化开口区暴露出核心层。
基于上述，在本发明的基板结构及其制作方法中，基板结构包括绝缘材料层、增层线路层、图案化导电层以及至少一拦阻突起。图案化导电层嵌设于绝缘材料层且外露于绝缘材料层的第一表面，且与增层线路层电性连接。拦阻突起配置于绝缘材料层的第一表面上，且与绝缘材料层一体成形。藉此设计，使得本发明的基板结构可具有较细的拦阻突起以及较佳的准确度，并使得本发明的基板结构的制作方法可改善翘曲以及结合力不佳的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G示出为本发明一实施例的一种基板结构的制作方法的剖面示意图；
图2A至图2C示出为本发明另一实施例的一种基板结构的制作方法的剖面示意图。
附图标记说明
100、100a：基板结构
110：核心层
111：核心介电层
112：铜箔层
113：离型层
120、120a：图案化铜层
120’：铜层
121、121a：图案化开口区
122：镍层
130：图案化镍层
132：图案化导电层
132a：顶表面
140：绝缘材料层
141：第一表面
142：第二表面
150：导电通孔
160：增层线路层
161：第一介电层
162：第一线路层
163：第一导通孔
170：防焊层
180：拦阻突起
R：图案化光致抗蚀剂层
R1：图案化开口区
W：宽度
具体实施方式
图1A至图1G示出为本发明一实施例的一种基板结构的制作方法的剖面示意图。
请参照图1A，在本实施例中，首先，提供核心层110。核心层110包括核心介电层111、铜箔层112(厚度例如是18微米，但不以此为限)以及离型层113(厚度例如是5微米，但不以此为限)。离型层113与核心介电层111分别为于铜箔层112的相对两侧。此处，核心介电层111的材料包括有机基板等，但不以此为限。
请同时参照图1B与图1C，形成图案化铜层120于核心层110上，且图案化铜层120具有至少一图案化开口区121。详细来说，形成图案化铜层120的步骤包括：请参照图1B，先形成镍层122于核心层110上，再形成铜层120’于镍层122上。其中，铜层120’完全覆盖镍层122，且铜层120’与核心层110分别位于镍层122的相对两侧。接着，请参照图1C，对铜层120’进行一蚀刻制程，以形成图案化开口区121。其中，图案化开口区121暴露出部分镍层122。此处，形成铜层120’、镍层122的方法例如是电镀或溅镀法。
请参照图1D，形成图案化镍层130与图案化导电层132于图案化铜层120上。其中，图案化镍层130与图案化导电层132的图案完全重叠，且图案化镍层130与图案化导电层132不覆盖图案化铜层120的图案化开口区121。图案化导电层132与图案化铜层120分别位于图案化镍层130的相对两侧。此处，形成图案化镍层130与图案化导电层132的方法例如是电镀法。
请参照图1E，压合绝缘材料层140于图案化导电层132上，以使绝缘材料层140覆盖图案化铜层120与图案化导电层132并填入于图案化开口区121内。绝缘材料层140具有第一表面141以及与第一表面141相对的第二表面142。其中，第一表面141面向图案化铜层120，第二表面142背向图案化铜层120。此处，压合绝缘材料层140于图案化导电层132上的方法例如是热压合法。在本实施例中，绝缘材料层140的材料可为ABF(Ajinomoto build-upfilm，ABF)树脂。
请参照图1F，先形成导电通孔150，以使导电通孔150贯穿绝缘材料层140，并与图案化导电层132电性连接。接着，形成增层线路层160于绝缘材料层140的第二表面142上。其中，增层线路层160包括至少一第一介电层161、至少一第一线路层162以及多个第一导通孔163。其中，第一线路层162与第一介电层161依序叠置于绝缘材料层140上，第一导通孔163贯穿第一介电层161且与第一线路层162电性连接。此处，增层线路层160可通过绝缘材料层140内的导电通孔150与图案化导电层132电性连接。
需要说明的是，虽然本实施例的增层线路层160示出有2层第一介电层161、3层第一线路层162及多个第一导通孔163，但本发明并不对第一介电层的层数、第一线路层的层数以及第一导通孔的数量加以限制。
再接着，形成防焊层170于增层线路层160上，且防焊层170与绝缘材料层140分别位于增层线路层160的相对两侧。其中，防焊层170覆盖增层线路层160中远离绝缘材料层140的第一介电层161以及部分第一线路层162。此处，防焊层170的材料包括AUS 320、AUSSR-1、AUS 410，但不以此为限。
请参照图1G，依序移除图1F中的核心层110、镍层122、图案化铜层120以及图案化镍层130，以暴露出绝缘材料层140的第一表面141以及图案化导电层132的顶表面132a，并形成至少一拦阻突起180。其中，拦阻突起180配置于绝缘材料层140的第一表面141上。在本实施例中，拦阻突起180与绝缘材料层140一体成形且无缝连接，也就是说，形成拦阻突起180的材料与形成绝缘材料层140的材料相同。在本实施例中，拦阻突起180的材料可为ABF树脂。在本实施例中，拦阻突起180的宽度W例如是小于100微米且不为100微米。
此外，在本实施例中，图案化导电层132嵌设于绝缘材料层140且外露于绝缘材料层140的第一表面141，且图案化导电层132可通过导电通孔150与增层线路层160电性连接。在一些实施例中，图案化导电层132的顶表面132a低于绝缘材料层140的第一表面141。至此，已完成基板结构100的制作。
简言之，本实施例的基板结构100包括绝缘材料层140、增层线路层160、图案化导电层132以及至少一拦阻突起180。绝缘材料层140具有第一表面141以及与第一表面141相对的第二表面142。增层线路层160配置于第二表面142上。图案化导电层132嵌设于绝缘材料层140且外露于绝缘材料层140的第一表面141，且与增层线路层160电性连接。拦阻突起180配置于绝缘材料层140的第一表面141上，且与绝缘材料层140一体成形。藉此设计，使得本实施例的基板结构100可具有较细的拦阻突起180以及较佳的准确度，并使得本实施例的基板结构的制作方法可改善翘曲以及结合力不佳的问题。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，下述实施例不再重复赘述。
图2A至图2C示出为本发明另一实施例的一种基板结构的制作方法的剖面示意图。图2A至图2C所示的实施例与图1A至图1G所示的实施例类似，因此，相同元件以相同标号表示，而其详细内容将不予赘述。图2A至图2C所示的实施例与图1A至图1G所示的实施例的差异在于：形成图案化铜层120a的方式。
详细来说，本实施例的基板结构100a的制作流程可以采用与前述实施例的基板结构100的制作流程大致相同的制作方式。在本实施例中，先提供如图1A所示的核心层110。接着，请参照图2A，在核心层110上形成图案化光致抗蚀剂层R。其中，图案化光致抗蚀剂层R具有多个图案化开口区R1，且图案化开口区R1暴露出核心层110的离型层113。
请参照图2B，形成铜层(未示出)于图案化开口区R1内，再移除图案化光致抗蚀剂层R，以形成图案化铜层120a。其中，图案化铜层120a具有图案化开口区121a，且图案化开口区121a暴露出部分离型层113。此处，形成铜层的方法例如是电镀法。
然后，依序进行如图1D至图1G的步骤之后，即可得到如图2C所示的基板结构100a。
综上所述，在本发明的基板结构及其制作方法中，基板结构包括绝缘材料层、增层线路层、图案化导电层以及至少一拦阻突起。图案化导电层嵌设于绝缘材料层且外露于绝缘材料层的第一表面，且与增层线路层电性连接。拦阻突起配置于绝缘材料层的第一表面上，且与绝缘材料层一体成形。藉此设计，使得本发明的基板结构可具有较细的拦阻突起以及较佳的准确度，并使得本发明的基板结构的制作方法可改善翘曲以及结合力不佳的问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种基板结构，包括：
绝缘材料层，具有第一表面以及与所述第一表面相对的第二表面；
增层线路层，配置于所述第二表面上；
图案化导电层，嵌设于所述绝缘材料层且外露于所述绝缘材料层的所述第一表面，且与所述增层线路层电性连接；以及
至少一拦阻突起，配置于所述绝缘材料层的所述第一表面上，且与所述绝缘材料层一体成形，
其中所述图案化导电层具有多个顶表面，且所述拦阻突起配置于所述图案化导电层的所述多个顶表面的外围。
2.根据权利要求1所述的基板结构，其中所述绝缘材料层与所述拦阻突起的材料为ABF。
3.根据权利要求1所述的基板结构，其中所述图案化导电层的所述多个顶表面低于所述绝缘材料层的所述第一表面。
4.根据权利要求1所述的基板结构，其中所述拦阻突起的宽度小于100微米。
5.一种基板结构的制作方法，包括：
提供一核心层；
形成图案化铜层于所述核心层上，且所述图案化铜层具有至少一图案化开口区；
形成图案化镍层与图案化导电层于所述图案化铜层上；
压合绝缘材料层于所述图案化导电层上，以使所述绝缘材料层覆盖所述图案化铜层与所述图案化导电层并填入于所述图案化开口区内；
形成增层线路层于所述绝缘材料层的第二表面上；以及
依序移除所述核心层、所述图案化铜层以及所述图案化镍层，以形成至少一拦阻突起，
其中所述图案化导电层嵌设于所述绝缘材料层且外露于所述绝缘材料层的第一表面，且与所述增层线路层电性连接，所述拦阻突起配置于与所述绝缘材料层的所述第二表面相对的所述第一表面上且与所述绝缘材料层一体成形，所述图案化导电层具有多个顶表面，且所述拦阻突起配置于所述图案化导电层的所述多个顶表面的外围。
6.根据权利要求5所述的基板结构的制作方法，其中所述核心层包括核心介电层、铜箔层以及离型层，所述离型层与所述核心介电层分别为于所述铜箔层的相对两侧。
7.根据权利要求5所述的基板结构的制作方法，还包括：
在形成所述图案化铜层于所述核心层上之前，形成镍层于所述核心层上；形成铜层于所述镍层上，以使所述铜层与所述核心层分别位于所述镍层的相对两侧；进行蚀刻制程，以形成所述图案化开口区；以及
在移除所述图案化铜层之前，移除所述镍层。
8.根据权利要求7所述的基板结构的制作方法，其中所述图案化开口区暴露出部分所述镍层。
9.根据权利要求5所述的基板结构的制作方法，其中形成所述图案化铜层于所述核心层上的步骤包括：
形成图案化光致抗蚀剂层于所述核心层上，且所述图案化光致抗蚀剂层具有多个图案化开口区；
形成铜层于所述多个图案化开口区内；以及
移除所述图案化光致抗蚀剂层，以形成所述图案化铜层。
10.根据权利要求9所述的基板结构的制作方法，其中所述多个图案化开口区暴露出所述核心层。
CN201910047043.8A 2019-01-18 2019-01-18 基板结构及其制作方法 Active CN111465167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910047043.8A CN111465167B (zh) 2019-01-18 2019-01-18 基板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910047043.8A CN111465167B (zh) 2019-01-18 2019-01-18 基板结构及其制作方法

Publications (2)

Publication Number Publication Date
CN111465167A CN111465167A (zh) 2020-07-28
CN111465167B true CN111465167B (zh) 2021-11-02

Family

ID=71682129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910047043.8A Active CN111465167B (zh) 2019-01-18 2019-01-18 基板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111465167B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168706A (zh) * 2013-05-17 2014-11-26 欣兴电子股份有限公司 承载基板及其制作方法
CN204466036U (zh) * 2015-03-30 2015-07-08 苍南县伯特利电子有限公司 一种铝基线路板
CN206908946U (zh) * 2017-05-03 2018-01-19 衢州顺络电路板有限公司 一种高布线密度印刷电路板
CN107708287A (zh) * 2016-08-08 2018-02-16 揖斐电株式会社 配线板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168706A (zh) * 2013-05-17 2014-11-26 欣兴电子股份有限公司 承载基板及其制作方法
CN204466036U (zh) * 2015-03-30 2015-07-08 苍南县伯特利电子有限公司 一种铝基线路板
CN107708287A (zh) * 2016-08-08 2018-02-16 揖斐电株式会社 配线板及其制造方法
CN206908946U (zh) * 2017-05-03 2018-01-19 衢州顺络电路板有限公司 一种高布线密度印刷电路板

Also Published As

Publication number Publication date
CN111465167A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
KR100836653B1 (ko) 회로기판 및 그 제조방법
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
US9899235B2 (en) Fabrication method of packaging substrate
JP2005216935A (ja) 半導体装置およびその製造方法
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
CN109413836B (zh) 电路板及其制备方法
CN107393899B (zh) 芯片封装基板
CN109788666B (zh) 线路基板及其制作方法
TWI556382B (zh) 封裝基板及其製法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
CN108886025B (zh) 半导体封装基板及其制造方法
CN104662655A (zh) 布线基板及其制造方法
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
CN111465167B (zh) 基板结构及其制作方法
US20070186413A1 (en) Circuit board structure and method for fabricating the same
US8378225B2 (en) Printed circuit board and method for fabricating the same
JP4725178B2 (ja) 半導体装置およびその製造方法
TWI392071B (zh) 封裝結構及其製法
JP2004103911A (ja) 配線形成方法
US10477678B1 (en) Substrate structure and manufacturing method thereof
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101047484B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US20140174791A1 (en) Circuit board and manufacturing method thereof
CN112151433B (zh) 基板结构、封装结构及其制作方法
CN218514576U (zh) 电路板以及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant