JP2017216259A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2017216259A JP2017216259A JP2016106894A JP2016106894A JP2017216259A JP 2017216259 A JP2017216259 A JP 2017216259A JP 2016106894 A JP2016106894 A JP 2016106894A JP 2016106894 A JP2016106894 A JP 2016106894A JP 2017216259 A JP2017216259 A JP 2017216259A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connection pad
- element connection
- strip
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【課題】半導体素子の電極端子と半導体素子接続パッド部とを安定かつ強固に接続することが可能な配線基板を提供すること。【解決手段】絶縁基板１上および帯状配線導体６上を被覆するソルダーレジスト用の感光性樹脂３Ｐを現像する工程において、半導体素子接続パッド７の上面に感光性樹脂３Ｐが残らず、半導体素子接続パッド７の両側面に感光性樹脂３Ｐの膜が残るように現像し、ソルダーレジスト３の開口部９から露出する半導体素子接続パッド７の表面をマイクロエッチングする工程において、半導体素子接続パッド７の上面のみをマイクロエッチングする。【選択図】図８
Description
本発明は、半導体素子を搭載するために用いられる配線基板の製造方法に関するものである。
従来、下面外周部に電極端子がペリフェラル配置された半導体素子をフリップチップ接続により搭載する配線基板が知られている。このような配線基板における要部を図９に示す。
図９に示すように、従来の配線基板２００は、絶縁基板２１上に半導体素子接続用の複数の帯状配線導体２６とソルダーレジスト２３とを有している。
帯状配線導体２６は、それぞれ厚みが１０〜２０μｍ程度、幅が１０〜２０μｍ程度であり、互いに１０〜３０μｍ程度の間隔で並設されている。各帯状配線導体２６は、その一部に半導体素子接続パッド２７を有している。各半導体素子接続パッド２７は、互いに隣接する帯状配線導体２６同士で互いに横に並ばないように千鳥状に配置されている。
ソルダーレジスト２３は、半導体素子接続パッド２７を、その周囲の絶縁基板２１上面の一部とともに個別に露出させる開口２９を有しており、帯状配線導体２６の残余の部分を被覆している。
そして、この配線基板２００においては、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド２７上に当接させるとともに、両者を例えば半田等の導電性接合材を介して接合することにより半導体素子Ｓの電極端子Ｔと帯状配線導体２６とが電気的に接続される。
なお、ソルダーレジスト２３から露出する半導体素子接続パッド２７の表面には半田濡れ性に優れるめっき金属層（不図示）が１〜２μｍの厚みに予め被着されている。
ここで、このような配線基板２００の形成方法について、図１０（ａ）、（ｂ）〜図１５（ａ）、（ｂ）を参照して説明する。なお、これらの図において、各図の（ａ）は要部概略上面図であり、各図の（ｂ）は各図の（ａ）のＡ−Ａ切断線における要部概略断面図である。
まず、図１０（ａ）、（ｂ）に示すように、絶縁基板２１の上面に帯状配線導体２６を形成する。帯状配線導体２６は、その一部に半導体素子接続パッド１７となる領域を有している。
次に、図１１（ａ）、（ｂ）に示すように、帯状配線導体２６の上面および側面を粗化処理して粗化面とする。
次に、図１２（ａ）、（ｂ）に示すように、絶縁基板２１上および帯状配線導体２６上をソルダーレジスト２３用の感光性樹脂２３Ｐで被覆する。
次に、図１３（ａ）、（ｂ）に示すように、開口部２９に対応する部分に遮光パターンを有する露光用マスクＭを感光性樹脂２３Ｐ上に配置するとともに上方から紫外線を照射して露光する。
次に、図１４（ａ）、（ｂ）に示すように、感光性樹脂２３Ｐの未露光部を現像液により除去する現像処理を行った後、残った感光性樹脂層２３Ｐを熱硬化させることにより開口部２９を有するソルダーレジスト２３を形成する。
次に、図１５（ａ）、（ｂ）に示すように、ソルダーレジスト２３の開口部２９から露出する半導体素子接続パッド２７の上面および側面をマイクロエッチングして平滑にする。
最後に、平滑になった半導体素子接続パッド２７の上面および側面に、半田濡れ性に優れるめっき金属層（不図示）を被着することにより、配線基板２００が完成する。
しかしながら、この従来の配線基板２００によると、ソルダーレジスト２３の開口部２９から露出する半導体素子接続パッド２７の上面および側面をマイクロエッチングして平滑にすることから、そのマイクロエッチングにより半導体素子接続パッド２７の幅が狭いものとなってしまう。その結果、半導体素子Ｓの電極Ｔと半導体素子接続パッド２７とを安定かつ強固に接続することができなくなってしまうという問題が発生する。
本発明の課題は、半導体素子の電極端子と半導体素子接続パッドとを安定かつ強固に接続することが可能な配線基板を提供することにある。
本発明の配線基板の製造方法は、絶縁基板上に、一部に半導体素子接続パッドとなる領域を有する複数の帯状配線導体を並設する工程と、次に前記帯状配線導体の上面および側面を粗化面とする工程と、次に前記絶縁基板上および前記帯状配線導体上をソルダーレジスト用の感光性樹脂で被覆する工程と、次に前記感光性樹脂を、前記帯状配線導体の前記一部およびその周囲の前記絶縁基板の一部に対応する部分が未露光部として残るように露光する工程と、次に感光性樹脂を、前記未露光部が現像液により除去され、各前記帯状配線導体の前記一部が、半導体素子接続パッドとして周囲の前記絶縁基板の一部とともに個別に露出される開口部を有するように現像する工程と、次に前記未露光部が除去された前記感光性樹脂を硬化させて前記開口部を有するソルダーレジストとする工程と、前記開口部内に露出する前記半導体素子接続パッドの表面をマイクロエッチングする工程とを含み、前記現像する工程において、前記上面に前記感光性樹脂が残らず、前記両側面に前記感光性樹脂の膜が残るように現像し、前記マイクロエッチングする工程において、前記半導体素子接続パッドの上面のみをマイクロエッチングすることを特徴とするものである。
本発明の配線基板の製造方法によれば、ソルダーレジスト用の感光性樹脂を現像する工程において、半導体素子接続パッドの上面に感光性樹脂が残らず、半導体素子接続パッドの両側面に感光性樹脂の膜が残るように現像し、ソルダーレジストの開口部から露出する半導体素子接続パッドの表面をマイクロエッチングする工程において、半導体素子接続パッドの上面のみをマイクロエッチングすることから、マイクロエッチングにより半導体素子接続パッドの幅が狭いものとなることがない。したがって、半導体素子の電極端子と半導体素子接続パッドとを安定かつ強固に接続することが可能な配線基板を提供することができる。
次に、本発明の配線基板の製造方法について、図１〜図８を参照して説明する。
図１（ａ），（ｂ）に本発明の配線基板の製造方法により製造される配線基板１００を示す。本例の配線基板１００は、主として絶縁基板１と配線導体２とソルダーレジスト３とから構成されている。配線基板１００の上面中央部は、半導体素子Ｓが搭載される搭載部Ａとなっている。なお、図１（ｂ）においては、絶縁基板１上面の配線導体２のうち、ソルダーレジスト３で覆われている部分を破線で示している。
絶縁基板１は、コア用の絶縁層１ａの上下にビルドアップ用の絶縁層１ｂが積層されて成る。コア用の絶縁層１ａは、例えばガラスクロス基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた厚みが３０〜２００μｍ程度の電気絶縁材料から成る。絶縁層１ａには、その上面から下面にかけて直径が５０〜２５０μｍ程度の複数のスルーホール４が形成されている。絶縁層１ａの上下面およびスルーホール４の内壁には、配線導体２の一部が被着されている。
他方、ビルドアップ用の絶縁層１ｂは、エポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機絶縁フィラーを分散させた厚みが１０〜５０μｍ程度の電気絶縁材料から成る。絶縁層１ｂには、その上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール５が形成されている。絶縁層１ｂの表面およびビアホール５の内部には、配線導体２の一部が被着されている。
配線導体２は、銅箔や銅めっき層等の良導電性材料から成り、絶縁基板１の上面からビアホール５およびスルーホール４を介して絶縁基板１の下面に導出している。配線導体２の厚みは、１０〜２０μｍ程度である。絶縁層１ａ上下面の配線導体２は銅箔およびその上の銅めっき層から成り、周知のサブトラクティブ法により所定のパターンに形成されている。スルーホール４内の配線導体２は銅めっき層から成り、スルーホール４の内壁の全面に被着されている。絶縁層１ｂの表面およびビアホール４内の配線導体２は銅めっき層から成り、周知のセミアディティブ法により所定のパターンに形成されている。
絶縁基板１の上面に被着された配線導体２の一部は、半導体素子Ｓと接続するための多数の帯状配線導体６を形成している。帯状配線導体６は、搭載部Ａの各外周辺を直角な方向に横切るようにして搭載部Ａの中央部側から搭載部Ａの外側にかけて延在するように並設されている。帯状配線導体６は、それぞれの厚みが１０〜２０μｍ程度、幅が１０〜２０μｍ程度であり、搭載部Ａの外周部を横切る部分において互いに近接するようにして並設されている。
ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂に酸化ケイ素等の無機絶縁フィラーを分散させた電気絶縁材料から成り、絶縁基板１の上下面にそれぞれ被着されている。
絶縁基板１の上面側に被着されたソルダーレジスト３は、各帯状配線導体６の一部を半導体素子接続パッド部７として周囲の絶縁基板１上面の一部とともに個別に露出させる開口部９を、互いに隣接する帯状配線導体６に対して千鳥状の配列で有している。ソルダーレジスト３の厚みは、帯状配線導体６上で３〜１０μｍ程度である。開口部９の大きさは、帯状配線導体６を横切る方向が３５〜４０μｍ程度、帯状配線導体６に沿う方向が４０〜１５０μｍ程度である。
そして、本例の配線基板１００によれば、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド部７上に当接させるとともに両者を例えば半田等の導電性接合材を介して接合することにより半導体素子Ｓの電極端子Ｔと帯状配線導体６とが電気的に接続される。
なお、本例の配線基板１００においては、図２に要部拡大断面図で示すように、開口部９内に露出する半導体素子接続パッド７は、その上面がマイクロエッチングされた平滑面であり、その側面が粗化面であるとともにソルダーレジスト３から成る膜で被覆されている。
次に、本発明の配線基板の製造方法における実施形態の一例を、図３（ａ）、（ｂ）〜図８（ａ）、（ｂ）を参照して説明する。なお、これらの図において、各図の（ａ）は要部概略上面図であり、各図の（ｂ）は各図の（ａ）のＡ−Ａ切断線における要部概略断面図である。
まず、図３（ａ）、（ｂ）に示すように、絶縁基板１の上面に帯状配線導体６を形成する。帯状配線導体６は、周知のセミアディティブ法により形成する。帯状配線導体６は、その一部に半導体素子接続パッド７となる領域を有している。
次に、図４（ａ）、（ｂ）に示すように、帯状配線導体６の上面および側面を粗化処理して粗化面とする。粗化処理は、例えばメック株式会社製の粗化液ＣＺ８２０１を用いた粗化処理を行う。粗化面の算術平均粗さＲａは、０．３〜０．５μｍであることが好ましい。
次に、図５（ａ）、（ｂ）に示すように、絶縁基板１上および帯状配線導体６上をソルダーレジスト３用の感光性樹脂３Ｐで被覆する。このような感光性樹脂３Ｐは、例えば感光性の樹脂フィルムを熱圧着する方法や感光性の樹脂ペーストを塗布する方法により形成される。感光性樹脂３Ｐは、帯状配線導体６上での厚みが３〜１０μｍ程度となるように形成する。
次に、図６（ａ）、（ｂ）に示すように、開口部９に対応する部分に遮光パターンを有する露光用マスクＭを感光性樹脂３Ｐ上に配置するとともに上方から紫外線を照射して露光する。
次に、図７（ａ）、（ｂ）に示すように、感光性樹脂３Ｐの未露光部を現像液により除去することにより、配線導体６の一部が半導体素子接続パッド７として周囲の絶縁基板１の一部とともに個別に露出される開口部９を有するように現像処理を行った後、残った感光性樹脂層３Ｐを熱硬化させることによりソルダーレジスト３を形成する。
このとき、本発明においては、半導体素子接続パッド７の上面に感光性樹脂３Ｐが残らず、半導体素子接続パッド７の両側面に感光性樹脂３Ｐの膜が残るように現像する。具体的には、半導体素子接続パッド７の上面に現像液を強く当てるとともに半導体素子接続パッド７の側面に現像液を弱く当てて現像する。これにより、半導体素子接続パッド７の上面では、未露光の感光性樹脂３Ｐが良好に除去されるとともに、半導体素子接続パッド７の側面では、未露光の感光性樹脂３Ｐが粗化面の凹凸により係止されて膜状に残る。そして、この状態で硬化させると、半導体素子接続パッド７の両側面にソルダーレジスト３が膜として残る。
なお、帯状配線導体６の粗化面の算術平均粗さＲａが０．３μｍ未満であると、現像の際に半導体素子接続パッド７の側面に感光性樹脂３Ｐを良好に係止して残すことが困難となる傾向にある。したがって、帯状配線導体６の粗化面の算術平均粗さＲａは０．３μｍ以上であることが好ましい。
次に、図８（ａ）、（ｂ）に示すように、半導体素子接続パッド７の上面をマイクロエッチングして平滑にする。このとき、半導体素子接続パッド７の側面は、ソルダーレジスト３の膜で被覆されているので、エッチングされることはない。したがって、マイクロエッチングにより半導体素子接続パッド７の幅が狭いものとなることがない。
なお、帯状配線導体６の粗化面のマイクロエッチングする前の算術平均粗さＲａが０．５μｍを超えると、半導体素子接続パッド７の上面をマイクロエッチングにより平滑にすることが困難となる。したがって、帯状配線導体６の粗化面のマイクロエッチングする前の算術平均粗さＲａは、０．５μｍ以下であることが好ましい。
最後に、半導体素子接続パッド７の上面にニッケル−パラジウム−金めっきや錫めっき等の半田濡れ性に優れるめっき金属層（不図示）を被着することにより、本発明による配線基板１００が完成する。
かくして、本発明の配線基板の製造方法によれば、マイクロエッチングにより半導体素子接続パッドの幅が狭いものとなることがなく、半導体素子の電極端子と半導体素子接続パッドとを安定かつ強固に接続することが可能な配線基板を提供することができる。
１ 絶縁基板
３ ソルダーレジスト
３Ｐ ソルダーレジスト用の感光性樹脂
６ 帯状配線導体
７ 半導体素子接続パッド
９ ソルダーレジスト層の開口部
３ ソルダーレジスト
３Ｐ ソルダーレジスト用の感光性樹脂
６ 帯状配線導体
７ 半導体素子接続パッド
９ ソルダーレジスト層の開口部
Claims (2)
- 絶縁基板上に、一部に半導体素子接続パッドとなる領域を有する複数の帯状配線導体を並設する工程と、次に前記帯状配線導体の上面および側面を粗化面とする工程と、次に前記絶縁基板上および前記帯状配線導体上をソルダーレジスト用の感光性樹脂で被覆する工程と、次に前記感光性樹脂を、前記帯状配線導体の前記一部およびその周囲の前記絶縁基板の一部に対応する部分が未露光部として残るように露光する工程と、次に感光性樹脂を、前記未露光部が現像液により除去され、各前記帯状配線導体の前記一部が、半導体素子接続パッドとして周囲の前記絶縁基板の一部とともに個別に露出される開口部を有するように現像する工程と、次に前記未露光部が除去された前記感光性樹脂を硬化させて前記開口部を有するソルダーレジストとする工程と、前記開口部内に露出する前記半導体素子接続パッドの表面をマイクロエッチングする工程とを含み、前記現像する工程において、前記上面に前記感光性樹脂が残らず、前記両側面に前記感光性樹脂の膜が残るように現像し、前記マイクロエッチングする工程において、前記半導体素子接続パッドの上面のみをマイクロエッチングすることを特徴とする配線基板の製造方法。
- 前記粗化面とする工程において、前記帯状配線導体の上面および側面を算術平均粗さＲａが０．３〜０．５μｍの粗化面とすることを特徴とする請求項１記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016106894A JP6711695B2 (ja) | 2016-05-30 | 2016-05-30 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016106894A JP6711695B2 (ja) | 2016-05-30 | 2016-05-30 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017216259A true JP2017216259A (ja) | 2017-12-07 |
| JP6711695B2 JP6711695B2 (ja) | 2020-06-17 |
Family
ID=60575819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016106894A Active JP6711695B2 (ja) | 2016-05-30 | 2016-05-30 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6711695B2 (ja) |
-
2016
- 2016-05-30 JP JP2016106894A patent/JP6711695B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP6711695B2 (ja) | 2020-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4769022B2 (ja) | 配線基板およびその製造方法 | |
| JP5623308B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2012054297A (ja) | 配線基板およびその製造方法 | |
| US9326389B2 (en) | Wiring board and method of manufacturing the same | |
| WO2014083718A1 (ja) | 配線基板 | |
| JP2008141109A (ja) | 配線基板およびその製造方法 | |
| JP5576547B2 (ja) | 配線基板の製造方法 | |
| JP2012054295A (ja) | 配線基板およびその製造方法 | |
| TW201446084A (zh) | 電路板及其製作方法 | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| JP5432800B2 (ja) | 配線基板の製造方法 | |
| JP6081875B2 (ja) | 配線基板の製造方法 | |
| JP6711695B2 (ja) | 配線基板の製造方法 | |
| JP2015050307A (ja) | 配線基板およびその製造方法 | |
| KR102557466B1 (ko) | 리드 프레임 및 리드 프레임의 제조방법 | |
| JP6058988B2 (ja) | 配線基板の製造方法 | |
| JP5860303B2 (ja) | 配線基板およびその製造方法 | |
| JP6259045B2 (ja) | 配線基板の製造方法 | |
| JP6121831B2 (ja) | 配線基板 | |
| JP6235682B2 (ja) | 配線基板の製造方法 | |
| JP2012049160A (ja) | 配線基板およびその製造方法 | |
| JP2014130953A (ja) | 配線基板 | |
| JP2008243909A (ja) | 印刷配線板及びその製造方法、半導体パッケージ | |
| JP2022176709A (ja) | プリント配線板 | |
| JP2016039251A (ja) | Ｐｏｐ構造体およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200528 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6711695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |