JP2011253993A - 電子デバイスの製造方法および電子デバイス - Google Patents
電子デバイスの製造方法および電子デバイス Download PDFInfo
- Publication number
- JP2011253993A JP2011253993A JP2010127944A JP2010127944A JP2011253993A JP 2011253993 A JP2011253993 A JP 2011253993A JP 2010127944 A JP2010127944 A JP 2010127944A JP 2010127944 A JP2010127944 A JP 2010127944A JP 2011253993 A JP2011253993 A JP 2011253993A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- wiring board
- electronic device
- resin
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】 本発明の電子デバイスの製造方法は、接続用電極1aが形成された配線基板2を準備する工程と、接続用電極1a上に柱状ダミー体4aを形成する工程と、柱状ダミー体4aを埋設して、配線基板2の主面に樹脂層5を形成する工程と、樹脂層5に埋設された柱状ダミー体4aを、樹脂層5は溶解しにくいが柱状ダミー体4aは溶解可能な薬液を用いて溶解し、樹脂層5に柱状ダミー体と略同形状の空孔6aを形成する工程と、空孔6a内に導電成分を充填し、導電ビア7aを形成する工程と、を備えたものとした。
【選択図】 図1
Description
[第1実施形態]
図1(A)〜図2(F)に、本発明の第1実施形態にかかる電子デバイス100の製造方法を示す。なお、図1(A)〜図2(F)の各図は、第1実施形態において実施される、それぞれの工程を示す断面図である。
[第2実施形態]
図3(A)〜(C)に、本発明の第2実施形態にかかる電子デバイス200の製造方法を示す。なお、図3(A)〜(C)の各図は、第2実施形態において実施される、それぞれの工程を示す断面図である。
[第3実施形態]
図4(A)〜図5(E)に、本発明の第3実施形態にかかる電子デバイス300の製造方法を示す。なお、図4(A)〜図5(E)の各図は、第3実施形態において実施される、それぞれの工程を示す断面図である。
[第4実施形態]
図6に、本発明の第4実施形態にかかる電子デバイス400の断面図を示す。なお、図6においては、第1実施形態にかかる電子デバイス100(図2(F)参照)と同一の部分には同一の符号を付す。そして、以下において、特に必要がなければ、その部分の説明を省略する。また、特に説明がなければ、その部分の形成方法は、第1実施形態と同じ形成方法による。
[第5実施形態]
図7に、本発明の第5実施形態にかかる電子デバイス500の断面図を示す。なお、図7においては、第1実施形態にかかる電子デバイス100(図2(F)参照)と同一の部分には同一の符号を付す。そして、以下において、特に必要がなければ、その部分の説明を省略する。また、特に説明がなければ、その部分の形成方法は、第1実施形態と同じ形成方法による。
[第6実施形態]
図8に、本発明の第6実施形態にかかる電子デバイス600の断面図を示す。なお、図8においては、第1実施形態にかかる電子デバイス100(図2(F)参照)と同一の部分には同一の符号を付す。そして、以下において、特に必要がなければ、その部分の説明を省略する。また、特に説明がなければ、その部分の形成方法は、第1実施形態と同じ形成方法による。
2:配線基板
3:電子部品
3a、3b:端子電極
4a、4b:柱状ダミー体
5、15:樹脂層
6a、6b、16a、16b:ビア孔
7a、7b、17a、17b、27a、27b、37a、37b、17a、17b、47a、47b:導電ビア
8:接続用電極(樹脂層5、15上に形成されたもの)
Claims (11)
- 少なくとも一方の主面に接続用電極が形成された配線基板を準備する工程と、
前記接続用電極上に柱状ダミー体を形成する工程と、
少なくとも前記柱状ダミー体と前記接続用電極との接続部を覆うように、前記柱状ダミー体を埋設して、前記配線基板の少なくとも一方の主面に樹脂層を形成する工程と、
前記樹脂層に所望の硬度を付与する工程と、
前記樹脂層に埋設された前記柱状ダミー体を、前記樹脂層は溶解しにくいが前記柱状ダミー体は溶解可能な薬液を用いて溶解し、前記樹脂層に前記柱状ダミー体と略同形状の空孔を形成する工程と、
前記空孔内に導電成分を充填し、導電ビアを形成する工程と、を備えることを特徴とする電子デバイスの製造方法。 - 少なくとも一方の主面に接続用電極が形成された配線基板を準備する工程と、
少なくとも1対の端子電極が形成された電子部品を前記接続用電極に実装する工程と、
前記電子部品の前記端子電極上に柱状ダミー体を形成する工程と、
少なくとも前記柱状ダミー体と前記端子電極との接続部を覆うように、前記電子部品および前記柱状ダミー体を埋設して、前記配線基板の少なくとも一方の主面に樹脂層を形成する工程と、
前記樹脂層に所望の硬度を付与する工程と、
前記樹脂層に埋設された前記柱状ダミー体を、前記樹脂層は溶解しにくいが前記柱状ダミー体は溶解可能な薬液を用いて溶解し、前記樹脂層に前記柱状ダミー体と略同形状の空孔を形成する工程と、
前記空孔内に導電成分を充填し、導電ビアを形成する工程と、を備えることを特徴とする電子デバイスの製造方法。 - 前記樹脂層に所望の硬度を付与する工程が、前記樹脂層が熱硬化性樹脂からなる場合には加熱する工程、前記樹脂層が光硬化性樹脂からなる場合には光照射する工程、前記樹脂層が熱可塑性樹脂からなる場合には融点以下の温度に戻す工程であることを特徴とする、請求項1または2に記載された電子デバイスの製造方法。
- 前記樹脂層に所望の硬度を付与する工程と、前記樹脂層に空孔を形成する工程との間に、前記配線基板の主面に形成された前記樹脂層の表面を研削し、当該樹脂層に埋設された前記柱状ダミー体の一部分を、当該樹脂層の表面に露出させる工程をさらに備えることを特徴とする、請求項1ないし3のいずれか1項に記載された電子デバイスの製造方法。
- 前記配線基板の少なくとも一方の主面に樹脂層を形成する工程と、前記樹脂層に所望の硬度を付与する工程との間に、前記柱状ダミー体と略同成分からなり、所定の形状からなる追加ダミー体を、前記樹脂層に圧入し、前記柱状ダミー体の近傍に配置する工程をさらに備えることを特徴とする、請求項1ないし4のいずれか1項に記載された電子デバイスの製造方法。
- 前記空孔内に導電成分を充填し、導電ビアを形成する工程の後に、前記樹脂層、および/または、前記導電ビアに、所望の硬度を付与する工程をさらに備えることを特徴とする、請求項1ないし6のいずれか1項に記載された電子デバイスの製造方法。
- 前記電子デバイスが、配線基板上に樹脂層を形成した樹脂基板、配線基板上に電子部品を実装したうえで樹脂層を形成した電子部品内蔵樹脂基板、または配線基板上に電子部品を実装したうえで樹脂層を形成した電子部品のいずれかであることを特徴とする、請求項1ないし6のいずれか1項に記載された電子デバイスの製造方法。
- 配線基板と、当該配線基板の少なくとも一方の主面に形成された樹脂層と、当該樹脂層に埋設され、一方の端部が、前記配線基板の表面に形成された接続用電極に接続されるか、または、前記配線基板に実装された電子部品の端子電極に接続され、かつ、他方の端部が、前記樹脂層の表面に形成された他の接続用電極に接続されるか、または、前記樹脂層の表面に露出している導電ビアと、を備えた電子デバイスにおいて、
前記導電ビアが、前記樹脂層の表面近傍から、前記配線基板に形成された前記接続用電極または前記電子部品の前記端子電極に向かうに従い、断面積が大きくなっていることを特徴とする電子デバイス。 - 配線基板と、当該配線基板の少なくとも一方の主面に形成された樹脂層と、当該樹脂層に埋設され、一方の端部が、前記配線基板の表面に形成された接続用電極に接続されるか、または、前記配線基板に実装された電子部品の端子電極に接続され、かつ、他方の端部が、前記樹脂層の表面に形成された他の接続用電極に接続されるか、または、前記樹脂層の表面に露出している導電ビアと、を備えた電子デバイスにおいて、
前記導電ビアが、前記配線基板に形成された前記接続用電極の近傍部分または前記電子部品の前記端子電極の近傍部分、全長における中間部分、前記樹脂層の表面の近傍部分の少なくとも1つに、断面積の大きな拡張部を有することを特徴とする電子デバイス。 - 配線基板と、当該配線基板の少なくとも一方の主面に形成された樹脂層と、当該樹脂層に埋設され、一方の端部が、前記配線基板の表面に形成された接続用電極に接続されるか、または、前記配線基板に実装された電子部品の端子電極に接続され、かつ、他方の端部が、前記樹脂層の表面に形成された他の接続用電極に接続されるか、または、前記樹脂層の表面に露出している導電ビアと、を備えた電子デバイスにおいて、
前記導電ビアが、前記配線基板の表面に対し、斜め方向に形成されていることを特徴とする電子デバイス。 - 前記電子デバイスが、配線基板上に樹脂層を形成した樹脂基板、配線基板上に電子部品を実装したうえで樹脂層を形成した電子部品内蔵樹脂基板、または配線基板上に電子部品を実装したうえで樹脂層を形成した電子部品のいずれかであることを特徴とする、請求項8ないし10のいずれか1項に記載された電子デバイス。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010127944A JP5195821B2 (ja) | 2010-06-03 | 2010-06-03 | 電子デバイスの製造方法 |
TW100109842A TWI434639B (zh) | 2010-06-03 | 2011-03-23 | Electronic component manufacturing method and electronic component |
CN201110161450.5A CN102271470B (zh) | 2010-06-03 | 2011-06-02 | 电子器件的制造方法及电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010127944A JP5195821B2 (ja) | 2010-06-03 | 2010-06-03 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011253993A true JP2011253993A (ja) | 2011-12-15 |
JP5195821B2 JP5195821B2 (ja) | 2013-05-15 |
Family
ID=45053590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010127944A Active JP5195821B2 (ja) | 2010-06-03 | 2010-06-03 | 電子デバイスの製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5195821B2 (ja) |
CN (1) | CN102271470B (ja) |
TW (1) | TWI434639B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015185738A (ja) * | 2014-03-25 | 2015-10-22 | 富士機械製造株式会社 | 電子デバイスの製造方法及び製造装置 |
US10980112B2 (en) | 2017-06-26 | 2021-04-13 | Murata Manufacturing Co., Ltd. | Multilayer wiring board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176867A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | 印刷配線板の製造方法 |
JPH09275277A (ja) * | 1996-04-03 | 1997-10-21 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2000236166A (ja) * | 1999-02-15 | 2000-08-29 | Matsushita Electric Ind Co Ltd | バイアホール部の接続構造及び配線基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100433305C (zh) * | 1996-09-12 | 2008-11-12 | 揖斐电株式会社 | 电路部件搭载用基板 |
US6400018B2 (en) * | 1998-08-27 | 2002-06-04 | 3M Innovative Properties Company | Via plug adapter |
CN1787722A (zh) * | 2004-12-06 | 2006-06-14 | 明基电通股份有限公司 | 多层印刷电路板的走线结构及其制作方法 |
-
2010
- 2010-06-03 JP JP2010127944A patent/JP5195821B2/ja active Active
-
2011
- 2011-03-23 TW TW100109842A patent/TWI434639B/zh active
- 2011-06-02 CN CN201110161450.5A patent/CN102271470B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176867A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | 印刷配線板の製造方法 |
JPH09275277A (ja) * | 1996-04-03 | 1997-10-21 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2000236166A (ja) * | 1999-02-15 | 2000-08-29 | Matsushita Electric Ind Co Ltd | バイアホール部の接続構造及び配線基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015185738A (ja) * | 2014-03-25 | 2015-10-22 | 富士機械製造株式会社 | 電子デバイスの製造方法及び製造装置 |
US10980112B2 (en) | 2017-06-26 | 2021-04-13 | Murata Manufacturing Co., Ltd. | Multilayer wiring board |
Also Published As
Publication number | Publication date |
---|---|
CN102271470B (zh) | 2014-09-03 |
CN102271470A (zh) | 2011-12-07 |
JP5195821B2 (ja) | 2013-05-15 |
TW201212764A (en) | 2012-03-16 |
TWI434639B (zh) | 2014-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9961780B2 (en) | Method for manufacturing resin multilayer board | |
JP5394625B2 (ja) | 配線基板及びその製造方法 | |
JP5206878B2 (ja) | 樹脂多層基板及び該樹脂多層基板の製造方法 | |
JP6139653B2 (ja) | 部品内蔵樹脂多層基板 | |
US20140117553A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP2007273654A (ja) | フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器 | |
JP2016207893A (ja) | プリント配線板およびその製造方法 | |
JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
JP2008311520A (ja) | 電子部品内蔵基板の製造方法 | |
JP2017005074A (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP5195821B2 (ja) | 電子デバイスの製造方法 | |
KR20110040756A (ko) | 프린트 배선판, 프린트 배선판의 제조 방법 및 전자 기기 | |
TW201205731A (en) | Substrate with built-in electronic component, and composite module | |
KR20130140889A (ko) | 배선판 및 배선판의 제조 방법 | |
JP5245276B2 (ja) | 電子部品の実装構造及びその実装方法 | |
JP2011216635A (ja) | 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法 | |
JP2014157857A (ja) | 部品内蔵樹脂多層基板およびその製造方法 | |
JP2010141049A (ja) | 配線構造体 | |
JP2006049536A (ja) | 多層回路基板 | |
JPWO2020121813A1 (ja) | 樹脂基板、および電子機器 | |
JP2009111196A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2006179782A (ja) | 半導体基板の製造方法 | |
JP5712260B2 (ja) | 配線基板及びその製造方法 | |
JP5750896B2 (ja) | 回路基板及びその製造方法、並びに電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5195821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |