JP2015185738A - 電子デバイスの製造方法及び製造装置 - Google Patents
電子デバイスの製造方法及び製造装置 Download PDFInfo
- Publication number
- JP2015185738A JP2015185738A JP2014061781A JP2014061781A JP2015185738A JP 2015185738 A JP2015185738 A JP 2015185738A JP 2014061781 A JP2014061781 A JP 2014061781A JP 2014061781 A JP2014061781 A JP 2014061781A JP 2015185738 A JP2015185738 A JP 2015185738A
- Authority
- JP
- Japan
- Prior art keywords
- pillar
- insulating layer
- manufacturing
- electronic device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】ピラー89は、配線83の上に導電性材料を吐出して形成する。次いで、ピラー89には、上端部89Aに撥液剤95が吐出される。次いで、ピラー89の周縁に絶縁層を形成する。絶縁層を形成するためにノズル55から吐出される紫外線硬化樹脂は、ピラー89の上端部89Aに予め撥液剤95を塗布しておくことによって、ピラー89の上端面まで濡れ広がるのが防止される。
【選択図】図5
Description
以下、本発明の第1実施例について図を参照して説明する。
図1は、本発明の実施例の電子デバイス製造装置10の平面図を示している。電子デバイス製造装置10は、紫外線硬化樹脂と導電性材料とを用いて電子デバイスを製造するための装置である。電子デバイス製造装置10は、搬送装置21と、ヘッド部23と、紫外線照射装置25とを備えている。電子デバイス製造装置10は、これらの各種装置がベース11の上部に設けられている。ベース11は、平面視における形状が略長方形状をなし、搬送装置21を取り囲む枠部13を有する。なお、以下の説明では、図1に示すように、ベース11の長手方向(図1の上下方向)をX軸方向、ベース11の短手方向(図1の左右方向)をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向(図3参照)と称して説明する。
次に、電子デバイスの製造工程について説明する。電子デバイス製造装置10は、上述した構成によって、電子デバイスを複数の層に分け、紫外線硬化樹脂や導電性材料で1又は複数の層を形成し、形成した層を順次積み重ねて電子デバイスを製造する。例えば、電子デバイス製造装置10は、電子デバイスとして図3に示す回路基板81を製造する。
<効果1>本実施例の製造方法では、配線83上に導電性材料91を吐出して形成したピラー89には、上端部89Aに撥液剤95が吐出される(図5参照)。次いで、撥液剤95が塗布されたピラー89の周縁に絶縁層85を形成する。この製造方法では、ピラー89の上端部89Aに撥液剤95を塗布しておくことによって、絶縁層85を形成する紫外線硬化樹脂97がピラー89の上端面まで濡れ広がるのを防止することが可能となる。このため、積層造形法の一つであるインクジェット法によって予め形成したピラー89を、絶縁層85に一度も埋設させることなく、絶縁層85の各層の配線83,87に良好に接続することが可能となる。従って、当該製造方法では、絶縁層85のピラー89を覆う部分を除去するエッチングなどの処理が不要となるため、製造工程の簡略化を図ることが可能となる。
次に、本発明の第2実施例について、図8〜図10を参照して説明する。上記した第1実施例との相違点は、インクジェット法で形成したピラー89を一度、絶縁層に埋設させる点が異なる。なお、以下の説明では、第1実施例と同様の構成については、同一の符号を付し、その説明を適宜省略する。
<効果>本実施例の製造方法では、配線83上に形成したピラー89は、絶縁層101によって埋設される。次いで、制御装置71は、レーザ照射装置53からレーザ光を照射し、絶縁層101における上端面を覆う部分を除去して貫通孔101Aを形成する。そして、制御装置71は、インクジェットヘッド51から貫通孔101A内に導電性材料91を吐出させた後、レーザ照射装置53によって導電性材料91を焼成する。ピラー89は、上端部89Aが絶縁層101の上端面101Bまで延設される。ここで、従来の製造方法では、一度埋設させたピラー89の上端面を露出させるために、絶縁層101のエッチングを実施しており、製造工程の工数が増大し、ひいては歩留まりの低下に繋がる虞がある。これに対し、本実施例の製造方法では、例えば、ピラー89の上端面を露出させるためのエッチングが不要となり、製造工程の簡略化を図り、歩留まりを向上させることが可能となる。また、紫外線硬化樹脂97及び導電性材料91を吐出するインクジェットヘッド51と、レーザ光を照射するレーザ照射装置53とを1つのヘッド部23に一体化させることで、電子デバイス製造装置10は、絶縁層101の形成、貫通孔101Aの形成及びピラー89の延設とを一台の装置の中で一連の作業として実施することが可能となっており、このことによっても製造工程の簡略化が図られている。
次に、本発明の第3実施例について、図11及び図12を参照して説明する。上記した第2実施例との相違点は、インクジェット法で形成したピラー89の上端面をサポート材で覆い、絶縁層を形成した後にサポート材を除去して貫通孔を形成する点が異なる。なお、以下の説明では、第2実施例と同様の構成については、同一の符号を付し、その説明を適宜省略する。
<効果>本実施例の製造方法では、配線83上に形成したピラー89は、上端面を覆うようにサポート材121が形成される。次いで、ピラー89及びサポート材121の周縁に絶縁層123が形成される。絶縁層123は、サポート材121が除去されることによって、貫通孔123Aが形成される。ピラー89は、上端部89Aが絶縁層123の上端面123Bまで延設される。当該製造方法よれば、ピラー89の上端面を露出させるためのエッチングが不要となり、製造工程の簡略化を図ることが可能となる。
例えば、上記第1実施例では、ピラー89に撥液剤を塗布する方法と、絶縁層85を形成する絶縁性樹脂として撥液性を有する紫外線硬化樹脂97を用いる方法との両方を併用したが、どちらか一方の方法のみで回路基板81を製造してもよい。
また、上記各実施例の電子デバイス製造装置10は、インクジェットヘッド51を固定状態として造形プレートPを移動させて造形処理を実施する構成としたが、これに限定されない。例えば、電子デバイス製造装置10は、造形プレートPを載置する基台38を固定状態としてインクジェットヘッド51を移動させて造形処理を実施してもよい。あるいは、電子デバイス製造装置10は、インクジェットヘッド51と造形プレートPとの両方を相対的に移動させながら造形処理を実施してもよい。
また、上記各実施例では、特に言及していないが、ピラー89及び絶縁層85を形成した後、あるいはピラー89の上端面に接続される配線87を形成した後の工程において、絶縁層85と、ピラー89や配線83,87との密着を高めるための焼成する工程を実施してもよい。この焼成工程は、レーザ照射や赤外線ランプの照射などによって実施してもよい。
また、紫外線照射装置25は、LED方式に限らず、水銀ランプ等の光源を用いてもよい。
また、硬化性樹脂を吐出する装置は、インクジェットヘッド51に限られず、ディスペンサヘッド等を採用することが可能である。
Claims (5)
- 積層造形法による電子デバイスの製造方法であって、
配線の上に導電性材料を吐出してピラーを形成するステップと、
前記ピラーの上端部に撥液剤を吐出するステップと、
前記ピラーの周縁における前記配線上に絶縁層を形成するステップと、
を含むことを特徴とする電子デバイスの製造方法。 - 積層造形法による電子デバイスの製造方法であって、
配線の上に導電性材料を吐出してピラーを形成するステップと、
前記ピラーの周縁における前記配線上に撥液性を有する絶縁性材料を吐出するステップと、
前記絶縁性材料を硬化させるステップと、を含み、
前記絶縁性材料を吐出するステップと、前記硬化させるステップとを繰り返し実施することによって、前記配線上に絶縁層を形成することを特徴とする電子デバイスの製造方法。 - 積層造形法による電子デバイスの製造方法であって、
配線の上に導電性材料を吐出してピラーを形成するステップと、
前記ピラーが埋設されるように絶縁層を形成するステップと、
前記絶縁層における前記ピラーの上端部を覆う部分にレーザ光を照射し、前記上端部を覆う絶縁層を除去して貫通孔を形成するステップと、
前記貫通孔から露出した前記ピラーの上端面に向けて前記導電性材料を吐出し、前記ピラーの上端部を前記絶縁層の上端面まで延設するステップと、
を含むことを特徴とする電子デバイスの製造方法。 - 積層造形法による電子デバイスの製造方法であって、
配線の上に導電性材料を吐出してピラーを形成するステップと、
前記ピラーの上端面を覆うようにサポート材を形成するステップと、
前記ピラー及び前記サポート材の周縁における前記配線上に絶縁層を形成するステップと、
前記サポート材を除去し、前記絶縁層に貫通孔を形成するステップと、
前記貫通孔から露出した前記ピラーの上端面に向けて前記導電性材料を吐出し、前記ピラーの上端部を前記絶縁層の上端面まで延設するステップと、
を含むことを特徴とする電子デバイスの製造方法。 - 請求項1乃至請求項4のいずれかに記載の製造方法によって電子デバイスを製造することを特徴とする製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061781A JP6370077B2 (ja) | 2014-03-25 | 2014-03-25 | 電子デバイスの製造方法及び製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061781A JP6370077B2 (ja) | 2014-03-25 | 2014-03-25 | 電子デバイスの製造方法及び製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185738A true JP2015185738A (ja) | 2015-10-22 |
JP6370077B2 JP6370077B2 (ja) | 2018-08-08 |
Family
ID=54351939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014061781A Active JP6370077B2 (ja) | 2014-03-25 | 2014-03-25 | 電子デバイスの製造方法及び製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6370077B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021079591A (ja) * | 2019-11-18 | 2021-05-27 | 株式会社リコー | 立体造形物製造装置、立体造形物の製造方法、および立体造形物製造用プログラム |
WO2023182034A1 (ja) * | 2022-03-23 | 2023-09-28 | 富士フイルム株式会社 | 印刷データ生成装置、印刷データ生成方法及びプログラム、印刷システム並びに3次元構造体の製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126974A (ja) * | 1997-10-24 | 1999-05-11 | Asahi Chem Res Lab Ltd | 多層配線板の製造方法 |
JP2003309369A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器 |
JP2005079288A (ja) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 多層配線の形成方法および電子デバイス |
JP2005101552A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び半導体装置の作製方法 |
JP2006100401A (ja) * | 2004-09-28 | 2006-04-13 | Seiko Epson Corp | 配線パターン形成方法、配線パターン、電子機器 |
JP2007299988A (ja) * | 2006-05-01 | 2007-11-15 | Sij Technology:Kk | 電気接続体、電気接続体の形成方法及びカートリッジ |
JP2009076744A (ja) * | 2007-09-21 | 2009-04-09 | Seiko Epson Corp | 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法 |
JP2011044481A (ja) * | 2009-08-19 | 2011-03-03 | Roland Dg Corp | 電子回路基板の製造装置 |
JP2011253993A (ja) * | 2010-06-03 | 2011-12-15 | Murata Mfg Co Ltd | 電子デバイスの製造方法および電子デバイス |
-
2014
- 2014-03-25 JP JP2014061781A patent/JP6370077B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126974A (ja) * | 1997-10-24 | 1999-05-11 | Asahi Chem Res Lab Ltd | 多層配線板の製造方法 |
JP2003309369A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器 |
US20040000429A1 (en) * | 2002-04-16 | 2004-01-01 | Masahiro Furusawa | Multilayered wiring board, method of producing multilayered wiring board, electronic device and electronic apparatus |
JP2005101552A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び半導体装置の作製方法 |
JP2005079288A (ja) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 多層配線の形成方法および電子デバイス |
JP2006100401A (ja) * | 2004-09-28 | 2006-04-13 | Seiko Epson Corp | 配線パターン形成方法、配線パターン、電子機器 |
JP2007299988A (ja) * | 2006-05-01 | 2007-11-15 | Sij Technology:Kk | 電気接続体、電気接続体の形成方法及びカートリッジ |
JP2009076744A (ja) * | 2007-09-21 | 2009-04-09 | Seiko Epson Corp | 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法 |
JP2011044481A (ja) * | 2009-08-19 | 2011-03-03 | Roland Dg Corp | 電子回路基板の製造装置 |
JP2011253993A (ja) * | 2010-06-03 | 2011-12-15 | Murata Mfg Co Ltd | 電子デバイスの製造方法および電子デバイス |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021079591A (ja) * | 2019-11-18 | 2021-05-27 | 株式会社リコー | 立体造形物製造装置、立体造形物の製造方法、および立体造形物製造用プログラム |
WO2023182034A1 (ja) * | 2022-03-23 | 2023-09-28 | 富士フイルム株式会社 | 印刷データ生成装置、印刷データ生成方法及びプログラム、印刷システム並びに3次元構造体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6370077B2 (ja) | 2018-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3219467B2 (en) | Manufacturing apparatus and manufacturing method | |
US20120288641A1 (en) | System and method for depositing material on a piezoelectric array | |
TWI285070B (en) | Multi-layered structure forming method, method of manufacturing wiring substrate, and method of manufacturing electronic apparatus | |
TWI304377B (en) | Method of manufacturing multi-layered substrate | |
JP6947842B2 (ja) | 3次元積層電子デバイスの製造方法 | |
TW201901887A (zh) | 於未事先圖樣化基板上電器互連電路元件 | |
TWI511177B (zh) | 噴墨列印之打線接合、密封劑及屏蔽 | |
WO2018003000A1 (ja) | 回路形成方法 | |
JP6370077B2 (ja) | 電子デバイスの製造方法及び製造装置 | |
JP6987975B2 (ja) | 3次元構造物形成方法、および3次元構造物形成装置 | |
JP6714109B2 (ja) | 回路形成方法、および回路形成装置 | |
JP6554541B2 (ja) | 配線形成方法および配線形成装置 | |
WO2016189577A1 (ja) | 配線形成方法 | |
JP2007083227A (ja) | 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法 | |
JP7394626B2 (ja) | 3次元積層電子デバイスの製造方法及び製造装置 | |
JP6909870B2 (ja) | 支持部材の形成方法、及び構造物の形成方法 | |
JP2020077661A (ja) | 回路形成方法 | |
JP6816283B2 (ja) | 配線形成方法、および配線形成装置 | |
JP2008034856A (ja) | 微細ビアホールの形成方法及びこのビアホールの形成方法を用いた多層印刷回路基板 | |
WO2021176498A1 (ja) | 配線形成方法 | |
JP7145334B2 (ja) | 3次元積層造形による電子回路製造方法 | |
JP7358614B2 (ja) | 配線形成方法 | |
JP6818154B2 (ja) | 配線形成方法、および配線形成装置 | |
JPWO2019030850A1 (ja) | 配線形成方法、および配線形成装置 | |
JP2009182292A (ja) | 積層シート、及びセラミック多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6370077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |