JP7145334B2 - 3次元積層造形による電子回路製造方法 - Google Patents
3次元積層造形による電子回路製造方法 Download PDFInfo
- Publication number
- JP7145334B2 JP7145334B2 JP2021536510A JP2021536510A JP7145334B2 JP 7145334 B2 JP7145334 B2 JP 7145334B2 JP 2021536510 A JP2021536510 A JP 2021536510A JP 2021536510 A JP2021536510 A JP 2021536510A JP 7145334 B2 JP7145334 B2 JP 7145334B2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- wiring
- terminal
- fluid containing
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B33—ADDITIVE MANUFACTURING TECHNOLOGY
- B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
- B33Y80/00—Products made by additive manufacturing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0776—Uses of liquids not otherwise provided for in H05K2203/0759 - H05K2203/0773
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
また、本明細書は、絶縁部材の上に、ナノサイズの金属ナノ粒子を含む流体を塗布し、塗布した前記金属ナノ粒子を含む流体を硬化させることで配線を形成する配線形成工程と、マイクロサイズの金属マイクロ粒子を含む流体を塗布し、塗布した前記金属マイクロ粒子を含む流体を硬化させることで前記配線に電気的に接続される接続端子を形成する接続端子形成工程と、を含み、前記接続端子形成工程は、前記接続端子として、前記絶縁部材に実装する電子部品と接続される第1接続端子、及び前記絶縁部材の電子回路と外部機器を接続する第2接続端子を形成し、前記第1接続端子及び前記第2接続端子の各々は、前記配線の一部を上から覆うように形成され、前記配線のうち前記第1接続端子に覆われる部分が、前記第1接続端子の全体に対して占める割合は、前記配線のうち前記第2接続端子に覆われる部分が、前記第2接続端子の全体に対して占める割合に比べて小さい、3次元積層造形による電子回路製造方法を開示する。
図1に積層ユニット形成装置10を示す。積層ユニット形成装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、第3造形ユニット200と、制御装置27(図3,図4参照)を備える。それら搬送装置20、第1造形ユニット22、第2造形ユニット24、装着ユニット26、第3造形ユニット200は、積層ユニット形成装置10のベース28の上に配置されている。ベース28は、平面視において概して長方形状をなしている。以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
本実施形態の積層ユニット形成装置10は、上記した構成によって、回路配線、接続端子及び電子部品を含んだ積層ユニットを複数造形し、複数の積層ユニットを組み立てることで3次元積層電子デバイスを製造する。詳述すると、図5は、3次元積層電子デバイスの製造工程の流れを示すフローチャートである。図6は、第1積層ユニット218A、第2積層ユニット218B、第3積層ユニット218Cを上下方向に積層して3次元積層電子デバイス246を製造する状態を示す断面図である。図7は、3次元積層電子デバイス246を示す断面図である。尚、図5~図7に示す製造工程や3次元積層電子デバイス246(積層ユニットの数や構造)は、一例である。
図8は、導電性インクと導電性ペーストの使用箇所を説明するための断面図である。図9は、導電性インクと導電性ペーストの使用箇所を説明するための平面図である。図8及び図9は、3次元積層電子デバイス246の構成を模式的に示しいている。尚、図8、図9と、後述する図11~図13は、図面が複雑となるのを避けるため、電子部品96を、絶縁層220の表面に実装している。しかしながら、以下に説明する導電性インクと導電性ペーストを使い分ける製造方法については、図7に示す収容部222に配置する電子部品96についても、同様に実施できる。
以上詳細に説明したように、本実施形態の3次元積層造形による電子回路製造方法は、絶縁層220の上に、ナノサイズの金属ナノ粒子を含む導電性インクを塗布し、塗布した導電性インクを硬化させることで回路配線225を形成する回路配線形成処理S20を含む。また、3次元積層造形による電子回路製造方法は、マイクロサイズの金属マイクロ粒子を含む導電性ペーストを塗布し、塗布した導電性ペーストを硬化させることで回路配線225に電気的に接続される接続端子227を形成する接続端子形成処理S30を含む。
なお、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
例えば、積層ユニット形成装置10は、導電性ペーストを用いて部品接続端子227A、ピン端子227B、電極パッド227Cを形成したが、3つの接続端子227のうち、少なくとも1つを形成する構成でも良い。
また、本願の導電性インクに用いる金属ナノ粒子や溶剤の種類は、特に限定されない。
また、本願の導電性ペーストに用いる金属マイクロ粒子や接着剤の種類は、特に限定されない。
また、絶縁層220を構成する樹脂は、紫外線硬化樹脂に限らず、例えば、熱可塑性樹脂や熱硬化性樹脂でも良い。
また、上記実施形態では、積層ユニット形成装置10は、本開示の樹脂材料として、紫外線硬化樹脂を硬化した絶縁層220を、3次元積層造形により形成した。しかしながら、積層ユニット形成装置10は、3次元積層造形以外の方法(射出成形など)で形成した樹脂材料の上に回路配線225や接続端子227を形成しても良い。
上記した積層ユニット形成装置10の構成は一例であり、適宜変更可能である。例えば、積層ユニット形成装置10は、電子部品を装着するための装着ユニット26を備えなくとも良い。
また、本開示の3次元積層造形法としては、インクジェット法以外に、例えば、光造形法、熱溶解積層法などを採用できる。
S20 回路配線形成処理(配線形成工程)
S30 接続端子形成処理(接続端子形成工程)
96 電子部品
99 プローブピン
218 積層ユニット(絶縁部材)
220 絶縁層(絶縁部材)
225 回路配線(配線)
227 接続端子
227A 部品接続端子(第1接続端子)
227B ピン端子
227C 電極パッド(第2接続端子)
246 3次元積層電子デバイス
Claims (6)
- 絶縁部材の上に、ナノサイズの金属ナノ粒子を含む流体を塗布し、塗布した前記金属ナノ粒子を含む流体を硬化させることで配線を形成する配線形成工程と、
マイクロサイズの金属マイクロ粒子を含む流体を塗布し、塗布した前記金属マイクロ粒子を含む流体を硬化させることで前記配線に電気的に接続される接続端子を形成する接続端子形成工程と、
を含み、
前記接続端子形成工程は、
前記絶縁部材に実装する電子部品の部品端子と接続される前記接続端子を形成し、
前記配線形成工程は、
前記接続端子に覆われる位置であって、前記部品端子の直下から引き出される前記配線を形成する、3次元積層造形による電子回路製造方法。 - 絶縁部材の上に、ナノサイズの金属ナノ粒子を含む流体を塗布し、塗布した前記金属ナノ粒子を含む流体を硬化させることで配線を形成する配線形成工程と、
マイクロサイズの金属マイクロ粒子を含む流体を塗布し、塗布した前記金属マイクロ粒子を含む流体を硬化させることで前記配線に電気的に接続される接続端子を形成する接続端子形成工程と、
を含み、
前記接続端子形成工程は、
前記接続端子として、前記絶縁部材に実装する電子部品と接続される第1接続端子、及び前記絶縁部材の電子回路と外部機器を接続する第2接続端子を形成し、
前記第1接続端子及び前記第2接続端子の各々は、
前記配線の一部を上から覆うように形成され、
前記配線のうち前記第1接続端子に覆われる部分が、前記第1接続端子の全体に対して占める割合は、前記配線のうち前記第2接続端子に覆われる部分が、前記第2接続端子の全体に対して占める割合に比べて小さい、3次元積層造形による電子回路製造方法。 - 前記接続端子形成工程は、
前記絶縁部材に実装する電子部品の部品端子と接続される前記接続端子を形成し、
前記配線形成工程は、
前記接続端子に覆われる位置であって、前記部品端子の直下から離れた位置を起点として引き出される前記配線を形成する、請求項2に記載の3次元積層造形による電子回路製造方法。 - 前記金属マイクロ粒子を含む流体は、
前記金属マイクロ粒子を、樹脂製の接着剤に含めた粘性流体であり、
前記接続端子形成工程は、
前記接着剤を硬化させることで、複数の前記金属マイクロ粒子を互いに接触させて硬化し、
前記配線形成工程は、
前記金属ナノ粒子を含む流体を加熱することで、複数の前記金属ナノ粒子を互いに融着して硬化させる、請求項1乃至請求項3の何れか1項に記載の3次元積層造形による電子回路製造方法。 - 前記接続端子形成工程は、
前記接続端子として、前記絶縁部材に実装する電子部品と接続する前記接続端子、前記絶縁部材の電子回路と外部機器を接続する前記接続端子、複数の前記絶縁部材の電子回路を互いに接続するプローブピンを前記絶縁部材の電子回路に接続する前記接続端子のうち、少なくとも1つの前記接続端子を形成する、請求項1乃至請求項4の何れか1項に記載の3次元積層造形による電子回路製造方法。 - 前記配線形成工程を実行して前記配線を形成した後、形成した前記配線に前記金属マイクロ粒子を含む流体を塗布し、塗布した前記金属マイクロ粒子を含む流体を硬化させて前記接続端子を形成する、請求項1乃至請求項5の何れか1項に記載の3次元積層造形による電子回路製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/029791 WO2021019675A1 (ja) | 2019-07-30 | 2019-07-30 | 3次元積層造形による電子回路製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021019675A1 JPWO2021019675A1 (ja) | 2021-02-04 |
JP7145334B2 true JP7145334B2 (ja) | 2022-09-30 |
Family
ID=74228360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021536510A Active JP7145334B2 (ja) | 2019-07-30 | 2019-07-30 | 3次元積層造形による電子回路製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220279657A1 (ja) |
EP (1) | EP4007459A4 (ja) |
JP (1) | JP7145334B2 (ja) |
WO (1) | WO2021019675A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057249A (ja) | 2003-07-23 | 2005-03-03 | Sharp Corp | 回路基板及びその製造方法並びに電子装置 |
JP2005340279A (ja) | 2004-05-24 | 2005-12-08 | Fujikura Ltd | 多層配線板およびその製造方法 |
JP2012253306A (ja) | 2011-06-07 | 2012-12-20 | Asahi Glass Co Ltd | 回路基板の製造方法および回路基板 |
WO2018142577A1 (ja) | 2017-02-03 | 2018-08-09 | 株式会社Fuji | 回路形成方法、および回路形成装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831679B2 (ja) * | 1993-06-18 | 1996-03-27 | 帝国通信工業株式会社 | フレキシブル基板への電子部品の取付構造及びその取付方法 |
JP3925283B2 (ja) * | 2002-04-16 | 2007-06-06 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子機器の製造方法 |
CN101529585B (zh) * | 2006-10-20 | 2012-07-04 | 日本电气株式会社 | 电子设备的封装结构及封装制造方法 |
WO2010024385A1 (ja) * | 2008-08-29 | 2010-03-04 | 石原産業株式会社 | 金属銅分散液及びその製造方法並びにそれを用いて形成した電極、配線パターン、塗膜、その塗膜を形成した装飾物品、抗菌性物品及びそれらの製造方法 |
US9363883B2 (en) * | 2010-12-24 | 2016-06-07 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing same |
US9831206B2 (en) * | 2014-03-28 | 2017-11-28 | Intel Corporation | LPS solder paste based low cost fine pitch pop interconnect solutions |
KR102212827B1 (ko) * | 2014-06-30 | 2021-02-08 | 엘지이노텍 주식회사 | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 |
JP6630053B2 (ja) * | 2015-03-25 | 2020-01-15 | スタンレー電気株式会社 | 電子デバイスの製造方法 |
JP6533112B2 (ja) * | 2015-07-21 | 2019-06-19 | 株式会社Fuji | 回路形成方法 |
US11458722B2 (en) * | 2017-11-21 | 2022-10-04 | Fuji Corporation | Three-dimensional multi-layer electronic device production method |
-
2019
- 2019-07-30 JP JP2021536510A patent/JP7145334B2/ja active Active
- 2019-07-30 US US17/630,860 patent/US20220279657A1/en active Pending
- 2019-07-30 WO PCT/JP2019/029791 patent/WO2021019675A1/ja unknown
- 2019-07-30 EP EP19939582.3A patent/EP4007459A4/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057249A (ja) | 2003-07-23 | 2005-03-03 | Sharp Corp | 回路基板及びその製造方法並びに電子装置 |
JP2005340279A (ja) | 2004-05-24 | 2005-12-08 | Fujikura Ltd | 多層配線板およびその製造方法 |
JP2012253306A (ja) | 2011-06-07 | 2012-12-20 | Asahi Glass Co Ltd | 回路基板の製造方法および回路基板 |
WO2018142577A1 (ja) | 2017-02-03 | 2018-08-09 | 株式会社Fuji | 回路形成方法、および回路形成装置 |
Also Published As
Publication number | Publication date |
---|---|
EP4007459A4 (en) | 2022-08-24 |
EP4007459A1 (en) | 2022-06-01 |
US20220279657A1 (en) | 2022-09-01 |
JPWO2021019675A1 (ja) | 2021-02-04 |
WO2021019675A1 (ja) | 2021-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6403785B2 (ja) | 製造装置及び製造方法 | |
WO2019102522A1 (ja) | 3次元積層電子デバイスの製造方法及び3次元積層電子デバイス | |
JP7316742B2 (ja) | 3次元積層造形による実装基板の製造方法 | |
WO2020012626A1 (ja) | 回路形成方法、および回路形成装置 | |
JP6554541B2 (ja) | 配線形成方法および配線形成装置 | |
JP7145334B2 (ja) | 3次元積層造形による電子回路製造方法 | |
JP7325532B2 (ja) | 積層造形法による3次元造形物の製造方法及び3次元造形物製造装置 | |
WO2021075051A1 (ja) | 部品装着方法、および部品装着装置 | |
JP7284275B2 (ja) | 3次元積層造形による3次元積層電子デバイスの製造方法 | |
JP7358614B2 (ja) | 配線形成方法 | |
WO2021176498A1 (ja) | 配線形成方法 | |
WO2019123629A1 (ja) | 3次元積層電子デバイスの製造方法及び製造装置 | |
JP7238206B2 (ja) | 造形方法 | |
WO2019186780A1 (ja) | 回路形成方法、および回路形成装置 | |
JP7142781B2 (ja) | 配線基板の製造方法及び配線基板製造装置 | |
WO2023079607A1 (ja) | 回路形成方法、および回路形成装置 | |
JP7213361B2 (ja) | 積層ユニットの接着方法 | |
WO2022101965A1 (ja) | 回路形成方法 | |
JP7055897B2 (ja) | 回路形成方法 | |
WO2023157111A1 (ja) | 電気回路形成方法、および電気回路形成装置 | |
WO2022107307A1 (ja) | 3次元造形物の製造方法、及び製造装置 | |
WO2023195175A1 (ja) | 電気回路形成方法、および電気回路形成装置 | |
WO2023223562A1 (ja) | 製造方法及び製造装置 | |
JP2023166848A (ja) | 電気回路形成方法、および電気回路形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7145334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |