JP5750896B2 - 回路基板及びその製造方法、並びに電子装置 - Google Patents
回路基板及びその製造方法、並びに電子装置 Download PDFInfo
- Publication number
- JP5750896B2 JP5750896B2 JP2011005217A JP2011005217A JP5750896B2 JP 5750896 B2 JP5750896 B2 JP 5750896B2 JP 2011005217 A JP2011005217 A JP 2011005217A JP 2011005217 A JP2011005217 A JP 2011005217A JP 5750896 B2 JP5750896 B2 JP 5750896B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring layer
- resin
- uneven
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、回路基板及びその製造方法、並びに電子装置に関する。
回路基板の１種として、ビルドアップ多層基板が知られている。ビルドアップ多層基板は、例えば、コア層の上に、絶縁層及び導電パターン（ビア、配線）を繰り返し形成していくことで、作製される。その場合、不具合が一箇所でも生じると基板全体が不良となってしまったり、層数の増加に伴って工程が長くなり、コストアップを招いたりする。このような観点から、予め欠陥のないビルドアップ層を作製しておき、これを樹脂でコア層に貼り合わせる方法が提案されている。
また、回路基板に関しては、保護基材表面に所定パターンの配線を形成した配線転写シートを、電気絶縁性基材に加熱加圧することで、電気絶縁性基材表面に配線を転写し、配線基板（配線層）を得る方法が知られている。また、別の配線層の積層時に用いる樹脂との接触面積を向上させる観点から、配線転写シートの保護基材表面に凹部を形成しておき、電気絶縁性基材表面及び転写される配線表面に、保護基材表面の凹部と相補形状の凸部を形成する方法等も知られている。
例えば、ビルドアップ層とコア層のように、異なる配線層同士を樹脂で貼り合わせて作製する回路基板では、各配線層の材質の違い、熱による応力の発生、応力に起因した変形等によって、貼り合わせ部分における剥離、断線等が生じる場合があった。それにより、貼り合わせている配線層間の密着力の低下、回路基板としての品質の低下等を招く恐れがあった。
また、樹脂が接触する配線層の表面を凹凸にする方法では、凹凸の形成時に配線層の内部構造（配線等）を損傷したり、樹脂との接触面積、密着性を十分に向上させることができなかったりする場合があった。
本発明の一観点によれば、第１配線層と、前記第１配線層に対向して配置された第２配線層と、前記第１配線層と前記第２配線層の間に設けられた樹脂層と、前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記樹脂層に埋め込まれた凹凸層とを含み、前記凹凸層は、前記凹凸層が設けられる面上に配置された接着層と、前記接着層に接着された複数の繊維とを含み、前記第１配線層と前記第２配線層とは、前記樹脂層内で電気的に接続されている回路基板が提供される。
開示の回路基板によれば、貼り合わせる配線層間の密着力の向上、回路基板の品質の向上を図ることが可能になる。
図１は回路基板の構成例を示す図である。
図１（Ａ），（Ｂ）に示す回路基板１ａ，１ｂは、第１配線層２及び第２配線層３が、樹脂層４及び凹凸層５を介して貼り合わされた構造を有している。
図１（Ａ），（Ｂ）に示す回路基板１ａ，１ｂは、第１配線層２及び第２配線層３が、樹脂層４及び凹凸層５を介して貼り合わされた構造を有している。
第１配線層２は、絶縁部（絶縁層）、及び導電部（配線、ビア等）を含む。第２配線層３も同様に、絶縁部、及び導電部を含む。第１配線層２及び第２配線層３は、例えば、いずれも絶縁層と配線等を繰り返し形成したビルドアップ層とすることができるほか、一方をそのようなビルドアップ層とし、もう一方をコア基板に配線等を形成したコア層とすることもできる。
ここで、凹凸層５は、第１配線層２と第２配線層３との対向面のいずれか一方の面上、ここでは一例として、図１（Ａ）に示すように、第１配線層２の、第２配線層３と対向する面上に配置することができる。また、凹凸層５は、図１（Ｂ）に示すように、第１配線層２と第２配線層３との対向面の双方の面上に、それぞれ配置することもできる。凹凸層５は、樹脂層４側の表面に凹凸５ａが設けられるように形成される。尚、凹凸層５の凹凸５ａの詳細については後述する。樹脂層４は、凹凸層５の凹凸５ａを埋め込むように設けられる。
このように回路基板１ａ，１ｂでは、第１配線層２と第２配線層３のいずれか、又は双方に、凹凸層５が設けられる。そして、その凹凸層５を埋め込むように樹脂層４が設けられ、第１配線層２と第２配線層３が貼り合わされている。これにより、樹脂層４と凹凸層５との接触面積を増加させ、樹脂層４及び凹凸層５を介して貼り合わされる第１配線層２と第２配線層３の間の密着力を向上させている。
以下、回路基板について、より詳細に説明していく。
まず、第１の実施の形態について説明する。
図２は第１の実施の形態に係る回路基板の一例を示す図である。尚、図２は第１の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
まず、第１の実施の形態について説明する。
図２は第１の実施の形態に係る回路基板の一例を示す図である。尚、図２は第１の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
図２に示す、第１の実施の形態に係る回路基板１００は、配線層として、コア層１０と、コア層１０の表面側及び裏面側にそれぞれ設けられた第１ビルドアップ層２０及び第２ビルドアップ層３０を有している。コア層１０と第１ビルドアップ層２０の間には、凹凸層４０及び樹脂層５０が設けられている。同様に、コア層１０と第２ビルドアップ層３０の間にも、凹凸層４０及び樹脂層５０が設けられている。第１ビルドアップ層２０と第２ビルドアップ層３０は、はんだ等の接合部材６０を用いて、コア層１０に電気的に接続されている。
第１ビルドアップ層２０は、絶縁層２１、及び導電パターン２２を有している。絶縁層２１には、例えば、樹脂や、ガラス繊維等を含む樹脂が用いられる。導電パターン２２には、例えば、銅（Ｃｕ）等の導電材料が用いられる。導電パターン２２には、配線２２ａ、ビア２２ｂ、コア層１０側の電極２２ｃ、及び外部接続用の電極２２ｄが含まれる。第１ビルドアップ層２０の、コア層１０と反対の側の表面側（上層側）には、電極２２ｄが露出するようにソルダーレジスト等の保護膜２３が設けられている。また、電極２２ｃ，２２ｄの表面には、一例として２層構造としためっき層２４が設けられている。第１ビルドアップ層２０は、絶縁層２１及び導電パターン２２の形成が交互に繰り返されることで、多層化された構造となっている。
第２ビルドアップ層３０は、ここでは、第１ビルドアップ層２０と同様の構造を有している。即ち、第２ビルドアップ層３０は、樹脂を用いた絶縁層３１、及び、配線３２ａ、ビア３２ｂ、電極３２ｃ，３２ｄを含む導電パターン３２を有している。第２ビルドアップ層２０の表面側（上層側。電極３２ｄ側）には、ソルダーレジスト等の保護膜３３が設けられ、電極３２ｃ，３２ｄの表面には、一例として２層構造としためっき層３４が設けられている。
尚、第１ビルドアップ層２０では、最上層（コア層１０側と反対側）に所定パターンの配線を設けてその一部を電極２２ｄとして用いることができる。また、第２ビルドアップ層３０では、最上層（コア層１０側と反対側）に所定パターンの配線を設けてその一部を電極３２ｄとして用いることができる。
コア層１０は、コア基板１１、及び導電パターン１２を有している。コア基板１１には、例えば、ガラスエポキシ基板、４２アロイ等の金属板に絶縁層を被覆したメタルコア基板、カーボン繊維強化プラスティック（Carbon Fiber Reinforced Plastic；ＣＦＲＰ）を用いた基板、又はセラミック基板が用いられる。コア基板１１には、その表裏面間を貫通する貫通孔１１ａが設けられている。導電パターン１２には、例えば、銅等の導電材料が用いられる。導電パターン１２には、コア基板１１の第１ビルドアップ層２０側（表面側）、及び第２ビルドアップ層３０側（裏面側）にそれぞれ設けられた電極１２ａ，１２ｂが含まれる。電極１２ａ，１２ｂの表面には、一例として２層構造としためっき層１３が設けられている。更に、導電パターン１２には、コア基板１１の貫通孔１１ａに設けられたビア１２ｃが含まれる。ビア１２ｃは、ここでは貫通孔１１ａの側壁に設けられており、ビア１２ｃより内側の貫通孔１１ａの中央部には、樹脂１４が設けられている。
尚、コア層１０では、コア基板１１の表裏面に、電極１２ａ，１２ｂのほか、所定パターンの配線が設けられていてもよい。また、コア層１０では、コア基板１１の表裏面に所定パターンの配線を設けてその一部を電極１２ａ，１２ｂとして用いることもできる。
凹凸層４０は、接着層４１、及び接着層４１に接着固定された複数の繊維４２を有している。接着層４１は、第１ビルドアップ層２０の最下層（コア層１０側）の絶縁層２１上、第２ビルドアップ層３０の最下層（コア層１０側）の絶縁層３１上、及びコア基板１１上に、各電極２２ｃ，３２ｃ，１２ａ，１２ｂの配置領域を避けて、設けられている。このような接着層４１に、複数の繊維４２が、例えば、林立するように接着されている。
接着層４１には、絶縁層２１，３１及びコア基板１１に用いられている材料に応じて、それらの材料との密着性が良い接着剤が用いられる。更に、接着層４１には、回路基板１００の形成時や、回路基板１００への部品実装時等に加えられる熱に対して耐熱性を有する接着剤が用いられる。繊維４２についても、そのような加えられる熱に対する耐熱性を有する材料が用いられる。
繊維４２には、例えば、ナイロン（登録商標）やアラミド等のポリアミド系合成繊維、ポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、アクリル等の繊維が用いられる。接着層４１に接着する複数の繊維４２には、１種類の繊維を用いることができるほか、複数種の繊維を混合して用いることもできる。繊維４２には、例えば、直径が１０μｍ〜１５μｍのものを用いることができる。また、繊維４２には、第１ビルドアップ層２０とコア層１０との間隔、第２ビルドアップ層３０とコア層１０との間隔に基づき、例えば、接着層４１から延びる繊維４２が、対向する配線層に達しないような長さものを用いことができる。繊維４２には、例えば、長さが８０μｍ〜１００μｍのものを用いることができる。
このような接着層４１及び複数の繊維４２が、凹凸層４０の凹凸として機能する。ここで、図２のＡ部拡大図の一例を図３に示す。
例えば、第１ビルドアップ層２０の絶縁層２１上に配置された凹凸層４０の場合、接着層４１に接着されている繊維４２は、対向するコア層１０側に延びるように林立している。これらの林立する各繊維４２は、凹凸層４０における凸部として機能し、隣接する繊維４２間の領域は、凹凸層４０における凹部として機能する。即ち、凹凸層４０は、接着層４１に接着されている繊維４２の直径に相当する幅と、接着層４１から延びている部分の長さに相当する高さをもった凸部を有し、隣接する繊維４２の間隔に相当する幅をもった凹部を有している。
例えば、第１ビルドアップ層２０の絶縁層２１上に配置された凹凸層４０の場合、接着層４１に接着されている繊維４２は、対向するコア層１０側に延びるように林立している。これらの林立する各繊維４２は、凹凸層４０における凸部として機能し、隣接する繊維４２間の領域は、凹凸層４０における凹部として機能する。即ち、凹凸層４０は、接着層４１に接着されている繊維４２の直径に相当する幅と、接着層４１から延びている部分の長さに相当する高さをもった凸部を有し、隣接する繊維４２の間隔に相当する幅をもった凹部を有している。
第１ビルドアップ層２０に対向するコア層１０のコア基板１１上に配置された凹凸層４０の場合も同様に、接着層４１に林立する複数の繊維４２によって、凸部及び凹部が形成されている。
このような凹凸層４０が設けられた第１ビルドアップ層２０とコア層１０の間に、樹脂層５０が設けられる。凹凸層４０は、その接着層４１と繊維４２によって形成される凹凸が、樹脂層５０によって埋め込まれる。そのため、このような凹凸層４０を設けていない第１ビルドアップ層２０とコア層１０の間に樹脂層５０を設けた場合と比べ、樹脂層５０が第１ビルドアップ層２０側及びコア層１０側と接触する面積が増加し、双方を密着させる力が高まる。即ち、凹凸層４０によるアンカー効果が発現され、第１ビルドアップ層２０とコア層１０の密着性を高めることが可能になる。
同様に、図２に示したように、凹凸層４０が設けられた第２ビルドアップ層３０とコア層１０の間に樹脂層５０を設けた場合にも、それらの凹凸層４０によるアンカー効果により、第２ビルドアップ層３０とコア層１０の密着性を高めることが可能になる。
異なる配線層にそれぞれ設けられる凹凸層４０（図３の例では、第１ビルドアップ層２０に設けられる凹凸層４０と、コア層１０に設けられる凹凸層４０）は、例えば、互いに対向する領域に設けられる。この場合、対向する凹凸層４０の繊維４２の長さを予め調整しておけば、図２及び図３に示したように、互いの繊維４２の先端部が入り組んだ状態にすることもできる。このように対向領域の繊維４２の先端部を入り組んだ状態にすることで、入り組んだ繊維４２を埋め込むように樹脂層５０が設けられ、高い密着性を実現することが可能になる。
ところで、配線層と樹脂層との接触面積を増加させるための方法の１つに、配線層の表面自体を粗化することによって凹凸を形成する方法がある。尚、配線層の表面を粗化する方法としては、配線層の表面をエッチング処理する方法、所定の型を用いて配線層の表面を成形する方法等が考えられる。しかし、配線層の表面自体を粗化する場合、配線層の内部構造に応じて、形成できる凹凸のサイズが限定される可能性がある。例えば、配線層の表面を粗化することによって、表面に近い下層の配線を露出させたり、損傷させたりしないような深さで、凹凸を形成することになる。
一方、上記のような凹凸層４０は、第１ビルドアップ層２０、第２ビルドアップ層３０、コア層１０といった配線層の上に設けられる。このように凹凸層４０を配線層の上に設けるため、凹凸のサイズが配線層の内部構造によって制約されず、凹凸層４０を設けるために配線層の内部構造を損傷させることがない。凹凸層４０では、接着層４１の厚さ、繊維４２の直径や長さ等を調整することにより、それらのサイズに応じた凹凸を形成することができる。凹凸層４０では、例えば、配線層の表面を粗化する場合に比べ、深い凹凸や、狭い間隔（周期）の凹凸を形成することが可能になる。
尚、図２及び図３では、凹凸層４０の繊維４２が全て接着層４１から直立する状態を示したが、繊維４２は、必ずしも全てが直立していることを要せず、傾いたり倒れたりしたものが一部含まれていてもよい。
また、図２及び図３では、繊維４２が規則的な周期で林立する状態を示したが、繊維４２は、必ずしも規則的な周期で林立していることを要せず、異なる間隔で林立する複数の繊維４２が含まれていてもよい。
また、ここでは、第１ビルドアップ層２０及び第２ビルドアップ層３０として、同じ構造を有するものを用いる場合を例にして説明した。このほか、コア層１０の表裏面側に異なる構造を有するビルドアップ層を貼り合わせてもよい。また、コア層１０は、上記のような構造を有するもののほか、貼り合わせるビルドアップ層の構造に応じて、その構造を変更することが可能である。
続いて、第１の実施の形態に係る回路基板の形成方法の一例について説明する。
まず、ビルドアップ層の形成方法の一例を、図４〜図１２を参照して順に説明する。ここでは、１枚の基板（支持体）の表裏面側にビルドアップ層を形成し、当該基板から２枚のビルドアップ層を分割して得る方法について説明する。
まず、ビルドアップ層の形成方法の一例を、図４〜図１２を参照して順に説明する。ここでは、１枚の基板（支持体）の表裏面側にビルドアップ層を形成し、当該基板から２枚のビルドアップ層を分割して得る方法について説明する。
図４はビルドアップ層の第１形成工程の一例を示す図である。
まず、図４（Ａ）に示すように、基板２０１の表裏面に銅層２０２が設けられた支持体２００を用意する。支持体２００には、例えば、両面銅貼り板を用いる。支持体２００には、例えば、平面サイズが３４０ｍｍ×５１０ｍｍ、厚さが１．０ｍｍのものを用いる。
まず、図４（Ａ）に示すように、基板２０１の表裏面に銅層２０２が設けられた支持体２００を用意する。支持体２００には、例えば、両面銅貼り板を用いる。支持体２００には、例えば、平面サイズが３４０ｍｍ×５１０ｍｍ、厚さが１．０ｍｍのものを用いる。
このような支持体２００の表裏面の銅層２０２上に、図４（Ａ）に示したように、樹脂２０３を積層する。積層する樹脂２０３には、例えば、半硬化状態（Ｂステージ）の樹脂シートを用いる。
次いで、図４（Ｂ），（Ｃ）に示すように、支持体２００の表裏面に設けた樹脂２０３上にそれぞれ、銅箔２０４及び３層箔２０５を順に積層する。
銅箔２０４には、支持体２００の平面サイズよりも小さな平面サイズのものを用い、そのような銅箔２０４を、樹脂２０３の積層まで行った基板の中央部に積層する。例えば、平面サイズが３３０ｍｍ×５００ｍｍの銅箔２０４を、樹脂２０３を積層した支持体２００の中央部上方に、樹脂２０３が外周部に１０ｍｍ程度の幅で露出するように、積層する。
銅箔２０４には、支持体２００の平面サイズよりも小さな平面サイズのものを用い、そのような銅箔２０４を、樹脂２０３の積層まで行った基板の中央部に積層する。例えば、平面サイズが３３０ｍｍ×５００ｍｍの銅箔２０４を、樹脂２０３を積層した支持体２００の中央部上方に、樹脂２０３が外周部に１０ｍｍ程度の幅で露出するように、積層する。
３層箔２０５には、例えば、銅層２０５ａ、ニッケル層２０５ｂ、銅層２０５ｃの３層が順に積層されたものを用いる。３層箔２０５には、例えば、支持体２００と同じ、平面サイズが３４０ｍｍ×５１０ｍｍのものを用いる。
樹脂２０３及び銅箔２０４の上に、このような３層箔２０５を積層し、加圧及び加熱を行うことにより、図４（Ｃ）に示したような構造体を得る。例えば、樹脂２０３上に銅箔２０４及び３層箔２０５を積層し、真空プレス機において、０．５ＭＰａで加圧しながら１８０℃で熱処理する。
図５はビルドアップ層の第２形成工程の一例を示す図である。
図４（Ｃ）の工程後、図５（Ａ）に示すように、表裏面の３層箔２０５上にそれぞれ、レジストを積層し、露光、現像を行って、電極（コア層との電気接続用の電極）を形成する領域にレジストが残るように、レジストパターン２０６を形成する。このレジストパターン２０６を形成する際のレジストには、例えば、ドライフィルムレジストを用いる。
図４（Ｃ）の工程後、図５（Ａ）に示すように、表裏面の３層箔２０５上にそれぞれ、レジストを積層し、露光、現像を行って、電極（コア層との電気接続用の電極）を形成する領域にレジストが残るように、レジストパターン２０６を形成する。このレジストパターン２０６を形成する際のレジストには、例えば、ドライフィルムレジストを用いる。
レジストパターン２０６の形成後は、それをマスクにして、３層箔２０５のニッケル層２０５ｂが表出するように、その上の銅層２０５ｃをエッチングする。銅層２０５ｃのエッチングは、例えば、ウェットエッチングにより行う。エッチング後、レジストパターン２０６を剥離することにより、図５（Ｂ）に示すような状態が得られる。尚、エッチング後に残る銅層２０５ｃは、支持体２００の表裏面側に形成する各ビルドアップ層における、コア層との電気接続用の電極になる。
銅層２０５ｃのエッチング後は、図５（Ｃ）に示すように、表裏面の銅層２０５ｃ及びニッケル層２０５ｂを被覆するように、樹脂２０７を積層する。例えば、厚さが５０μｍのエポキシシート材料を、真空ラミネータを用い、１３０℃で２分間圧着し、その後、１８０℃で３０分間加熱して、表裏面に樹脂２０７を積層する。尚、この樹脂２０７は、支持体２００の表裏面側に形成する各ビルドアップ層における、第１層目の絶縁層（第１絶縁層）になる。
図６はビルドアップ層の第３形成工程の一例を示す図である。
樹脂２０７（第１絶縁層）の形成後、図６（Ａ）に示すように、表裏面側の各銅層２０５ｃ（電極）に達するビアホール２０８を形成する。ビアホール２０８は、例えば、炭酸ガスレーザ等を用いたレーザドリリングにより、形成する。ビアホール２０８は、例えば、直径６０μｍで形成する。
樹脂２０７（第１絶縁層）の形成後、図６（Ａ）に示すように、表裏面側の各銅層２０５ｃ（電極）に達するビアホール２０８を形成する。ビアホール２０８は、例えば、炭酸ガスレーザ等を用いたレーザドリリングにより、形成する。ビアホール２０８は、例えば、直径６０μｍで形成する。
ビアホール２０８の形成後は、デスミア処理を行った後、図６（Ｂ）に示すように、後述する電解めっきのためのシード層２０９を表裏面に形成する。例えば、無電解銅めっきにより、厚さ０．５μｍの銅のシード層２０９を形成する。
図７はビルドアップ層の第４形成工程の一例を示す図である。
シード層２０９の形成後、表裏面へのレジストの積層、露光、現像を行い、図７（Ａ）に示すように、配線を形成する領域に開口部２１０ａを設けたレジストパターン２１０を形成する。このときのレジストには、例えば、ドライフィルムレジストを用いる。
シード層２０９の形成後、表裏面へのレジストの積層、露光、現像を行い、図７（Ａ）に示すように、配線を形成する領域に開口部２１０ａを設けたレジストパターン２１０を形成する。このときのレジストには、例えば、ドライフィルムレジストを用いる。
レジストパターン２１０の形成後は、シード層２０９を用いて電解めっきを行い、図７（Ｂ）に示すように、開口部２１０ａに銅層２１１を形成する。
図８はビルドアップ層の第５形成工程の一例を示す図である。
図８はビルドアップ層の第５形成工程の一例を示す図である。
銅層２１１の形成後は、図７に示したレジストパターン２１０を剥離し、そのレジストパターン２１０下にあったシード層２０９をエッチングにより除去する。その後、１８０℃で６０分間の熱処理を行う。これにより、図８（Ａ）に示すように、電極となる銅層２０５ｃに接続された配線２１１ａ及びビア２１１ｂを形成する。尚、これらの配線２１１ａ及びビア２１１ｂは、支持体２００の表裏面側に形成する各ビルドアップ層における、電極（銅層２０５ｃ）に接続された配線及びビアになる。
配線２１１ａ及びビア２１１ｂの形成後は、配線２１１ａの表面に所定の前処理を施し、上記図５（Ｃ）と同様にして樹脂２０７を形成し、上記図６（Ａ）と同様にしてビアホール２０８を形成する。これにより、図８（Ｂ）に示すような状態を得る。この状態から、図６（Ｂ）〜図８（Ａ）の処理を行うことで、上層の配線２１１ａ及びビア２１１ｂを形成する。以降、形成するビルドアップ層の層数に応じて同様の処理を繰り返し、その層数分の配線２１１ａ及びビア２１１ｂを形成する。
図９はビルドアップ層の第６形成工程の一例を示す図である。
所定層数分の配線２１１ａ及びビア２１１ｂの形成後は、表裏面に、ソルダーレジスト等の保護膜２１２を形成する。保護膜２１２は、最上層の配線２１１ａの一部が表出するように形成する。この保護膜２１２から表出する配線２１１ａの一部は、電極（形成するビルドアップ層の外部接続用の電極）になる。
所定層数分の配線２１１ａ及びビア２１１ｂの形成後は、表裏面に、ソルダーレジスト等の保護膜２１２を形成する。保護膜２１２は、最上層の配線２１１ａの一部が表出するように形成する。この保護膜２１２から表出する配線２１１ａの一部は、電極（形成するビルドアップ層の外部接続用の電極）になる。
保護膜２１２の形成後は、図９に示すように、外周端から所定幅の位置で切断を行う。例えば、図９に点線で示したように、その切断面に銅箔２０４が表出するように、外周端から１０ｍｍ程度の幅の位置、又はそれを若干上回る幅の位置で、切断を行う。
図１０はビルドアップ層の第７形成工程の一例を示す図である。
図９に示したような切断後、その切断後の構造体２２０を、図１０に示すように、銅箔２０４と３層箔２０５の間で分割する。これにより、切断後の構造体２２０を、支持体２００の表裏面側に樹脂２０３及び銅箔２０４が残る構造部２２０ａと、３層箔２０５上に積層形成された２つの構造部２２０ｂに分割する。構造部２２０ａから分割された構造部２２０ｂが、ビルドアップ層に用いられる。
図９に示したような切断後、その切断後の構造体２２０を、図１０に示すように、銅箔２０４と３層箔２０５の間で分割する。これにより、切断後の構造体２２０を、支持体２００の表裏面側に樹脂２０３及び銅箔２０４が残る構造部２２０ａと、３層箔２０５上に積層形成された２つの構造部２２０ｂに分割する。構造部２２０ａから分割された構造部２２０ｂが、ビルドアップ層に用いられる。
図１１はビルドアップ層の第８形成工程の一例を示す図である。
分割後の構造部２２０ｂの一方について、まず、図１１（Ａ）に示すように、保護膜２１２側（表面側）に保護フィルム２１３を貼り付ける。そして、図１１（Ｂ）に示すように、３層箔２０５側（裏面側）に表出している、その３層箔２０５の銅層２０５ａを、エッチングにより除去し、ニッケル層２０５ｂを表出させる。その後、図１１（Ｃ）に示すように、ニッケル層２０５ｂをエッチングにより除去することにより、裏面側に、電極の銅層２０５ｃ、及び第１絶縁層の樹脂２０７が表出する状態を得る。
分割後の構造部２２０ｂの一方について、まず、図１１（Ａ）に示すように、保護膜２１２側（表面側）に保護フィルム２１３を貼り付ける。そして、図１１（Ｂ）に示すように、３層箔２０５側（裏面側）に表出している、その３層箔２０５の銅層２０５ａを、エッチングにより除去し、ニッケル層２０５ｂを表出させる。その後、図１１（Ｃ）に示すように、ニッケル層２０５ｂをエッチングにより除去することにより、裏面側に、電極の銅層２０５ｃ、及び第１絶縁層の樹脂２０７が表出する状態を得る。
図１２はビルドアップ層の第９形成工程の一例を示す図である。
ニッケル層２０５ｂの除去まで行った後は、図１２（Ａ）に示すように、保護フィルム２１３を剥離する。そして、表面側の保護膜２１２から表出して電極になる最上層の配線２１１ａの一部、裏面側に表出して電極となる銅層２０５ｃの上に、図１２（Ｂ）に示すように、無電解めっきにより、ニッケル（Ｎｉ）層２１４ａ及び金（Ａｕ）層２１４ｂを順にめっきする。例えば、厚さ５μｍのニッケル層２１４ａ、及び厚さ０．１μｍの金層を順にめっきする。これにより、めっき層２１４を形成する。
ニッケル層２０５ｂの除去まで行った後は、図１２（Ａ）に示すように、保護フィルム２１３を剥離する。そして、表面側の保護膜２１２から表出して電極になる最上層の配線２１１ａの一部、裏面側に表出して電極となる銅層２０５ｃの上に、図１２（Ｂ）に示すように、無電解めっきにより、ニッケル（Ｎｉ）層２１４ａ及び金（Ａｕ）層２１４ｂを順にめっきする。例えば、厚さ５μｍのニッケル層２１４ａ、及び厚さ０．１μｍの金層を順にめっきする。これにより、めっき層２１４を形成する。
図１０に示したように構造部２２０ａから分割した他方の構造部２２０ｂについても同様に、図１１及び図１２に示した処理を行うことができる。
以上の工程により、２枚のビルドアップ層が得られる。尚、ここでは、支持体２００の表裏面側に同じ構造を形成し、同じ構造を有する２枚のビルドアップ層を形成する場合を例にして説明した。このほか、上記の例に従い、支持体２００の表裏面側に別々の構造を形成し、２種類のビルドアップ層を形成することも可能である。
以上の工程により、２枚のビルドアップ層が得られる。尚、ここでは、支持体２００の表裏面側に同じ構造を形成し、同じ構造を有する２枚のビルドアップ層を形成する場合を例にして説明した。このほか、上記の例に従い、支持体２００の表裏面側に別々の構造を形成し、２種類のビルドアップ層を形成することも可能である。
上記図２に示した回路基板１００の第１ビルドアップ層２０及び第２ビルドアップ層３０は、この図４〜図１２に示したような例に従って形成することができる。
続いて、コア層の形成方法の一例を、図１３〜図１６を参照して順に説明する。
続いて、コア層の形成方法の一例を、図１３〜図１６を参照して順に説明する。
図１３はコア層の第１形成工程の一例を示す図である。
まず、図１３（Ａ）に示すように、コア基板３０１の表裏面に銅層３０２が設けられた支持体３００を用意する。支持体３００には、例えば、両面銅貼り板を用いる。支持体３００には、例えば、平面サイズが３４０ｍｍ×５１０ｍｍ、厚さが１．０ｍｍのものを用いる。
まず、図１３（Ａ）に示すように、コア基板３０１の表裏面に銅層３０２が設けられた支持体３００を用意する。支持体３００には、例えば、両面銅貼り板を用いる。支持体３００には、例えば、平面サイズが３４０ｍｍ×５１０ｍｍ、厚さが１．０ｍｍのものを用いる。
このような支持体３００に、ドリル等を用いて、図１３（Ｂ）に示すように、貫通孔３０３を形成する。貫通孔３０３は、貼り合わせる第１ビルドアップ層２０及び第２ビルドアップ層３０の電極２２ｃ，３２ｃ（図４〜図１２の例に従って形成されるビルドアップ層の銅層２０５ｃに相当）と対応する位置に、形成する。
貫通孔３０３の形成後は、無電解めっきにより、図１３（Ｃ）に示すように、銅のシード層３０４を形成し、そのシード層３０４を用いた電解めっきにより、図１３（Ｄ）に示すように、銅層３０５を形成する。銅層３０５は、ここでは、貫通孔３０３の中央に、表裏面間を貫通する中空部が残るように、シード層３０４上に形成する。尚、以降、銅層３０２、シード層３０４、及び銅層３０５を、銅層３０５ａという。
図１４はコア層の第２形成工程の一例を示す図である。
銅層３０５ａまで形成した後は、図１４（Ａ）に示すように、貫通孔３０３の中央に残る中空部に、樹脂３０６を充填する。樹脂３０６の形成後は、図１４（Ｂ）に示すように、表裏面に、銅層３０７を形成する。
銅層３０５ａまで形成した後は、図１４（Ａ）に示すように、貫通孔３０３の中央に残る中空部に、樹脂３０６を充填する。樹脂３０６の形成後は、図１４（Ｂ）に示すように、表裏面に、銅層３０７を形成する。
図１５はコア層の第３形成工程の一例を示す図である。
銅層３０７の形成後は、図１５（Ａ）に示すように、表裏面にレジストを積層し、露光、現像を行って、電極（ビルドアップ層との電気接続用の電極）を形成する領域にレジストが残るように、レジストパターン３０８を形成する。レジストパターン３０８を形成する際のレジストには、例えば、ドライフィルムレジストを用いる。
銅層３０７の形成後は、図１５（Ａ）に示すように、表裏面にレジストを積層し、露光、現像を行って、電極（ビルドアップ層との電気接続用の電極）を形成する領域にレジストが残るように、レジストパターン３０８を形成する。レジストパターン３０８を形成する際のレジストには、例えば、ドライフィルムレジストを用いる。
レジストパターン３０８の形成後は、図１５（Ｂ）に示すように、それをマスクにして銅層３０７，３０５ａをエッチングし、コア基板３０１を表出させる。
図１６はコア層の第４形成工程の一例を示す図である。
図１６はコア層の第４形成工程の一例を示す図である。
レジストパターン３０８をマスクにした銅層３０７，３０５ａのエッチング後は、図１６（Ａ）に示すように、レジストパターン３０８を剥離する。
そして、図１６（Ｂ）に示すように、電極の表面、即ち銅層３０５ａ上に、無電解めっきにより、ニッケル層３０９ａ及び金層３０９ｂを順にめっきする。これにより、めっき層３０９を形成する。
そして、図１６（Ｂ）に示すように、電極の表面、即ち銅層３０５ａ上に、無電解めっきにより、ニッケル層３０９ａ及び金層３０９ｂを順にめっきする。これにより、めっき層３０９を形成する。
以上の工程により、コア層を形成することができる。上記図２に示した回路基板１００のコア層１０は、この図１３〜図１６に示したような例に従って形成することができる。
続いて、コア層とビルドアップ層とを凹凸層を介在させて貼り合わせる方法の一例を、図１７〜図２２を参照して順に説明する。尚、ここでは、上記図２のコア層１０と、第１ビルドアップ層２０及び第２ビルドアップ層３０との貼り合わせを例にして説明する。第１の実施の形態に係る凹凸層４０は、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を貼り合わせる過程で形成することができる。
続いて、コア層とビルドアップ層とを凹凸層を介在させて貼り合わせる方法の一例を、図１７〜図２２を参照して順に説明する。尚、ここでは、上記図２のコア層１０と、第１ビルドアップ層２０及び第２ビルドアップ層３０との貼り合わせを例にして説明する。第１の実施の形態に係る凹凸層４０は、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を貼り合わせる過程で形成することができる。
図１７は第１の実施の形態に係る貼り合わせの第１工程の一例を示す図である。
まず、貼り合わせるコア層１０と、例えば第１ビルドアップ層２０に、それぞれ凹凸層４０を形成する。
まず、貼り合わせるコア層１０と、例えば第１ビルドアップ層２０に、それぞれ凹凸層４０を形成する。
凹凸層４０を形成する際には、図１７（Ａ）に示すように、第１ビルドアップ層２０の、電極２２ｃの形成領域を除いた絶縁層２１上に、接着層４１を形成する。また、図１７（Ｂ）に示すように、コア層１０の、電極１２ａの形成領域を除いたコア基板１１上にも、接着層４１を形成する。コア層１０及び第１ビルドアップ層２０に形成する接着層４１は、例えば、スクリーン印刷法を用いて形成することができる。
図１８は第１の実施の形態に係る貼り合わせの第２工程の一例を示す図である。
接着層４１の形成後、図１８（Ａ），（Ｂ）に示すように、絶縁層２１上及びコア基板１１上の接着層４１に、所定の直径及び長さを有する繊維４２を接着する。例えば、絶縁層２１上及びコア基板１１上に形成した接着層４１に、繊維４２として、直径１０μｍ〜１５μｍ、長さ８０μｍ〜１００μｍのアラミド繊維を接着する。繊維４２は、例えば、静電塗布法を用いて接着層４１上に配置することができる。即ち、接着層４１を形成したコア層１０及び第１ビルドアップ層２０と、繊維４２とを、それぞれ所定電荷に帯電させ、静電気力で繊維４２を接着層４１上に分散させて付着する。繊維４２の付着後は、接着層４１を硬化させるための熱処理を行う。例えば、繊維４２を付着させた接着層４１を、１５０℃で熱処理し、硬化させ、繊維４２を接着層４１上に接着する。
接着層４１の形成後、図１８（Ａ），（Ｂ）に示すように、絶縁層２１上及びコア基板１１上の接着層４１に、所定の直径及び長さを有する繊維４２を接着する。例えば、絶縁層２１上及びコア基板１１上に形成した接着層４１に、繊維４２として、直径１０μｍ〜１５μｍ、長さ８０μｍ〜１００μｍのアラミド繊維を接着する。繊維４２は、例えば、静電塗布法を用いて接着層４１上に配置することができる。即ち、接着層４１を形成したコア層１０及び第１ビルドアップ層２０と、繊維４２とを、それぞれ所定電荷に帯電させ、静電気力で繊維４２を接着層４１上に分散させて付着する。繊維４２の付着後は、接着層４１を硬化させるための熱処理を行う。例えば、繊維４２を付着させた接着層４１を、１５０℃で熱処理し、硬化させ、繊維４２を接着層４１上に接着する。
このようにして、コア層１０の、第１ビルドアップ層２０と対向する面上、及び第１ビルドアップ層２０の、コア層１０と対向する面上に、それぞれ凹凸層４０を形成する。
図１９は第１の実施の形態に係る貼り合わせの第３工程の一例を示す図である。
図１９は第１の実施の形態に係る貼り合わせの第３工程の一例を示す図である。
コア層１０の、第２ビルドアップ層３０を貼り合わせる面上、及び第２ビルドアップ層３０の、コア層１０を貼り合わせる面上にも、図１７及び図１８に示したのと同様にして、図１９（Ａ），（Ｂ）に示すように、それぞれ凹凸層４０を形成する。即ち、コア層１０の、電極１２ｂの形成領域を除いたコア基板１１上に、凹凸層４０を形成し、第２ビルドアップ層３０の、電極３２ｃの形成領域を除いた絶縁層３１上に、凹凸層４０を形成する。
図２０は第１の実施の形態に係る貼り合わせの第４工程の一例を示す図である。
コア層１０、並びに第１ビルドアップ層２０及び第２ビルドアップ層３０に、凹凸層４０を形成した後は、図２０（Ａ），（Ｂ）に示すように、第１ビルドアップ層２０の電極２２ｃ上、及び第２ビルドアップ層３０の電極３２ｃ上に、接合部材６０を形成する。例えば、接合部材６０として、スズ（Ｓｎ）−ビスマス（Ｂｉ）系のはんだペーストを形成する。はんだペーストは、スクリーン印刷法を用いて形成することができる。
コア層１０、並びに第１ビルドアップ層２０及び第２ビルドアップ層３０に、凹凸層４０を形成した後は、図２０（Ａ），（Ｂ）に示すように、第１ビルドアップ層２０の電極２２ｃ上、及び第２ビルドアップ層３０の電極３２ｃ上に、接合部材６０を形成する。例えば、接合部材６０として、スズ（Ｓｎ）−ビスマス（Ｂｉ）系のはんだペーストを形成する。はんだペーストは、スクリーン印刷法を用いて形成することができる。
図２１は第１の実施の形態に係る貼り合わせの第５工程の一例を示す図である。
上記のように第１ビルドアップ層２０及び第２ビルドアップ層３０に接合部材６０を形成する一方、コア層１０の表裏面には、電極１２ａ，１２ｂを除く領域、即ち凹凸層４０を形成した領域に、樹脂層５０を形成する。樹脂層５０には、例えば、コア層１０の電極１２ａ，１２ｂを除いた領域に開口部を設けた、未硬化状態の樹脂フィルムを用いる。この工程では、このような樹脂フィルムを、コア層１０に仮貼りする。
上記のように第１ビルドアップ層２０及び第２ビルドアップ層３０に接合部材６０を形成する一方、コア層１０の表裏面には、電極１２ａ，１２ｂを除く領域、即ち凹凸層４０を形成した領域に、樹脂層５０を形成する。樹脂層５０には、例えば、コア層１０の電極１２ａ，１２ｂを除いた領域に開口部を設けた、未硬化状態の樹脂フィルムを用いる。この工程では、このような樹脂フィルムを、コア層１０に仮貼りする。
図２２は第１の実施の形態に係る貼り合わせの第６工程の一例を示す図である。
次いで、図２２に示すように、樹脂層５０を形成したコア層１０の表裏面側に、接合部材６０を形成した第１ビルドアップ層２０及び第２ビルドアップ層３０を、互いに凹凸層４０を形成した面同士を対向させて、積層する。そして、例えば、位置決め用のピン等を用い、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を、それらの積層状態を保持して金型にセットし、加圧しながら加熱する。例えば、真空プレス機において、１ＭＰａで加圧しながら１８０℃で熱処理する。
次いで、図２２に示すように、樹脂層５０を形成したコア層１０の表裏面側に、接合部材６０を形成した第１ビルドアップ層２０及び第２ビルドアップ層３０を、互いに凹凸層４０を形成した面同士を対向させて、積層する。そして、例えば、位置決め用のピン等を用い、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を、それらの積層状態を保持して金型にセットし、加圧しながら加熱する。例えば、真空プレス機において、１ＭＰａで加圧しながら１８０℃で熱処理する。
この加熱及び加圧の過程で、接合部材６０は、溶融、凝固し、電極１２ａと電極２２ｃの間、及び電極１２ｂと電極３２ｃの間が電気的に接続されるようになる。また、加熱及び加圧の過程で、樹脂層５０は、凹凸層４０の繊維４２の表面や、繊維４２と繊維４２の間に行き渡って凝固し、コア層１０と第１ビルドアップ層２０、及びコア層１０と第２ビルドアップ層３０が、それぞれ接着されるようになる。
これにより、図２に示したような回路基板１００が得られるようになる。
尚、このように加圧及び加熱を行った後に、電極２２ｄ，３２ｄの位置に開口部を有する保護膜２３，３３を形成し、電極２２ｄ，３２ｄ上に、無電解めっきにより、ニッケル層及び金層を順にめっきし、めっき層２４，３４を形成してもよい。
尚、このように加圧及び加熱を行った後に、電極２２ｄ，３２ｄの位置に開口部を有する保護膜２３，３３を形成し、電極２２ｄ，３２ｄ上に、無電解めっきにより、ニッケル層及び金層を順にめっきし、めっき層２４，３４を形成してもよい。
また、コア層１０のコア基板１１上、及び第１ビルドアップ層２０の絶縁層２１上への接着層４１の形成前（図１７）、及び第２ビルドアップ層３０の絶縁層３１上への接着層４１の形成前に（図１９）、プラズマ処理を行うこともできる。プラズマ処理の一例を図２３に示す。例えば、図２３（Ａ），（Ｂ），（Ｃ）に示すように、絶縁層２１、コア基板１１、絶縁層３１の表面に対し、酸素プラズマ処理（太矢印で図示）を実施する。これにより、コア基板１１及び絶縁層２１，３２の表面が清浄化される。そのように清浄化された表面に、図１７〜図１９に示したように、接着層４１が形成され、そこに繊維４２が接着されることで、当該各表面に強固に接着された凹凸層４０が得られるようになる。
また、凹凸層４０の形成後に、プラズマ処理を行うこともできる。プラズマ処理の一例を図２４に示す。例えば、図２４（Ａ），（Ｂ），（Ｃ）に示すように、凹凸層４０の形成後、凹凸層４０の表面に対しても同様に、酸素プラズマ等のプラズマ処理（太矢印で図示）を実施することができる。これにより、凹凸層４０の表面が清浄化される。そのように清浄化された表面に、図２１及び図２２に示したように、樹脂層５０が形成され、コア層１０に第１ビルドアップ層２０及び第２ビルドアップ層３０が圧着される。このとき、樹脂層５０は、清浄な凹凸層４０の細かな凹凸即ち各繊維４２の表面を濡らし、繊維４２と繊維４２の間の狭い領域にも入り込んでいき、そのため、樹脂層５０と凹凸層４０との間に空隙が発生するのを抑えることができるようになる。その結果、凹凸層４０と樹脂層５０との接触面積の減少を抑え、両者を強固に接着することが可能になる。また、空隙の発生を抑えることで、回路基板１００に加えられる熱で空隙内の気体が膨張して配線層間の剥離が助長される、といった事態を回避することも可能になる。
また、以上説明した回路基板１００では、隣接する接合部材６０間に樹脂層５０が存在し、更に、繊維４２が林立する凹凸層４０が存在する。そのため、接合部材６０の側方への流出が効果的に抑制され、隣接する接合部材６０間の短絡を回避することが可能になる。
次に、第２の実施の形態について説明する。
図２５は第２の実施の形態に係る回路基板の一例を示す図である。尚、図２５は第２の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
図２５は第２の実施の形態に係る回路基板の一例を示す図である。尚、図２５は第２の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
図２５に示す、第２の実施の形態に係る回路基板４００は、インプリント法等により形成される凹凸層４４０を有している点で、上記第１の実施の形態に係る回路基板１００と相違する。回路基板４００では、コア層１０と第１ビルドアップ層２０が凹凸層４４０及び樹脂層５０を介して貼り合わされ、コア層１０と第２ビルドアップ層３０が凹凸層４４０及び樹脂層５０を介して貼り合わされている。第１ビルドアップ層２０と第２ビルドアップ層３０は、はんだ等の接合部材６０を用いて電気的に接続されている。
回路基板４００では、第１ビルドアップ層２０、第２ビルドアップ層３０、コア層１０といった配線層の上に、上記のような凹凸層４４０を設ける。そのため、配線層の表面を粗化する方法のように、凹凸のサイズが配線層の内部構造によって制約されず、凹凸層４４０を設けるために配線層の内部構造を損傷させることがない。凹凸層４４０では、例えば、インプリント法で形成する際に用いる金型の凹凸サイズを調整することにより、配線層の表面を粗化する場合に比べ、深い凹凸や、狭い間隔（周期）の凹凸を形成することが可能になる。
尚、第１ビルドアップ層２０及び第２ビルドアップ層３０としては、図２５のように、同じ構造を有するものを用いることができる。このほか、コア層１０の表裏面側に異なる構造を有するビルドアップ層を貼り合わせてもよい。また、コア層１０は、上記のような構造を有するもののほか、貼り合わせるビルドアップ層の構造に応じて、その構造を変更することが可能である。
続いて、第２の実施の形態に係る回路基板の形成方法の一例について説明する。
ここでは、第１ビルドアップ層２０及び第２ビルドアップ層３０と、コア層１０との、凹凸層４４０及び樹脂層５０を介した貼り合わせを例にして説明する。
ここでは、第１ビルドアップ層２０及び第２ビルドアップ層３０と、コア層１０との、凹凸層４４０及び樹脂層５０を介した貼り合わせを例にして説明する。
凹凸層４４０は、例えば、インプリント法を用いて形成することができる。そこで、まず、インプリント法を用いて凹凸層４４０を形成する際に用いる、金型の形成方法の一例を、図２６及び図２７を参照して順に説明する。
図２６は金型の第１形成工程の一例を示す図である。
インプリント法に用いる金型を形成するには、まず、図２６（Ａ）に示すように、シリコン（Ｓｉ）基板等の半導体基板５００の表面（一方の面）に、レジスト５０１を形成する。例えば、半導体基板５００上にフォトレジストを塗布し、それをベークして半硬化の状態とする。
インプリント法に用いる金型を形成するには、まず、図２６（Ａ）に示すように、シリコン（Ｓｉ）基板等の半導体基板５００の表面（一方の面）に、レジスト５０１を形成する。例えば、半導体基板５００上にフォトレジストを塗布し、それをベークして半硬化の状態とする。
レジスト５０１の形成後は、図２６（Ａ）に示したように、クロム（Ｃｒ）膜等の遮光膜を用いてマスクパターンを形成した露光マスク５０２を、半導体基板５００の上方に配置する。そして、その露光マスク５０２をマスクにしてレジスト５０１を露光し、現像を行うことで、図２６（Ｂ）に示すように、レジスト５０１に開口部５０１ａを形成する。露光マスク５０２のマスクパターン、及びそれを用いて形成されるレジスト５０１の開口部５０１ａは、形成する凹凸層４４０の凹凸の形状及びサイズに基づいた形状及びサイズで形成する。
尚、このように露光マスク５０２を用いるのではなく、ステッパ等の露光装置を用いてレジスト５０１を露光し、現像を行って、開口部５０１ａを形成するようにしてもよい。
レジスト５０１への開口部５０１ａの形成後は、図２６（Ｃ）に示すように、そのレジスト５０１をマスクにして半導体基板５００のエッチングを行い、凹凸５００ａを形成する。例えば、ＲＩＥ（Reactive Ion Etching）により、半導体基板５００に凹凸５００ａを形成する。
レジスト５０１への開口部５０１ａの形成後は、図２６（Ｃ）に示すように、そのレジスト５０１をマスクにして半導体基板５００のエッチングを行い、凹凸５００ａを形成する。例えば、ＲＩＥ（Reactive Ion Etching）により、半導体基板５００に凹凸５００ａを形成する。
尚、凹凸５００ａを形成する際のＲＩＥの条件は特に限定されないが、例えば、反応性ガスと不活性ガスとの混合ガスをエッチングガスとして使用する。半導体基板５００にシリコン基板を用いる場合、反応性ガスとしては、フッ素（Ｆ2）、六フッ化硫黄（ＳＦ6）、四フッ化炭素（ＣＦ4）、八フッ化ブタン（Ｃ4Ｆ8）等、フッ素系ガスを使用し得る。或いは、塩素（Ｃｌ2）又は水素（Ｈ2）を反応性ガスとして使用してもよい。また、不活性ガスとしては、例えば、アルゴン（Ａｒ）ガスを使用し得る。
また、凹凸５００ａの形成は、上記ＲＩＥのようなドライエッチングのほか、ウェットエッチングによって行うこともできる。半導体基板５００にシリコン基板を用いる場合、例えば、フッ酸、又は水酸化カリウム（ＫＯＨ）等のエッチング液を使用したウェットエッチングにより、凹凸５００ａを形成してもよい。
凹凸５００ａの形成後は、レジスト５０１を半導体基板５００から剥離する。これにより、図２６（Ｄ）に示すような、凹凸５００ａが形成された半導体基板５００（母型５００Ａという）が得られる。
図２７は金型の第２形成工程の一例を示す図である。
母型５００Ａの形成後は、図２７（Ａ）に示すように、母型５００Ａの凹凸５００ａを埋め込む金属層５１０を形成する。例えば、金属層５１０として、電解めっき法を用いてニッケル層を形成する。
母型５００Ａの形成後は、図２７（Ａ）に示すように、母型５００Ａの凹凸５００ａを埋め込む金属層５１０を形成する。例えば、金属層５１０として、電解めっき法を用いてニッケル層を形成する。
金属層５１０の形成後、その金属層５１０を母型５００Ａから外すことにより、母型５００Ａの凹凸５００ａと相補形状の凹凸５１０ａが形成された金属層５１０（金型５１０Ａという）が得られる。
続いて、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を、凹凸層４４０を介在させて貼り合わせる方法の一例を、図２８〜図３５を参照して順に説明する。第２の実施の形態に係る凹凸層４４０は、上記図２６及び図２７に示したような例に従って形成される、所定の凹凸５１０ａを有する金型５１０Ａを用いて、凹凸層４４０を形成することができる。凹凸層４４０は、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を貼り合わせる過程で形成することができる。
図２８は第２の実施の形態に係る貼り合わせの第１工程の一例を示す図である。
まず、貼り合わせるコア層１０と、例えば第１ビルドアップ層２０に、それぞれ凹凸層４４０を形成する。
まず、貼り合わせるコア層１０と、例えば第１ビルドアップ層２０に、それぞれ凹凸層４４０を形成する。
凹凸層４４０を形成する際には、図２８（Ａ）に示すように、第１ビルドアップ層２０の、コア層１０と貼り合わされる面上に、熱硬化性の樹脂４４１を形成する。また、図２８（Ｂ）に示すように、コア層１０の、第１ビルドアップ層２０と貼り合わされる面上にも、樹脂４４１を形成する。コア層１０及び第１ビルドアップ層２０に形成する樹脂４４１には、例えば、樹脂フィルムを用いることができ、そのような樹脂フィルムをコア層１０上及び第１ビルドアップ層２０上に積層することで、樹脂４４１を形成する。
尚、コア層１０の電極１２ａ、及び第１ビルドアップ層２０の電極２２ｃは、この段階では、図２８に示したように、樹脂４４１で被覆されていてもよい。
図２９は第２の実施の形態に係る貼り合わせの第２工程の一例を示す図である。
図２９は第２の実施の形態に係る貼り合わせの第２工程の一例を示す図である。
樹脂４４１の形成後、上記図２６及び図２７のようにして形成した金型５１０Ａを用い、金型５１０Ａを樹脂４４１に加熱しながら加圧する。それにより、図２９（Ａ），（Ｂ）に示したように、樹脂４４１の表面に、金型５１０Ａの凹凸５１０ａと相補形状の凹凸４４１ａが転写される。
図３０は第２の実施の形態に係る貼り合わせの第３工程の一例を示す図である。
樹脂４４１に凹凸４４１ａを転写した後は、金型５１０Ａを樹脂４４１から外し、熱処理を行って、樹脂４４１を硬化させる。これにより、図３０（Ａ），（Ｂ）に示したような、コア層１０上及び第１ビルドアップ層２０上に設けられた、凹凸４４１ａを有する樹脂４４１の成形体を得る。
樹脂４４１に凹凸４４１ａを転写した後は、金型５１０Ａを樹脂４４１から外し、熱処理を行って、樹脂４４１を硬化させる。これにより、図３０（Ａ），（Ｂ）に示したような、コア層１０上及び第１ビルドアップ層２０上に設けられた、凹凸４４１ａを有する樹脂４４１の成形体を得る。
図３１は第２の実施の形態に係る貼り合わせの第４工程の一例を示す図である。
凹凸４４１ａを形成した樹脂４４１の硬化後、即ち成形体の形成後は、図３１（Ａ），（Ｂ）に示すように、コア層１０及び第１ビルドアップ層２０の樹脂４４１の形成面側に対し、プラズマ処理（太矢印で図示）を実施する。このプラズマ処理により、樹脂４４１の成形体の表層部を除去し、コア層１０の電極１２ａ、及び第１ビルドアップ層２０の電極２２ｃを表出させる。これにより、コア層１０の、電極１２ａを除くコア基板１１上に設けられた凹凸層４４０、及び第１ビルドアップ層２０の、電極２２ｃを除く絶縁層２１上に設けられた凹凸層４４０が、それぞれ形成される。
凹凸４４１ａを形成した樹脂４４１の硬化後、即ち成形体の形成後は、図３１（Ａ），（Ｂ）に示すように、コア層１０及び第１ビルドアップ層２０の樹脂４４１の形成面側に対し、プラズマ処理（太矢印で図示）を実施する。このプラズマ処理により、樹脂４４１の成形体の表層部を除去し、コア層１０の電極１２ａ、及び第１ビルドアップ層２０の電極２２ｃを表出させる。これにより、コア層１０の、電極１２ａを除くコア基板１１上に設けられた凹凸層４４０、及び第１ビルドアップ層２０の、電極２２ｃを除く絶縁層２１上に設けられた凹凸層４４０が、それぞれ形成される。
図３２は第２の実施の形態に係る貼り合わせの第５工程の一例を示す図である。
コア層１０の、第２ビルドアップ層３０を貼り合わせる面上、及び第２ビルドアップ層３０の、コア層１０を貼り合わせる面上にも、図２８〜図３１に示したのと同様にして、図３２（Ａ），（Ｂ）に示すように、それぞれ凹凸層４４０を形成する。
コア層１０の、第２ビルドアップ層３０を貼り合わせる面上、及び第２ビルドアップ層３０の、コア層１０を貼り合わせる面上にも、図２８〜図３１に示したのと同様にして、図３２（Ａ），（Ｂ）に示すように、それぞれ凹凸層４４０を形成する。
図３３は第２の実施の形態に係る貼り合わせの第６工程の一例を示す図である。
コア層１０、並びに第１ビルドアップ層２０及び第２ビルドアップ層３０に、それぞれ凹凸層４４０を形成した後は、図３３（Ａ），（Ｂ）に示すように、第１ビルドアップ層２０の電極２２ｃ上、及び第２ビルドアップ層３０の電極３２ｃ上に、接合部材６０を形成する。例えば、接合部材６０として、スズ−ビスマス系のはんだペーストを、スクリーン印刷法を用いて形成する。
コア層１０、並びに第１ビルドアップ層２０及び第２ビルドアップ層３０に、それぞれ凹凸層４４０を形成した後は、図３３（Ａ），（Ｂ）に示すように、第１ビルドアップ層２０の電極２２ｃ上、及び第２ビルドアップ層３０の電極３２ｃ上に、接合部材６０を形成する。例えば、接合部材６０として、スズ−ビスマス系のはんだペーストを、スクリーン印刷法を用いて形成する。
図３４は第２の実施の形態に係る貼り合わせの第７工程の一例を示す図である。
上記のように第１ビルドアップ層２０及び第２ビルドアップ層３０に接合部材６０を形成する一方、コア層１０の表裏面には、電極１２ａ，１２ｂを除く領域に、樹脂層５０を形成する。樹脂層５０には、例えば、コア層１０の電極１２ａ，１２ｂを除いた領域に開口部を設けた、未硬化状態の樹脂フィルムを用いる。
上記のように第１ビルドアップ層２０及び第２ビルドアップ層３０に接合部材６０を形成する一方、コア層１０の表裏面には、電極１２ａ，１２ｂを除く領域に、樹脂層５０を形成する。樹脂層５０には、例えば、コア層１０の電極１２ａ，１２ｂを除いた領域に開口部を設けた、未硬化状態の樹脂フィルムを用いる。
図３５は第２の実施の形態に係る貼り合わせの第８工程の一例を示す図である。
次いで、図３５に示すように、樹脂層５０を形成したコア層１０の表裏面側に、接合部材６０を形成した第１ビルドアップ層２０及び第２ビルドアップ層３０を、互いに凹凸層４４０を形成した面同士を対向させて、積層する。そして、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を、それらの積層状態を保持して金型にセットし、加圧しながら加熱する。
次いで、図３５に示すように、樹脂層５０を形成したコア層１０の表裏面側に、接合部材６０を形成した第１ビルドアップ層２０及び第２ビルドアップ層３０を、互いに凹凸層４４０を形成した面同士を対向させて、積層する。そして、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０を、それらの積層状態を保持して金型にセットし、加圧しながら加熱する。
この加熱及び加圧の過程で、接合部材６０は、溶融、凝固し、電極１２ａと電極２２ｃの間、及び電極１２ｂと電極３２ｃの間が電気的に接続されるようになる。また、加熱及び加圧の過程で、樹脂層５０は、凹凸層４４０の凹凸４４１ａを埋め込んで凝固し、コア層１０と第１ビルドアップ層２０、及びコア層１０と第２ビルドアップ層３０が、それぞれ接着されるようになる。
これにより、図２５に示したような回路基板４００が得られるようになる。
尚、樹脂４４１の形成（図２８，図３２）の前、樹脂層５０の形成（図３４）の前に、酸素等を用いたプラズマ処理を行うようにしてもよい。
尚、樹脂４４１の形成（図２８，図３２）の前、樹脂層５０の形成（図３４）の前に、酸素等を用いたプラズマ処理を行うようにしてもよい。
また、ここでは、インプリント法によって凹凸層４４０を形成する場合を例にして説明したが、その他の方法を用いて凹凸層４４０を形成することも可能である。例えば、樹脂４４１の形成後（図２８，図３２）、上記のような金型５１０Ａを用いず、リソグラフィ技術とエッチング技術を用いて凹凸４４１ａを形成してもよい。このような方法によっても、配線層表面を粗化する場合に生じ得る、配線層の内部構造の損傷を回避し、深い凹凸、狭い周期の凹凸を形成することは可能である。
次に、第３の実施の形態について説明する。
上記第１，第２の実施の形態では、凹凸層４０，４４０を用いてコア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０が貼り合わせられた回路基板１００，４００について説明した。このほか、上記のような凹凸層４０，４４０を用いてビルドアップ層同士を貼り合わせることも可能である。
上記第１，第２の実施の形態では、凹凸層４０，４４０を用いてコア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０が貼り合わせられた回路基板１００，４００について説明した。このほか、上記のような凹凸層４０，４４０を用いてビルドアップ層同士を貼り合わせることも可能である。
図３６は第３の実施の形態に係る回路基板の一例を示す図である。尚、図３６は第３の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
図３６に示す、第３の実施の形態に係る回路基板６００は、第３ビルドアップ層６１０の表裏面側に、第１ビルドアップ層２０及び第２ビルドアップ層３０が貼り合わされている。ここでは一例として、第３ビルドアップ層６１０と第１ビルドアップ層２０が凹凸層４０及び樹脂層５０を介して貼り合わされ、第３ビルドアップ層６１０と第２ビルドアップ層３０が凹凸層４０及び樹脂層５０を介して貼り合わされた形態を図示している。
図３６に示す、第３の実施の形態に係る回路基板６００は、第３ビルドアップ層６１０の表裏面側に、第１ビルドアップ層２０及び第２ビルドアップ層３０が貼り合わされている。ここでは一例として、第３ビルドアップ層６１０と第１ビルドアップ層２０が凹凸層４０及び樹脂層５０を介して貼り合わされ、第３ビルドアップ層６１０と第２ビルドアップ層３０が凹凸層４０及び樹脂層５０を介して貼り合わされた形態を図示している。
第３ビルドアップ層６１０は、例えば、まず樹脂層６１１と導電パターン６１２の形成を、所定の層数分、交互に繰り返す。その後、ドリル等を用いた貫通孔６１３の形成、及び貫通孔６１３内のビア６１３ａ、表裏面の電極６１４ａ，６１４ｂの形成を行うことで、得ることが可能である。
このように、第３ビルドアップ層６１０、並びに第１ビルドアップ層２０及び第２ビルドアップ層３０の各貼り合わせ面上に凹凸層４０を設けることで、各ビルドアップ層の密着性を向上させることが可能になる。
尚、ここでは第１の実施の形態で述べたような、接着層４１及び繊維４２を含む凹凸層４０を用いた場合を例示したが、そのような凹凸層４０に替えて、第２の実施の形態で述べたような、インプリント法等を用いて形成される凹凸層４４０を用いることもできる。
次に、第４の実施の形態について説明する。
上記のように配線層（コア層、ビルドアップ層）の貼り合わせに凹凸層４０，４４０を用いた回路基板には、半導体素子等の電子部品を実装することができる。また、そのように電子部品を実装した回路基板は、マザーボード等、更に別の回路基板に実装することができる。
上記のように配線層（コア層、ビルドアップ層）の貼り合わせに凹凸層４０，４４０を用いた回路基板には、半導体素子等の電子部品を実装することができる。また、そのように電子部品を実装した回路基板は、マザーボード等、更に別の回路基板に実装することができる。
図３７及び図３８は第４の実施の形態に係る電子装置の一例を示す図である。尚、図３７及び図３８は第４の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図３７に示す電子装置７００は、ここでは回路基板１００ａの、例えば第１ビルドアップ層２０の上に、電子部品として半導体素子７１０が実装された構造を有している。半導体素子７１０は、例えば、はんだボール等のバンプ７１１を用い、それを所定温度でリフローすることによって、回路基板１００ａの電極２２ｄにフリップチップ接続されている。
上記のように、回路基板１００ａは、コア層１０、第１ビルドアップ層２０及び第２ビルドアップ層３０の各配線層上に凹凸層４０を設けているため、樹脂層５０による密着性を高めることが可能になっている。そのため、半導体素子７１０をフリップチップ接続する際に加えられる熱や、半導体素子７１０の動作時に発生する熱に起因して、回路基板１００ａに応力が発生しても、対向する配線層間での剥離やそれによる断線を抑制することが可能になる。
図３７に示したような電子装置７００は、例えば、図３８に示すように、更にマザーボード７２０に実装することができる。電子装置７００のマザーボード７２０への実装は、はんだボール等のバンプ７２１を用いて行うことができる。このようにマザーボード７２０に実装するような場合にも、回路基板１００ａでは、その凹凸層４０により、対向する配線層間での剥離やそれによる断線が抑制されるようになる。
尚、ここでは回路基板１００ａを用いた電子装置７００を例示したが、凹凸層４０，４４０を含む回路基板を用いた電子装置では、上記同様の効果を得ることが可能である。
以上、凹凸層４０，４４０を用いた回路基板について説明したが、１つの回路基板内に凹凸層４０，４４０の双方が混在する形態とすることも可能である。
以上、凹凸層４０，４４０を用いた回路基板について説明したが、１つの回路基板内に凹凸層４０，４４０の双方が混在する形態とすることも可能である。
また、凹凸層４０，４４０は、必ずしも貼り合わせる配線層の双方に面上に設けられていることを要せず、貼り合わせるいずれか一方の配線層の面上に設けられた形態とすることも可能である。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１配線層と、
前記第１配線層に対向して配置された第２配線層と、
前記第１配線層と前記第２配線層の間に設けられた樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記樹脂層に埋め込まれた凹凸層と
を含むことを特徴とする回路基板。
（付記１） 第１配線層と、
前記第１配線層に対向して配置された第２配線層と、
前記第１配線層と前記第２配線層の間に設けられた樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記樹脂層に埋め込まれた凹凸層と
を含むことを特徴とする回路基板。
（付記２） 前記凹凸層は、
前記凹凸層が設けられる前記面上に配置された接着層と、
前記接着層に接着された複数の繊維と
を含むことを特徴とする付記１に記載の回路基板。
前記凹凸層が設けられる前記面上に配置された接着層と、
前記接着層に接着された複数の繊維と
を含むことを特徴とする付記１に記載の回路基板。
（付記３） 前記複数の繊維は、前記接着層に林立して接着されることを特徴とする付記２に記載の回路基板。
（付記４） 前記凹凸層は、前記凹凸層が設けられる前記面側と反対側に凹凸が形成された成形体であることを特徴とする付記１に記載の回路基板。
（付記４） 前記凹凸層は、前記凹凸層が設けられる前記面側と反対側に凹凸が形成された成形体であることを特徴とする付記１に記載の回路基板。
（付記５） 前記第１配線層と前記第２配線層とは、前記樹脂層内で電気的に接続されていることを特徴とする付記１乃至４のいずれかに記載の回路基板。
（付記６）前記凹凸層は、前記第１配線層と前記第２配線層とを電気的に接続する領域を除いて設けられていることを特徴とする付記１乃至５のいずれかに記載の回路基板。
（付記６）前記凹凸層は、前記第１配線層と前記第２配線層とを電気的に接続する領域を除いて設けられていることを特徴とする付記１乃至５のいずれかに記載の回路基板。
（付記７） 第１配線層と、
前記第１配線層の第１面側に対向して配置された第２配線層と、
前記第１配線層の第２面側に対向して配置された第３配線層と、
前記第１配線層と前記第２配線層の間に設けられた第１樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記第１樹脂層に埋め込まれた第１凹凸層と、
前記第１配線層と前記第３配線層の間に設けられた第２樹脂層と、
前記第１配線層と前記第３配線層との対向面の少なくとも一方の面上に設けられ、前記第２樹脂層に埋め込まれた第２凹凸層と
を含むことを特徴とする回路基板。
前記第１配線層の第１面側に対向して配置された第２配線層と、
前記第１配線層の第２面側に対向して配置された第３配線層と、
前記第１配線層と前記第２配線層の間に設けられた第１樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記第１樹脂層に埋め込まれた第１凹凸層と、
前記第１配線層と前記第３配線層の間に設けられた第２樹脂層と、
前記第１配線層と前記第３配線層との対向面の少なくとも一方の面上に設けられ、前記第２樹脂層に埋め込まれた第２凹凸層と
を含むことを特徴とする回路基板。
（付記８） 第１配線層及び第２配線層の少なくとも一方の面上に凹凸層を設ける工程と、
前記第１配線層と前記第２配線層とを、前記凹凸層及び樹脂層を挟んで、対向させて配置する工程と、
前記樹脂層を用いて前記第１配線層と前記第２配線層とを貼り合わせる工程と
を含むことを特徴とする回路基板の製造方法。
前記第１配線層と前記第２配線層とを、前記凹凸層及び樹脂層を挟んで、対向させて配置する工程と、
前記樹脂層を用いて前記第１配線層と前記第２配線層とを貼り合わせる工程と
を含むことを特徴とする回路基板の製造方法。
（付記９） 前記凹凸層を設ける工程は、
前記凹凸層を設ける前記面上に接着層を配置する工程と、
前記接着層に複数の繊維を接着する工程と
を含むことを特徴とする付記８に記載の回路基板の製造方法。
前記凹凸層を設ける前記面上に接着層を配置する工程と、
前記接着層に複数の繊維を接着する工程と
を含むことを特徴とする付記８に記載の回路基板の製造方法。
（付記１０） 前記複数の繊維を、静電気力で前記接着層上に分散して付着させ、前記接着層に接着することを特徴とする付記９に記載の回路基板の製造方法。
（付記１１） 前記凹凸層を設ける工程は、
前記凹凸層を設ける前記面上に樹脂を配置する工程と、
前記樹脂に、金型を用いて凹凸を形成する工程と
を含むことを特徴とする付記８に記載の回路基板の製造方法。
（付記１１） 前記凹凸層を設ける工程は、
前記凹凸層を設ける前記面上に樹脂を配置する工程と、
前記樹脂に、金型を用いて凹凸を形成する工程と
を含むことを特徴とする付記８に記載の回路基板の製造方法。
（付記１２） 前記第１配線層と前記第２配線層とを貼り合わせる工程は、前記第１配線層と前記第２配線層とを前記樹脂層内で電気的に接続する工程を含むことを特徴とする付記８乃至１１のいずれかに記載の回路基板の製造方法。
（付記１３） 前記凹凸層及び前記樹脂を、前記第１配線層と前記第２配線層とを電気的に接続する領域を除いて設けることを特徴とする付記８乃至１２のいずれかに記載の回路基板の製造方法。
（付記１４） 第１配線層と、
前記第１配線層に対向して配置された第２配線層と、
前記第１配線層と前記第２配線層の間に設けられた樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記樹脂層に埋め込まれた凹凸層と
を有する回路基板と、
前記回路基板に実装された半導体素子と
を含むことを特徴とする電子装置。
前記第１配線層に対向して配置された第２配線層と、
前記第１配線層と前記第２配線層の間に設けられた樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記樹脂層に埋め込まれた凹凸層と
を有する回路基板と、
前記回路基板に実装された半導体素子と
を含むことを特徴とする電子装置。
１ａ，１ｂ，１００，１００ａ，４００，６００ 回路基板
２ 第１配線層
３ 第２配線層
４，５０，６１１ 樹脂層
５，４０，４４０ 凹凸層
５ａ，４４１ａ，５００ａ，５１０ａ 凹凸
１０ コア層
１１，３０１ コア基板
１１ａ，３０３，６１３ 貫通孔
１２，２２，３２，６１２ 導電パターン
１２ａ，１２ｂ，２２ｃ，２２ｄ，３２ｃ，３２ｄ，６１４ａ，６１４ｂ 電極
１２ｃ，２２ｂ，３２ｂ，２１１ｂ，６１３ａ ビア
１３，２４，３４，２１４，３０９ めっき層
１４，２０３，２０７，３０６，４４１ 樹脂
２０ 第１ビルドアップ層
２１，３１ 絶縁層
２２ａ，３２ａ，２１１ａ 配線
２３，３３，２１２ 保護膜
３０ 第２ビルドアップ層
４１ 接着層
４２ 繊維
６０ 接合部材
２００，３００ 支持体
２０１ 基板
２０２，２０５ａ，２０５ｃ，２１１，３０２，３０５，３０５ａ，３０７ 銅層
２０４ 銅箔
２０５ ３層箔
２０５ｂ，２１４ａ，３０９ａ ニッケル層
２０６，２１０，３０８ レジストパターン
２０８ ビアホール
２０９，３０４ シード層
２１０ａ，５０１ａ 開口部
２１３ 保護フィルム
２１４ｂ，３０９ｂ 金層
２２０ 構造体
２２０ａ，２２０ｂ 構造部
５００ 半導体基板
５００Ａ 母型
５０１ レジスト
５０２ 露光マスク
５１０ 金属層
５１０Ａ 金型
６１０ 第３ビルドアップ層
７００ 電子装置
７１０ 半導体素子
７１１，７２１ バンプ
７２０ マザーボード
２ 第１配線層
３ 第２配線層
４，５０，６１１ 樹脂層
５，４０，４４０ 凹凸層
５ａ，４４１ａ，５００ａ，５１０ａ 凹凸
１０ コア層
１１，３０１ コア基板
１１ａ，３０３，６１３ 貫通孔
１２，２２，３２，６１２ 導電パターン
１２ａ，１２ｂ，２２ｃ，２２ｄ，３２ｃ，３２ｄ，６１４ａ，６１４ｂ 電極
１２ｃ，２２ｂ，３２ｂ，２１１ｂ，６１３ａ ビア
１３，２４，３４，２１４，３０９ めっき層
１４，２０３，２０７，３０６，４４１ 樹脂
２０ 第１ビルドアップ層
２１，３１ 絶縁層
２２ａ，３２ａ，２１１ａ 配線
２３，３３，２１２ 保護膜
３０ 第２ビルドアップ層
４１ 接着層
４２ 繊維
６０ 接合部材
２００，３００ 支持体
２０１ 基板
２０２，２０５ａ，２０５ｃ，２１１，３０２，３０５，３０５ａ，３０７ 銅層
２０４ 銅箔
２０５ ３層箔
２０５ｂ，２１４ａ，３０９ａ ニッケル層
２０６，２１０，３０８ レジストパターン
２０８ ビアホール
２０９，３０４ シード層
２１０ａ，５０１ａ 開口部
２１３ 保護フィルム
２１４ｂ，３０９ｂ 金層
２２０ 構造体
２２０ａ，２２０ｂ 構造部
５００ 半導体基板
５００Ａ 母型
５０１ レジスト
５０２ 露光マスク
５１０ 金属層
５１０Ａ 金型
６１０ 第３ビルドアップ層
７００ 電子装置
７１０ 半導体素子
７１１，７２１ バンプ
７２０ マザーボード
Claims (4)
- 第１配線層と、
前記第１配線層に対向して配置された第２配線層と、
前記第１配線層と前記第２配線層の間に設けられた樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記樹脂層に埋め込まれた凹凸層と
を含み、
前記凹凸層は、
前記凹凸層が設けられる面上に配置された接着層と、
前記接着層に接着された複数の繊維と
を含み、
前記第１配線層と前記第２配線層とは、前記樹脂層内で電気的に接続されていることを特徴とする回路基板。 - 第１配線層と、
前記第１配線層の第１面側に対向して配置された第２配線層と、
前記第１配線層の第２面側に対向して配置された第３配線層と、
前記第１配線層と前記第２配線層の間に設けられた第１樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記第１樹脂層に埋め込まれた第１凹凸層と、
前記第１配線層と前記第３配線層の間に設けられた第２樹脂層と、
前記第１配線層と前記第３配線層との対向面の少なくとも一方の面上に設けられ、前記第２樹脂層に埋め込まれた第２凹凸層と
を含み、
前記第１凹凸層は、
前記第１凹凸層が設けられる面上に配置された第１接着層と、
前記第１接着層に接着された複数の第１繊維と
を含み、
前記第２凹凸層は、
前記第２凹凸層が設けられる面上に配置された第２接着層と、
前記第２接着層に接着された複数の第２繊維と
を含み、
前記第１配線層と前記第２配線層とは、前記第１樹脂層内で電気的に接続され、
前記第１配線層と前記第３配線層とは、前記第２樹脂層内で電気的に接続されていることを特徴とする回路基板。 - 第１配線層及び第２配線層の少なくとも一方の面上に凹凸層を設ける工程と、
前記第１配線層と前記第２配線層とを、前記凹凸層及び樹脂層を挟んで、対向させて配置する工程と、
前記樹脂層を用いて前記第１配線層と前記第２配線層とを貼り合わせる工程と
を含み、
前記凹凸層を設ける工程は、
前記凹凸層を設ける面上に接着層を配置する工程と、
前記接着層に複数の繊維を接着する工程と
を含み、
前記第１配線層と前記第２配線層とを貼り合わせる工程は、前記第１配線層と前記第２配線層とを前記樹脂層内で電気的に接続する工程を含むことを特徴とする回路基板の製造方法。 - 第１配線層と、
前記第１配線層に対向して配置された第２配線層と、
前記第１配線層と前記第２配線層の間に設けられた樹脂層と、
前記第１配線層と前記第２配線層との対向面の少なくとも一方の面上に設けられ、前記樹脂層に埋め込まれた凹凸層と
を有し、
前記凹凸層は、
前記凹凸層が設けられる面上に配置された接着層と、
前記接着層に接着された複数の繊維と
を含み、
前記第１配線層と前記第２配線層とは、前記樹脂層内で電気的に接続されている回路基板と、
前記回路基板に実装された半導体素子と
を含むことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011005217A JP5750896B2 (ja) | 2011-01-13 | 2011-01-13 | 回路基板及びその製造方法、並びに電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011005217A JP5750896B2 (ja) | 2011-01-13 | 2011-01-13 | 回路基板及びその製造方法、並びに電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012146880A JP2012146880A (ja) | 2012-08-02 |
| JP5750896B2 true JP5750896B2 (ja) | 2015-07-22 |
Family
ID=46790138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011005217A Expired - Fee Related JP5750896B2 (ja) | 2011-01-13 | 2011-01-13 | 回路基板及びその製造方法、並びに電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5750896B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10674609B2 (en) | 2014-03-31 | 2020-06-02 | Mitsubishi Gas Chemical Company, Inc. | Entry sheet for drilling |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232553A (ja) * | 1993-01-29 | 1994-08-19 | Hitachi Chem Co Ltd | 積層用片面フレキシブル銅張板 |
| JP2818361B2 (ja) * | 1993-08-13 | 1998-10-30 | 松下電工株式会社 | 多層プリント配線板の製造方法 |
| JPH09314785A (ja) * | 1996-05-27 | 1997-12-09 | Matsushita Electric Works Ltd | 金属箔張り積層板の製造方法及び製造装置 |
| JP2000191926A (ja) * | 1998-10-20 | 2000-07-11 | Fuji Photo Film Co Ltd | 多層配線基板用絶縁樹脂、積層塗布物、絶縁樹脂画像、および多層配線基板の製造方法 |
| JP4677703B2 (ja) * | 2002-06-06 | 2011-04-27 | 凸版印刷株式会社 | ポリイミド系樹脂フィルムおよびそれを用いた多層配線基板の製造方法 |
| JP2005005560A (ja) * | 2003-06-13 | 2005-01-06 | Toppan Printing Co Ltd | 多層配線基板 |
| JP2007229989A (ja) * | 2006-02-28 | 2007-09-13 | Takiron Co Ltd | 導電性成形体及びその製造方法 |
| JP5110840B2 (ja) * | 2006-09-28 | 2012-12-26 | 京セラ株式会社 | コアレス基板およびそれを用いた半導体素子の実装構造体 |
| JP5115981B2 (ja) * | 2008-08-14 | 2013-01-09 | 新日鉄住金化学株式会社 | 回路配線基板の製造方法 |
-
2011
- 2011-01-13 JP JP2011005217A patent/JP5750896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012146880A (ja) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI413475B (zh) | 電氣結構製程及電氣結構 | |
| US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
| TWI598221B (zh) | 配線基板之製造方法及支持件 | |
| JP5647724B2 (ja) | 配線基板及びその製造方法 | |
| US10327340B2 (en) | Circuit board, production method of circuit board, and electronic equipment | |
| JP2006135277A (ja) | 配線基板と、その製造方法 | |
| TWI530238B (zh) | 晶片封裝基板及其製作方法 | |
| JP4460013B2 (ja) | 配線基板の製造方法 | |
| JP2005285849A (ja) | 多層配線基板製造用層間部材とその製造方法 | |
| US11516910B1 (en) | Circuit board structure and manufacturing method thereof | |
| JP4413522B2 (ja) | 配線転写シートとその製造方法、および配線基板とその製造方法 | |
| JP2018032659A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JP5750896B2 (ja) | 回路基板及びその製造方法、並びに電子装置 | |
| JP2017152477A (ja) | プリント配線板 | |
| KR101205464B1 (ko) | 인쇄회로기판 제조방법 | |
| KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
| JP2019067864A (ja) | プリント配線板の製造方法 | |
| JP2007208229A (ja) | 多層配線基板の製造方法 | |
| JP6387226B2 (ja) | 複合基板 | |
| JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP2012156325A (ja) | 多層配線基板の製造方法、及びペースト印刷用マスク | |
| JP4503698B2 (ja) | 配線基板の製造方法 | |
| JP4429712B2 (ja) | 基板前駆体の製造方法 | |
| JP4610633B2 (ja) | 配線基板の製造方法 | |
| JP2007081437A (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150504 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5750896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |