JP2007081437A - 印刷配線板の製造方法 - Google Patents

印刷配線板の製造方法 Download PDF

Info

Publication number
JP2007081437A
JP2007081437A JP2006344212A JP2006344212A JP2007081437A JP 2007081437 A JP2007081437 A JP 2007081437A JP 2006344212 A JP2006344212 A JP 2006344212A JP 2006344212 A JP2006344212 A JP 2006344212A JP 2007081437 A JP2007081437 A JP 2007081437A
Authority
JP
Japan
Prior art keywords
layer
wiring
layers
buildup
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006344212A
Other languages
English (en)
Inventor
Toshio Morishige
季夫 森重
Hirobumi Nakamura
博文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
NEC Toppan Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Toppan Circuit Solutions Inc filed Critical NEC Toppan Circuit Solutions Inc
Priority to JP2006344212A priority Critical patent/JP2007081437A/ja
Publication of JP2007081437A publication Critical patent/JP2007081437A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層化に適した印刷配線板の製造方法を提供すること。
【解決手段】金属板２１上に複数の配線層２４、２６、２８及び絶縁層２３、２５、２７が交互に積層されるとともに配線層間がビアによって接続された第１のビルドアップ層２０と、金属板４１上に複数の配線層４４、４６、４８及び絶縁層４３、４５、４７が交互に積層されるとともに配線層間がビアによって接続された第２のビルドアップ層４０と、を金属板２１と金属板４１が各々外側に向かうようにし、かつ、両ビルドアップ層２０、４０の配線層４８、２８同士を電気的に接続させて貼り合せる第１の工程と、金属板２１と金属板４１を同時にエッチング除去する第２の工程と、を含む。
【選択図】図１

Description

本発明は、印刷配線板の製造方法に関し、特に、多層化に適した印刷配線板の製造方法に関する。
近年、電子機器の高密度集積化に伴い、複数の配線層及び絶縁樹脂層が交互に積層され、かつ、配線層間がビア接続された多層配線層を有する印刷配線板は、多層化が進んできている。印刷配線板の多層化が進むにつれ、印刷配線板の表面の凹凸が原因で配線が断線、ショートなどを起こし、印刷配線板が不良品となり、歩留まりが低下する問題が生じている。そのような問題を解決するために、印刷配線板の表面の凹凸を平坦化する技術が提案されている。例えば、有底ビアホールのある基板を黒化還元処理した後、スクリーン印刷により有底ビアホールにエポキシ樹脂の充填剤を付与し、真空引きして有底ビアホール内の気泡を抜き、充填剤を熱硬化してから表面を研磨して平坦化するという有底ビアホールの穴埋め方法がある。これによれば、その後さらに上層をビルドアップするときに有底ビアホールの窪みが支障になることがなく、上層のパターン加工精度が確保され、また部品の実装にも便利であるというものである（特許文献１参照）。
特開２０００−１３３９３７号公報
しかしながら、上記方法では、研磨によって内層導体厚の寸法変動を伴い、また、内層基板の寸法変動が大きいという問題がある。また、印刷配線板の多層化がさらに進むと、印刷配線板の平坦化にも限界がある。
さらに、コア基材の表面にビルドアップ層を形成した印刷配線板では、コア基材が良品であっても、製造工程においてビルドアップ層に不具合が生じた場合に、コア基材が無駄になり、歩留まりの低下が問題となる。
本発明の第１の目的は、多層化に適した印刷配線板の製造方法を提供することである。
本発明の第２の目的は、歩留まりを向上させ、かつ、リードタイムを短縮させ、タクトを向上させることができる印刷配線板の製造方法を提供することである。
本発明の一視点においては、印刷配線板の製造方法において、第１の金属板上に複数の配線層及び絶縁層が交互に積層されるとともに前記配線層間がビアによって接続された第１のビルドアップ層と、第２の金属板上に複数の配線層及び絶縁層が交互に積層されるとともに前記配線層間がビアによって接続された第２のビルドアップ層と、を前記第１の金属板と前記第２の金属板が各々外側に向かうようにし、かつ、両ビルドアップ層の配線層同士を電気的に接続させて貼り合せる第１の工程と、前記第１の金属板と前記第２の金属板を同時にエッチング除去する第２の工程と、を含むことを特徴とする。
本発明の前記印刷配線板の製造方法において、前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に、前記両ビルドアップ層の配線層に対応する接合用金属材料層と接合接着層を介在させて貼り合せることが好ましい。
本発明の前記印刷配線板の製造方法において、前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に異方導電性膜を介在させて貼り合せることが好ましい。
本発明の前記印刷配線板の製造方法において、前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に導電性ペーストを介在させて貼り合せることが好ましい。
本発明の前記印刷配線板の製造方法において、前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に、粉末状はんだ、樹脂、溶剤等を含有し、かつ、両ビルドアップ層の配線層同士を電気的に接続するソルダーペースト層を介在させて貼り合せることが好ましい。
本発明の前記印刷配線板の製造方法において、前記第１のビルドアップ層の製造に関し、前記第１の金属板上の所定の位置に第１の導電性パッドを形成する工程と、前記第１の金属板及び前記第１の導電性パッドの表面に絶縁層及び配線層が交互に積層されるとともに、前記第１の導電性パッドと前記配線層との間、及び前記配線層間がビアによって接続され、かつ、前記ビアが半導体素子が配される第１の面側の径よりも前記第１の面の反対の第２の面側の径の方が広くなるように構成された多層配線層を形成する工程と、を含むことが好ましい。
本発明の前記印刷配線板の製造方法において、前記第２のビルドアップ層の製造に関し、前記第２の金属板上の所定の位置に第２の導電性パッドを形成する工程と、前記第２の金属板及び前記第２の導電性パッドの表面に絶縁層及び配線層が交互に積層されるとともに、前記第２の導電性パッドと前記配線層との間、及び前記配線層間がビアによって接続され、かつ、前記ビアが前記第２の面側の径よりも前記第１の面側の径の方が広くなるように構成された多層配線層を形成する工程と、を含むことが好ましい。
本発明（請求項１〜７）によれば、第１のビルドアップ層と第２のビルドアップ層を別々に製造して貼り合せるので、歩留まりを向上させることができる。
本発明（請求項１〜７）によれば、第１のビルドアップ層と第２のビルドアップ層を同時に製造した後に貼り合せることができるので、タクトを向上させ、リードタイムを短縮させることができる。
（実施形態１）
本発明の実施形態１に係る半導体装置及び印刷配線板について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構成を模式的に示した（Ａ）表面側からの斜視図、（Ｂ）裏面側からの斜視図、及び（Ｃ）部分断面図である。実施形態１に係る半導体装置は、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）を適用したものである。
図１（Ａ）を参照すると、半導体装置１は、印刷配線板１０、半導体素子６０を有する。そして、印刷配線板１０は、多層配線層１１と、金属板２１と、を有する。多層配線層１１は、コアになる基板のないビルドアップ層である。多層配線層１１は、複数の配線層及び絶縁層が交互に積層され、配線層間がビア接続されており、公知のビルドアップ工法によって形成することができる。金属板２１は、多層配線層１１上に積層され、半導体素子６０が搭載される領域を除く領域に貫通した開口部２１ａを有する。半導体素子６０は、多層配線層１１上における金属板２１の開口部２１ａの領域に実装されている。
図１（Ｂ）を参照すると、多層配線層１１における金属板２１が配置されている面（表面）の反対側の面（裏面）には、第１のバンプ８０が搭載されている。
図１（Ｃ）を参照すると、半導体装置１は、印刷配線板１０と、半導体素子６０と、封止樹脂７０と、第１のバンプ８０と、第２のバンプ９０と、を有する。そして、印刷配線板１０は、第１のビルドアップ層２０と、第２のビルドアップ層４０と、を有する。なお、多層配線層１１は、第１のビルドアップ層２０及び第２のビルドアップ層４０のうち金属板２１を除く部分である。
まず、第１のビルドアップ層２０について説明する。第１のビルドアップ層２０は、金属板２１と、第１の導電性パッド２２と、第１の絶縁層２３と、第１の導電性パッド２２とビア接続した第１の配線層２４と、第２の絶縁層２５と、第１の配線層２４とビア接続した第２の配線層２６と、第３の絶縁層２７と、第２の配線層２６とビア接続した第３の配線層２８と、接合用金属材料層２９と、接合接着層３０と、を有する。
金属板２１は、半導体素子６０が搭載される領域を除く領域に貫通した開口部２１ａを有する枠状の補強板（スティフナー）である。また、金属板２１は、金属から構成されているため、最表層のグランドとしての機能を持たせてもよい。金属板２１には、例えば、ステンレス、鉄、ニッケル、銅及びアルミニウムよりなる群から選択された少なくとも１種の金属を用いることができ、また、その合金を用いることができるが、取り扱いの面からすれば、銅が最適である。また、金属板２１の厚さは、例えば、０．１〜１．５ｍｍとすることができる。
第１の導電性パッド２２は、第１の絶縁層２３の開口部に形成された第１の配線層２４と接続するビア表面に形成された導電性媒体である。第１の導電性パッド２２は、少なくとも第１の配線層２４、第２の配線層２６、第３の配線層２８、接合用金属材料層２９、第６の配線層４８、第５の配線層４６、第４の配線層４４、及び、各配線層間を接続するビアを介して対応する第２の導電性パッド４２と電気的に接続している。第１の導電性パッド２２には、例えば、無電解めっき、電解めっき等による金、錫、ニッケル及びはんだから選択された少なくとも１種の金属を用いることができ、また、その合金を用いることができる。第１の導電性パッド２２は、１層構造だけでなく２層以上であってもよく、第２のバンプ９０との密着性等を考慮すれば、第１の配線層２４側から順に、ニッケルめっき層及び金めっき層の２層構造が最適である。
第１の絶縁層２３は、金属板２１と接合する絶縁性の樹脂層である。第１の絶縁層２３は、半導体素子６０に形成された各電極端子（図示せず）と対応する位置に各々開口部を有する。少なくとも第１の導電性パッド２２が形成される第１の絶縁層２３の開口部は、第１の導電性パッド２２側の径よりも第２の絶縁層２５側の径の方が広くなるように構成されている。第１の絶縁層２３として、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、フッ素樹脂、ベンゾシクロブテン樹脂、液晶ポリマー等の絶縁性樹脂から選択された１種又は２種以上の絶縁性樹脂を用いることができ、熱硬化性樹脂や感光性樹脂であってもよく、例えば、感光性ソルダーレジスト（太陽インキ製造社製 ＰＳＲ４０００ ＮＡＳ−９０−ＴＹ、タムラ化研社製 ＤＳＲ ２２００ ＢＧＸ−８等）等を用いることができる。また、基板強度を上げるため、絶縁性樹脂に、補強材としてガラスクロス、ガラス不織布、アラミド不織布、アラミドフィルム、ポリイミドフィルム等を積層してもよい。また、第１の絶縁層２３には、樹脂フィルムや樹脂付き銅箔（ＲＣＣ）を用いることもできる。
第１の配線層２４は、第１のバンプ８０側の第１の絶縁層２３の表面にパターン形成された導電層である。第１の配線層２４には、例えば、無電解めっき、電解めっき等による金、銀、銅、ニッケル等から選択された少なくとも１種の金属又はその合金を用いることができ、コストの観点から、銅が最適である。
第２の絶縁層２５は、第１の配線層２４を含む第１の絶縁層２３の（第１のバンプ８０側の）表面に形成された絶縁性の樹脂層である。第２の絶縁層２５には、開口部を有し、開口部には、第１の配線層２４と第２の配線層２６を接続するビアが形成される。ビアには、銅などの導電性金属、導電性ペーストが充填される。第２の絶縁層２５の開口部は、少なくともビアが充填形成される部分について、第１の配線層２４側の径よりも第３の絶縁層２７側の径の方が広くなるように構成されている。第２の絶縁層２５には、第１の絶縁層２３と同様の材料を用いることができ、また、第１の絶縁層２３と異なる材料を用いてもよい。
第２の配線層２６は、第２の絶縁層２５の（第１のバンプ８０側の）表面にパターン形成された導電層であり、第２の絶縁層２５の開口部に形成されたビアを通じて第１の配線層２４と電気的に接続（ビア接続）する。第２の配線層２６は、さらに第２の絶縁層２５を介して多層に形成して層間をビア接続させてもよい。第２の配線層２６には、第１の配線層２４と同様の材料を用いることができ、コストの観点から、銅が最適である。
第３の絶縁層２７は、第２の配線層２６を含む第２の絶縁層２５の（第１のバンプ８０側の）表面に形成された絶縁性の樹脂層である。第３の絶縁層２７は、第２の配線層２６に通じる開口部を有する。第３の絶縁層２７の開口部は、少なくとも第３の配線層２８に接続するビアが充填形成される部分について、第２の配線層２６側の径よりも接合接着層３０側の径の方が広くなるように構成されている。第３の絶縁層２７には、第１の絶縁層２３と同様の材料を用いることができ、第１の絶縁層２３及び第２の絶縁層２５と異なる材料を用いてもよい。
第３の配線層２８は、第３の絶縁層２７の（第１のバンプ８０側の）表面にパターン形成された導電層であり、第３の絶縁層２７の開口部に形成されたビアを通じて第２の配線層２６と電気的に接続（ビア接続）する。第３の配線層２８には、第１の配線層２４と同様の材料を用いることができ、コストの観点から、銅が最適である。
接合用金属材料層２９は、第３の配線層２８と第６の配線層４８とを金属接合させるための導電層であり、少なくとも第３の配線層２８と第６の配線層４８の間に介在している。接合用金属材料層２９には、第６の配線層４８と金属接合が可能であり、かつ、電気的接続が可能な金属であればどのようなものでもよく、例えば、銀ペースト、銅ペースト、銀と銅の混合ペースト、銅とはんだの混合ペースト等の導電ペースト、銅等の金属バンプ、はんだを用いることができる。はんだの中でも、ＳｎやＩｎ、もしくはＳｎ、Ａｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｐｄ、Ｓｂ、Ｐｂ、Ｉｎ、Ａｕの少なくとも二種からなるはんだを使用することが好ましい。より好ましくは、環境に優しいＰｂフリーはんだである。また、特開平８−１７４２６４号公報に示された粉末状はんだ、樹脂、溶剤等を含有するソルダーペーストを用いることができる。当該ソルダーペーストを用いれば洗浄をしなくてもよいというメリットがある。
接合接着層３０は、接合用金属材料層２９を介して第３の配線層２８と第６の配線層４８を接合（電気的に接続）した状態で、第１のビルドアップ層２０（の第３の絶縁層２７）と第２のビルドアップ層４０（の第６の絶縁層４７）を接着する絶縁樹脂層である。接合接着層３０には、例えば、プリプレグ、異方導電性フィルム（ＡＣＦ）、絶縁性フィルム（ＮＣＦ）、異方導電性ペースト（ＡＣＰ）、絶縁性ペースト（ＮＣＰ）等を用いることができ、特開平８−１７４２６４号公報に示されたソルダーペーストを用いてもよい。
次に、第２のビルドアップ層４０について説明する。第２のビルドアップ層４０は、第２の導電性パッド４２と、第４の絶縁層４３と、第４の配線層４４と、第５の絶縁層４５と、第５の配線層４６と、第６の絶縁層４７と、第６の配線層４８と、を有する。
第２の導電性パッド４２は、第４の絶縁層４３の開口部であって、第４の配線層４４と第５の配線層４６とを接続するビア表面に形成された導電性媒体である。第２の導電性パッド４２は、少なくとも第４の配線層４４、第５の配線層４６、第６の配線層４８、接合用金属材料層２９、第３の配線層２８、第２の配線層２６、第１の配線層２４、及び、各配線層間を接続するビアを介して対応する第１の導電性パッド２２と電気的に接続している。第２の導電性パッド４２には、第１の導電性パッド２２と同様の材料を用いることができ、第１のバンプ８０との密着性等を考慮すれば、第４の配線層４４側から順に、ニッケルめっき層及び金めっき層の２層構造が最適である。
第４の絶縁層４３は、最も第１のバンプ８０側に配された絶縁性の樹脂層である。第４の絶縁層４３は、第１のバンプ８０と対応する位置に開口部を有し、開口部には導電性材料が充填され、接続ビアが形成されている。第４の絶縁層４３の開口部は、少なくとも導電性材料が充填される部分について、第２の導電性パッド４２側の径よりも第５の絶縁層４５側の径の方が広くなるように構成されている。第４の絶縁層４３には、第１の絶縁層２３と同様の材料を用いることができ、多層配線層１１の表層であることを考慮すると、ソルダーレジストであっても構わない。
第４の配線層４４は、第２の導電性パッド４２を含む第４の絶縁層４３の（第２のバンプ９０側の）表面にパターン形成された導電層である。第４の配線層４４には、第１の配線層２４と同様の材料を用いることができ、コストの観点から、銅が最適である。
第５の絶縁層４５は、第４の配線層４４を含む第４の絶縁層４３の（第２のバンプ９０側の）表面に形成された絶縁性の樹脂層である。第５の絶縁層４５は、第４の配線層４４に通じる開口部を有する。第５の絶縁層４５の開口部は、少なくとも導電性材料が充填されビア接続する部分について、第４の配線層４４側の径よりも第６の絶縁層４７側の径の方が広くなるように構成されている。第５の絶縁層４５には、第１の絶縁層２３と同様の材料を用いることができる。
第５の配線層４６は、第５の絶縁層４５の（第２のバンプ９０側の）表面にパターン形成された導電層であり、第５の絶縁層４５の開口部を通じて第４の配線層４４と電気的に接続（ビア接続）する。第５の配線層４６は、さらに第５の絶縁層４５を介して多層に形成して層間をビア接続させてもよい。第５の配線層４６には、第１の配線層２４と同様の材料を用いることができ、コストの観点から、銅が最適である。
第６の絶縁層４７は、第５の配線層４６を含む第５の絶縁層４５の（第２のバンプ９０側の）表面に形成された絶縁性の樹脂層である。第６の絶縁層４７は、第５の配線層４６に通じる開口部を有する。第６の絶縁層４７の開口部は、少なくとも導電性材料が充填されビア接続する部分について、第５の配線層４６側の径よりも接合接着層３０側の径の方が広くなるように構成されている。第６の絶縁層４７には、第１の絶縁層２３と同様の材料を用いることができ、第６の配線層４８の表面に接合用金属材料層２９を形成する場合には、ソルダーレジストが望ましい。
第６の配線層４８は、第６の絶縁層４７の（第２のバンプ９０側の）表面にパターン形成された導電層であり、第６の絶縁層４７の開口部を通じて第５の配線層４６と電気的に接続（ビア接続）する。第６の配線層４８には、第１の配線層２４と同様の材料を用いることができ、コストの観点から、銅が最適である。
半導体素子６０は、例えば、ＬＳＩ等の半導体チップであり、半導体素子６０の電極端子は、対応する第２のバンプ９０を介して第１の導電性パッド２２と接続される。第２のバンプ９０には、第１のバンプ８０と同様の材料を用いることができ、取り扱い等の観点から、はんだが最適である。
封止樹脂７０は、半導体素子６０と第１の絶縁層２３の間の隙間を封止する絶縁性樹脂（アンダーフィル）である。封止樹脂７０には、求められる特性に応じて、公知の封止材料（例えば、エポキシ樹脂等）を選択して用いることができる。
第１のバンプ８０は、第２の導電性パッド４２の表面に形成された、外部の電子部品（図示せず）と電気的に接続するための導電性突起媒体である。第１のバンプ８０には、金、銅、はんだ（Ｓｎ−Ｐｂ共晶はんだ、Ｓｎ−Ａｇ−Ｃｕはんだ等）などの金属材料、導電性樹脂、樹脂部材の表面に金属材料を被覆した複合材料を用いることができ、取り扱い等の観点から、はんだボールが最適である。
次に、本発明の実施形態１に係る半導体装置及び印刷配線板の製造方法について図面を用いて説明する。図２及び図３は、本発明の実施形態１に係る印刷配線板における第１のビルドアップ層の断面を主たる製造工程について工程順に模式的に示した部分断面図である。図４は、本発明の実施形態１に係る印刷配線板における第２のビルドアップ層の断面を主たる製造工程について工程順に模式的に示した部分断面図である。図５及び図６は、本発明の実施形態１に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。図７は、本発明の実施形態１に係る印刷配線板における第１のビルドアップ層の分断について模式的に示した平面図である。なお、図２及び図３、図５及び図６は、単に、図面作成の都合で分図されている。実施形態１に係る半導体装置の製造方法では、大きく（１）第１のビルドアップ層の製造段階、（２）第２のビルドアップ層の製造段階、（３）貼り合せ段階の３つに分けることができる。
第１のビルドアップ層の製造段階について説明する。
まず、金属板２１（例えば、銅板）の表面に、第１の導電性パッド２２を形成するための開口部３１ａを有するめっきレジスト３１を形成する（ステップＡ１；図２（Ａ）参照）。ここで、めっきレジスト３１の形成方法は、めっきレジスト３１が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト３１がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト３１が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、めっきレジスト３１の開口部３１ａ内に第１の導電性パッド２２（例えば、金）を形成する（ステップＡ２；図２（Ｂ）参照）。なお、第１の導電性パッド２２を形成した後は、めっきレジスト３１を剥がす（ステップＡ３；図２（Ｃ）参照）。
次に、金属板２１及び第１の導電性パッド２２の表面に第１の絶縁層２３を形成した後、第１の絶縁層２３に、第１の導電性パッド２２に通ずる開口部２３ａを形成する（ステップＡ４；図２（Ｄ）参照）。ここで、第１の絶縁層２３の形成方法には、例えば、（１）樹脂フィルムを貼り付けて、ＹＡＧレーザ、炭酸ガスレーザ等のレーザ光によって開口部２３ａを形成する方法、（２）樹脂付き銅箔（ＲＣＣ）を貼り付けて、開口部２３ａの銅箔をエッチングし、レーザ加工又はプラズマ加工により開口部２３ａを形成し、不要な銅箔を除去する方法、（３）熱硬化性樹脂を印刷、塗布等して硬化させ、ＹＡＧレーザ、炭酸ガスレーザ等のレーザ光によって開口部２３ａを形成する方法、（４）第１の絶縁層２３として、感光性樹脂を印刷、塗布等して硬化させ、フォトリソグラフィ法によって開口部２３ａを形成する方法等がある。これらの方法によって、第１の絶縁層２３の開口部２３ａを、少なくとも第１の配線層２４と接続する導電性材料が充填形成されてなるビアが形成される部分について、第１の導電性パッド２２側の径よりも第２の絶縁層２５側の径の方を広くすることができる。また、レーザ光によって開口部２３ａを形成した場合、開口部２３ａの壁面に付着したコンタミネーションを除去するために、過マンガン酸液で洗浄することが好ましい。
次に、第１の導電性パッド２２を含む第１の絶縁層２３の表面に、第１の配線層２４、第２の絶縁層２５、第２の配線層２６、第３の絶縁層２７、第３の配線層２８がこの順に形成し、配線層間がビア接続された多層配線層を形成する（ステップＡ５；図３（Ａ）参照）。ここで、第１の配線層２４（例えば、銅めっき）は、例えば、第１の絶縁層２３の表面の化学粗化（デスミア、樹脂粗化処理等）を行ない、その後、組立体表面（ビア底も含む）に無電解銅めっきでシード層を形成し、その後、回路形成用のドライフィルムを基板にラミネートしてからマスク露光、現像工程を経て、所望の配線パターンを形成した後、電解めっき法で配線パターンを形成し、ドライフィルムを剥がし、その後、エッチングによりシード層を除去することにより形成することができる。第２の配線層２６、及び第３の配線層２８（例えば、銅めっき）も、第１の配線層２４と同様の方法により形成することができる。第２の絶縁層２５（例えば、樹脂付き銅箔）は、第１の絶縁層２３と同様の方法（例えば、樹脂付き銅箔を用いる方法）により形成することができる。また、ビアは、金属めっきや金属からなる導電性材料を充填する方法、もしくは、スクリーン印刷により導電性ペーストを充填する方法等の方法で形成することができる。第２の配線層２６と第３の配線層２８との間に配線層、絶縁層を多層に形成して層間をビア接続させてもよい。第３の絶縁層２７は、第１の絶縁層２３と同様の方法（例えば、感光性樹脂（ソルダーレジスト）を用いる方法）により形成することができる。
次に、第３の配線層２８の表面（先端）に、接合用金属材料層２９を形成する（ステップＡ６；図３（Ｂ）参照）。ここで、接合用金属材料層２９の形成方法は、無電解めっきにより形成する方法、金属板２１を電解めっき用リード（給電用電極）として電解めっきにより形成する方法、接合用金属材料を含有するペーストを印刷する方法が挙げられる。印刷による方法では、印刷用マスクを第３の配線層２８に対して精度良く位置合せする必要があるが、無電解めっきや電解めっきによる方法では、第３の配線層２８の表面以外に接合用金属材料層２９が形成されることがないため、第３の配線層２８の微細化・高密度化にも対応しやすい。特に、電解めっきによる方法では、無電解めっきによる方法よりも短時間で済み、また、層厚も厚くすることができる。また、めっき可能な金属が多種多様であり、また薬液の管理も容易であるため、非常に好適である。なお、図３（Ｂ）では、第３の配線層２８の表面に接合用金属材料層２９を形成しているが、接合用金属材料層２９を形成する目的は、第３の配線層２８と後述する第６の配線層（図４（Ｅ）の４８）とを接合させることであるため、第６の配線層（図４（Ｅ）の４８）の表面に接合用金属材料層２９を形成してもよく、第３の配線層２８と第６の配線層（図４（Ｅ）の４８）の両表面に形成してもよい。
次に、接合用金属材料層２９を含む第３の絶縁層２７の表面に、接合接着層３０を形成する（ステップＡ７；図３（Ｃ）参照）。ここで、接合接着層３０の形成は、使用する樹脂に応じて適した方法でよく、金属接合接着剤ワニスを印刷、カーテンコート、バーコート等の方法で直接塗布したり、支持フィルム付きドライフィルムの接合接着層３０を真空ラミネート、真空プレス等の方法で積層する方法が挙げられる。なお、図３（Ｃ）では、第３の絶縁層２７の表面に接合接着層３０を形成する例を示したが、第６の絶縁層（図４（Ｅ）の４７）の表面に接合接着層３０を形成してもよく、第３の絶縁層２７及び第６の絶縁層（図４（Ｅ）の４７）の両表面に形成してもよい。
以上、ステップＡ１〜Ａ７により、貼り合せ前の第１のビルドアップ層２０の中間体ができる。なお、第１のビルドアップ層２０を大量生産する場合は、１枚の金属板２１に複数の第１のビルドアップ層２０を面付けして形成し、貼り合せしやすいユニット（例えば、短冊状ユニット）に裁断する。そして、裁断されたユニットのうち第１のビルドアップ層２０として利用する部分以外の領域の所定の位置に、第２のビルドアップ層（図４（Ｅ）の４０）との貼り合せの際に位置合わせを行うための位置決め孔２１ｂを形成する（図７参照）。位置決め孔２１ｂは、例えば、短冊状ユニットの対角線上の位置に形成すればよく、また、位置決め孔２１ｂは搬送用のスプロケット孔をかねてもよい。
次に、第２のビルドアップ層の製造段階について説明する。
まず、金属板４１（例えば、銅板）の表面に、第２の導電性パッド４２を形成するための開口部４９ａを有するめっきレジスト４９を形成する（ステップＢ１；図４（Ａ）参照）。ここで、めっきレジスト４９は、ステップＡ１と同様な方法で形成することができる。
次に、めっきレジスト４９の開口部４９ａ内に第２の導電性パッド４２（例えば、金）を形成する（ステップＢ２；図４（Ｂ）参照）。なお、第２の導電性パッド４２を形成した後は、めっきレジスト４９を剥がす（ステップＢ３；図４（Ｃ）参照）。
次に、金属板４１及び第２の導電性パッド４２の表面に第４の絶縁層４３を形成した後、第４の絶縁層４３に、第２の導電性パッド４２に通ずる開口部４３ａを形成する（ステップＢ４；図４（Ｄ）参照）。ここで、第４の絶縁層４３は、第１の絶縁層（図２（Ｄ）の２３）と同様の方法（例えば、樹脂付き銅箔を用いる方法）により形成することができる。
次に、第２の導電性パッド４２を含む第４の絶縁層４３の表面に、第４の配線層４４、第５の絶縁層４５、第５の配線層４６、第６の絶縁層４７、第６の配線層４８をこの順に形成し、配線層間がビア接続された多層配線層を形成する（ステップＢ５；図４（Ｅ）参照）。ここで、第４の配線層４４、第５の配線層４６、及び第６の配線層４８（例えば、銅めっき）は、第１の配線層（図３（Ａ）の２４；ステップＡ５参照）と同様の方法により形成することができる。第５の絶縁層４５は、第１の絶縁層（図３（Ａ）の２３；ステップＡ５参照）と同様の方法（例えば、樹脂付き銅箔を用いる方法）により形成することができる。第６の絶縁層４７は、第１の絶縁層（図３（Ａ）の２３；ステップＡ５参照）と同様の方法（例えば、感光性樹脂（ソルダーレジスト）を用いる方法）により形成することができる。なお、第５の配線層４６と第６の配線層４８との間にさらに配線層、絶縁層を多層に形成して層間をビア接続させてもよい。
以上、ステップＢ１〜Ｂ５により、貼り合せ前の第２のビルドアップ層４０の中間体ができる。なお、第２のビルドアップ層４０を大量生産する場合は、第１のビルドアップ層２０と同様に、１枚の金属板４１に複数の第２のビルドアップ層４０を形成し、貼り合せしやすいユニット（例えば、短冊状ユニット）に裁断する。そして、裁断されたユニットのうち第２のビルドアップ層４０として利用する部分以外の領域の所定の位置に、第１のビルドアップ層（図３（Ｃ）の２０）との貼り合せの際に位置合わせを行うための位置決め孔（図７の２１ｂと同様ないし対称的な孔）を形成する。
次に、貼り合せ段階について説明する。
まず、金属板２１、４１が各々外側に向かうようにして第１のビルドアップ層２０と第２のビルドアップ層４０とを位置合せし、対向させる（ステップＣ１；図５（Ａ）参照）。ここで、位置合せは、第１のビルドアップ層２０の位置決め孔（図７の２１ｂ）と、これに対応する第２のビルドアップ層４０の位置決め孔（図７の２１ｂと同様な孔）と、を基準にして画像認識装置（図示せず）により読み取り位置合わせすることができ、その他にも位置合わせ用のピン等で位置合わせする方法等でもよい。また、接合接着層３０に特開平８−１７４２６４号公報に示されたソルダーペーストを用いる場合は、ビルドアップ層２０とコア基板４０の間の張力によるセルフアライメントで位置決めすることも可能である。
次に、位置合せした第１のビルドアップ層２０と第２のビルドアップ層４０とを貼り合せる（ステップＣ２；図５（Ｂ）参照）。貼り合せ方法としては、例えば、真空プレスを用いて、第３の配線層２８が、接合接着層３０を排除して、接合用金属材料層２９により第６の配線層４８と接合するまで加熱・加圧し、第３の配線層２８と第６の配線層４８とを金属接合させる。引き続き、さらに、加熱して第１のビルドアップ層２０と第２のビルドアップ層４０とを接着する。なお、最終的な加熱温度は、接合用金属材料層２９の融点以上であることが必要である。その他の方法として、プリプレグ１００（若しくはＢステージ状態の樹脂シート）に予め導電性ペースト１０１を充填するための貫通した開口部を形成し、当該開口部に導電性ペースト１０１を充填した後、第１のビルドアップ層２０と第２のビルドアップ層４０との間にプリプレグ１００を挟み、真空プレスを行ってもよい（図８参照）。
なお、図８において、第６の配線層４８の導電性ペースト１０１と接続する部位（ランド部）の大きさは、第３の配線層２８の導電性ペースト１０１と接続する部位（ランド部）の大きさより大きくしているが、これに限定されるものではなく、対向するランド部同士の大きさは同じであっても構わない。しかし、以下の理由により、一方のランド部の大きさを、対向する他方のランド部の大きさより大きくすることが望ましい。すなわち、導電性ペースト１０１を貫通部に充填したプリプレグは薄いシート状である。このため、薄いプリプレグを通して第１のビルドアップ層２０に設けた位置合せ孔を視認できる等の理由により、第１のビルドアップ層２０上にプリプレグを重ねた際に、第３の配線層２８のランド部上に導電性ペースト１０１を位置合せすることが容易である。しかし、プリプレグ上にさらに第２のビルドアップ層４０を重ねる際、第６の配線層４８のランド部と導電性ペースト１０１との位置合せが難しいといえる。そのため、第６の配線層４８のランドの大きさを大きくしておけば、第６の配線層４８のランド部と導電性ペースト１０１との位置が多少ズレたとしても、第６の配線層４８のランド部と導電性ペースト１０１との接続を行うことが可能となる。他の実施形態においても、第１のビルドアップ層２０と第２のビルドアップ層４０との対向するランド部同士の大きさは同じであっても構わないが、接合用金属材料層とランド部との位置ズレによる接続不良を防止するため、一方のランド部の大きさを大きくすることが望ましいといえる。
次に、金属板２１に、第１の導電性パッド２２が形成されている領域を含む領域に開口部２１ａを形成して第１の絶縁層２３を露出させるとともに、金属板２１に対向する金属板（図５（Ｂ）の４１）を除去する（ステップＣ３；図６（Ａ）参照）。ここで、開口部２１ａは、少なくとも多層配線層が配された面とは反対側の面の金属板２１の表面に開口部を有するエッチングレジスト３２を形成し、その後、このエッチングレジスト３２をマスクとして、エッチングレジスト３２の開口部より露出した金属板２１の部位のみをエッチングすることにより形成することができる。このとき、金属板２１のエッチングに用いるエッチング液に対して不溶な金属にて第１の導電性パッド２２を形成することで、第１の導電性パッド２２は残る。また、金属板（図５（Ｂ）の４１）の除去は、金属板（図５（Ｂ）の４１）の表面にエッチングレジストを形成しないで、金属板（図５（Ｂ）の４１）全体をエッチングすることで達成される。このとき、金属板４１のエッチングに用いるエッチング液に対して不溶な金属にて第２の導電性パッド４２を形成することで、第２の導電性パッド４２は残る。また、エッチングレジスト３２の形成方法には、（１）エッチングレジスト３２が液状の場合はスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト３２を積層する方法、（２）エッチングレジスト３２がドライフィルムの場合はラミネート法等でエッチングレジスト３２を積層した後、乾燥等の処理を施してエッチングレジスト３２を固める方法、（３）エッチングレジスト３２が感光性の場合はフォトリソグラフィ法等によりエッチングレジスト３２をパターニングする方法、（４）エッチングレジスト３２が非感光性の場合はレーザ加工法等によりエッチングレジスト３２をパターニングする方法などがある。なお、開口部２１ａを形成（金属板（図５（Ｂ）の４１）を除去）した後は、エッチングレジスト３２を除去する。
次に、半導体素子６０を第２のバンプ９０により第１の導電性パッド２２にフリップチップ接続し、封止樹脂７０を半導体素子６０と第１の絶縁層２３との間の空間に流し込み、硬化させる（ステップＣ４；図６（Ｂ）参照）。
最後に、第２の導電性パッド４２に第１のバンプ８０を装着する（ステップＣ５；図６（Ｃ）参照）。
以上のように構成された印刷配線板によれば、平坦な金属板２１上に多層配線層１１を設けているため、多層配線層１１の平坦性が良好である。また、半導体装置は、半導体素子６０が金属板２１の開口部２１ａ領域内に配され、反りがなく平坦な多層配線層１１の最表面に接続されているため、多層配線層１１と半導体素子６０との接続部が安定し信頼性が高い。また、第１のビルドアップ層２０と第２のビルドアップ層４０を別々に製造しているので、歩留まりを向上させることができる。さらに、第１のビルドアップ層２０と第２のビルドアップ層４０を同時に製造した後に貼り合せることができるので、リードタイムが短縮し、タクトを向上させることができる。なお、印刷配線板の仕様によっては、金属板２１は、全てエッチング除去することができる。
（実施形態２）
次に、本発明の実施形態２に係る半導体装置及び印刷配線板について図面を用いて説明する。図９は、本発明の実施形態２に係る半導体装置の構成を模式的に示した部分断面図である。図１０は、本発明の実施形態２に係る印刷配線板における第１のビルドアップ層の断面を主たる製造工程について工程順に模式的に示した部分断面図である。図１１は、本発明の実施形態２に係る印刷配線板における第２のビルドアップ層の断面を主たる製造工程について工程順に模式的に示した部分断面図である。図１２は、本発明の実施形態２に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。実施形態２に係る半導体装置の構成は、実施形態１に係る半導体装置の構成と同様であるが、製造方法が異なる。
第１のビルドアップ層２０の製造段階について説明すると、まず、金属板２１（例えば、銅板）の表面に、第１の導電性パッド２２、第１の絶縁層２３、第１の配線層２４、第２の絶縁層２５、第２の配線層２６、第３の絶縁層２７、第３の配線層２８、及び、各配線層を接続するビアを形成する（ステップＤ１；図１０（Ａ）参照）。なお、ステップＤ１の工程は、実施形態１のステップＡ１〜Ａ５の工程による。
次に、第３の配線層２８の表面にピン状の接合用金属材料層２９（例えば、はんだ）を形成する（ステップＤ２；図１０（Ｂ）参照）。ここで、接合用金属材料層２９をピン状にする方法としては、第３の配線層２８の表面に溶融した接合用金属材料を付着させ、次いで接合用金属材料に針状治具を接触させた後、治具を引き上げることによって形成することができる。なお、図１０（Ｂ）では、第３の配線層２８の表面にピン状の接合用金属材料層２９を形成しているが、接合用金属材料層２９を形成する目的は、第３の配線層２８と第６の配線層（図１１（Ａ）の４８）とを接合させることであるため、第６の配線層（図１１（Ａ）の４８）の表面にピン状の接合用金属材料層２９を形成してもよい。
次に、第２のビルドアップ層の製造段階について説明すると、まず、金属板４１（例えば、銅板）の表面に、第２の導電性パッド４２、第４の絶縁層４３、第４の配線層４４、第５の絶縁層４５、第５の配線層４６、第６の絶縁層４７、第６の配線層４８を形成する（ステップＥ１；図１１（Ａ）参照）。なお、ステップＥ１の工程は、実施形態１のステップＢ１〜Ｂ５の工程による。
次に、第６の配線層４８を含む第６の絶縁層４７の表面に、接合接着層５０を形成する（ステップＥ２；図１１（Ｂ）参照）。なお、接合接着層５０を形成方法は、実施形態１のステップＡ７と同様である。なお、図１１（Ｂ）では、第６の絶縁層４７の表面に接合接着層５０を形成する例を示したが、第３の絶縁層（図１０（Ａ）の２７）の表面に接合接着層５０を形成してもよく、第３の絶縁層（図１０（Ａ）の２７）及び第６の絶縁層４７の両表面に形成してもよい。
次に、貼り合せ段階について説明すると、まず、金属板２１、４１が外側に向くよう第１のビルドアップ層２０と第２のビルドアップ層４０とを位置合せして対向させる（ステップＦ１；図１２（Ａ）参照）。なお、位置合せ方法については、実施形態１のステップＣ１と同様である。
次に、位置合せした第１のビルドアップ層２０と第２のビルドアップ層４０とを貼り合せる（ステップＦ２；図１２（Ｂ）参照）。なお、貼り合せ方法については、実施形態１のステップＣ２と同様である。ステップＦ２以降の工程については、実施形態１のステップＣ３〜Ｃ５（図６参照）と同様である。接合用金属材料２９が、ピン状のため、接合接着層５０を突き破り、かつ、接合接着層５０を押しのけるかたちとなるため、パッド同士の電気的接合が確実となる。
実施形態２によれば、実施形態１と同様の効果を奏する。
本発明の実施形態１に係る半導体装置の構成を模式的に示した（Ａ）表面側からの斜視図、（Ｂ）裏面側からの斜視図、及び（Ｃ）部分断面図である。 本発明の実施形態１に係る印刷配線板における第１のビルドアップ層の断面を主たる製造工程の前半について工程順に模式的に示した部分断面図である。 本発明の実施形態１に係る印刷配線板における第１のビルドアップ層の断面を主たる製造工程の後半について工程順に模式的に示した部分断面図である。 本発明の実施形態１に係る印刷配線板における第２のビルドアップ層の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 本発明の実施形態１に係る印刷配線板の断面を主たる製造工程の前半について工程順に模式的に示した部分断面図である。 本発明の実施形態１に係る印刷配線板の断面を主たる製造工程の後半について工程順に模式的に示した部分断面図である。 本発明の実施形態１に係る印刷配線板における第１のビルドアップ層の分断について模式的に示した平面図である。 本発明の実施形態１に係る半導体装置の変形例の構成を模式的に示した部分断面図である。 本発明の実施形態２に係る半導体装置の構成を模式的に示した部分断面図である。 本発明の実施形態２に係る印刷配線板における第１のビルドアップ層の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 本発明の実施形態２に係る印刷配線板における第２のビルドアップ層の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 本発明の実施形態２に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。
符号の説明
１ 半導体装置
１０ 印刷配線板
１１ 多層配線層
２０ 第１のビルドアップ層
２１ 金属板
２１ａ 開口部
２１ｂ 位置決め孔
２２ 第１の導電性パッド
２３ 第１の絶縁層
２３ａ 開口部
２４ 第１の配線層
２５ 第２の絶縁層
２６ 第２の配線層
２７ 第３の絶縁層
２８ 第３の配線層
２９ 接合用金属材料層
３０ 接合接着層
３１ めっきレジスト
３１ａ 開口部
３２ エッチングレジスト
４０ 第２のビルドアップ層
４１ 金属板
４１ａ 位置決め孔
４２ 第２の導電性パッド
４３ 第４の絶縁層
４３ａ 開口部
４４ 第４の配線層
４５ 第５の絶縁層
４６ 第５の配線層
４７ 第６の絶縁層
４８ 第６の配線層
４９ めっきレジスト
４９ａ 開口部
５０ 接合接着層
６０ 半導体素子
７０ 封止樹脂
８０ 第１のバンプ
９０ 第２のバンプ
１００ プリプレグ
１０１ 導電性ペースト

Claims (7)

  1. 第１の金属板上に複数の配線層及び絶縁層が交互に積層されるとともに前記配線層間がビアによって接続された第１のビルドアップ層と、第２の金属板上に複数の配線層及び絶縁層が交互に積層されるとともに前記配線層間がビアによって接続された第２のビルドアップ層と、を前記第１の金属板と前記第２の金属板が各々外側に向かうようにし、かつ、両ビルドアップ層の配線層同士を電気的に接続させて貼り合せる第１の工程と、
    前記第１の金属板と前記第２の金属板を同時にエッチング除去する第２の工程と、
    を含むことを特徴とする印刷配線板の製造方法。
  2. 前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に、前記両ビルドアップ層の配線層に対応する接合用金属材料層と接合接着層を介在させて貼り合せることを特徴とする請求項１記載の印刷配線板の製造方法。
  3. 前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に異方導電性膜を介在させて貼り合せることを特徴とする請求項１記載の印刷配線板の製造方法。
  4. 前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に導電性ペーストを介在させて貼り合せることを特徴とする請求項１記載の印刷配線板の製造方法。
  5. 前記第１の工程では、前記第１のビルドアップ層と前記第２のビルドアップ層の間に、粉末状はんだ、樹脂、溶剤等を含有し、かつ、両ビルドアップ層の配線層同士を電気的に接続するソルダーペースト層を介在させて貼り合せることを特徴とする請求項１記載の印刷配線板の製造方法。
  6. 前記第１のビルドアップ層の製造に関し、
    前記第１の金属板上の所定の位置に第１の導電性パッドを形成する工程と、
    前記第１の金属板及び前記第１の導電性パッドの表面に絶縁層及び配線層が交互に積層されるとともに、前記第１の導電性パッドと前記配線層との間、及び前記配線層間がビアによって接続され、かつ、前記ビアが半導体素子が配される第１の面側の径よりも前記第１の面の反対の第２の面側の径の方が広くなるように構成された多層配線層を形成する工程と、
    を含むことを特徴とする請求項１乃至５のいずれか一に記載の印刷配線板の製造方法。
  7. 前記第２のビルドアップ層の製造に関し、
    前記第２の金属板上の所定の位置に第２の導電性パッドを形成する工程と、
    前記第２の金属板及び前記第２の導電性パッドの表面に絶縁層及び配線層が交互に積層されるとともに、前記第２の導電性パッドと前記配線層との間、及び前記配線層間がビアによって接続され、かつ、前記ビアが前記第２の面側の径よりも前記第１の面側の径の方が広くなるように構成された多層配線層を形成する工程と、
    を含むことを特徴とする請求項６記載の印刷配線板の製造方法。
JP2006344212A 2006-12-21 2006-12-21 印刷配線板の製造方法 Pending JP2007081437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006344212A JP2007081437A (ja) 2006-12-21 2006-12-21 印刷配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006344212A JP2007081437A (ja) 2006-12-21 2006-12-21 印刷配線板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004150655A Division JP3918828B2 (ja) 2004-05-20 2004-05-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2007081437A true JP2007081437A (ja) 2007-03-29

Family

ID=37941333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344212A Pending JP2007081437A (ja) 2006-12-21 2006-12-21 印刷配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2007081437A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094195A (ja) 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013254986A (ja) * 2013-09-10 2013-12-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094195A (ja) 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013254986A (ja) * 2013-09-10 2013-12-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
US8669478B2 (en) Wiring substrate and method of manufacturing the same
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP4055717B2 (ja) 半導体装置およびその製造方法
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
KR100495957B1 (ko) 배선회로기판 및 그 제조방법
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
KR101484366B1 (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP6291738B2 (ja) 回路基板、回路基板の製造方法及び電子機器
US11516910B1 (en) Circuit board structure and manufacturing method thereof
JP4003767B2 (ja) 半導体装置、及び印刷配線板の製造方法
JP4918780B2 (ja) 多層配線基板の製造方法、ならびに半導体装置
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP6715618B2 (ja) プリント配線板
JP3918828B2 (ja) 半導体装置
JP3879724B2 (ja) 印刷配線板、半導体装置、及びそれらの製造方法
JP2007081437A (ja) 印刷配線板の製造方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP3938476B2 (ja) 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
TWI454201B (zh) 用於製造印刷線路板之方法、印刷線路板及電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105