JP2013254986A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013254986A JP2013254986A JP2013187394A JP2013187394A JP2013254986A JP 2013254986 A JP2013254986 A JP 2013254986A JP 2013187394 A JP2013187394 A JP 2013187394A JP 2013187394 A JP2013187394 A JP 2013187394A JP 2013254986 A JP2013254986 A JP 2013254986A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- reinforcing member
- wiring board
- opening
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
【解決手段】配線層と絶縁層が交互に積層され、第1面に第1の接続電極が、第1面とは反対面側の第2面に第2の接続電極が形成され、第2面に第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材と、配線部材の最表面に形成され、フィラーを含有する樹脂製の第1の補強部材および第2の補強部材と、を有する配線基板において、第1の補強部材を、第2面のソルダーレジスト層上および第2の接続電極に配設される外部接続用の端子を含む全面に、第2の接続電極と外部接続用の端子との接合位置を覆うようにソルダーレジスト層の開口部に入り込んで形成し、第2の補強部材を第1面に、中央部に開口部を有し、第2の補強部材の開口部から第1の接続電極が露出するように形成してなる配線基板を提供する。
【選択図】図2
Description
配線層と絶縁層が交互に積層された構造を有し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材と、
前記配線部材の最表面に形成され、該配線部材を補強する、フィラーを含有する樹脂製の第1の補強部材および第2の補強部材と、を有する配線基板において、
前記第1の補強部材を、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成し、
前記第2の補強部材を、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成してなる配線基板により解決することができる。
配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
前記第1の補強部材は、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成され、
前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成される配線基板の製造方法により解決することができる。
配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
前記第1の補強部材は、前記第2面の前記ソルダーレジスト層の開口部を除く、ソルダーレジスト層上の全面に、前記第1の補強部材の開口部と前記ソルダーレジスト層の開口部とが一致するように形成され、
前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成される配線基板の製造方法により解決することができる。
前記第1の補強部材をモールド成型する際、該電子部品も前記第1の補強部材で封止することとしてもよい。
該第1の補強部材を成型した後、前記第1の補強部材を切断して個片化された配線基板を得ることとしてもよい。
電子素子12の実装面となり、これと反対側の面が外部接続用の面とされていたのに対し、本実施形態に係る配線基板1Kは製造工程時において支持体10に接していた面(粗化面31)を外部接続用の面とし、これと反対側の面を電子素子12の実装面としたことを特徴とするものである。
10 支持体
10a,31 粗化面
11 半導体チップ
16 レジスト膜
18 接続パッド
18a 第2配線層
18b 第3配線層
18c 第4配線層
19A,19B 金型
19e ピン挿入凹部
19f 凸部
20 第1絶縁層
22 ソルダーレジスト
29 はんだバンプ
30,32 配線部材
50 第1の補強部材
50X,51X 開口部
51 第2の補強部材
53 第3の補強部材
60 モールド樹脂
62 リリースフィルム
70 チップキャパシタ
Claims (10)
- 配線層と絶縁層が交互に積層された構造を有し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材と、
前記配線部材の最表面に形成され、該配線部材を補強する、フィラーを含有する樹脂製の第1の補強部材および第2の補強部材と、を有する配線基板において、
前記第1の補強部材を、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成し、
前記第2の補強部材を、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成してなる配線基板。 - 前記第1面に電子素子が実装された場合に、該電子素子の背面と、前記第2の補強部材の表面とが、面一となる請求項1記載の配線基板。
- 前記配線部材の前記第1の補強部材が配設される面、又は前記配線部材の前記第2の補強部材が配設される面のいずれか一方に粗化面が形成されていることを特徴とする請求項1又は2記載の配線基板。
- 前記第2面に電子部品を搭載し、かつ、該電子部品を前記第1の補強部材で封止してなる請求項1乃至3のいずれか一項に記載の配線基板。
- 配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
前記第1の補強部材は、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成され、
前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成される配線基板の製造方法。 - 配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
前記第1の補強部材は、前記第2面の前記ソルダーレジスト層の開口部を除く、ソルダーレジスト層上の全面に、前記第1の補強部材の開口部と前記ソルダーレジスト層の開口部とが一致するように形成され、
前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成される配線基板の製造方法。 - 前記第1面に電子素子が実装された場合に、該電子素子の背面と、前記第2の補強部材の表面とが、面一となるように前記第2の補強部材を形成する請求項5又は6記載の配線基板の製造方法。
- 前記配線部材を形成した後、該配線部材の前記第2面に電子部品を搭載する工程を更に設け、
前記第1の補強部材をモールド成型する際、該電子部品も前記第1の補強部材で封止する請求項5乃至7のいずれか一項に記載の配線基板の製造方法。 - 前記第1の補強部材を成型した後、前記第1の補強部材と共に前記配線部材を切断して個片化された配線基板を得る工程を有する請求項5乃至8のいずれか一項に記載の配線基板の製造方法。
- 前記第1の補強部材をモールド成型する際、該第1の補強部材を前記配線部材よりも大なる形状に成型し、
該第1の補強部材を成型した後、前記第1の補強部材を切断して個片化された配線基板を得る工程を有する請求項5乃至9のいずれか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013187394A JP5712260B2 (ja) | 2013-09-10 | 2013-09-10 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013187394A JP5712260B2 (ja) | 2013-09-10 | 2013-09-10 | 配線基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007261850A Division JP5394625B2 (ja) | 2007-10-05 | 2007-10-05 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013254986A true JP2013254986A (ja) | 2013-12-19 |
JP5712260B2 JP5712260B2 (ja) | 2015-05-07 |
Family
ID=49952198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013187394A Active JP5712260B2 (ja) | 2013-09-10 | 2013-09-10 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5712260B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076669A (ja) * | 2014-10-09 | 2016-05-12 | クラスターテクノロジー株式会社 | 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058736A (ja) * | 1998-08-07 | 2000-02-25 | Sumitomo Kinzoku Electro Device:Kk | 樹脂基板へのピン接続方法 |
JP2000208903A (ja) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
JP2000243867A (ja) * | 1999-02-24 | 2000-09-08 | Hitachi Ltd | 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造 |
JP2001148441A (ja) * | 1999-11-19 | 2001-05-29 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2001223295A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Chem Co Ltd | 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 |
JP2002026171A (ja) * | 2000-07-06 | 2002-01-25 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法および多層配線板 |
JP2006332321A (ja) * | 2005-05-26 | 2006-12-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007081437A (ja) * | 2006-12-21 | 2007-03-29 | Nec Toppan Circuit Solutions Inc | 印刷配線板の製造方法 |
JP2007131677A (ja) * | 2005-11-08 | 2007-05-31 | Sumitomo Metal Mining Co Ltd | エポキシ樹脂接着組成物及びそれを用いた光半導体用接着剤 |
-
2013
- 2013-09-10 JP JP2013187394A patent/JP5712260B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058736A (ja) * | 1998-08-07 | 2000-02-25 | Sumitomo Kinzoku Electro Device:Kk | 樹脂基板へのピン接続方法 |
JP2000208903A (ja) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
JP2000243867A (ja) * | 1999-02-24 | 2000-09-08 | Hitachi Ltd | 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造 |
JP2001148441A (ja) * | 1999-11-19 | 2001-05-29 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2001223295A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Chem Co Ltd | 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 |
JP2002026171A (ja) * | 2000-07-06 | 2002-01-25 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法および多層配線板 |
JP2006332321A (ja) * | 2005-05-26 | 2006-12-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007131677A (ja) * | 2005-11-08 | 2007-05-31 | Sumitomo Metal Mining Co Ltd | エポキシ樹脂接着組成物及びそれを用いた光半導体用接着剤 |
JP2007081437A (ja) * | 2006-12-21 | 2007-03-29 | Nec Toppan Circuit Solutions Inc | 印刷配線板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076669A (ja) * | 2014-10-09 | 2016-05-12 | クラスターテクノロジー株式会社 | 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート |
Also Published As
Publication number | Publication date |
---|---|
JP5712260B2 (ja) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5394625B2 (ja) | 配線基板及びその製造方法 | |
US8035035B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
CN1980541B (zh) | 制造布线基板的方法和制造电子元件安装结构的方法 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
JP4520355B2 (ja) | 半導体モジュール | |
US8110754B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
JP2014017531A (ja) | パッケージ基板及びその製造方法、並びにその基材 | |
JP2007201250A (ja) | 配線基板および半導体装置 | |
JP6139653B2 (ja) | 部品内蔵樹脂多層基板 | |
JP6027001B2 (ja) | 放熱回路基板 | |
JP5025399B2 (ja) | 配線基板及びその製造方法 | |
JP5054440B2 (ja) | 電子部品内蔵基板の製造方法及び電子部品内蔵基板 | |
JP2016021475A (ja) | プリント配線板 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
JP5712260B2 (ja) | 配線基板及びその製造方法 | |
JP5006252B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP4696140B2 (ja) | 配線基板の製造方法 | |
JP2009239223A (ja) | 多層配線基板 | |
TW201446086A (zh) | 封裝結構及其製作方法 | |
KR101814843B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP6387226B2 (ja) | 複合基板 | |
WO2019153102A1 (zh) | 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 | |
JP5250055B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5712260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |