KR102059823B1 - 기판 제조 방법 및 빌드-업 기판 적층체 - Google Patents

기판 제조 방법 및 빌드-업 기판 적층체 Download PDF

Info

Publication number
KR102059823B1
KR102059823B1 KR1020130066522A KR20130066522A KR102059823B1 KR 102059823 B1 KR102059823 B1 KR 102059823B1 KR 1020130066522 A KR1020130066522 A KR 1020130066522A KR 20130066522 A KR20130066522 A KR 20130066522A KR 102059823 B1 KR102059823 B1 KR 102059823B1
Authority
KR
South Korea
Prior art keywords
insulating layer
photosensitive insulating
substrate
sections
divided
Prior art date
Application number
KR1020130066522A
Other languages
English (en)
Other versions
KR20140144494A (ko
Inventor
이재걸
박승욱
김진구
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130066522A priority Critical patent/KR102059823B1/ko
Publication of KR20140144494A publication Critical patent/KR20140144494A/ko
Application granted granted Critical
Publication of KR102059823B1 publication Critical patent/KR102059823B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Abstract

본 발명은 기판 제조 방법 및 빌드-업 기판 적층체에 관한 것이다. 본 발명의 하나의 실시예에 따라, 감광성 절연층을 빌드-업 적층하는 단계; 감광성 절연층이 소정 크기의 다수 섹션으로 분할되도록 노광 및 현상하는 단계: 및 분할된 감광성 절연층 섹션들 상에 패터닝을 수행하는 단계;를 포함하는 기판 제조 방법이 제안된다. 또한, 본 발명의 또 하나의 실시예에 따라, 코어기판체; 코어기판체 상에 적층되고 소정 크기의 다수 섹션으로 분할된 감광성 절연층; 및 분할된 감광성 절연층 섹션들 상에 패터닝된 회로패턴층;을 포함하는 빌드-업 기판 적층체가 제안된다.

Description

기판 제조 방법 및 빌드-업 기판 적층체{SUBSTRATE MANUFACTURE METHOD AND BUILD-UP SUBSTRATE LAMINATION STRUCTURE}
본 발명은 기판 제조 방법 및 빌드-업 기판 적층체에 관한 것이다. 구체적으로 빌드업 적층된 감광성 절연층을 노광 및 현상을 통해 분할하여 제조함으로써 기판의 대구경화를 구현할 수 있는 기판 제조 방법 및 빌드-업 기판 적층체에 관한 것이다.
일반적으로 ABF 혹은 PPG를 이용하여 빌드-업(Build-up)을 하는 경우 적층 후 경화 공정에서 절연 적층재가 경화되면서 발생되는 휨(Warpage) 혹은 비틀림(Twist) 현상 등이 발생하게 된다. 휨(Warpage) 혹은 비틀림(Twist) 현상 등이 발생하면 기판 정렬(align)을 위한 스케일(Scale) 측정을 하더라도 측정 스케일과 무관하게 정렬(Align)이 어려워진다.
이러한 문제를 해결하기 위하여, 적층 후 스케일 변화 측정 외에도 4분할 혹은 6분할 노광이라는 방법을 이용하여 휨(Warpage) 혹은 비틀림(Twist)에 의하여 발생되는 얼라인 편차(Align tolerance)를 최소하하는 방법으로 빌드-업을 진행하고 있다.
이렇게 진행할 경우 빌드-업 기판의 공정 비용이 올라가고 노광 공정의 한계가 발생되어 콘텍트(Contact) 노광 이외에 휨(Warpage) 혹은 비틀림(Twist) 등을 극복할 수 있는 LDI(Laser Direct Imaging) 등의 패턴 공정을 적용하여야 하는 문제 등이 야기되고 있다.
기존 기판 공정에서는 일반적으로 빌드-업을 진행한 후 경화를 진행하고 레이져 드릴링을 하고 있다. 경화 진행 시 기판 사이즈가 커짐에 따라서 휨(warpage)이나 트위스트(twist) 현상이 발생되고 있다. 이러한 문제는 레이저 비아의 얼라인 공차 및 상부 패턴에서의 디자인 룰(design rule) 미세화의 저해의 원인이 되고 있다.
대한민국 공개특허공보 제10-2003-0063066호 (2003년 07월 28일 공개)
전술한 문제를 해결하기 위해, 기존의 ABF 혹은 PPG 공정 등에서 발생되는 문제를 최소화하기 위하여 감광성 절연재를 적용하여 기판 제조 공정을 진행하고자 한다. 이때, 본 발명에서는 빌드-업 기판 제조 시 적층 공정 중 발생되는 휨(warpage) 등의 문제를 해결하여 기판 대구경화를 위한 빌드-업 방안을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 하나의 모습에 따라, 감광성 절연층을 빌드-업 적층하는 단계; 감광성 절연층이 소정 크기의 다수 섹션으로 분할되도록 노광 및 현상하는 단계: 및 분할된 감광성 절연층 섹션들 상에 패터닝을 수행하는 단계;를 포함하는 기판 제조 방법이 제안된다.
이때, 하나의 예에서, 노광 및 현상하는 단계에서 각 섹션은 하나의 기판모듈유닛 크기 또는 복수의 기판모듈유닛을 포함하는 크기로 분할될 수 있다.
다른 하나의 예에 따르면, 노광 및 현상하는 단계에서, 다수 섹션 전부 또는 일부 섹션들로 형성된 섹션 그룹은 하나의 대형 기판모듈유닛 크기로 형성되고, 다수 섹션 전부 또는 섹션 그룹의 소속 섹션들 간에는 연결부위가 남도록 소속 섹션들 간에 영역 분할될 수 있다.
또한, 하나의 예에서, 패터닝을 수행하는 단계에서는 감광성 절연층 섹션들 상에 도금 공정, 또는 도금 및 에칭 공정을 통해 회로패턴이 형성될 수 있다.
또한, 하나의 예에 따르면, 패터닝을 수행하는 단계에서 회로패턴은 감광성 절연층 섹션별로 분할 노광하고 현상하여 형성할 수 있다.
다른 또 하나의 예에서, 패터닝을 수행하는 단계에서 회로패턴은 감광성 절연층 섹션들 전체 영역에 한번에 노광 및 현상하여 형성할 수 있다.
또 하나의 예에서, 노광 및 현상하는 단계에서 다수 섹션으로 분할과 동시에 각 섹션 상에 비아홀 가공이 수행될 수 있다.
이때, 하나의 예에서, 노광 및 현상하는 단계에서 섹션별로 분할된 감광성 절연층 표면을 조면처리할 수 있다.
또한, 하나의 예에 따르면, 전술한 기판 제조 방법은 패터닝을 수행하는 단계 이후에 패터닝된 감광성 절연층이 적층된 기판을 경화하는 단계를 더 포함할 수 있다.
또 하나의 예에 따르면, 빌드-업 적층하는 단계에서는 코어기판체 상에 또는 기 적층된 기판 적층체 상에 감광성 절연층이 빌드-업 적층될 수 있다.
이때, 또 하나의 예에 따르면, 빌드-업 적층하는 단계에서 감광성 절연층은 코어기판체 또는 기판 적층체의 양면에 빌드-업 적층되고, 노광 및 현상하는 단계에서, 양면 적층된 감광성 절연층이 서로 대칭되게 각각 다수 섹션으로 분할될 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 또 하나의 모습에 따라, 코어기판체; 코어기판체 상에 적층되고 소정 크기의 다수 섹션으로 분할된 감광성 절연층; 및 분할된 감광성 절연층 섹션들 상에 패터닝된 회로패턴층;을 포함하는 빌드-업 기판 적층체가 제안된다.
이때, 하나의 예에서, 감광성 절연층의 각 섹션 상에 적어도 하나 이상의 비아홀이 형성될 수 있다.
또한, 하나의 예에서, 감광성 절연층의 각 섹션은 하나의 기판모듈유닛 크기 또는 복수의 기판모듈유닛 크기로 분할되어 있다.
다른 하나의 예에 따르면, 감광성 절연층의 다수 섹션 전부 또는 일부 섹션들로 형성된 섹션 그룹은 하나의 대형 기판모듈유닛 크기이고, 다수 섹션 전부 또는 섹션 그룹의 소속 섹션들 간에는 연결부위가 남도록 소속 섹션들 간에 영역 분할되어 있다.
본 발명의 실시예에 따라, 감광성 절연재를 적용한 빌드-업 기판 제조 시 적층 공정 중 발생되는 휨(warpage) 등의 문제를 해결하여 기판 대구경화를 기판 대구경화를 구현할 수 있다.
이에 따라, 기판 공정의 단가를 최소화할 수 있으며 얼라인 공정의 오차를 줄일수 있다.
또한, 본 발명을 통하여 기판의 대구경화가 용이하여 분할 노광 및 LDI 사용의 최소화로 공정 단가를 줄일 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1a는 본 발명의 하나의 실시예에 따른 기판 제조 방법에 따라 코어기판체 상에 감광성 절연층을 적층하는 모습을 개략적으로 나타낸 도면이다.
도 1b는 본 발명의 하나의 실시예에 따른 기판 제조 방법에 따라 감광성 절연층을 섹션별로 분할된 모습을 개략적으로 나타낸 도면이다.
도 1c는 본 발명의 하나의 실시예에 따른 기판 방법에 따라 감광성 절연층 섹션들 상에 포토 레지스트를 적층하는 모습을 개략적으로 나타낸 도면이다.
도 1d는 본 발명의 하나의 실시예에 따른 기판 제조 방법에 따라 감광성 절연층 섹션들 상에 회로패턴이 패터닝된 빌드-업 기판 적층체를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 하나의 실시예에 따른 기판 제조 방법을 개략적으로 나타낸 흐름도이다.
도 3은 본 발명의 또 하나의 실시예에 따른 기판 제조 방법을 개략적으로 나타낸 흐름도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
본 발명의 하나의 모습에 따른 기판 제조 방법을 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1a는 본 발명의 하나의 실시예에 따른 기판 제조 방법에 따라 코어기판체 상에 감광성 절연층을 적층하는 모습을 개략적으로 나타낸 도면이고, 도 1b는 본 발명의 하나의 실시예에 따른 기판 제조 방법에 따라 감광성 절연층을 섹션별로 분할된 모습을 개략적으로 나타낸 도면이고, 도 1c는 본 발명의 하나의 실시예에 따른 기판 제조 방법에 따라 감광성 절연층 섹션들 상에 포토 레지스트를 적층하는 모습을 개략적으로 나타낸 도면이고, 도 1d는 본 발명의 하나의 실시예에 따른 기판 제조 방법에 따라 감광성 절연층 섹션들 상에 회로패턴이 패터닝된 빌드-업 기판 적층체를 개략적으로 나타낸 도면이고, 도 2는 본 발명의 하나의 실시예에 따른 기판 제조 방법을 개략적으로 나타낸 흐름도이고, 도 3은 본 발명의 또 하나의 실시예에 따른 기판 제조 방법을 개략적으로 나타낸 흐름도이다.
도 1a ~ 1d, 2 및 3을 참조하면, 본 발명의 하나의 예에 따른 기판 제조 방법은 빌드-업 적층 단계(S100), 노광 및 현상 단계(S200) 및 패터닝 단계(S300)를 포함하고 있다. 또한, 도 3을 참조하면, 하나의 예에서, 패터닝 단계(S300) 이후에 경화 단계(S400)를 더 포함할 수 있다.
도 1a, 2 및 3을 참조하면, 빌드-업 적층 단계(S100)에서는 감광성 절연층(30)을 빌드-업 적층한다. 감광성 절연층(30)은 감광성 절연수지를 이용하여 형성한다. 예컨대, 액상 또는 필름 형태의 감광성 절연수지를 예컨대 코어기판체(10) 또는 기 적층된 기판 적층체 상에 도포하거나 적층시켜 감광성 절연층(30)을 빌드-업 시킬 수 있다.
예컨대, 감광성 절연수지를 도포하는 방법으로는 스크린인쇄, 롤코팅, 스프레이코팅 등이 있다. 또한, 절연층을 형성하는 다른 방법으로 감광성 드라이필름을 적층시켜 감광성 절연층(30)을 형성할 수 있다. 예컨대, 도 1a를 참조하면, 감광성 수지 필름(30)을 코어기판체(10) 상에 적층시킬 수 있다.
이때, 도 1a를 참조하면, 하나의 예에서, 감광성 절연층(30)은 코어기판체(10) 또는 기 적층된 기판 적층체 상에 빌드-업 적층될 수 있다. 본 명세서에서 코어기판체(10)라 함은 코어기판 자체 또는 각 단위 모듈기판으로 분할 또는 절단되기 전의 코어기판층을 의미한다. 예컨대, 도 1a를 참조하면, 코어기판체(10)는 코어층(11)과 코어층(11)의 양측 또는 일측에 형성된 회로패턴층(13)을 포함할 수 있다. 또한, 본 명세서에서, 도시되지 않았으나, 기 적층된 기판 적층체라 함은 코어기판의 양측 또는 일측에 절연층, 또는 절연층과 회로패턴층이 적층된 적층체를 말한다.
이때, 도시되지 않았으나, 하나의 예에 따르면, 빌드-업 적층 단계(S100)에서 감광성 절연층(30)은 코어기판체(10) 또는 기판 적층체의 양면에 빌드-업 적층될 수 있다.
다음으로, 도 1b, 2 및 3을 참조하면, 노광 및 현상 단계(S200, S1200)에서는 빌드-업된 감광성 절연층(30)이 소정 크기의 다수 섹션(31)으로 분할되도록 노광 및 현상한다. 감광성 절연재료의 노광은 빛, 예컨대, 자외선을 사용할 수 있다. 예컨대, 도 1a에 도시된 바와 같이 코어기판체(10) 또는 기 적층된 기판 적층체 상에 적층된 감광성 절연층(30)에 대하여 예컨대 자외선 등을 이용하여 노광하고 이후에 현상액을 이용하여 현상한다. 도 1b는 노광 및 현상에 의해 감광성 절연층(30)이 다수 섹션(31)으로 분할된 모습을 나타내고 있다. 본 명세서에서 노광 및 현상 단계(S200, S1200) 이후 다수 섹션(31)으로 이루어진 감광성 절연층(30)은 빌드-업 적층 단계(S100)에서 적층된 감광성 절연층(30)과 동일재료에서 출발된 점에서 동일 도면부호 '30'을 사용하고 있다. 하지만, 노광 및 현상 단계(S200, S1200) 이후 다수 섹션(31)으로 이루어진 감광성 절연층(30)은 예컨대 광경화가 진행된 절연층이고 빌드-업 적층 단계(S100)에서 적층된 감광성 절연층(30)은 광경화 미진행 상태이므로, 양자의 재료적 특정은 다름에 유의한다.
예컨대, 감광성 절연층(30)을 포토 마스크(도시되지 않음)를 이용하여 빛, 예컨대, 자외선을 조사하여 노광하며 광경화시킬 수 있다. 이때, 포토 마스크(도시되지 않음)는 감광성 절연층(30)의 분할라인 패턴으로 형성될 수 있다. 예컨대, 감광성 절연층(30)이 광경화성 재료인 경우 포토마스크 패턴으로 분할라인 패턴, 또는 분할라인 패턴과 비아홀(31a) 패턴 등의 가공 영역을 덮고 예컨대 자외선에 노광시키면, 포토마스크로 덮힌 가공 영역을 제외한 나머지 영역은 광경화될 수 있다. 이때, 광경화가 이루어지지 않은 가공 영역, 예컨대 분할라인 패턴, 또는 분할라인 패턴과 비아홀(31a) 패턴 등은 이후 현상액에 의해 현상되고, 현상된 가공 영역을 통해 예컨대 코어기판체(10)가 노출될 수 있다.
이때, 감광성 절연층(30)의 현상에 사용되는 현상액으로 예컨대 알칼리 용액, 예를 들면 Na2CO3 용액이 사용될 수 있다.
이때, 도 3을 참조하면, 하나의 예에서, 노광 및 현상 단계(S1200)에서 감광성 절연층(30)의 다수 섹션(31)으로 분할과 동시에 각 섹션(31) 상에 비아홀(31a) 가공이 수행될 수 있다. 즉, 감광성 절연층(30)의 분할과 섹션(31)별로 분할된 감광성 절연층(30) 상에 비아홀(31a) 형성 공정이 동시에 진행될 수 있다.
일반적으로 감광성 절연재료를 가지고 빌드-업하는 경우, 적층(Lamination) 후 노광(Exposure) 및 현상(Development)하고, 그 후 경화(Curing) 공정을 진행하게 된다. 이때, 감광성 절연재료의 경우 현상 공정에서 레이저 비아(Laser via)와 마찬가지로 비아(via)(31a), 즉, 포토비아를 형성시킬 수 있다. 따라서, 추후 경화 과정에서 생성되는 휨(warpage) 문제를 해소하기 위해, 노광 및 현상 단계(S1200)에서 빌드-업 감광성 절연층(30) 상에 비아홀(31a)을 형성함과 동시에 감광성 절연층(30)을 소정 크기의 섹션(31)별로 분할 또는 분리시킬 수 있다. 노광 및 현상 단계(S200, S1200)에서 현상 결과로 분할된 다수 섹션들(31)로 이루어진 감광성 절연층(30)은 빌드-업 적층 단계(S100)에서 적층된 감광성 절연층(30)과 동일 도면부호가 사용되고 있음에도 불구하고, 노광 및 현상 단계(S200, S1200)에서 현상 결과로 분할된 다수 섹션들(31)로 이루어진 감광성 절연층(30)은 예컨대 광경화 재질로, 빌드-업 적층 단계(S100)에서 적층된 감광성 절연층(30)과 광경화 이전의 재질과 그 특성을 달리함에 유의한다.
또한, 도 1b를 참조하면, 이때, 하나의 예에서, 감광성 절연층(30)의 각 섹션(31)은 하나의 기판모듈유닛(도시되지 않음) 크기 또는 복수의 기판모듈유닛을 포함하는 크기로 분할될 수 있다. 즉, 도 1b에 도시된 감광성 절연층(30)의 각 섹션(31)은 하나의 기판모듈유닛을 형성하는 것이거나, 또는 다수의 기판모듈유닛을 형성하는 것일 수 있다. 이때, 분할된 틈(30a)에 의해 감광성 절연층(30)의 각 섹션들(31)은 서로 이격되게 분리될 수 있다.
또는, 도시되지 않았으나, 다른 예에서, 노광 및 현상하는 단계에서, 다수 섹션(31) 전부 또는 일부 섹션들(31)로 형성된 섹션 그룹은 하나의 대형 기판모듈유닛 크기로 형성되고, 다수 섹션 전부 또는 섹션 그룹의 소속 섹션들(31) 간에는 연결부위(도시되지 않음)가 남도록 소속 섹션들(31) 간에 영역 분할될 수 있다.
전술한 실시예들에 따라, 감광성 절연층(30)을 적절한 소정 크기의 다수의 섹션(31)으로 분할하므로, 추후 경화 단계(도 3의 S400 참조)에서 경화 시 팽창 스트레스를 완화시키게 되고, 이에 따라 기판의 휨(warpage) 등을 최소화시킬 수 있다.
또한, 도시되지 않았으나, 하나의 예에서, 노광 및 현상하는 단계(S200, 1200)에서 섹션(31)별로 분할된 감광성 절연층(30) 표면을 조면처리할 수 있다. 조면처리는 감광성 절연층(30) 표면에 예컨대 금속 도금이 원할하게 이루어지도록 하기 위한 것이다. 감광성 절연층(30)의 표면 조도(roughness) 형성은 다양한 방법을 수행될 수 있고, 예컨대 노광량을 조절하거나, 현상액의 세기를 조절하거나, 플라즈마 표면 처리 등으로 수행될 수 있다.
또한, 도시되지 않았으나, 하나의 예에 따르면, 빌드-업 적층 단계(S100)에서 코어기판체(10) 또는 기판 적층체의 양면에 감광성 절연층(30)이 빌드-업 적층된 경우, 노광 및 현상 단계(S200)에서, 양면 적층된 감광성 절연층(30)이 서로 대칭되게 각각 다수 섹션(31)으로 분할될 수 있다.
계속하여, 도 1c, 1d, 2 및 3을 참조하여 살펴보면, 패터닝 단계(S300)에서는 노광 및 현상 단계(S200)에서 분할된 감광성 절연층 섹션들(31) 상에 패터닝이 수행된다. 이때, 패터닝은 감광성 절연층 섹션들(31)로 이루어진 감광성 절연층(30) 상에 회로패턴(51)을 형성하는 작업이다. 감광성 절연층 섹션들(31)로 이루어진 감광성 절연층(30) 상에서의 패터닝 공정은 도금 방식 또는 도전성 페이스트 도포 방식을 통해 감광성 절연층(30) 상에 도전체층(50)을 형성하고 회로패턴(51)을 형성할 수 있다. 도전성 페이스트의 도포는 예컨대 스크린 인쇄 등의 방식을 이용할 수 있다. 도전성 금속의 도금은 무전해 도금, 전해도금 등이 이용될 수 있다.
도 1c에서 도면부호 31은 분할된 감광성 절연층 섹션을 나타내고, 감광성 절연층 섹션들(31) 상에 형성된 도면부호 50은 도전체층 또는 도금층을 나타내고 있다. 점선으로 표시된 도면부호 31a는 도전체층 또는 도금층(50)에 의해 가려진 부분으로서 감광성 절연층 섹션들(31) 상에 형성된 비아홀(31a) 내지 비아홀 내에 도전재료로 채워진 모습을 나타내고 있다.
예컨대, 감광성 절연층(30) 상에는 도금을 통해 회로패턴(51)을 형성할 수 있다. 이때, 감광성 절연수지층(30)의 표면에 도금이 원활히 이루어질 수 있도록 사전에 조도가 형성될 수 있다.
하나의 예를 살펴보면, 패터닝 단계(S300)에서는 감광성 절연층 섹션들(31) 상에 도금 공정, 또는 도금 및 에칭 공정을 통해 회로패턴(51)이 형성될 수 있다. 예컨대, 도금을 통한 회로패턴(51)의 형성은 에디티브(Additive) 공법, 예컨대 세미-에디티브(Semi-Additive) 공법 또는 풀-에디티브 공법 등을 사용할 수 있고, 또는 도금 텐팅(tenting) 공법을 통해 도금층 상에 회로패턴(51)을 형성할 수 있다.
도금 방식으로는 무전해 도금 또는/및 전해도금이 수행될 수 있다. 또한, 도금 재료로 도전성 금속이 사용될 수 있다. 예컨대, 도전재료 중 Cu를 사용하는 경우, 예컨대 표면조도가 형성된 감광성 절연층(30) 상에 무전해 동도금을 실시할 수 있다. 또한, 무전해 동도금 후 도금층(50)과 감광성 절연층(30)과의 밀착력을 확보하고 수분을 제거하기 위해서 건조시키고 건조가 끝난 기판을 전해 동도금을 수행하여 금속 도전체층(50)을 형성할 수 있다. 도 1c를 참조하면, 금속 도전체층(50), 예컨대 동도금층이 형성된 기판에 포토 레지스트(Photo Resist)를 도포하거나 회로패턴(51)이 형성된 포토 레지스트 필름(40)을 적층한다. 포토 레지스트(40) 적층 후, 빛, 예컨대 자외선으로 노광하여 원하는 회로패턴(51)을 형성하고 에칭, 예컨대 화학 에칭(Chemical etching)을 수행하여 회로패턴층(51)을 형성할 수 있다.
또한, 하나의 예에 따르면, 도시되지 않았으나, 패터닝 단계(S300)에서는 감광성 절연층 섹션(31)별로 분할 노광하고 현상하여 회로패턴(51)을 형성할 수 있다. 예컨대, 감광성 절연층 섹션(31)별 사이즈에 맞게 분할 노광할 수 있다. 또한, 각 섹션(31)별로 분할 노광 후 감광성 절연층 섹션들(31) 전체를 한번에 현상하여 각 섹션들(31) 상에 회로패턴(51)을 형성할 수 있다.
도 1c를 참조하면, 다른 예에서, 패터닝 단계(S300)에서는 감광성 절연층 섹션들(31) 전체 영역에 대해 동시에 노광하고 현상하여 회로패턴(51)을 형성할 수 있다. 도 1c에서 감광성 절연층 섹션들(31) 전체 영역에 대해 예정 회로패턴(51) 형성된 포토 레지스트 필름(40)을 적층하는 것이 도시되고 있다.
또한, 도 3을 참조하여, 기판 제조 방법의 또 하나의 예를 살펴본다. 도 3을 참조하면, 하나의 예에 따른 기판 제조 방법은 패터닝 단계(S300) 이후에 경화 단계(S400)를 더 포함할 수 있다. 이때, 경화 단계(S400)에서는 패터닝된 감광성 절연층(30)이 적층된 기판을 경화시킨다.
감광성 절연층(30)의 섹션 단위 분할, 또는 섹션 단위로의 분할과 감광성 절연층(30) 상에 비아홀(31a) 형성을 위한 노광 및 현상 공정(S200, S1200)을 수행하고 감광성 절연층(30) 상에 패턴 형성(S300) 후, 본 경화 단계(S400)에서 경화(curing)시킴으로써 경화 시 스트레스(stress)를 완하시켜 와피지(warpage)나 트위스트(twist)를 최소화할 수 있다. 이에 따라, 종래의 섹션 분할 없이 패턴 형성 시 분할 노광에 따른 공정 및 비용 문제, 혹은 기판의 변형을 보상 노광하여 회로를 형성하는 LDI(Laser Direct Imaging)에 따른 공정 문제 등을 최소화시킬 수 있다.
본 발명의 실시예에 따라, 빌드-업 기판 제조시 적층 공정 중 발생되는 휨(warpage) 등의 문제를 해결할 수 있고, 이에 따라, 기판 대구경화를 구현할 수 있다.
다음으로, 본 발명의 또 하나의 모습에 따른 빌드-업 기판 적층체를 다음의 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 실시예에 따른 기판 제조 방법 및 도 1a ~ 1c, 2 및 3이 참조될 것이고, 그에 따라 중복되는 설명들은 생략될 수 있다.
도 1d는 본 발명의 하나의 실시예에 따른 빌드-업 기판 적층체를 개략적으로 나타낸 도면이다.
도 1d를 참조하면, 하나의 예에 따른 빌드-업 기판 적층체는 코어기판체(10), 감광성 절연층(30) 및 회로패턴층(51)을 포함하고 있다.
먼저, 도 1a 및 1d를 참조하여 코어기판체(10)를 살펴본다. 도 1a를 참조하면, 코어기판체(10)는 코어층(11)과 코어층(11)의 양측 또는 일측에 형성된 회로패턴층(13)을 포함할 수 있다.
다음으로, 도 1b 및 1d를 참조하여 감광성 절연층(30)을 살펴본다. 도 1b 및 1d를 참조하면, 감광성 절연층(30)은 코어기판체(10) 상에 적층되고 소정 크기의 다수 섹션(31)으로 분할되어 있다. 도 1b에서 분할된 다수 섹션(31)으로 이루어지는 감광성 절연층(30)은 이미 노광 및 현상 과정을 통해 예컨대 광경화된 상태이므로, 동일부호가 사용되는 도 1a의 노광 전의 적층 단계의 감광성 절연층(30)과는 재질 특성이 다르다.
이때, 도 1b 및 1d를 참조하면, 하나의 예에서, 감광성 절연층(30)의 각 섹션(31) 상에 적어도 하나 이상의 비아홀(31a) 또는 비아(51a)가 형성될 수 있다. 통상 비아홀(31a)은 도전재료가 채워지기 전의 상태를 의미하고, 비아(51a)는 비아홀(31a)에 도전재료가 채워진 상태를 의미할 수 있다. 하지만, 본 명세서에서 비아홀(31a)과 비아(51a)가 혼용 사용되는 경우가 있으나, 전체 문맥에 맞게 해석되어야 할 것이다.
또한, 도 1b 및 1d를 참조하면, 하나의 예에서, 감광성 절연층(30)의 각 섹션(31)은 하나의 기판모듈유닛 크기 또는 복수의 기판모듈유닛 크기로 분할되어 있다. 예컨대, 이때, 각 섹션(31)은 분할 틈(30a)에 의해 이격되게 분리될 수 있다.
도시되지 않았으나, 다른 하나의 예에서, 감광성 절연층(30)의 다수 섹션(31) 전부 또는 일부 섹션들(31)로 형성된 섹션 그룹은 하나의 대형 기판모듈유닛 크기일 수 있다. 이때, 다수 섹션 전부 또는 섹션 그룹의 소속 섹션들(31) 간에는 연결부위(도시되지 않음)가 남도록 소속 섹션들(31) 간에 영역 분할되어 있다.
다음으로, 도 1d를 참조하면, 빌드-업 기판 적층체의 회로패턴층(51)은 분할된 감광성 절연층 섹션들(31) 상에 패터닝되어 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 코어기판체 11 : 코어층
13 : 회로패턴 또는 회로패턴층 30 : 감광성 절연층
31 : 감광성 절연층 섹션 31a : 비아홀
40 : 포토 레지스트 50 : 도전체층
51 : 회로패턴 또는 회로패턴층 51a : 비아

Claims (15)

  1. 코어기판체 상에 감광성 절연층을 빌드-업 적층하는 단계;
    상기 감광성 절연층이 소정 크기의 다수 섹션으로 분할되도록 노광 및 현상하는 단계: 및
    상기 분할된 상기 감광성 절연층 섹션들 상에 패터닝을 수행하는 단계; 를 포함하고,
    상기 코어기판체는, 기판모듈유닛 각각에 대응되는 복수의 유효영역과, 복수의 상기 유효영역을 서로 연결하는 연결영역을 가지고,
    상기 노광 및 현상하는 단계에서, 각 섹션은,
    하나의 상기 기판모듈유닛 크기 또는 복수의 상기 기판모듈유닛을 포함하는 크기로 형성되고, 상기 코어기판체의 상기 연결영역을 노출하는 틈에 의해 서로 이격되게 분할되는,
    기판 제조 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 패터닝을 수행하는 단계에서는 상기 감광성 절연층 섹션들 상에 도금 공정, 또는 도금 및 에칭 공정을 통해 회로패턴을 형성하는 것을 특징으로 하는 기판 제조 방법.
  5. 청구항 4에 있어서,
    상기 패터닝을 수행하는 단계에서 상기 회로패턴은 상기 감광성 절연층 섹션별로 분할 노광하고 현상하여 형성되는 것을 특징으로 하는 기판 제조 방법.
  6. 청구항 4에 있어서,
    상기 패터닝을 수행하는 단계에서 상기 회로패턴은 상기 감광성 절연층 섹션들 전체 영역에 한번에 노광 및 현상하여 형성되는 것을 특징으로 하는 기판 제조 방법.
  7. 청구항 1, 청구항 4 내지 6 중의 어느 하나에 있어서,
    상기 노광 및 현상하는 단계에서 상기 다수 섹션으로 분할과 동시에 각 섹션 상에 비아홀 가공이 수행되는 것을 특징으로 하는 기판 제조 방법.
  8. 청구항 7에 있어서,
    상기 노광 및 현상하는 단계에서 상기 섹션별로 분할된 상기 감광성 절연층 표면을 조면처리하는 것을 특징으로 하는 기판 제조 방법.
  9. 청구항 1, 청구항 4 내지 6 중의 어느 하나에 있어서,
    상기 패터닝을 수행하는 단계 이후에 패터닝된 감광성 절연층이 적층된 기판을 경화하는 단계를 더 포함하는 것을 특징으로 하는 기판 제조 방법.
  10. 삭제
  11. 청구항 1에 있어서,
    상기 빌드-업 적층하는 단계에서 상기 감광성 절연층은 상기 코어기판체의 양면에 빌드-업 적층되고,
    상기 노광 및 현상하는 단계에서, 양면 적층된 상기 감광성 절연층이 서로 대칭되게 각각 상기 다수 섹션으로 분할되는 것을 특징으로 하는 기판 제조 방법.
  12. 기판모듈유닛 각각에 대응되는 복수의 유효영역과, 복수의 상기 유효영역을 서로 연결하는 연결영역을 가지는 코어기판체;
    상기 코어기판체 상에 적층되고 소정 크기의 다수 섹션으로 분할된 감광성 절연층; 및
    상기 분할된 상기 감광성 절연층 섹션들 상에 패터닝된 회로패턴층; 을 포함하고,
    상기 감광성 절연층의 각 섹션은,
    하나의 상기 기판모듈유닛 크기 또는 복수의 상기 기판모듈유닛을 포함하는 크기로 형성되고, 상기 코어기판체의 상기 연결영역을 노출하는 틈에 의해 서로 이격되게 분할되는 빌드-업 기판 적층체.
  13. 청구항 12에 있어서,
    상기 감광성 절연층의 각 섹션 상에 적어도 하나 이상의 비아홀이 형성된 것을 특징으로 하는 빌드-업 기판 적층체.
  14. 삭제
  15. 삭제
KR1020130066522A 2013-06-11 2013-06-11 기판 제조 방법 및 빌드-업 기판 적층체 KR102059823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130066522A KR102059823B1 (ko) 2013-06-11 2013-06-11 기판 제조 방법 및 빌드-업 기판 적층체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130066522A KR102059823B1 (ko) 2013-06-11 2013-06-11 기판 제조 방법 및 빌드-업 기판 적층체

Publications (2)

Publication Number Publication Date
KR20140144494A KR20140144494A (ko) 2014-12-19
KR102059823B1 true KR102059823B1 (ko) 2019-12-27

Family

ID=52674721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130066522A KR102059823B1 (ko) 2013-06-11 2013-06-11 기판 제조 방법 및 빌드-업 기판 적층체

Country Status (1)

Country Link
KR (1) KR102059823B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215807A (ja) 2002-01-18 2003-07-30 Sanee Giken Kk 分割露光方法
KR100455892B1 (ko) * 2002-12-30 2004-11-06 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
KR100652395B1 (ko) * 2005-01-12 2006-12-01 삼성전자주식회사 다이-휨이 억제된 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20140144494A (ko) 2014-12-19

Similar Documents

Publication Publication Date Title
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
JP5526746B2 (ja) 多層基板の製造方法及び支持基板
TW201640965A (zh) 可撓性印刷電路板之製造方法
US20060102383A1 (en) Method of fabricating high density printed circuit board
KR101095211B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
TWI577251B (zh) 軟硬複合線路板及其製作方法
KR20150135203A (ko) 반도체 소자 탑재용 기판의 제조방법
TWI542260B (zh) 印刷電路板及其製造方法
KR20130090115A (ko) 솔더 레지스트층을 형성하는 방법 및 그 솔더 레지스트층을 구비한 인쇄회로기판
JP5302920B2 (ja) 多層配線基板の製造方法
KR20130022911A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20170079142A1 (en) Printed circuit board and manufacturing method thereof
US20090263748A1 (en) Method of manufacturing wiring circuit board
KR102059823B1 (ko) 기판 제조 방법 및 빌드-업 기판 적층체
JPH11154788A (ja) 多層プリント配線板の製造方法
KR101067204B1 (ko) 인쇄회로기판 및 그 제조방법
CN211531434U (zh) 阶梯型电路板
KR100843156B1 (ko) 풀 애디티브 인쇄 회로 기판 제조 방법
KR101172175B1 (ko) 인쇄회로기판 및 그의 제조 방법
JPH09232760A (ja) 多層プリント配線板およびその製造方法
TWM521864U (zh) 軟硬複合線路板
KR20100005881A (ko) 미세 패턴을 갖는 인쇄회로기판 및 그 제조 방법
KR100276262B1 (ko) 다층인쇄회로기판제조방법
JP4961749B2 (ja) 半導体実装基板の製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right