JP3713230B2 - 配線パターン形成方法 - Google Patents
配線パターン形成方法 Download PDFInfo
- Publication number
- JP3713230B2 JP3713230B2 JP2001323144A JP2001323144A JP3713230B2 JP 3713230 B2 JP3713230 B2 JP 3713230B2 JP 2001323144 A JP2001323144 A JP 2001323144A JP 2001323144 A JP2001323144 A JP 2001323144A JP 3713230 B2 JP3713230 B2 JP 3713230B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- electrodeposition
- substrate
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Materials For Photolithography (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は、フォトレジストパターン形成技術に関する。詳しくは、エポキシ基板、セラミック基板、液晶パネル用ガラス基板、シリコン基板等の材料基板のレジスト形成工程に適用でき、特にセミ・アディティブ法による銅配線形成において、高い歩留まりを容易に実現できる。
【0002】
【従来の技術】
材料基板上に銅配線を形成する際、無電解銅めっきによるフル・アディティブ法や無電解と電解銅めっきの組み合わせによるセミ・アディティブ法を用いて、配線形成する。これらの方法は、いずれもフォトレジストのパターンによって必要な配線を基板上に形成する。この基板上には、ビア孔や取り扱い中に形成されるキズ(スリ傷や打痕)などの小さな凹凸などの窪みが多数存在する。また、レジストとの良好な密着を得るため、ラミネート直前に基板の前処理が行われる。バフ研磨、砥粒研磨等による前処理は、基板表面に微細な傷を生じざるをえない。フォトレジスト膜形成の際には、上記のような起伏に富む基板表面に対し十分な追従性と密着性を有し、かつ必要な厚さを有するレジスト層の形成が要求される。
【0003】
上記工程において、絶縁層に銅層を形成した基板にフォトレジストを形成する場合、液レジスト、フィルムレジスト、電着レジストのいずれかを用いることができる。
【0004】
液レジストは、レジストパターンの解像度と基板への追従性と密着性に優れている。通常、レジスト液槽に基板を浸漬し引き上げて塗布する方法、またはカーテン塗布などによって塗布される。しかし、必要なレジスト厚さを確保するために重ね塗布など工程数が増加するという問題があった。さらに、液レジスト固有の液中に存在する泡が、ボイドの発生原因となり、パターン形成の障害となっていた。
【0005】
電着レジストは、レジストパターンの解像度と基板への追従性と密着性は優れている。しかし、電着レジストによって析出するレジスト厚さは、近年の配線の微細化要求に伴って用いられるアディティブ法に必要な厚さに満たない。
【0006】
フィルムレジストは、ラミネーション装置によって、基板表面にロールで熱圧着して貼り付けられる。このラミネート方法は、基板製造方法として従来から適用され、特に、アディティブ法によるレジストパターン形成には、フィルムレジストが一般的に使用されていた。しかし、図6に示すように以下のような問題があった。すなわち、基板100に積層したフィルムレジスト102は厚さにおいては十分であるが、基板との密着性と追従性が液レジストに比較して不十分である。このため、図に示すような微細な傷の凹凸104に完全に密着しない部分が必ず存在する(図6(a))。このまま、フィルムレジスト102の露光現像を行い(図6(b))、パターンめっきにより回路106の形成を行うと、直下へ薬液が侵入し配線形成に不都合が生じる場合がある。この場合、レジストが追従できなかった部分に電気銅めっきの析出異常108が発生する(図6(c))。レジストを除去して配線を形成した場合、配線の部分的な短絡の原因となる箇所が生じる(図6(d))。特に、微細なレジストパターンを形成する場合、細く長いレジストパターンが、部分的に基板から剥離する等基板との密着不良となる問題が生じていた。
【0007】
すなわち、アディティブ法に採用している従来の液レジスト、フィルムレジスト、電着レジストを用いる方法をそれぞれ用いても、▲1▼起伏に富む基板表面への追従性、▲2▼薬液の侵入のない基板下地への密着性、▲3▼アディティブ法に必要十分なレジスト厚さ、▲4▼微細パターンを形成できるレジストの良好な解像度、というレジストに要求される諸特性を同時に実現することが困難であった。
【0008】
【発明が解決しようとする課題】
本発明の目的は、上記に鑑み、起伏に富む基板表面に対し十分な追従性と密着性、および必要なレジスト厚さを同時に満足するレジスト層の形成を実現することを目的とする。
また、本発明の他の目的は、電着レジストを用いて、信頼性ある微細な配線パターンを形成することにある。
【0009】
【課題を解決するための手段】
上記の目的を達成するため、本発明のフォトレジスト形成方法は、表面に導体層を有する基板を準備するステップと、導体層表面を純水で洗浄し、導体層表面の微細な凹部中に純水分を残留させるステップと、導体層表面上に平坦な電着レジスト薄膜を形成するステップとを含む。また、本発明の配線パターン形成方法は、本発明のフォトレジスト形成方法を適用し得る。ここで、「微細な凹部」とは、基板製造工程における、平坦化におけるキズや、配線、ビアなどによる基板表面の凹みをいう。
【0010】
【発明の実施の形態】
以下、本発明のフォトレジスト形成方法および配線パターン形成方法について具体的に説明する。本発明は、例えば、配線基板またはチップキャリア用のエポキシ基板や、セラミック基板、液晶パネル用ガラス基板、またはシリコン基板等、各種の電子部品の製造に用いられる基板のためのフォトレジストパターン形成に適用しうる。
【0011】
具体的には、本発明は、(A)表面に導体層を有する基板を準備するステップ、(B)導体層表面を純水で洗浄し、導体層表面の微細な凹部中に純水分を残留させるステップ、
(C)導体層表面上に平坦な電着レジスト薄膜を形成するステップ
で基本的に構成される。
【0012】
(A)表面に導体層を有する基板を準備するステップにおいては、上述したような基板を用い得る。この表面全体に導体層が形成されている。導体層の材料としては、銅、金、銀、ステンレス、タングステン、アルミニウム、チタン等が例示されるが、例えば無電解銅めっきにより、銅層が形成される。
【0013】
上記導体層が積層された基板は、通常導体層表面の平坦化および洗浄の前処理がなされる。平坦化は、バイアススパッタ法やCMP、機械研磨等の方法がある。その後、(B)導体層表面を純水で洗浄し、導体層表面の微細な凹部中に純水分を残留させるステップを行う。基板上の汚れや異物の除去を目的として水洗浄する。水洗水は、純水を用いる。水圧水量、水温等は十分な洗浄し得るよう適宜選択し得る。
【0014】
本発明の方法によれば、次の(C)導体層表面上に平坦な電着レジスト薄膜を形成するステップにおいて、微細な傷などの小さな凹みやビア孔の内部に電着レジストを多く析出させて、これらの凹みを埋めることにより電着レジスト膜表面を平坦にすることができる。このために、(B)ステップにおいて、導体層表面を純水で洗浄する際に、微細な傷等の小さな凹みやビア孔内に純水を残留させるという条件を満たすことにより、レジスト表面平坦化を実現し得ることに本発明者らは想到した。
【0015】
基板表面の凹み部分中には、純水が残存した状態の基板に、通電してレジストを基板表面に析出させる。このメカニズムは、以下のように推測される。図1に模式的に示す。基板10の表面には、例えば、無電解めっきで付着された銅薄膜よりなる導体層(銅層)11が形成されている。図1(a)は、水洗浄に用いられた純水14が基板10の凹み12に残存された状態の基板10を、電着液16に浸漬した状態を示す。電着液16が凹み12中の純水14中に拡散する前に、通電を開始する。基板10の導体層をアノードに接続して通電すると、基板10の凹み12の内面に接触している純水14が電気分解され、水素イオン18が発生する(図1(b))。このため、基板表面に接触している液が酸性となって、レジストが析出しやすい環境となり、その結果、特に凹み内部にレジスト20が厚く析出する(図1(c))、と推測される。この作用によって析出したレジスト20が凹み14を埋め、凹みの深さが浅くなり基板表面全体の平滑性が良好となる。発生した酸の量により電着レジストの厚みが決定される。
【0016】
電着レジストを析出させる電着液は、例えば、カルボキシ基含有アクリル系不飽和樹脂をアミンで中和して水に分散させた、ポリマーディスパージョン等のアニオン型電着レジスト剤が挙げられる。また、光反応性の観点から、電着レジストは、ポリマーディスパージョンに光重合開始剤を配合したネガ型、ポリマーディスパージョンに露光で酸を発生する官能基を組み込んでいるポジ型がある。基本的にはいずれの型を選択してもよいが、解像度の観点からは一般的にポジ型が好ましく、経済性の観点からはネガ型が好ましい。
【0017】
(B)ステップにおいて、基板表面は不均一な水付着がない状態に水分を残留しつつ水を除去し凹み部分には純水を残存させた状態にすることが好ましい。基板表面が水分がなく乾燥していると、電着レジストの密着性が良好でない。一方、水が不均一に付着していると、水の付着している部分のみに電着レジストが厚く析出する。さらに水の付着が多すぎると基板表面の電着液濃度が希薄となってしまう。従って、凹み部分以外の基板表面は、均一な水付着が基板表面に存在する程度に水分が除去され、水分が電着液に十分置換されていることが好ましい。
【0018】
導体層表面を純水で洗浄する際に、微細な傷等の小さな凹みやビア孔内に純水を残留させるための方法は種々選択しうるが、例えば、基板表面に電着液の噴流をあて、凹み中には水分を残留させつつ、基板表面の水分を電着液に置換する。具体的には、純水洗浄後の基板を電解液層に浸漬してスプレーにより電解液を吹き付ける方法においてスプレーにあたる回数を制御する方法がある。または、基板表面の水分を払拭する。具体的には、純水洗浄後、特殊なローラやスキージローラにより基板表面の水を拭きとり、基板は不均一な水付着がない状態に水分を残留しつつ水を除去し凹み部分には純水を残存させた状態とする方法がある。なお、本発明に用いる「純水」は、脱塩装置で処理した純度の高い水であるが、電気分解させるため、ある程度の電気伝導度を有することを要する。好ましくは、0.5〜5mSの電気伝導度を有することが好ましい。
【0019】
スプレーを用いる場合、電着液中でスプレ−により電着液を吹き付ける態様がある。または純水洗浄後電着液を吹き付けた後、基板を電着液に浸漬してもよい。スプレーの当て方、吹き付け量等の条件は、凹みに水が残留する条件を満たすよう設定する。図2に1例を示す。図2(a)は、液槽の側面断面図であり、(b)は、液槽の平面図である。ノズル32が、基板の両側に配置されている。例えば、基板幅500mmの基板を用いる場合、電着液面近くに基板30から60〜100mmの距離を隔て、基板30と垂直方向に対し角度θ=15〜25°下に向けて、1列に基板30の両面に液があたるように、複数のスプレーノズル32を設置する。ノズル32から電着液が噴出されるように配管される。ノズル32のノズルピッチ距離dは、ノズルの性能にもよるが、15−22mmが例示される。両側に配置されている全ノズル32供給量を合計して2〜10 l/min.の量の電着液が基板30に対し噴流される。この状態で、移動速度20〜150mm/sec.で基板30を浸漬させ、全面がスプレー前を通過した後、再度基板を同じ移動速度で電着液中を引き上げる。この一連の動作中、ノズルから継続して電着液がスプレーされている。その後電極に通電する。電着条件は、例えば、液温22〜28℃、150〜300Vの直流電圧、電着時間10〜50秒が例示される。
【0020】
また、スキージローラを用いる場合は、例えば、純水洗浄後、スキージを基板表面に加圧摺動させる。または、電着液に一旦漬浸後、スキージローラを適用してもよい。さらには、電着液槽中にスキージローラを設置して基板に適用することもできる。また、スキージローラ適用後、電着液中でスプレーを噴射してもよい。スキージの硬度、角度、クリアランス等の条件は、導体表面の凹部中に純水を残存させつつ導体表面に不均一な水付着のない程度に水除去できる範囲で、種々調整する。例えば、硬度70〜75°(JIS K6301A),角度60〜70°の条件が設定しうる。
【0021】
上記のように形成された電着レジスト層は、表面が平坦化されている。このため、レジスト層の厚みを均一に保持することができる。配線パターンを形成するための厚みが電着レジストで十分であれば、配線パターン形成工程に移行することができる。液晶基板や、半導体基板では、電着レジストの厚みで十分な場合がある。また、配線設計により必要とされる厚みが電着レジスト層の厚みでは不足である場合、例えばプリント配線基板の配線形成の場合は、電着レジスト層の上に液レジストまたはフィルムレジスト層を形成して厚み調整する。この場合、本発明の方法により電着レジスト層表面が平坦にできるため、電着レジストの表面と、液レジストまたはフィルムレジストとの密着性が良好である。このように、必要であれば厚み調整を加えたレジスト層の上にマスクを搭載し、露光、現像後、硬化していないレジストを除去する。その後配線パターンを形成し、レジストを剥離する。下地の導体層は、不要の場合エッチングにより除去して配線層が形成される。
【0022】
本発明のフォトレジスト形成方法は、種々の基板製造工程中の、レジスト層を形成する工程に応用可能である。例えば、エポキシ基板、セラミック基板等の配線基板の配線パターンを形成する際に適用され得る。
【0023】
1例として、導体層に銅を用いた配線パターン形成方法を説明する。すなわち、
(A’)表面に銅層を有する基板を準備するステップ、
(B’)銅層を純水で洗浄し、銅層表面の微細な凹部中に純水分を残留させるステップ、
(C’)銅層表面上に平滑な電着レジスト層を形成するステップ、
(D)電着レジスト層の上に上側レジスト層を形成するステップ、
(E)所望の領域に開口部を形成するように上側レジスト層を露光現像するステップ、
(F)開口部の電着レジスト層を除去して、銅層を露出させるステップ、
(G)銅層の露出された領域に電解めっきにより電解銅めっき層を形成するステップ、
(H)残存している上側レジスト層および電着レジスト層を剥離するステップ、および
(I)電解銅めっき層で覆われていない銅層の領域を除去するステップ
を含む、方法により、配線パターンを形成することができる。
【0024】
(A’)ステップ、(B’)ステップ、(C’)ステップについては、上記本発明のフォトレジスト形成方法で既に説明したと同様である。すなわち、図3に示すように、基板10は、無電解めっきにより形成された銅薄膜からなる導体層(銅層)11を有している。この基板10の微細な凹み42の中に水を残存させた状態で、電着レジスト層44を形成する(図3−1)。
【0025】
その後、(D)ステップにおいては、形成した電着レジスト層44の上に、上側レジスト層46を形成する(図3−2)。上側レジスト層46は、フィルムレジストを張り合わせる、または液レジストを塗布して形成しうる。
【0026】
電着レジスト層44の上に、上側レジスト層46としてフィルムレジストを積層する場合は、ラミネーション装置を用いて所望の厚さの感光性樹脂を上記電着レジスト層を形成した基板とを重ね合わせ圧着ロールの表面を加熱して圧着する。液レジストとしては、エポキシアクリレート樹脂、ウレタンアクリレート樹脂等の液状の感光性レジストを用いる。塗布法としては、スクリーン印刷機を用いて全面塗布する印刷法、溝のついたゴムロールを使用するロールコート法、低粘度インクからなる薄いカーテン膜の下を通過させるカーテンコート法、インクを霧化させて吹き付けるスプレーコート法などがあり、これらの方法により、電着レジスト層44を形成した基板10の両面または片面をコートする。通常は、乾燥し、所望の厚さのレジスト層を得る。
【0027】
その後(E)所望の領域に開口部を形成するように上側レジスト層46を露光現像する(図3−3)。露光条件は選択したフォトレジストの材質により選択される。
【0028】
(F)開口部の電着レジスト層44を除去して、銅層11を露出させることにより、下地の銅層11表面を露出させ必要なフォトパターンを形成する(図3−4)。レジストの除去は、上側レジスト層46の除去すべきレジスト部分を現像液にて除去し、その後露出した電着レジスト層を除去する。
【0029】
電着レジスト層44および上層レジスト層46は、その材料の選択により種々の除去方法がある。例えば、電着レジスト層44に用いるレジストをポジ型とした場合、上側レジスト層46をマスクとして露光後パターン開口部底の電着レジスト層44を現像により除去する方法がある。あるいは、上層レジストと電着レジストの間に溶解度の差があることを利用し、濃度調製したレジスト剥離液により電着レジスト44のみ除去する方法がある。
【0030】
その後、(G)銅層11の露出された領域に電解めっきにより電解銅めっき層48を必要な厚さ析出させる(図3−5)。(H)残存している上側レジスト層46および電着レジスト層44を剥離する。レジスト剥離は剥離液により行う。
【0031】
(I)銅層11の電解銅めっき層48で覆われていない領域を除去する。通常の除去方法が適用され、薬液によるエッチングにより銅層11を除去する(図3−6)。以上のようにして配線パターンが形成される。
【0032】
本発明の方法により形成されるレジスト膜は、電着レジスト層と上側レジスト層との2層構造である。上側レジスト層は、フィルムレジストまたは液レジストを塗布するいずれのステップであってもよい。電着レジスト形成により起伏に富む基板表面に十分な追従性と密着性を得ることができ、表面平坦性が良好である電着レジスト層が形成される。電着レジスト層と、上層のフィルムレジストまたは液レジストによる上側レジスト層との密着性は良好であり、この上側レジスト層の厚みを調製して積層することにより所望のレジスト層の厚みを得ることが可能である。
【0033】
上記工程において、電着レジスト、およびフィルムレジストまたは液レジストは、ポジ型あるいはネガ型のいずれの組み合わせであっても良いが、電着レジストと上層のレジストとの組み合わせは、ネガ型とネガ型の組み合わせは好ましい。
【0034】
また、ポジ型とネガ型の組み合わせは、ネガのフィルムレジストのみを露光、現像し、露出させた電着レジストを剥離液により溶解させる。ポジ型の電着レジストの必要露光量はフィルムレジストと比較して大きく、感光する部分は露光により硬化されたフィルムレジストに覆われているため、露光量のコントロールが厳しくない。
【0035】
一方、ネガ型とポジ型の組み合わせでは感光波長が同じ場合、ポジのフィルムレジストのみに光を当てる必要があり、露光のコントロールが難しくなる。ポジ型とポジ型の組み合わせは、キズ等の凹みがあるため、凹みやキズに光を当てる必要があり、露光には散乱光を用いる必要があると思われる。従って、ネガ型とネガ型の組み合わせと比較すると解像度が劣ると考えられる。
【0036】
本発明のフォトレジスト形成方法は、配線基板や、チップキャリア、液晶パネル、半導体チップ等のフォトリソグラフィにおけるレジスト形成に応用可能である。
【0037】
【実施例】
以下、本発明のフォトレジスト形成方法の実施の形態について、以下の実施例により、具体的に説明する。
【0038】
【参考例】
純水を凹みに残存させるために液中スプレーの回数により、ビア底への電着量との関連を実験した。ビア径約30μm深さ50μmのビアを設けた基板を用意した。この基板を純水洗浄後、電着液(樹脂(PEPR-2400:SHIPLEY社製)9.0〜11.0g/l、溶剤(2−オクタノン)1.1〜1.8%、分散剤(NMP)0.8〜1.5%、の配合割合で純水に混合して調製した。)に浸漬し、スプレーしつつ浸漬回数を1,2,5,10回としたものについて、電着レジストを基板表面へ膜厚6μm析出させた場合のビア底への電着量を比較した。結果を表1および、図4に示す。なお、「スプレー回数:1回」とは、電着液に基板全面を浸漬させてから、スプレー噴射を開始し、一定の浸漬速度を保持しつつ基板全面が電着液から出てしまうまで引き上げ、さらに同一の浸漬速度で基板全面が浸漬するまでスプレー噴射を継続させることをいう。
【0039】
【表1】
【0040】
(実施例1)
ビア径約30μm深さ50μmのビアが予め設けられた、積層板(材質:エポキシ樹脂製:500mm×600mm)に、電解銅めっきにより、銅層18μmを両面積層させた。この両面銅張り基板をバフで物理研磨した(研磨量0.5μm)。研磨後、酸性クリーナ:スプレークリーナー742(SHIPLEY社製)、純水洗,ソフトエッチング:(プレポジットエッチ748:SHIPLEY社製)、純水洗した。純水は、電気伝導度0.5〜5.0mSのイオン交換水を用いた。上記、調製した電着液を液槽に満たした。
【0041】
電着液の液槽には、スプレーと基板との距離60〜100mm、ノズルの角度は基板への垂直面に対し15〜25°、ノズルのピッチ距離15〜22mmに、液面に平行してスプレーノズルが列状に配置され、基板全幅に噴霧した電着液があたるように調製した。基板は、浸漬速度100mm/sec.で移動させた。浸漬は、基板全面が完全に浸漬させた。スプレー量は、基板両面にあたる全流量が5 l/minでスプレーした。その後、基板を電極に接続しアノードとし、対極を同一面積のステンレス板とし、液温25℃、250Vの直流電圧で通電し、電着時間20秒で電着レジストの析出を行った。
【0042】
基板を電着液から引き上げ、水洗後、105℃で乾燥し、電着レジスト膜を形成した。得られた基板の断層写真を5図(a)に示す。断層写真は、光学顕微鏡、倍率200〜400倍、により観察を行った。ビア径32μmのビアには、37μm、ビア28μmのビアには、28μmのレジストの析出があった。なお、基板表面平坦部分でのレジストの析出は、約6μmであり、ビア内はレジストでほぼ埋まった状態であり基板表面全体の平坦性は良好であった。
【0043】
上記基板にフィルムレジスト レジスト厚25μm(DUPONT製 SF−125、厚さ25μm)をラミネータにより積層した。ラミネート条件は、110℃の表面温度、押圧の際の圧力は4kg/m2.フォトマスクを搭載し、露光は、ピーク波長が365mmの範囲の紫外線、露光量105mJで平行光露光装置により、行った。フィルムレジストを現像し、未硬化部分を除去した。現像条件は、30℃、時間35秒、圧力1.5kg/m2、現像液は1.0%炭酸ナトリウム水溶液を用いた。
【0044】
電着レジストを、上層のフィルムレジストをマスクとし、500mJで露光した。電解めっき後、無電解銅層を剥離した。ソフトエッチング液は過硫酸ナトリウム水溶液、50g/l、35℃でエッチングする。めっき液のレジスト剥離条件は、3%の水酸化ナトリウム、50℃とした。上記のようにして、配線パターンを形成した。回路の配線密度は、回路線幅/回路間隔が25/25〜50/50であった。配線のショート部分は、皆無であった。
【0045】
【実施例2】
液晶基板に対して、パターンメッキレジストとして用いた場合の本発明の実施例を示す。
径30μm以下、深さ50μm以下のビアや凹凸のある液晶基板で、縦600mm,横700mm程度の液晶ガラス基板に、スパッタリング装置などを用いて、TiW(Ti:10wt%、W:90wt%)膜を厚さ2500Åに形成した。その上から連続して同じスパッタリング装置によって、銅の膜を約5000Å形成する、なお、これらの膜はパターンの形成されている片面にのみ形成する。
【0046】
参考例で調製した電着液を用い、液槽に満たした。電着液の液槽には、液面に平行にスプレーノズルが列状に配置され、基板全幅に噴霧した電着液があたるように調製した。スプレー量は、5l/min.とした。基板は、浸漬速度100mm/sec.で移動した。浸漬は、基板全面が沈むまで行い、同じ速度で引き上げた。その後再度基板を浸漬させ、前記の条件により通電し、電着する。所定の条件で乾燥し、電着レジスト膜を形成した。この作業により、ビア内は電着レジストでほぼ埋まった状態であり、基板表面全体の平坦性は良好となる。フィルムレジストをラミネータにより積層した。フォトマスクを搭載し、紫外線を照射した。フィルムレジストを現像し、未硬化部分を除去してコンタクトホールを形成した。現像液は1%炭酸ナトリウム水溶液を使用する。形成されたレジスト層は、絶縁膜として機能する。
【0047】
【比較例1】
実施例1と同様にビアを予め設けた両面銅張り基板を準備し、スプレー条件をスプレー噴射している電着液槽への浸漬回数を10回とした以外は、実施例1と同様に前処理を行い、実施例1と同様の条件で電着レジスト層を形成した。得られた基板の断層写真を5図(b)に示す。ビア径34μmのビアには、16μm、ビア径28μmのビアには、8μmのレジスト析出量であり、ビアの部分の凹みが顕著に残存していた。なお、基板表面平坦部分のレジストの析出は、5.0〜7.0μmであった。
【0048】
実施例と同様にしてフィルムレジストを積層し、配線パターンを形成した。導通すると、ショート箇所が発生した。
【0049】
【発明の効果】
以上述べたように、本発明にかかるフォトレジスト形成方法は、基板表面に形成された導体層に、電着レジスト膜を形成する。このとき、ビア孔内部、CMP処理によるレベリングの際に発生する傷などの小さな凹凸を埋め込むように、電着レジストを析出させ、基板との強固な密着性と追従性を有する平坦性に優れたレジスト層を実現し得る。
【0050】
さらに、本発明のフォトレジスト形成技術は、近年のパターン幅やビアホール径の微細化技術の向上に際し、半導体素子や液晶素子のフォトリソグラフィ技術において、平坦なレジスト層を形成することも可能となる。
【0051】
また、上記フォトレジスト形成方法は、配線パターン形成方法に適用することができ、電着レジスト層にさらに、フィルムレジストや液レジストによりレジスト層を積層することにより、所望する厚さの2層構造のレジストを形成し、露光・現像により必要なレジストパタ−ンを得る。この2層構造のレジスト膜が、起伏に富む基板表面への追従性、薬液の侵入のない基板下地への密着性、アディティブ法に必要十分なレジスト厚さ、微細パターンを形成できるレジストの解像度を同時に実現することが可能となる。従って、配線形成の歩留まりを高く維持することができる。さらに、将来の高密度配線基板の実現も可能とする。
【図面の簡単な説明】
【図1】 本発明のフォトレジスト形成方法のメカニズムを示した模式図である。
【図2】 本発明の方法の実施において電解液槽での液中スプレーのノズルの配置を示した図である。図2(a)は、液槽の側面断面図であり、(b)は、液槽の平面図である。
【図3】 本発明の配線パターン方法による配線パターン形成過程である。
【図4】 本発明のフォトレジスト形成方法における、水洗浄ステップの1実施例であるスプレーの回数と、ビアへの電着量との関係を示した図である。
【図5】 実施例1と比較例1で形成した基板の断層写真である。
【図6】 従来行われていた配線パターン形成過程である。
【符号の説明】
10;基板
11;導体層(銅層)
12;基板の凹み
14;純水
16;電着液
18;水素イオン
30;基板
32;スプレーノズル
40;析出したレジスト
42;微細な凹み
44:電着レジスト層
46;上側レジスト層
48;電解銅めっき層
Claims (10)
- (A’)表面に銅層を有する基板を準備するステップ、
(B’)前記銅層を純水で洗浄し、該銅層表面の微細な凹部中に純水分を残留させるステップ、
(C’)前記銅層表面上に平滑な電着レジスト層を形成するステップ、
(D)該電着レジスト層の上に、塗布された液レジストまたはラミネートされたフィルムレジストからなる上側レジスト層を形成するステップ、
(E)所望の領域に開口部を形成するように前記上側レジスト層を露光現像するステップ、
(F)前記開口部の前記電着レジスト層を除去して、前記銅層を露出させるステップ、
(G)前記銅層の露出された領域に電解めっきにより電解銅めっき層を形成するステップ、
(H)残存している前記上側レジスト層および前記電着レジスト層を剥離するステップ、
および(I)前記電解銅めっき層で覆われていない前記銅層の領域を除去するステップ
を含む、配線パターン形成方法。 - 前記(B’)ステップが、前記銅層表面を洗浄し、該銅層表面の凹部中に純水を残存させつつ銅層表面に不均一な水付着が生じない程度に純水を除去するステップである、請求項1記載の配線パターン形成方法。
- 前記(C’)ステップが、前記銅層表面の凹部中においてレジストを多く析出させて凹部を埋め込みつつ銅層表面全体に平坦に電着レジスト膜を形成する、請求項1または請求項2記載の配線パターン形成方法。
- 前記(B’)ステップにおいて、電着液中で前記銅層表面に電着液をスプレーで噴射させる、請求項2記載の配線パターン形成方法。
- 前記(B’)ステップにおいて、前記銅層表面の水分をスキージローラにより払拭する、請求項2記載の配線パターン形成方法。
- 前記(C’)ステップが、ネガ型フォトレジストを用い、前記(D)ステップが、ネガ型フォトレジストを用いる、請求項1記載の配線パターン形成方法。
- 前記(C’)ステップが、ポジ型フォトレジストを用い、前記(D)ステップが、ネガ型フォトレジストを用いる、請求項1記載の配線パターン形成方法。
- 前記(C’)ステップが、ネガ型フォトレジストを用い、前記(D)ステップが、ポジ型フォトレジストを用いる、請求項1記載の配線パターン形成方法。
- 前記(F)ステップにおいて、電着レジスト層を剥離液により除去する工程を含む、請求項1記載の配線パターン形成方法。
- 前記(F)ステップが、前記上側レジスト層をマスクとして、露光、現像して電着レジストを除去する工程を含む、請求項1記載の配線パターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001323144A JP3713230B2 (ja) | 2001-10-22 | 2001-10-22 | 配線パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001323144A JP3713230B2 (ja) | 2001-10-22 | 2001-10-22 | 配線パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133695A JP2003133695A (ja) | 2003-05-09 |
JP3713230B2 true JP3713230B2 (ja) | 2005-11-09 |
Family
ID=19140076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001323144A Expired - Fee Related JP3713230B2 (ja) | 2001-10-22 | 2001-10-22 | 配線パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3713230B2 (ja) |
-
2001
- 2001-10-22 JP JP2001323144A patent/JP3713230B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133695A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6589870B1 (en) | Inter-layer connection structure, multilayer printed circuit board and production processes therefor | |
US6156484A (en) | Gray scale etching for thin flexible interposer | |
US8617362B2 (en) | Electrode and method of forming the master electrode | |
EP0817549A2 (en) | Circuit board and method of producing the same | |
WO2007058147A1 (ja) | プリント配線基板、その製造方法およびその使用方法 | |
KR100557549B1 (ko) | 플립칩 범프 패드 형성 방법 및 그 구조 | |
US6264851B1 (en) | Selective seed and plate using permanent resist | |
JP3713230B2 (ja) | 配線パターン形成方法 | |
EP0645074B1 (en) | Method of making a printed circuit board | |
US5758412A (en) | Method of making a printed circuit board | |
KR101324225B1 (ko) | 인쇄회로기판의 제조방법 | |
US6893549B2 (en) | Cleaning apparatus for ECMD anode pad | |
US6093335A (en) | Method of surface finishes for eliminating surface irregularities and defects | |
JPH0813187A (ja) | メタルマスクの製造方法 | |
JP3178677B2 (ja) | 多層配線基板の製造方法 | |
JP4582277B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
CN116321771A (zh) | 一种pcb电路板制作方法 | |
JPH0813183A (ja) | メタルマスクの製造方法 | |
JP2006012870A (ja) | スタックビア構造多層配線基板の製造方法 | |
JPH1154932A (ja) | 多層配線基板の製造方法 | |
JPH08116172A (ja) | 多層プリント配線板とその製造方法および多層プリント配線板の製造に用いる転写用原版とその製造方法 | |
GB2267784A (en) | Method of making a plated through hole printed circuit board | |
TW201341599A (zh) | 用於電鍍組件之方法 | |
TWM564738U (zh) | Thin film forming device for resist layer | |
KR20160001020U (ko) | 레지스트층의 박막화 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050819 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |