KR20200033843A - 마더 보드와 도터 보드 사이의 소결된 접속들이 있는 테스트 고정물 - Google Patents

마더 보드와 도터 보드 사이의 소결된 접속들이 있는 테스트 고정물 Download PDF

Info

Publication number
KR20200033843A
KR20200033843A KR1020207000741A KR20207000741A KR20200033843A KR 20200033843 A KR20200033843 A KR 20200033843A KR 1020207000741 A KR1020207000741 A KR 1020207000741A KR 20207000741 A KR20207000741 A KR 20207000741A KR 20200033843 A KR20200033843 A KR 20200033843A
Authority
KR
South Korea
Prior art keywords
motherboard
daughter board
contact pads
recessed area
test
Prior art date
Application number
KR1020207000741A
Other languages
English (en)
Inventor
랜달 리레이 뉴비
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR20200033843A publication Critical patent/KR20200033843A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스트 고정물(120)은 테스트 스테이션(650)에 연결(651)하도록 구성되는 테스트 신호 라인들(223)을 갖는 마더 보드(225)를 포함한다. 마더 보드(225)는 테스트 신호 라인들(223)에 연결되는 콘택트 패드들(428)이 있는 리세스된 영역을 포함한다. 도터 보드(230)는 도터 보드(230)의 상부 표면이 마더 보드(225)의 상부 표면과 대략 동일 평면 상에 있도록 리세스된 영역과 맞물린다. 도터 보드(230)는 도터 보드(230) 상의 콘택트 패드들(638)에 연결되는 테스트 신호 라인들을 포함한다. 도터 보드(230) 상의 콘택트 패드들(638)은 마더 보드(225) 상의 콘택트 패드들(428)과 정렬되고, 소결된 결합들(640)에 의해 영구적으로 연결된다.

Description

마더 보드와 도터 보드 사이의 소결된 접속들이 있는 테스트 고정물
ATE(automatic test equipment)는, 측정들을 신속하게 수행하고 테스트 결과들을 평가하기 위해 자동화를 사용하는, DUT(device under test), EUT(equipment under test) 또는 UUT(unit under test)로서 알려진, 디바이스 상에서 테스트들을 수행하는 장치일 수 있다.
ATE 시스템들은 ITA(interface test adapter) 상에 DUT를 물리적으로 배치하는 자동화된 배치 툴과 통상적으로 인터페이스하여, 장비에 의해 측정될 수 있다. ITA는 ATE와 DUT 또는 UUT 사이의 전자적 접속들을 이루는 디바이스일 수 있다. ITA는 ATE와 DUT 사이의 신호들을 적응시키기 위한 추가 회로를 또한 포함할 수 있고, DUT를 장착하기 위한 물리적 설비들을 갖는다. ITA와 DUT 사이의 접속을 브리지하기 위해 소켓이 사용될 수 있다. 소켓은 생산 작업장의 엄격한 요구들을 견뎌야 하므로, 자주 교체될 수 있다.
테스트 고정물은 테스트 스테이션에 연결하도록 구성되는 테스트 신호 라인들을 갖는 마더 보드를 포함한다. 마더 보드는 테스트 신호 라인들에 연결되는 콘택트 패드들이 있는 리세스된 영역을 포함한다. 도터 보드는 도터 보드의 상부 표면이 마더 보드의 상부 표면과 대략 동일 평면 상에 있도록 리세스된 영역에 배치된다. 도터 보드는 도터 보드 상의 콘택트 패드들에 연결되는 테스트 신호 라인들을 포함한다. 도터 보드 상의 콘택트 패드들은 마더 보드 상의 콘택트 패드들과 정렬되고, 소결된 결합들에 의해 영구적으로 연결된다.
도 1은 예시적 ATE 시스템의 블록도이다.
도 2는 도 1의 테스트 시스템에 대한 예시적인 HIB(handler interface board)의 보다 상세한 도시이다.
도 3 내지 도 6은 도 2의 예시적인 HIB의 더 많은 상세들을 도시한다.
도 7은 소결 프로세스에서의 융점 대 입자 크기를 나타내는 플롯이다.
도 8은 테스트 고정물을 제조하기 위한 방법을 도시한다.
도 9는 대안적인 실시예를 도시한다.
다양한 도면들에서의 유사한 엘리먼트들은 일관성을 위해 유사한 참조 번호들에 의해 표기된다.
SoC(system on a chip)는 컴퓨터 또는 다른 전자 시스템의 몇몇 컴포넌트들을 집적하는 IC(integrated circuit)이다. 이것은 디지털, 아날로그, 혼합 신호, 및 종종 무선 주파수 기능들- 단일 기판 상에 모두 있음 -을 포함할 수 있다. SoC는 GPU(graphics processing units), Wi-Fi 모듈들, 코프로세서 등과 같은 진보된 주변 기기들과 마이크로컨트롤러 또는 마이크로프로세서를 집적할 수 있다. SoC들을 테스트하는 것은 SoC 내에 포함되는 다양한 컴포넌트들을 적절히 테스트하기 위해 특수화된 테스트 장비를 요구할 수 있다.
많은 경우들에서, 단일 SoC 설계는 상이한 패키지들에 패키징될 수 있거나 또는 특수화된 적용들에 대한 상이한 핀아웃 구성들을 가질 수 있다. 주어진 자동 테스트 시스템 상의 SoC의 각각의 버전을 테스트하기 위해 각각의 패키지 또는 핀아웃 구성에 대해 상이한 ITA(interface test adaptor)가 요구될 수 있다. 다수의 ITA들을 제공하는 것은, 특히 낮은 용적 적용들에서, SoC를 테스트하는 비용을 증가시킬 수 있다.
유연한 마더/도터 ITA 구성이 본 명세서에 설명되며, 이는 집적 회로들 또는 다른 타입들의 전자 모듈들에 대한 테스트 어댑터 비용들을 감소시킬 수 있다.
도 1은 예시적 ATE 시스템(100)의 블록도이다. 반도체 ATE 시스템들은, Teradyne, Advantest, Verigy 등과 같은, 몇몇 제조업체들로부터 이용가능하다. 예시적 ATE 시스템(100)은 테스터 하드웨어(111) 내에 포함되는 하나 이상의 소스 및 캡처 기기를 동기화하는 테스트 소프트웨어를 실행하는 마스터 제어기(110)를 포함한다. DSP(digital signal processing) 리소스들(112)은, 예를 들어, 테스트 결과 신호들을 분석하기 위해 및/또는 테스트 자극 신호들을 생성하기 위해 사용될 수 있다.
테스트 하드웨어(111)는, 디지털로 제어되는 전력 공급기들, VI들(voltage/current sources), PMU들(parametric measurement units)이 있는 디지털 채널 핀 카드들, PLL들(phase locked loops)로부터 도출되는 동기식 테스터 폭 프로그램가능 분할 클록들/참조 클록들, AWG(arbitrary waveform generator) 및 디지타이저, 높은(더 높은) 정밀 오디오 대역 파형 생성기 및 디지타이저, RF 소스들 및 RF 측정 기기들 등과 같은, 다양한 리소스들을 포함할 수 있다.
DUT(device under test)는 ATE의 리소스들을 DUT에 적응시키는 맞춤화된 ITA 또는 "테스트 고정물(test fixture)"(120)을 통해 핸들러 또는 프로버(도시되지 않음)라고 불리우는 로봇 머신에 의해 ATE에 물리적으로 접속될 수 있다. ITA(120)는 "핸들러 인터페이스 보드(handler interface board)"(HIB)라고 또한 지칭될 수 있다. HIB(120)는 HIB(120) 상의 신호 패드들과 접촉하게 되는 포고 핀들의 어레이를 포함할 수 있는 인터페이스(114)를 통해 테스터 하드웨어(111)에 접속될 수 있다.
HIB(120)는, 121에 표시되는 바와 같은, DUT들에 대한 다수의 사이트들을 제공하는 몇몇 소켓들을 포함할 수 있다.
도 2는 도 1의 테스트 시스템(100)에 대한 예시적인 핸들러 인터페이스 보드(120)의 보다 상세한 도시이다. 다양한 실시예들이 다양한 벤더들로부터의 ATE 시스템들에 대해 구성될 수 있다. 이러한 예에서, HIB(120)는, 대략 18인치 폭 x 31.5인치 길이의, 큰 테스트 고정물이고, 8개 내지 16개의 소켓들(121)을 포함하도록 일반적으로 구성된다. 래치들, 드라이버들, 버퍼들, 릴레이들 등과 같은, 일반적으로 222에 표시되는 바와 같은 다양한 회로 및 디바이스들이 HIB(120) 상에 포함될 수 있다. RF 송신기들 및/또는 수신기들, 증폭기들, 필터들; DAC들/ADC들과 같은 혼합 신호 회로들; 참조 클록 입력들 및 분할 출력들이 있는 PLL는; LDO들 및 스위처들과 같은 전력 관리 블록들; 고속 디지털 PCIe, USB, DDR 버스들; 내부 회로들에 대한 아날로그 전압/전류 참조 입력들; 다른 디지털 GPIO들(General purpose I/Os) 등과 같은, 추가 리소스가 HIB 상에 또한 포함될 수 있다.
223에 표시되는 것과 같은, 다양한 신호 패드들이 다양한 신호 라인들에 접속될 수 있고, 이들은 결국 소켓들(121) 및/또는 회로(122)에 연결된다. 신호 패드들은, 도 1을 참조하면, 테스터 인터페이스(114)에 대한 포고 핀들에 대한 콘택트 지점들을 제공한다.
각각의 HIB를 설계하는데, 레이아웃하는데, 그리고 테스트하는데 요구되는 시간 및 노력은 상당할 수 있다. 일반적으로, 각각의 HIB의 몇몇 사본들만이 필요할 수 있고, 따라서 각각의 제조 비용은 상당할 수 있다. 예를 들어, 이것은, 층 수 및 복잡성에 의존하여, 3개의 HIB들을 제조하기 위해 보드 당 $7800의 비용이 들 수 있다.
HIB(120)는, 마더 보드(225) 및 도터 보드(230)와 같은, 2개의 개별 PCB(printed circuit boards)로 분할될 수 있다. "보드(board)"라는 용어가 본 명세서에서 사용되지만, PCB는 "카드(card)", 또는 다른 유사한 용어들로 또한 지칭될 수 있다. 이러한 2개의 보드들은, 이하에서 상세히 설명되는 바와 같이, 영구적으로 상호접속될 수 있다. 도터 보드(230)에 대한 직사각형 윤곽이 본 명세서에 도시되지만, 다른 실시예들은, 정사각형, 타원형 등과 같은, 다른 형상들을 사용할 수 있다. 대략 8인치 폭 및 16인치 길이인 단일 도터 보드(230)가 본 명세서에 도시되지만, 다른 실시예는 더 큰 또는 더 작은 크기의 도터 보드를 사용할 수 있다. 다른 실시예는, 예를 들어, 2개 이상의 도터 보드들을 사용할 수 있다.
다른 실시예는 마더 보드/도터 보드 구성을 여전히 제공하면서 더 큰 또는 더 작은 HIB를 사용할 수 있다. 예를 들어, 테스트 시스템은, 18인치 폭 x 23.5인치 길이와 같은, 더 작을 수 있는 HIB를 또한 지원할 수 있다. 그러한 경우, 도터 카드는 더 작은 HIB 윤곽의 범위 내에 맞도록 더 작게 만들어질 수 있다.
도 3은 예시적인 HIB(120)의 단순화된 상면도를 도시한다. 위에 설명된 바와 같이, ATE(100)의 HIB(120)와 인터페이스(114)(도 1 참조) 사이의 접속을 제공하기 위해 포고 핀들의 세트가 사용될 수 있다. 소켓들(121)로/로부터 DUT를 로드 및 언로드하는 핸들러 머신은 소켓들(121)의 높이에 기초하여 조절되어야 한다. 따라서, 도터 보드(230)의 상부 표면은 포고 핀들 및 핸들러 머신에 대해 높이 조절들이 요구되지 않도록 마더 보드(225)의 상부 표면과 대략 동일 평면 상에 있는 것이 바람직하다. 균일한 높이 HIB(120)를 제공하기 위해, 도터 보드(230)는, 도터 보드(230)에 지원 및 접속성을 제공하도록 구성되는, 리세스된 영역(327)과 맞물리는 것에 의해 마더 보드(225) 내로 삽입될 수 있다.
도 4는 단차형 리세스된 영역(327)을 도시하는 HIB(120)의 측단면도이다. 2개의 보드들 사이의 접속성을 제공하기 위해, 리세스된 영역(327) 상의 도터 보드(230)와 마더 보드(225) 사이에 콘택트들(428)의 세트가 배치될 수 있다. 도터 보드(230) 상에 위치되는 테스트 소켓들(121)의 수에 의존하여(도 2 참조), 많은 수의 콘택트들(428)이 요구될 수 있다. 예를 들어, 16개의 테스트 소켓들이 있는 도터 보드는 도터 보드(230)와 마더 보드(225) 사이의 전력, 접지 및 테스트 신호들을 제공하기 위해 최대 5000개의 콘택트들을 요구할 수 있다.
이러한 예에서, 도터 보드(230)는 마더 보드(225)의 두께 T2보다 더 얇은 두께 T1을 갖고, 따라서 도터 보드(230)의 상부 표면은, 432에 표시되는 바와 같이, 마더 보드(225)의 상부 표면과 대략 동일 평면 상에 있을 수 있다. 마더 보드 및 도터 보드가 정확히 동일 평면 상에 있을 필요는 없다. 대신에, 이들은 대략 동일 평면 상에 있을 수 있고, 따라서, 432에 표시되는 바와 같이, 상부 표면 도터 보드(230)와 마더 보드(225)의 상부 표면 사이의 높이에서의 차이를 보상하기 위해 (테스트 시스템(100) 상에 자동으로 로딩될 수 있는, 다양한 테스트 고정물들을 처리하기 위한) 자동화된 핸들링 장비의 조절이 요구되지 않는다.
이러한 예에서, 도터 보드(230) 아래의 마더 보드(225)에 개구(450)가 제공된다. 이러한 경우, 리세스된 영역(327)은 도터 보드(230)를 둘러싸거나, 측방으로 둘러싼다. 다른 실시예에서, 리세스된 영역(327)은, 예를 들어, 도터 보드(230) 아래의 전체 영역에 걸쳐 연장될 수 있다.
다른 실시예에서, 도터 보드가 마더 보드와 맞물릴 때 도터 보드의 상부 표면이 마더 보드의 상부 표면과 동일 평면 상에 남아 있도록, 도터 보드의 외부 주위에, 대응하는 단차 또는 리세스된 영역을 제공하는 것에 의해 더 두꺼운 도터 보드가 사용될 수 있다. 이러한 경우, 더 두꺼운 도터 보드를 수용하기 위해 영역(450)이 개방될 필요가 있을 수 있다.
도 5는 콘택트들(428)의 어레이가 있는 리세스된 영역(327)을 도시하는 마더 보드(225)의 상면도이다. 위에 설명된 바와 같이, 일부 실시예들은, 5000개의 콘택트들과 같은, 많은 수의 콘택트들을 포함할 수 있다. 다른 실시예들은, 필요에 따라, 더 적은 수 또는 더 많은 수의 콘택트들을 가질 수 있다.
도 6은 HIB(120)의 단면도 4-4(도 3 참조)의 일부분을 보다 상세히 도시한다. 이러한 도면은, 도 1을 참조하면, 테스터 인터페이스(114)의 부분인 인터페이스 보드(650) 상에 장착될 수 있는 포고 핀들(651)의 일부분을 또한 도시한다. 위에 설명된 바와 같이, 포고 핀들(651)은 마더 보드(225) 상의 다양한 패드들(223)과 접촉하도록 정렬될 수 있다.
마더 보드(225)는, 도 2에 도시되는 바와 같이, 콘택트들(428)의 세트로부터 패드들(223)의 세트로 그리고 다양한 회로들(222)로/로부터 신호 라인들을 라우팅하는 것을 허용하는 다층 인쇄 회로 보드일 수 있다. 유사하게, 도터 보드(230)는, 도 2에 도시되는 바와 같이, 다양한 소켓들(221), 및/또는 도터 보드(230) 상의 다른 회로로/로부터 콘택트들(638)의 세트로부터 신호 라인들을 라우팅하는 것을 허용하는 다층 인쇄 회로 보드일 수 있다. 인쇄 회로 보드의 설계 및 제조는 알려져 있으며, 본 명세서에서 추가로 상세히 설명될 필요는 없다.
소결 프로세스를 사용하여 콘택트들(428)의 세트와 콘택트들(638)의 세트 사이의 영구적이고, 신뢰성 있는 접속이 이루어질 수 있다. 금속 패드들(428) 및/또는 금속 패드들(638) 상에 금속 나노입자들을 포함하는 일련의 액적들을 퇴적하기 위해 잉크젯 프린터가 사용될 수 있다. 다양한 폴리머 재료들을 "인쇄(print)"할 수 있는 잉크 젯 프린터들 또는 유사한 프린터들을 사용하는 3차원 구조체들의 제조는 알려져 있으며, 본 명세서에서 추가로 상세히 설명될 필요는 없다. 인쇄는, 0.1 um 내지 1000 um 두께와 같은, 두꺼운 유전체 및 금속 층들의 신속한 그리고 저-비용인 퇴적을 허용하고, 한편 20um 피처 크기들과 같은 미세한 피처 크기들을 또한 허용한다.
잉크는 유동학 및 표면 장력을 매치시키기 위한 용매 또는 몇몇 용매들, 및 금속성 나노입자들을 포함할 수 있다. 나노입자의 크기는, 예를 들어, 2 내지 100nm의 범위에 있을 수 있다. 잉크는 PVP(polyvinylpyrrolidone)과 같은 분산제를 또한 포함하거나 또는 입자들의 응집을 방지하기 위해 전하 분산될 수 있다. 잉크는 폴리머 에폭시들과 같은 결합제들, 및 다른 알려진 또는 차후 개발되는 잉크 첨가제들을 또한 포함할 수 있다.
다음으로 잉크로부터 남겨지는 막 잔류물은 용매 또는 분산제가 증발되는 용매 또는 분산제 기반 잉크의 경우에 경화될 수 있다. 경화는 열(50 내지 250C), UV, 적외선, 플래시 램프, 또는 사용되는 잉크와 호환가능한 다른 형태의 것일 수 있다.
이러한 예에서, 금속 나노입자들은, 예를 들어, 구리, 또는 구리와 은의 혼합물일 수 있다. 다른 실시예에서, 나노입자들은, 예를 들어, 구리 및 그래핀, 또는 구리 및 흑연의 혼합물일 수 있다. 이러한 흑연/그래핀 혼합물들은 전자이동 없이 더 높은 전류 밀도를 허용한다. 다른 실시예에서, 나노입자들은 이하 보다 상세히 설명되는 소결 단계 동안 구리로 차후 다시 환원되는 구리 산화물일 수 있다.
도 6을 여전히 참조하면, 소결 프로세스는 금속 입자들에 의해 형성되는 잉크 범프를 고체 구조체(640)로 변환할 수 있다. 소결은 열 및/또는 압력에 의해 고체 덩어리의 재료를 액화의 지점까지 용융시키지 않고 압축하고 형성하는 프로세스이다. 이러한 재료들에서의 원자들은 입자들의 경계들에 걸쳐 확산하여, 입자들을 함께 융합시키고 하나의 고체 단편을 생성할 수 있다. 소결 온도가 재료의 융점에 도달할 필요는 없기 때문에, 소결은 융점들이 극도로 높은 재료들에 대한 성형 프로세스로서 선택된다. 전부는 아니더라도, 대부분의 금속들이 소결될 수 있다. 이러한 것은 표면 오염을 겪지 않는 진공에서 생산되는 순수 금속들에 특히 적용된다.
마더 보드 상의 패드들(428) 및/또는 도터 상의 패드들(638) 상에 퇴적되는 나노입자들을 소결시키는 것은 각각의 마더 보드 패드(428)와 대응하는 도터 보드 패드(638) 사이의 소결된 금속 결합을 형성하는 고체 구조체(640)를 생산한다. 소결된 금속을 패드들의 금속 표면에 접착하는 것은 3개의 방식들: (a) 반 데르 발스 힘들, (b) 기계적 접착/거칠기, 및 (c) 다른 것으로의 표면 화학적 확산 또는 나노입자를 통해 발생할 수 있다. 공융 솔더에 의해 형성되는 조인트와 달리, 소결된 금속 결합(640)은 두 번째 가열되면 용융되지 않고 결합을 열화시킬 것이다.
각각의 소결된 금속 결합은 소결 프로세스 후에 나노입자들 사이에 잔류하는 공간들의 결과로서 일반적으로 다공성이다. 그러나, 소결 프로세스는 다공률이 감소되거나 또는 제거될 때까지 계속될 수 있다. 다공성 소결된 결합은 열적 또는 기계적 힘들에 의해 결합에 적용되는 응력에 응답하여 구부러지는 능력으로 인해 열-기계적 신뢰성 위험을 감소시킬 수 있다. 나노입자들의 크기를 선택하는 것, 소결 프로세스를 수행하기 위해 사용되는 온도 프로파일 또는 다른 프로세스 파라미터들을 선택하는 것 등과 같은, 소결 프로세스의 하나 이상의 양태를 제어하는 것에 의해 다공률의 양이 제어될 수 있다. 다공률을 제어하기 위한 다른 방식은, 폴리-메틸 메타크릴레이트, 또는 다른 폴리머, 실리카 등과 같은, 희생성 나노입자를 잉크에 추가하는 것; 다음으로 다공률을 증가시키기 위해 소결 동안 또는 소결 후에 이러한 입자들을 제거하는 것이다. 예시적인 나노입자 소결된 금속 결합은 대략 20%의 다공률을 가질 수 있다. 일반적으로, 다공률은 양호한 전류 운반 용량 및 구조적 무결성을 여전히 제공하면서 0% 내지 50%의 범위 내에 있도록 선택될 수 있다.
소결은 다수의 방식들로 수행될 수 있다. 예를 들어, 보드들은 상승된 온도로 가열될 수 있지만, 이들은 나노입자들을 형성하는 금속의 융점까지 가열될 필요는 없다. 예를 들어, 구리 나노입자들은 고체 구조체를 형성하기 위해 80 내지 300C의 범위로 가열될 수 있다. 비교를 위해, 구리의 융점은 1,085C이다.
이러한 실시예에서는 잉크젯 프린터를 사용하는 구리 또는 다른 전도성 재료의 나노입자들의 퇴적이 사용되지만, 다른 실시예들은 결합들(640)과 유사한 소결된 금속 결합들을 형성하기 위해 다음으로 소결될 수 있는 콘택트들(428, 638) 중 어느 하나의 또는 양자 모두의 세트들 상에 파우더화된 전도성 재료의 범프들을 퇴적하기 위해 다른 알려진 또는 차후 개발되는 프로세스들을 사용할 수 있다. 이러한 경우, 전도성 입자들은, 예를 들어, 나노입자들보다 클 수 있다.
도 7은 소결 프로세스에서 구리 나노입자들에 대한 융점 대 입자 크기를 도시하는 플롯이다. 작은 나노입자들은 매우 낮은 온도들에서 함께 용융될 수 있지만; 그러나, 이들이 함께 용융됨에 따라 이들이 더 커지고, 이는 나노입자들의 "벌크(bulk)" 용융 온도가 올라가게 한다. 이것은 더 높은 온도가 입자들을 더 크게 하고 따라서 훨씬 더 높은 온도에서 용융되게만 하는 비가역적 프로세스를 야기하기 때문이다. 따라서, 작은 나노입자들이 용융된 후, 벌크 금속의 융점이 도달되지 않으면, 결과적인 구조체는 솔더와 마찬가지로 용융되지 않을 수 없다. 도 7에서, 소결은 구리 나노입자들에 대해 80 내지 300C의 온도 범위에서 발생할 수 있지만, 소결된 금속 구조체의 온도가, 벌크 구리의 융점인 1085C로 상승되지 않으면, 결과적인 소결된 금속 결합은 재용융될 수 없다.
도 8은 테스트 고정물을 제조하기 위한 방법을 도시한다. 금속 나노입자들은, 위에 보다 상세히 설명된 바와 같이, 800에 표시되는 바와 같이 마더 보드 상의 콘택트 패드들 상에 및/또는 도터 보드 상의 콘택트 패드들 상에 퇴적될 수 있다. 예를 들어, 마더 보드 및/또는 도터 보드의 금속 패드들 상에 금속 나노입자들을 포함하는 일련의 액적들을 퇴적하기 위해 잉크젯 프린터가 사용될 수 있다.
도터 보드는, 802에 표시되는 바와 같이, 도터 보드 상의 콘택트 패드들이 마더 보드 상의 콘택트 패드들과 정렬되도록 마더 보드 상에 배치될 수 있다. 도 4를 다시 참조하면, 도터 보드는, 도터 보드의 상부 표면이 마더 보드의 상부 표면과 동일 평면 상에 있도록, 리세스된 단차에 배치될 수 있다.
금속 나노입자들은 도터 보드 상의 콘택트 패드들과 마더 보드 상의 콘택트 패드들 사이의 영구 결합을 형성하기 위해 806에 표시되는 바와 같이 소결될 수 있다. 소결은 상승된 온도로 가열하는 것에 의해 수행될 수 있지만, 나노입자들을 형성하는 금속의 융점 미만일 수 있다. 소결은 구리 나노입자들에 대해 80 내지 300C의 온도 범위에서 발생할 수 있지만, 소결된 금속 구조체의 온도가, 벌크 구리의 융점인, 1085C로 상승되지 않으면, 결과적인 소결된 금속 결합은 재용융될 수 없다.
다른 실시예에서, 예를 들어, 구리 산화물 나노입자들은 알려진 또는 차후 개발되는 광자 소결 프로세스를 사용하여 크세논 플래시 램프를 사용하여 소결될 수 있다.
다른 실시예에서, 예를 들어, 구리 산화물 나노입자들은 알려진 또는 차후 개발되는 형성 가스 또는 포름산 소결 프로세스를 사용하여 환원 분위기에서 소결될 수 있다. 이러한 경우, 구리 산화물은 포름산 프로세스에 의해 순수 구리로 다시 변환된다. 일반적적으로, 이러한 프로세스는 200 내지 250C 범위의 온도에서 수행될 수 있다.
이러한 방식으로, 도터 보드가 제조되고 마더 보드에 부착될 수 있으며, 여기서 도터 보드 상의 콘택트들과 마더 보드의 콘택트 영역들 사이에 소결된 금속 결합들이 형성된다. 소결은 사용되는 금속 나노입자들의 융점보다 훨씬 더 낮은 온도에서 수행될 수 있다. 이러한 것은, 예를 들어, 더 높은 온도 프로세스를 견디지 않을 인쇄 회로 보드들에 대한 유기 기판들의 사용을 허용한다.
마더/도터 보드 인터페이스 표면의 예상되는 비-동일 평면성을 보상하기 위해 충분한 용적의 나노입자 재료가 각각의 범프에 대해 인쇄될 수 있다.
소결은 구리와 주석-기반 Pb-프리 솔더 사이의 금속간 성장의 문제점을 제거한다. 솔더에서의 열적으로 활성화된 보이드 성장 및 불안정한 솔더 피로는 소결된 금속 결합에 의해 제거될 수 있다. 조인트의 전류 운반 용량이 또한 강화될 수 있다.
따라서, 이러한 방식으로, 마더 보드 및 하나 이상의 도터 보드를 사용하여 신뢰성 있는 HIB 테스트 고정물이 만들어질 수 있다. 표면 동일 평면성을 유지하는 것에 의해, 상이한 HIB들이 ATE 시스템에 제시될 때 핸들러들 및 테스트 장비 포고 핀 인터페이스들을 지원하는 조절들이 요구되지 않는다.
마더 보드는 모든 테스터 리소스들을 도터 보드 밖으로 가져오도록 설계될 수 있다. 도터 보드는 임의의 필요한 회로를 포함하고 DUT로의 접속들을 이룰 수 있다. 이러한 방법은, HIB 고정물의 설계 및 제조 시간을 감소시키는 것과 함께, 각각의 디바이스에 대한 테스트 하드웨어 비용을 크게 감소시킨다.
이러한 마더/도터 접근법은 품질 관점에서 이점들을 또한 갖는다. 타이트한 피처들이 있는, 복합 HIB PCB 설계에 대해, 제조 결함이 발생할 수 있고, 그러므로 HIB의 제조 동안 이탈하는 가능성이 존재된다. 마더 보드 및 도터 보드가 개별적으로 구축될 때, 이들은 소결 전에 개별적으로 테스트될 수 있고, 따라서 이들이 양호한 PCB들이라는 점이 알려진다. 더 작은 도터 보드는 제조 쟁점들을 가질 가능성이 적다.
비용 관점에서, 생산 실행 동안 사용하기 위한 각각의 테스트 고정물의 3개의 사본을 구매하는 것이 관행인 5개의 패키지 옵션들을 갖는 SoC 디바이스를 고려한다. 이러한 경우, 단일 SoC는 5개의 상이한 설계들이 있는 15개의 HIB들을 요구할 것이다. 각각의 사본이 제조하는 비용이 $7800이면, 전체 비용은 $117K 더하기 설계 비용일 것이다.
본 명세서에 설명되는 바와 같은 마더/도터 보드 구성을 생산하기 위해, 보드 당 더 낮은 비용으로, 단일 마더 보드가 설계될 수 있고, 15개의 동일한 사본들이 생산될 수 있다. 5개의 상이한 도터 보드들이 필요할 것이지만, 이들은 설계하고 제조하기에 훨씬 더 단순할 것이다. 이러한 경우, 15개의 마더 보드들 각각은, 예를 들어, 총 $27,150에 대해 $1810의 비용으로 제조될 수 있고, 도터 보드들 각각은 총 $38,295에 대해 $2553 비용일 수 있다. 따라서, 총 테스트 고정물 생산 비용은 $65,445일 것이다. 이러한 것은 42%의 절약이다.
이러한 절약은 하나의 메인 마더 보드가 생성되어 수량으로 생산되고 다음으로 테스터 상에 놓여질 각각의 디바이스에 대해 단순한 도터 보드들이 생성되면 훨씬 더 클 수 있다.
도터 보드를 마더 보드 내로 삽입하는 것은 ATE 시스템 및 연관된 DUT 핸들링 머신들에서의 임의의 Z축 높이 쟁점들을 제거한다. 마더 보드 대 도터 보드 접속들을 소결하는 것은 2개의 보드들 사이의 수백 또는 수천 개의 접속들로부터 초래될 수 있는 신뢰성 문제점들을 제거한다.
도 9는 테스트 고정물(900)의 대안적인 실시예를 도시한다. 이러한 예에서, 마더 보드(925)는 도 2 내지 도 6과 관하여 위에 설명된 바와 같은 마더 보드(225)와 유사할 수 있다. 도 9는 도 3 상의 단면 라인 4-4와 유사한 단면 라인으로부터의 횡단면도이다. 리세스된 영역(927)에서의 콘택트들(928)은, 위에 보다 상세히 설명된 바와 같이, 도터 보드(930)가 리세스된 영역에 배치되고 소결된 콘택트들을 사용하여 영구적으로 연결되는 것을 허용한다.
이러한 예에서, 도터 보드(930)는 리세스된 영역(827)의 깊이보다 더 두꺼운 두께 T1을 가질 수 있다. 932에 표시되는 바와 같이 상부 표면들의 동일 평면성을 유지하기 위해, 도터 보드(930)는 자신의 주변 주위에 리세스된 영역(934)을 또한 가질 수 있다.
다른 실시예들
예를 들어, 구리 패드들이 본 명세서에 설명되지만, 다른 실시예들은, 알루미늄, 금, 니켈 등과 같은, 패드들에 대해 다른 타입들의 금속을 사용할 수 있다.
동일 평면 상부 표면이 있는 마더/도터 보드 조합이 본 명세서에 설명되지만, 다른 실시예에서 도터 보드는 리세스된 영역을 사용하지 않고 마더 보드의 상부 상에 장착될 수 있다. 그러한 경우, 동일 평면성의 이점이 손실되지만, 테스트 고정물에서의 소결된 콘택트들의 신뢰성이 유지된다.
구리, 구리-은 하이브리드, 구리 산화물, 구리 흑연, 구리 그래핀 등과 같은, 상이한 금속 나노입자들이 다양한 실시예들에서 사용될 수 있다.
SoC들을 테스트하는 것이 본 명세서에 설명되지만, DUT가 테스트 고정물 상에 장착되는 것을 허용하기에 적절한 소켓 또는 다른 타입 커넥터가 있는 도터 보드를 갖는 본 명세서에 설명되는 바와 같은 테스트 고정물을 제공하는 것에 의해 많은 다른 타입들의 집적 회로들 및 전자 모듈들이 테스트될 수 있다.
본 설명에서, "연결(couple)"이라는 용어 및 그 파생어들은 간접, 직접, 광학, 및/또는 무선 전기 접속을 의미한다. 따라서, 제1 디바이스가 제2 디바이스에 연결되면, 그러한 접속은 직접 전기 접속을 통해, 다른 디바이스들 및 접속들을 통한 간접 전기 접속을 통해, 광학 전기 접속을 통해, 및/또는 무선 전기 접속을 통해 이루어질 수 있다.
청구항들의 범위 내에서, 설명된 실시예들에서의 수정들이 가능하고, 다른 실시예들이 가능하다.

Claims (13)

  1. 테스트 고정물로서,
    테스트 스테이션에 연결하도록 구성되는 제1 테스트 신호 라인들을 갖는 마더 보드- 상기 마더 보드는 상기 테스트 신호 라인들에 연결되는 제1 콘택트 패드들을 포함함 -; 및
    상기 도터 보드 상의 제2 콘택트 패드들에 연결되는 제2 테스트 신호 라인들을 갖는 도터 보드- 상기 제2 콘택트 패드들은 상기 제1 콘택트 패드들과 정렬되고 소결된 결합들에 의해 상기 제1 콘택트 패드들에 연결됨 -를 포함하는 테스트 고정물.
  2. 제1항에 있어서, 상기 마더 보드는 상기 도터 보드를 둘러싸는 리세스된 영역을 갖는 테스트 고정물.
  3. 제2항에 있어서, 상기 도터 보드의 상부 표면은 상기 마더 보드의 상부 표면과 대략 동일 평면 상에 있는 테스트 고정물.
  4. 제2항에 있어서, 상기 리세스된 영역은 깊이를 갖고, 상기 도터 카드는 상기 리세스된 영역의 깊이와 대략 동일한 두께를 갖는 테스트 고정물.
  5. 제2항에 있어서, 상기 도터 보드는 상기 마더 보드 상의 상기 리세스된 영역과 맞물리도록 구성되는 리세스된 영역을 갖는 테스트 고정물.
  6. 제5항에 있어서, 상기 마더 보드 상의 상기 리세스된 영역은 깊이를 갖고, 상기 도터 보드는 상기 마더 보드 상의 상기 리세스된 영역의 깊이보다 더 큰 두께를 갖는 테스트 고정물.
  7. 테스트 고정물로서,
    테스트 스테이션에 연결하도록 구성되는 제1 테스트 신호 라인들을 갖는 마더 보드- 상기 마더 보드는 상기 테스트 신호 라인들에 연결되는 제1 콘택트 패드들을 포함함 -; 및
    상기 도터 보드 상의 제2 콘택트 패드들에 연결되는 제2 테스트 신호 라인들을 갖는 도터 보드- 상기 제2 콘택트 패드들은 상기 제1 콘택트 패드들과 정렬되고 소결된 결합들에 의해 상기 제1 콘택트 패드들에 연결되고, 상기 마더 보드는 상기 도터 보드를 둘러싸는 리세스된 영역을 가짐 -를 포함하는 테스트 고정물.
  8. 제7항에 있어서, 상기 리세스된 영역은 깊이를 갖고, 상기 도터 카드는 상기 리세스된 영역의 깊이와 대략 동일한 두께를 갖는 테스트 고정물.
  9. 제7항에 있어서, 상기 도터 보드는 상기 마더 보드 상의 상기 리세스된 영역과 맞물리도록 구성되는 리세스된 영역을 갖는 테스트 고정물.
  10. 제9항에 있어서, 상기 마더 보드 상의 상기 리세스된 영역은 깊이를 갖고, 상기 도터 보드는 상기 마더 보드 상의 상기 리세스된 영역의 깊이보다 더 큰 두께를 갖는 테스트 고정물.
  11. 테스트 고정물을 제조하기 위한 방법으로서,
    마더 보드 상의 콘택트 패드들 상에 및/또는 도터 보드 상의 콘택트 패드들 상에 전도성 입자들을 퇴적하는 단계;
    상기 도터 보드 상의 상기 콘택트 패드들이 상기 마더 보드 상의 상기 콘택트 패드들과 정렬되도록 상기 마더 보드 상에 상기 도터 보드를 배치하는 단계; 및
    상기 마더 보드 상의 상기 콘택트 패드들과 상기 도터 보드 상의 상기 콘택트 패드들 사이의 결합을 형성하도록 상기 전도성 입자들을 소결시키는 단계를 포함하는 방법.
  12. 제11항에 있어서, 상기 마더 보드는 리세스된 영역을 포함하고, 상기 도터 보드를 배치하는 단계는 상기 도터 보드의 상부 표면이 상기 마더 보드의 상부 표면과 대략 동일 평면 상에 있도록 상기 도터 보드를 상기 리세스된 영역과 맞물리게 하는 단계를 포함하는 방법.
  13. 제11항에 있어서, 상기 마더 보드 및 도터 보드를 상기 전도성 입자들을 포함하는 벌크 재료의 융점 미만의 온도로 가열하는 것에 의해 소결이 수행되는 방법.
KR1020207000741A 2017-07-09 2018-07-09 마더 보드와 도터 보드 사이의 소결된 접속들이 있는 테스트 고정물 KR20200033843A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/644,817 2017-07-09
US15/644,817 US20190011497A1 (en) 2017-07-09 2017-07-09 Test Fixture with Sintered Connections Between Mother Board and Daughter Board
PCT/US2018/041297 WO2019014132A1 (en) 2017-07-09 2018-07-09 TEST ASSEMBLY COMPRISING SINTEEN CONNECTIONS BETWEEN A MOTHER CARD AND A GIRL CARD

Publications (1)

Publication Number Publication Date
KR20200033843A true KR20200033843A (ko) 2020-03-30

Family

ID=64902640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000741A KR20200033843A (ko) 2017-07-09 2018-07-09 마더 보드와 도터 보드 사이의 소결된 접속들이 있는 테스트 고정물

Country Status (5)

Country Link
US (1) US20190011497A1 (ko)
JP (1) JP7339237B2 (ko)
KR (1) KR20200033843A (ko)
CN (1) CN111065930A (ko)
WO (1) WO2019014132A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110380273A (zh) * 2019-07-24 2019-10-25 维沃移动通信有限公司 一种电路板组件及终端设备
CN110996512B (zh) * 2019-12-30 2022-03-04 展讯通信（上海）有限公司 一种印制电路板及其制作方法、终端
CN112083199A (zh) * 2020-09-11 2020-12-15 中国航空工业集团公司雷华电子技术研究所 一种接口适配器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724383A (en) * 1985-05-03 1988-02-09 Testsystems, Inc. PC board test fixture
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
JPH0750482A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd プリント板の接続方法
JPH10290054A (ja) * 1997-04-16 1998-10-27 Sony Corp プリント配線基板
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
US7249954B2 (en) * 2002-02-26 2007-07-31 Paricon Technologies Corporation Separable electrical interconnect with anisotropic conductive elastomer for translating footprint
JP2004259530A (ja) * 2003-02-25 2004-09-16 Shinko Electric Ind Co Ltd 外部接触端子を有する半導体装置及びその使用方法
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP2004311881A (ja) * 2003-04-10 2004-11-04 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
US7528616B2 (en) * 2005-05-27 2009-05-05 Lsi Corporation Zero ATE insertion force interposer daughter card
JP4731340B2 (ja) * 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法
CN100439923C (zh) * 2006-04-03 2008-12-03 华为技术有限公司 一种芯片通用测试装置及其构建方法
US7478290B2 (en) * 2006-07-24 2009-01-13 Kingston Technology Corp. Testing DRAM chips with a PC motherboard attached to a chip handler by a solder-side adaptor board with an advanced-memory buffer (AMB)
US20080018353A1 (en) * 2006-07-24 2008-01-24 Francis Rapheal Thamarayoor Methods and apparatus for releasably mounting a semiconductor device to a printed circuit board
JP5028060B2 (ja) * 2006-10-03 2012-09-19 株式会社アドバンテスト パフォーマンスボードおよびカバー部材
US8354855B2 (en) * 2006-10-16 2013-01-15 Formfactor, Inc. Carbon nanotube columns and methods of making and using carbon nanotube columns as probes
US20080197867A1 (en) * 2007-02-15 2008-08-21 Texas Instruments Incorporated Socket signal extender
CN101971037A (zh) * 2008-03-14 2011-02-09 富士胶片株式会社 探针卡
JP5035133B2 (ja) * 2008-06-19 2012-09-26 セイコーエプソン株式会社 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器
US8379403B2 (en) * 2009-04-02 2013-02-19 Qualcomm, Incorporated Spacer-connector and circuit board assembly
US8789272B2 (en) * 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
US8928344B2 (en) * 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2011002712A1 (en) * 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
JP2011013049A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd 回路試験用治具および回路試験方法
US8203354B2 (en) * 2009-09-25 2012-06-19 Intersil Americas, Inc. System for testing electronic components
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
JP5259659B2 (ja) * 2010-08-30 2013-08-07 株式会社東芝 電子機器
US8749254B2 (en) * 2010-11-15 2014-06-10 Advanced Micro Devices, Inc. Power cycling test arrangement
US9110129B1 (en) * 2010-11-17 2015-08-18 Michael Ames Test fixture utilizing a docking station and interchangeable cassettes and method of use
KR20140020967A (ko) * 2011-03-21 2014-02-19 유니버시티 오브 윈저 전자 부품의 자동화된 시험 및 검증을 위한 장치
JP5599748B2 (ja) * 2011-03-25 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20130088911A (ko) * 2012-01-31 2013-08-09 삼성전자주식회사 메모리 모듈 어셈블리
JP6139653B2 (ja) * 2013-02-12 2017-05-31 株式会社村田製作所 部品内蔵樹脂多層基板
US9057748B2 (en) * 2013-05-14 2015-06-16 Dell Products, L.P. Assembly and method for testing an electronic circuit test fixture
JP6043246B2 (ja) * 2013-07-11 2016-12-14 株式会社アドバンテスト デバイスインターフェイス装置、試験装置、および試験方法
JP6342626B2 (ja) * 2013-07-17 2018-06-13 Ｎｅｃプラットフォームズ株式会社 積層基板
CN104638399B (zh) * 2013-11-06 2018-11-13 罗森伯格（上海）通信技术有限公司 板对板连接器及电路板组件

Also Published As

Publication number Publication date
JP7339237B2 (ja) 2023-09-05
CN111065930A (zh) 2020-04-24
WO2019014132A1 (en) 2019-01-17
JP2020527702A (ja) 2020-09-10
US20190011497A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
US6812718B1 (en) Massively parallel interface for electronic circuits
US6853205B1 (en) Probe card assembly
US6791171B2 (en) Systems for testing and packaging integrated circuits
JP7339237B2 (ja) マザーボードとドーターボードとの間に焼結接続を備えるテストフィクスチャ
US7247035B2 (en) Enhanced stress metal spring contactor
US6861858B2 (en) Vertical probe card and method for using the same
US6392428B1 (en) Wafer level interposer
US20070007983A1 (en) Semiconductor wafer tester
US20060082358A1 (en) Interface apparatus for semiconductor device tester
JP2006507479A (ja) ウエハレベルのスプリングを有するプローブカードアセンブリおよびパッケージの構造および製造工程
JP2014515095A (ja) 無線プローブカード検証システム及び方法
JP2003501819A (ja) 電子回路のための大規模並列処理インターフェース
TWI743171B (zh) 用於探針卡之空間轉換器及相關之系統及方法
US20050142697A1 (en) Fabrication method of semiconductor integrated circuit device
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
US20020043984A1 (en) Support carrier for temporarily attaching integrated circuit chips to a chip carrier and method
US7023227B1 (en) Apparatus for socketing and testing integrated circuits and methods of operating the same
US6710369B1 (en) Liquid metal socket system and method
WO1994019699A1 (en) Method and apparatus for bare die burn-in and test using z-axis electrically conductive material
TW202411656A (zh) 自動試驗裝置及其介面裝置
JPH039280A (ja) Ｉｃの検査方法
Chanchani et al. Papers on Particle Interconnect
Das et al. Wafer-Level Test
JP2001144149A (ja) 半導体測定冶具
Atwood et al. Test and Burn-in Sockets

Legal Events

Date Code Title Description
E902 Notification of reason for refusal