JP6723389B2 - はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 - Google Patents

はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 Download PDF

Info

Publication number
JP6723389B2
JP6723389B2 JP2018566623A JP2018566623A JP6723389B2 JP 6723389 B2 JP6723389 B2 JP 6723389B2 JP 2018566623 A JP2018566623 A JP 2018566623A JP 2018566623 A JP2018566623 A JP 2018566623A JP 6723389 B2 JP6723389 B2 JP 6723389B2
Authority
JP
Japan
Prior art keywords
solder
ball
reinforcing
pad
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018566623A
Other languages
English (en)
Other versions
JP2019508908A (ja
Inventor
ディン,ハイシン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2019508908A publication Critical patent/JP2019508908A/ja
Application granted granted Critical
Publication of JP6723389B2 publication Critical patent/JP6723389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法に関する。
従来技術において、パッケージング構造はボールグリッドアレイを有し、パッケージング構造は、はんだボールを用いることによって他の素子(例えば、プリント回路板又はチップ)に固定される。例えば、ボールグリッドアレイ(Ball Grid Array;BGA)が、エレクトロニクス製品に広く適用されている。エレクトロニクス製品がより多くの機能を提供するようになるとともにサイズ的に小さくなるにつれ、はんだボールの直径及びはんだボール間の間隔がより小さくなり、主として、落下に対する、温度サイクルに対する、及び温度ショックに対する強さにおいて、エレクトロニクス製品の信頼性を確保することがますます難題となる。すなわち、従来技術におけるパッケージング構造では、はんだボールの小径設計により、はんだボールの強度が低下し、はんだボールとチップとの間又ははんだボールと基板との間の接続の強度が弱くなり、はんだジョイントの信頼性が低くなり、そして、はんだジョイントが破断又は故障しやすくなる。故に、パッケージング構造の信頼性が影響を受け、パッケージング構造の耐用年数が短くなる。
この出願の実施形態は、エレクトロニクス製品のパッケージング構造の信頼性を確保し、耐用年数を延ばすよう、はんだボールの弱さという技術的問題を解決することを意図する。
第1の態様によれば、この出願は、はんだボールを備えたパッケージング構造を開示し、当該パッケージング構造は、パッケージ本体と、はんだパッドと、補強構造と、はんだボールとを含み、はんだパッドはパッケージ本体の表面に配置され、はんだボールははんだパッドに固定され、補強構造は、はんだボールとはんだパッドとの間の接続の強度を高めるよう、はんだパッドに接続され且つはんだボールに埋め込まれる。
この出願では、はんだボールに補強構造が埋め込まれた構造が使用され、その結果、はんだボールとパッケージ本体との間の接続の強度が高められ、パッケージング構造の信頼性が確保され、そして、はんだボールが破砕してもなお補強構造の大きい領域がはんだボールに接続されたままであることができる。故に、この出願は、はんだボールの破砕によってパッケージング構造の故障が発生するという従来技術の問題に対処し、その結果、パッケージング構造とメインボード上のはんだパッドとの間の導通が維持される。さらに、この出願は、はんだパッドのサイズを大きくすることなく、はんだパッドの強度を高めることができる。高い信頼性を要求される製品に適用されるとき、この出願は、高密度コンパクト設計要求を満たすだけでなく、信頼性ある動作環境要求を満たすこともできる。
上記第1の態様を参照するに、第1の取り得る実装において、補強構造は金属ワイヤ構造をしており、補強構造は、半導体金ワイヤボンディングプロセスを用いることによって、はんだパッドの表面上に形成され、且つはんだボールの内部で曲げられる。この実装における金属ワイヤは金ワイヤとすることができ、すなわち、補強構造は、金ワイヤボンディングプロセスを用いることによって、はんだパッドの表面上に形成される。金ワイヤは、良好な強度を有するものであり、電気接続及び電気通信伝送の信頼性を確保することができる。
上記第1の態様を参照するに、第2の取り得る実装において、補強構造は柱状構造をしている。この実装では、補強構造は、はんだパッドの一部を厚くする方法を使用することによって、又はレーザバンピング技術を用いることによって実装され得る。一般に、はんだパッドはパッケージ本体の基板(又は回路板として参照される)の上に配置される。基板又は回路板の製造において、はんだパッドの表面上に配置されて該表面から突出する補強構造を形成するように、はんだパッドが形成される間にはんだパッドの一部が厚くされる。具体的には、この実装における補強構造は、はんだパッドの中心位置上に配置され得る。
上記第1の態様又は以上の取り得る実装のいずれか一つを参照するに、第3の取り得る実装において、少なくとも2つの補強構造が存在し、該少なくとも2つの補強構造は、はんだボールの内部に配置され、且つ互いに離隔される。より多量の補強構造が、パッケージング構造の信頼性を高める。
上記第1の態様又は以上の取り得る実装のいずれか一つを参照するに、第4の取り得る実装において、補強構造ははんだパッドと同じ材料を使用しており、補強構造及びはんだパッドは1ピース(one-piece)構造に形成される。すなわち、補強構造及びはんだパッドが同一の技術的プロセスにて形成される。これは、製造工程を削減するだけでなく、パッケージ本体のコストも削減する。
第2の態様によれば、この出願は、パッケージング構造を製造する方法を提供し、当該方法は、パッケージ本体の表面上にはんだパッドを製造する工程と、はんだパッドの表面上に補強構造を製造する工程と、はんだボールを形成して該はんだボールに補強構造を埋め込むように、はんだパッドの表面上にボールを配置する工程とを含む。
上記第2の態様を参照するに、第1の取り得る実装において、補強構造は、半導体金ワイヤボンディングプロセスを用いることによって、はんだパッドの表面上に製造され、且つ、ボールを配置する工程が完了した後に、補強構造がはんだボールの内部で曲げられる。
上記第2の態様又は上記第2の態様の第1の取り得る実装を参照するに、第2の取り得る実装において、はんだボールは、レーザボールプレースメントによって補強構造の周りに巻き付けられる。
上記第2の態様又は上記第2の態様の以上の取り得る実装のいずれか一つを参照するに、第3の取り得る実装において、はんだパッドの表面上に補強構造を製造するプロセスにて少なくとも2つの補強構造が製造され、該少なくとも2つの補強構造は互いに離隔される。
上記第2の態様又は上記第2の態様の以上の取り得る実装のいずれか一つを参照するに、第4の取り得る実装において、補強構造は金ワイヤであり、該金ワイヤの長さは0.2mmから0.3mmの範囲である。
上記第2の態様を参照するに、第5の取り得る実装において、補強構造は、はんだパッドの一部を厚くする方法を用いることによって、はんだパッドの表面上に製造される。
上記第2の態様を参照するに、第6の取り得る実装において、補強構造は、レーザバンピング技術を用いることによって、はんだパッドの表面上に製造される。
上記第2の態様の第5又は第6の取り得る実装を参照するに、第7の取り得る実装において、補強構造は柱状構造をしている。
上記第2の態様の第5、第6、又は第7の取り得る実装を参照するに、第8の取り得る実装において、はんだパッドの表面上に補強構造を製造するプロセスにて少なくとも2つの補強構造が製造され、該少なくとも2つの補強構造は互いに離隔される。
この出願の実施形態における又は従来技術における技術的ソリューションをいっそう明瞭に説明するため、以下、実施形態を説明するのに必要な添付の図を簡単に紹介する。明らかなように、以下に説明される添付の図は、単に、この出願の幾つかの実施形態を示すものであり、当業者はなおも、創作努力なく、これら添付の図から他の図を得ることができる。
この出願の一実装に従った、はんだボールを備えたパッケージング構造の概略図である。 この出願の他の一実装に従った、はんだボールを備えたパッケージング構造の概略図である。 この出願に従ったはんだボールを備えたパッケージング構造がメインボード上に搭載されたときの、はんだボールが破砕する状態を例示する概略図である。
以下、この出願の実施形態内の添付図面を参照して、この出願の実施形態における技術的ソリューションを明瞭且つ十分に説明する。明らかなように、説明される実施形態は、この出願の実施形態のうちの、単に一部であって、全てではない。この出願のこれらの実施形態に基づいて創作努力なく得られる他の実施形態は全て、この出願の保護範囲に入るものである。
この出願は、はんだボールを備えたパッケージング構造に関する。図1及び図2に示すように、はんだボールを備えたパッケージング構造は、パッケージ本体10と、はんだパッド20と、補強構造30と、はんだボール40とを含んでいる。パッケージ本体10は、BGAチップ又は他のタイプのチップとし得る。はんだパッド20は、パッケージ本体10の表面に配置されている。これは、パッケージ本体10が基板又は回路板を含み、はんだパッド20が該基板又は回路板の表面に配置されているとして理解されてもよい。はんだパッド20は、基板又は回路板の表面に配置されて該表面から突出してもよいし、あるいは、基板又は回路板に作られた溝の中に配置されてもよい。この実装では、はんだパッド20の表面は、基板又は回路板の表面と同じ高さである。補強構造30は、はんだパッド20の表面上に配置され、はんだボール40は、はんだパッド20に固定されている。故に、補強構造30は、はんだボール40とはんだパッド20との間の接続の強度を高めるように、はんだパッド20に接続されるとともに、はんだボール40に埋め込まれている。具体的には、補強構造30は、はんだパッド20の表面上に配置されている。補強構造30は、導電性を有する金属材料又は導電材料で製造されることができ、補強構造30の強度及び硬度の双方が、はんだボール40の強度よりも高い。
この出願において、はんだボール40に補強構造30が埋め込まれた構造が使用され、その結果、はんだボール40とパッケージ本体10との間の接続の強度が高められ、パッケージング構造の信頼性が確保され、そして、はんだボール40が破砕してもなお補強構造30の大きい領域がはんだボール40に接続されたままであることができる。故に、この出願は、はんだボール40の破砕によってパッケージング構造の故障が発生するという従来技術の問題に対処し、その結果、パッケージング構造とメインボード上のはんだパッドとの間の導通が維持される。さらに、この出願は、はんだパッド20のサイズを大きくすることなく、はんだパッド20の強度を高めることができる。高い信頼性を要求される製品に適用されるとき、この出願は、高密度コンパクト設計要求を満たすだけでなく、信頼性ある動作環境要求を満たすこともできる。
一実装において、図1に示すように、補強構造30は金属ワイヤ構造をしており、補強構造30は、半導体金ワイヤボンディングプロセスを用いることによって、はんだパッド20の表面上に形成され、且つはんだボール40の内部で曲げられる。この実装における金属ワイヤは金ワイヤとすることができ、すなわち、補強構造30は、金ワイヤボンディングプロセスを用いることによって、はんだパッド20の表面上に形成される。金ワイヤは、良好な強度を有するものであり、電気接続及び電気通信伝送の信頼性を確保することができる。
他の一実装において、図2に示すように、補強構造30は柱状構造をしており、それは具体的には角柱又は円柱とし得る。この実装では、補強構造30は、はんだパッド20の一部を厚くする方法を使用することによって、又はレーザバンピング技術を用いることによって実装され得る。一般に、はんだパッド20はパッケージ本体10の基板(又は回路板として参照される)の上に配置される。基板又は回路板の製造において、はんだパッド20の表面上に配置されて該表面から突出する補強構造30を形成するように、はんだパッド20が形成される間にはんだパッド20の一部が厚くされる。具体的には、この実装における補強構造30は、はんだパッド20の中心位置上に配置され得る。
一実装において、少なくとも2つの補強構造30が存在し、該少なくとも2つの補強構造30は、はんだボール40の内部に配置され、且つ互いに離隔される。より多量の補強構造30が、パッケージング構造の信頼性を高める。
一実装において、補強構造30ははんだパッド20と同じ材料を使用しており、補強構造30及びはんだパッド20は1ピース構造に形成される。すなわち、補強構造30及びはんだパッド20が同一の技術的プロセスにて形成される。これは、製造工程を削減するだけでなく、パッケージ本体10のコストも削減する。
この出願は更に、パッケージング構造を製造する方法を提供する。この出願に従った製造方法を、図1及び図2に示した構造を参照することによって説明する。この出願に従ったパッケージング構造を製造する方法は、
パッケージ本体10の表面上にはんだパッド20を製造する工程と、
はんだパッド20の表面上に補強構造30を製造する工程であり、一実装において、はんだパッド20の表面上に補強構造30を製造するプロセスにて少なくとも2つの補強構造30が製造され、該少なくとも2つの補強構造30は互いに離隔される、工程と、
はんだボール40を形成して該はんだボール40に補強構造30を埋め込むように、はんだパッド20の表面上にボールを配置する工程と、
を含む。
一実装において、この出願によれば、補強構造30は、半導体金ワイヤボンディングプロセスを用いることによって、はんだパッド20の表面上に製造され、且つ、ボールを配置する工程が完了した後に、補強構造30がはんだボール40の内部で曲げられる。この実装では、補強構造30は金ワイヤであり、該金ワイヤの長さは0.2mmから0.3mmの範囲である。
また、この出願において、はんだボール40は、レーザボールプレースメントによって補強構造30の周りに巻き付けられる。
他の一実装において、この出願によれば、補強構造30は、はんだパッド20の一部を厚くする方法を用いることによって、はんだパッド20の表面上に製造され、あるいは、補強構造30は、レーザバンピング技術を用いることによって、はんだパッド20の表面上に製造される。
図3を参照するに、図3は、この出願に従ったはんだボールを備えたパッケージング構造がメインボード50上に搭載されることを例示する概略図である。はんだボール40が、メインボード50の表面にマウントされている。理解され得ることには、メインボード50の表面にはんだパッド(図示せず)が配置されており、この出願に従ったはんだボールを備えたパッケージング構造が、メインボード50の表面上に逆さに搭載され、そして、はんだボール40を用いることによってメインボード50上のはんだパッドに接続されることで、メインボードとパッケージ本体10との間の電気接続が確立される。この出願に従ったはんだボールを備えたパッケージング構造に破壊的な衝撃(例えば、落下)を被るとき、補強構造30が埋め込まれているので、はんだボール40が破砕しても、なおも補強構造30の大きい領域がはんだボール40に接続されたままであることができる。この図において、はんだボール40は黒で示されており、はんだボール内の白い亀裂が破砕領域Aである。はんだボール40の底部(即ち、はんだボール40とパッケージ本体10との間のジョイント)が完全に破砕するケースはめったに発生しない。故に、この出願は、パッケージ本体10とメインボード50との電気接続に対するはんだボール40の破砕の影響を抑制し、パッケージ本体10とメインボード50との間の導通を維持することができる。
最後に、言及しておくべきことには、以上の実施形態は、単に、この出願の技術的ソリューションを説明することを意図したものであり、この出願を限定するものではない。この出願は、以上の実施形態を参照して詳細に説明されているが、当業者が理解するはずのことには、この説明はこの出願の保護範囲を限定することを意図したものではない。この出願にて開示された技術範囲内で当業者によって容易に考え付かれる如何なる変形又は置換も、この出願の保護範囲に入るものである。故に、この出願の保護範囲は、請求項の保護範囲次第のものである。

Claims (11)

  1. はんだボールを備えたパッケージング構造であって、パッケージ本体と、はんだパッドと、補強構造と、はんだボールとを有し、前記はんだパッドは前記パッケージ本体の表面に配置され、前記はんだボールは前記はんだパッドに固定され、前記補強構造は、前記はんだボールと前記はんだパッドとの間の接続の強度を高めるよう、前記はんだパッドに接続され且つ前記はんだボールに埋め込まれており
    前記補強構造は前記はんだパッドと同じ材料を使用しており、前記補強構造及び前記はんだパッドは1ピース構造に形成されている、
    はんだボールを備えたパッケージング構造。
  2. 前記補強構造は柱状構造をしている、請求項1に記載のはんだボールを備えたパッケージング構造。
  3. はんだボールを備えたパッケージング構造であって、パッケージ本体と、はんだパッドと、補強構造と、はんだボールとを有し、前記はんだパッドは前記パッケージ本体の表面に配置され、前記はんだボールは前記はんだパッドに固定され、前記補強構造は、前記はんだボールと前記はんだパッドとの間の接続の強度を高めるよう、前記はんだパッドに接続され且つ前記はんだボールに完全に埋め込まれており、
    記補強構造は、前記はんだパッドの表面上にボンディングされた金属ワイヤ構造であり、且つ前記はんだボールの内部で曲げられている、
    んだボールを備えたパッケージング構造。
  4. 少なくとも2つの補強構造が存在しており、該少なくとも2つの補強構造は、前記はんだボールの内部に配置され、且つ互いに離隔されている、請求項1乃至3のいずれか一項に記載のはんだボールを備えたパッケージング構造。
  5. パッケージ本体の表面上にはんだパッドを製造することと、
    前記はんだパッドの表面上に補強構造を製造することと、
    はんだボールを形成して該はんだボールに前記補強構造を埋め込むように、前記はんだパッドの前記表面上にボールを配置することと、
    を有し、
    前記補強構造は、半導体金ワイヤボンディングプロセスを用いることによって前記はんだパッドの前記表面上に製造され、且つ、前記ボールを配置する工程が完了した後に、前記補強構造が前記はんだボールの内部で曲げられる、
    パッケージング構造を製造する方法。
  6. 前記はんだボールは、レーザボールプレースメントによって前記補強構造の周りに巻き付けられる、請求項に記載のパッケージング構造を製造する方法。
  7. 前記はんだパッドの前記表面上に前記補強構造を製造するプロセスにて少なくとも2つの補強構造が製造され、該少なくとも2つの補強構造は互いに離隔される、請求項5又はに記載のパッケージング構造を製造する方法。
  8. 前記補強構造は金ワイヤであり、該金ワイヤの長さは0.2mmから0.3mmの範囲である、請求項乃至のいずれか一項に記載のパッケージング構造を製造する方法。
  9. パッケージ本体の表面上にはんだパッドを製造することと、
    前記はんだパッドの表面上に補強構造を製造することと、
    はんだボールを形成して該はんだボールに前記補強構造を埋め込むように、前記はんだパッドの前記表面上にボールを配置することと、
    を有し、
    前記補強構造は、レーザバンピング技術を用いることによって、前記はんだパッドの前記表面上に製造される、
    ッケージング構造を製造する方法。
  10. 前記補強構造は柱状構造をしている、請求項に記載のパッケージング構造を製造する方法。
  11. 前記はんだパッドの前記表面上に前記補強構造を製造するプロセスにて少なくとも2つの補強構造が製造され、該少なくとも2つの補強構造は互いに離隔される、請求項9又は10に記載のパッケージング構造を製造する方法。
JP2018566623A 2016-05-06 2016-05-06 はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 Active JP6723389B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/081286 WO2017190347A1 (zh) 2016-05-06 2016-05-06 具有焊球的封装结构及封装结构的制造方法

Publications (2)

Publication Number Publication Date
JP2019508908A JP2019508908A (ja) 2019-03-28
JP6723389B2 true JP6723389B2 (ja) 2020-07-15

Family

ID=60202701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018566623A Active JP6723389B2 (ja) 2016-05-06 2016-05-06 はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法

Country Status (4)

Country Link
JP (1) JP6723389B2 (ja)
KR (1) KR20180111972A (ja)
CN (1) CN107592942B (ja)
WO (1) WO2017190347A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112091346B (zh) * 2020-09-07 2022-08-19 昆山联滔电子有限公司 一种激光喷射焊球的焊接方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060092687A (ko) * 2005-02-18 2006-08-23 엘지전자 주식회사 비지에이 반도체 패키지 및 그 실장 구조
US20070085220A1 (en) * 2005-10-19 2007-04-19 Hortaleza Edgardo R Re-enforced ball-grid array packages for semiconductor products
CN101409273B (zh) * 2007-10-08 2010-12-08 全懋精密科技股份有限公司 封装基板的植球侧表面结构及其制法
CN102612262A (zh) * 2011-01-18 2012-07-25 三星半导体(中国)研究开发有限公司 焊盘结构及其制造方法
US9165875B2 (en) * 2012-04-25 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low profile interposer with stud structure
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN102931110B (zh) * 2012-11-08 2015-07-08 南通富士通微电子股份有限公司 半导体器件的封装方法
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法

Also Published As

Publication number Publication date
CN107592942B (zh) 2021-01-12
WO2017190347A1 (zh) 2017-11-09
KR20180111972A (ko) 2018-10-11
JP2019508908A (ja) 2019-03-28
CN107592942A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
US7675171B2 (en) Semiconductor package and fabricating method thereof
US20020011657A1 (en) Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same
WO2009116517A1 (ja) 電子装置及びその製造方法
JP2007165420A (ja) 半導体装置
US9659851B2 (en) Method and apparatus for improving the reliability of a connection to a via in a substrate
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
JP2005310837A (ja) 半導体装置及びその製造方法
JP2008288489A (ja) チップ内蔵基板の製造方法
US20100271792A1 (en) Electronic component package and method of manufacturing the same
JP2007266150A (ja) 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
JP6723389B2 (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JPH10335527A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2009105209A (ja) 電子装置及びその製造方法
JP2007266564A (ja) フリップチップボンデッドパッケージ
JP2006228932A (ja) 半導体パッケージ
JP2004128290A (ja) 半導体装置
US20140240949A1 (en) Substrate strip
JPH08250835A (ja) 金属バンプを有するlsiパッケージの実装方法
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP2002231761A (ja) 電子部品実装体および電子部品
JP2005093780A (ja) 半導体装置
JP5375563B2 (ja) 半導体装置の実装構造及び実装方法
TWI522018B (zh) 印刷電路板及其製造方法
CN107749748B (zh) 一种声表面波滤波芯片封装结构
JP2010267743A (ja) 半導体装置と配線基板の接続構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6723389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250