JP6723389B2 - はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 - Google Patents
はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 Download PDFInfo
- Publication number
- JP6723389B2 JP6723389B2 JP2018566623A JP2018566623A JP6723389B2 JP 6723389 B2 JP6723389 B2 JP 6723389B2 JP 2018566623 A JP2018566623 A JP 2018566623A JP 2018566623 A JP2018566623 A JP 2018566623A JP 6723389 B2 JP6723389 B2 JP 6723389B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- ball
- reinforcing
- pad
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
パッケージ本体10の表面上にはんだパッド20を製造する工程と、
はんだパッド20の表面上に補強構造30を製造する工程であり、一実装において、はんだパッド20の表面上に補強構造30を製造するプロセスにて少なくとも2つの補強構造30が製造され、該少なくとも2つの補強構造30は互いに離隔される、工程と、
はんだボール40を形成して該はんだボール40に補強構造30を埋め込むように、はんだパッド20の表面上にボールを配置する工程と、
を含む。
Claims (11)
- はんだボールを備えたパッケージング構造であって、パッケージ本体と、はんだパッドと、補強構造と、はんだボールとを有し、前記はんだパッドは前記パッケージ本体の表面に配置され、前記はんだボールは前記はんだパッドに固定され、前記補強構造は、前記はんだボールと前記はんだパッドとの間の接続の強度を高めるよう、前記はんだパッドに接続され且つ前記はんだボールに埋め込まれており、
前記補強構造は前記はんだパッドと同じ材料を使用しており、前記補強構造及び前記はんだパッドは1ピース構造に形成されている、
はんだボールを備えたパッケージング構造。 - 前記補強構造は柱状構造をしている、請求項1に記載のはんだボールを備えたパッケージング構造。
- はんだボールを備えたパッケージング構造であって、パッケージ本体と、はんだパッドと、補強構造と、はんだボールとを有し、前記はんだパッドは前記パッケージ本体の表面に配置され、前記はんだボールは前記はんだパッドに固定され、前記補強構造は、前記はんだボールと前記はんだパッドとの間の接続の強度を高めるよう、前記はんだパッドに接続され且つ前記はんだボールに完全に埋め込まれており、
前記補強構造は、前記はんだパッドの表面上にボンディングされた金属ワイヤ構造であり、且つ前記はんだボールの内部で曲げられている、
はんだボールを備えたパッケージング構造。 - 少なくとも2つの補強構造が存在しており、該少なくとも2つの補強構造は、前記はんだボールの内部に配置され、且つ互いに離隔されている、請求項1乃至3のいずれか一項に記載のはんだボールを備えたパッケージング構造。
- パッケージ本体の表面上にはんだパッドを製造することと、
前記はんだパッドの表面上に補強構造を製造することと、
はんだボールを形成して該はんだボールに前記補強構造を埋め込むように、前記はんだパッドの前記表面上にボールを配置することと、
を有し、
前記補強構造は、半導体金ワイヤボンディングプロセスを用いることによって前記はんだパッドの前記表面上に製造され、且つ、前記ボールを配置する工程が完了した後に、前記補強構造が前記はんだボールの内部で曲げられる、
パッケージング構造を製造する方法。 - 前記はんだボールは、レーザボールプレースメントによって前記補強構造の周りに巻き付けられる、請求項5に記載のパッケージング構造を製造する方法。
- 前記はんだパッドの前記表面上に前記補強構造を製造するプロセスにて少なくとも2つの補強構造が製造され、該少なくとも2つの補強構造は互いに離隔される、請求項5又は6に記載のパッケージング構造を製造する方法。
- 前記補強構造は金ワイヤであり、該金ワイヤの長さは0.2mmから0.3mmの範囲である、請求項5乃至7のいずれか一項に記載のパッケージング構造を製造する方法。
- パッケージ本体の表面上にはんだパッドを製造することと、
前記はんだパッドの表面上に補強構造を製造することと、
はんだボールを形成して該はんだボールに前記補強構造を埋め込むように、前記はんだパッドの前記表面上にボールを配置することと、
を有し、
前記補強構造は、レーザバンピング技術を用いることによって、前記はんだパッドの前記表面上に製造される、
パッケージング構造を製造する方法。 - 前記補強構造は柱状構造をしている、請求項9に記載のパッケージング構造を製造する方法。
- 前記はんだパッドの前記表面上に前記補強構造を製造するプロセスにて少なくとも2つの補強構造が製造され、該少なくとも2つの補強構造は互いに離隔される、請求項9又は10に記載のパッケージング構造を製造する方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2016/081286 WO2017190347A1 (zh) | 2016-05-06 | 2016-05-06 | 具有焊球的封装结构及封装结构的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019508908A JP2019508908A (ja) | 2019-03-28 |
JP6723389B2 true JP6723389B2 (ja) | 2020-07-15 |
Family
ID=60202701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018566623A Active JP6723389B2 (ja) | 2016-05-06 | 2016-05-06 | はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6723389B2 (ja) |
KR (1) | KR20180111972A (ja) |
CN (1) | CN107592942B (ja) |
WO (1) | WO2017190347A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112091346B (zh) * | 2020-09-07 | 2022-08-19 | 昆山联滔电子有限公司 | 一种激光喷射焊球的焊接方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060092687A (ko) * | 2005-02-18 | 2006-08-23 | 엘지전자 주식회사 | 비지에이 반도체 패키지 및 그 실장 구조 |
US20070085220A1 (en) * | 2005-10-19 | 2007-04-19 | Hortaleza Edgardo R | Re-enforced ball-grid array packages for semiconductor products |
CN101409273B (zh) * | 2007-10-08 | 2010-12-08 | 全懋精密科技股份有限公司 | 封装基板的植球侧表面结构及其制法 |
CN102612262A (zh) * | 2011-01-18 | 2012-07-25 | 三星半导体(中国)研究开发有限公司 | 焊盘结构及其制造方法 |
US9165875B2 (en) * | 2012-04-25 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low profile interposer with stud structure |
US9768137B2 (en) * | 2012-04-30 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stud bump structure for semiconductor package assemblies |
CN103794583A (zh) * | 2012-10-30 | 2014-05-14 | 中国科学院上海微系统与信息技术研究所 | 一种增强焊球与ubm粘附性的方法及封装结构 |
CN102931110B (zh) * | 2012-11-08 | 2015-07-08 | 南通富士通微电子股份有限公司 | 半导体器件的封装方法 |
TWI533771B (zh) * | 2014-07-17 | 2016-05-11 | 矽品精密工業股份有限公司 | 無核心層封裝基板及其製法 |
-
2016
- 2016-05-06 KR KR1020187026040A patent/KR20180111972A/ko not_active Application Discontinuation
- 2016-05-06 WO PCT/CN2016/081286 patent/WO2017190347A1/zh active Application Filing
- 2016-05-06 CN CN201680025157.7A patent/CN107592942B/zh active Active
- 2016-05-06 JP JP2018566623A patent/JP6723389B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN107592942B (zh) | 2021-01-12 |
WO2017190347A1 (zh) | 2017-11-09 |
KR20180111972A (ko) | 2018-10-11 |
JP2019508908A (ja) | 2019-03-28 |
CN107592942A (zh) | 2018-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7675171B2 (en) | Semiconductor package and fabricating method thereof | |
US20020011657A1 (en) | Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same | |
WO2009116517A1 (ja) | 電子装置及びその製造方法 | |
JP2007165420A (ja) | 半導体装置 | |
US9659851B2 (en) | Method and apparatus for improving the reliability of a connection to a via in a substrate | |
US20110031606A1 (en) | Packaging substrate having embedded semiconductor chip | |
JP2005310837A (ja) | 半導体装置及びその製造方法 | |
JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
US20100271792A1 (en) | Electronic component package and method of manufacturing the same | |
JP2007266150A (ja) | 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法 | |
JP6723389B2 (ja) | はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 | |
JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
JP2007266564A (ja) | フリップチップボンデッドパッケージ | |
JP2006228932A (ja) | 半導体パッケージ | |
JP2004128290A (ja) | 半導体装置 | |
US20140240949A1 (en) | Substrate strip | |
JPH08250835A (ja) | 金属バンプを有するlsiパッケージの実装方法 | |
JP2009070898A (ja) | 部品実装用基板、電子装置及び部品実装方法 | |
JP2002231761A (ja) | 電子部品実装体および電子部品 | |
JP2005093780A (ja) | 半導体装置 | |
JP5375563B2 (ja) | 半導体装置の実装構造及び実装方法 | |
TWI522018B (zh) | 印刷電路板及其製造方法 | |
CN107749748B (zh) | 一种声表面波滤波芯片封装结构 | |
JP2010267743A (ja) | 半導体装置と配線基板の接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6723389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |