CN102931110B - 半导体器件的封装方法 - Google Patents
半导体器件的封装方法 Download PDFInfo
- Publication number
- CN102931110B CN102931110B CN201210444454.9A CN201210444454A CN102931110B CN 102931110 B CN102931110 B CN 102931110B CN 201210444454 A CN201210444454 A CN 201210444454A CN 102931110 B CN102931110 B CN 102931110B
- Authority
- CN
- China
- Prior art keywords
- salient point
- pad
- soldered ball
- barrier layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件的封装方法,包括:提供表面具有焊盘的芯片;形成位于所述芯片表面的钝化层和凸点,所述钝化层具有暴露出焊盘的开口,所述凸点位于所述开口内、且其尺寸小于所述开口的尺寸;形成覆盖所述凸点的顶部、侧壁以及开口底部的焊球。形成的半导体器件不易短路,且焊球与凸点间的结合强度高,半导体器件的性能稳定。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体器件的封装方法。
背景技术
封装是指将器件或电路装入保护外壳的工艺过程。封装对于半导体芯片来说是至关重要的,因为半导体芯片必须与外界隔离,以防止空气中的杂质对半导体芯片的电路腐蚀,造成电气性能下降。并且,封装后的半导体芯片也利于安装和运送。
现有技术的半导体器件的封装方法,包括:
请参考图1,提供芯片100,所述芯片100表面形成有集成电路和电连接集成电路的焊盘101;
请参考图2,形成位于所述芯片100表面的钝化层103,所述钝化层103具有暴露出焊盘101的开口105;
请参考图3,通过所述开口105(图2所示)在焊盘101表面形成焊球107。
然而,现有技术形成的半导体器件的封装件的性能不稳定,容易出现短路现象。
更多关于半导体器件的封装方法请参考公开号为“CN101154640A”的中国专利。
发明内容
本发明解决的问题是提供一种半导体器件的封装方法,形成的半导体器件的封装件性能稳定,不易短路。
为解决上述问题,本发明提供了一种半导体器件的封装方法,包括:提供表面具有焊盘的芯片;形成位于所述芯片表面的钝化层和凸点,所述钝化层具有暴露出部分焊盘的开口,所述凸点位于所述开口内、且其尺寸小于所述开口的尺寸;形成覆盖所述凸点表面、且覆盖开口底部焊盘表面的焊球。
与现有技术相比,本发明的技术方案具有以下优点:
一方面,在所述凸点上形成焊球,受到重力、浸润力与表面张力的影响,相邻焊球间的间隙增大,后续形成的半导体器件的封装件不易出现短路现象,器件性能稳定;另一方面,形成的凸点的尺寸小于开口的尺寸,后续形成焊球时,所述焊球不仅覆盖凸点的顶部,还覆盖凸点的侧壁,以及开口底部。所述焊球的底部形成裙摆状的结构,有效增大了焊球与凸点间的接触面积,从而增加了两者的结合力,使得焊球的结合强度增加,提高了半导体器件的封装件性能和良率。
进一步的,还包括:形成覆盖所述凸点的顶部、侧壁以及开口底部的防扩散层,以及覆盖所述防扩散层的浸润层。所述防扩散层有效阻止了界面合金共化物的产生,所述浸润层有效阻止了防扩散层的氧化,并提高了焊球与防扩散层间的结合强度,进一步提高了半导体器件的封装件的性能和良率。
附图说明
图1-图3是现有技术的半导体器件的封装过程的剖面结构示意图;
图4是本发明第一实施例的半导体器件的封装方法的流程示意图;
图5-图7是本发明第一实施例的半导体器件的封装过程的剖面结构示意图;
图8是本发明第二实施例的半导体器件的封装方法的流程示意图;
图9-图12是本发明第二实施例的半导体器件的封装过程的剖面结构示意图;
图13是本发明第三实施例的半导体器件的封装方法的流程示意图;
图14-图16是本发明第三实施例的半导体器件的封装过程的剖面结构示意图;
图17是本发明第四实施例的半导体器件的封装方法的流程示意图;
图18-图20是本发明第四实施例的半导体器件的封装过程的剖面结构示意图。
具体实施方式
正如背景技术所述,现有技术形成的半导体器件的封装件的性能不稳定,容易出现短路的现象。
经过研究,发明人发现,现有技术直接在焊盘表面形成焊球,通常形成的焊球为半球形,所述焊球的直径较大,导致相邻焊球之间的间隙较小,所述间隙较小的焊球之间极易出现短路,影响半导体器件的封装件的稳定性。
经过进一步研究,发明人发现,首先在所述焊盘表面形成凸点,然后在所述凸点表面形成焊球时,受到重力、浸润力与表面张力的影响,形成焊球的锡沿凸点侧壁向下流动,所述焊球由半球形向球形过渡,相同质量的焊锡形成的焊球的直径较现有技术的小,有助于增大相邻焊球之间的间隙。然而,如果所述焊球仅覆盖所述凸点的顶部,两者的结合力可能不够,焊球极易在后续进行踢球实验时被踢掉,影响半导体器件的封装件的良率。
更进一步的,发明人发现,当所述焊球覆盖凸点的顶部和侧壁,并覆盖部分焊盘时,焊球与凸点间的接触面积增大,两者的结合力增大;并且还有焊球覆盖部分焊盘,进一步增大了焊球与凸点、焊盘间的结合力,可以有效提高半导体器件的封装件的良率。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的各具体实施方式做详细的说明。
第一实施例
请参考图4,本发明第一实施例的半导体器件的封装方法,包括:
步骤S201,提供表面具有焊盘的芯片,所述芯片表面形成有钝化层,所述钝化层具有暴露出部分焊盘表面的开口;
步骤S202,在所述开口内形成位于焊盘表面的凸点,所述凸点的尺寸小于所述开口的尺寸;
步骤S203,形成覆盖所述凸点表面、且覆盖开口底部焊盘表面的焊球。
具体的,请参考图5-图8,图5-图8示出了本发明第一实施例的半导体器件的封装过程的剖面结构示意图。
请参考图5,提供表面具有焊盘301的芯片300,所述芯片300表面形成有钝化层303,所述钝化层303具有暴露出部分焊盘301的开口305。
所述芯片300用于为后续封装工艺提供工作平台。所述芯片300表面还具有与焊盘301电连接的集成电路,所述集成电路为满足不同的功能需求而设计,所述集成电路通过与其电连接的焊盘301将电信号传输至外界。所述集成电路与焊盘301由沉积于芯片300表面的布线金属层刻蚀后形成。在本发明的实施例中,所述集成电路与焊盘301在同一工艺步骤中形成,所述集成电路和焊盘301的材料为金、银、铜等金属材质。由于形成集成电路和焊盘301的工艺已为本领域技术人员所熟知,在此不再赘述。
需要说明的是,在本发明的实施例中,金、银和铜这三种材质与锡或锡合金件的浸润性更好,当所述焊盘301的材料为金、银或铜时,后续工艺中焊球更易覆盖焊盘301表面,焊球的浸润结合性能更好。
所述钝化层303的材料为氧化硅、氮化硅等,用于隔离集成电路,并保护焊盘301在后续工艺中受损或被氧化。所述钝化层303的形成工艺为沉积工艺,例如化学气相沉积工艺。由于形成钝化层303的工艺已为本领域技术人员所熟知,在此不再赘述。
所述钝化层303内具有开口305,所述开口305暴露出焊盘301表面,用于为后续在焊盘301表面形成凸点提供工艺窗口。所述开口305的形成工艺为刻蚀工艺,例如各向异性的干法刻蚀工艺。在本发明的实施例中,所述焊盘301的尺寸大于所述开口305的尺寸。
请参考图6,通过所述开口305形成位于所述焊盘301表面的凸点307,所述凸点307的尺寸小于所述开口305的尺寸。
发明人发现,现有技术直接在焊盘101(图3所示)表面形成焊球107(图3所示),通常形成的焊球107的直径较大,导致相邻焊球107之间的间隙较小,所述间隙较小的焊球107之间极易出现短路,影响半导体器件的稳定性。
经过进一步研究,发明人发现,首先在所述焊盘301表面形成凸点307,然后在所述凸点307表面形成焊球时,位于所述凸点307表面的焊球的体积较小,有助于增大相邻焊球之间的间隙。
所述凸点307的材料为导热性能好的铜、金、银、铜合金、银合金或金合金等,后续所述凸点307表面用于形成直径较小的焊球。在本发明的实施例中,所述凸点307的材料为铜,成本更低,且导电性更佳,形成的凸点307的质量更好。
所述凸点307的形成工艺为引线键合工艺,例如热压键合、超声波键合或热超声键合。由于引线键合工艺形成的凸点307与焊盘301间的原始交界面处几乎接近原子力的范围,两种金属原子发生扩散,两者结合的更加牢固。本发明的实施例中,采用热超声键合的工艺形成凸点307,增强了金属间原始交界面的相互扩散和分子(原子)间作用力,金属的扩散在整个界面上进行,实现凸点307的高质量焊接,形成的凸点307与焊盘301结合的更牢固,且形成工艺简单。并且,为防止用作形成凸点307的铜丝在引线键合工艺中被氧化,所述引线键合工艺时,还包括:通入体积分数为95%的氮气和体积分数为5%的氢气。
所述引线键合工艺中采用的劈刀为楔形或球形。考虑到形成的凸点307为柱状,在本发明的实施例中,所述劈刀为球形,更利于形成柱状的凸点307。
需要说明的是,在本发明的而其他实例中,所述凸点307还可以采用电镀工艺,或者采用沉积工艺和刻蚀工艺形成,以形成尺寸精确的凸点307,在此不再赘述。
所述凸点307的尺寸W1小于所述开口305的尺寸W2,用于后续形成覆盖所述凸点307的顶部和侧壁,以及开口305底部焊盘301的焊球,以增加焊球与凸点307、焊盘301的结合力,提高焊球的强度。
需要说明的是,所述凸点307的沿芯片表面方向的截面形状为圆形、椭圆形、方形或三角形,本实施例中所说的凸点307的尺寸W1以及开口305的尺寸W2指的是图7中示出的平行于芯片300表面方向的长度。
请参考图7,形成覆盖所述凸点307表面、且覆盖开口305底部焊盘301表面的焊球311。
所述焊球311的材料为锡或锡合金。所述焊球311的形成工艺为植球工艺和回流焊接工艺,或者为印刷工艺和回流焊接工艺。由于凸点307的尺寸W1小于开口305的尺寸W2,回流工艺时,熔融的锡受表面张力的作用,收缩成球状结构,并且分布于金属材料表面,即覆盖开口305底部的焊盘301,在所述开口305底部形成裙摆结构(ankor状)。
本发明的实施例中,所述焊球311覆盖凸点307表面(包括顶部表面和侧表面)、且覆盖开口305底部的焊盘301表面,焊球311与凸点307、开口305底部焊盘301的接触面增大,其横向和纵向抗拉力更大,增加了焊球311的结合强度。形成的焊球311的直径进一步减小,增大了相邻焊球311之间的间隙,进一步提高了半导体器件的封装件的稳定性。
本发明的第一实施例中,采用引线键合工艺形成凸点307,形成工艺简单,且凸点307与焊盘301之间结合的更牢固。并且,由于凸点307的尺寸W1小于开口305的尺寸W2,后续形成焊球311时,受重力和表面张力的作用,所述焊球311覆盖凸点307的顶部、侧壁以及开口305底部的焊盘301,焊球311与凸点307、焊盘301的接触面增大,增加了焊球311的结合强度,并且,形成的焊球311的直径小,增大了相邻焊球311间的间隙,更进一步提高了半导体器件的封装件的稳定性。
相应的,请继续参考图7,本发明第一实施例中形成的半导体器件的封装件,包括:芯片300,所述芯片表面具有焊盘301;位于所述芯片表面的钝化层303,所述钝化层303具有开口305,所述开口305暴露出部分焊盘301;位于所述焊盘301表面的凸点307,所述凸点307的尺寸小于所述开口305的尺寸;覆盖所述凸点307表面、且覆盖开口305底部的焊球311表面。
其中,所述焊盘301的尺寸与所述开口305的尺寸相同,所述焊盘301的材料为金、银或铜等;所述凸点307的材料为导热性能好的铜、金、银、铜合金、金合金或银合金等,本发明的实施例中,所述凸点307的材料为铜,成本低,且质量好;所述焊球311的材料为锡或锡合金,相邻焊球311间的间隙小。
本发明第一实施例中,所述凸点307的材料为铜,成本低,且铜的导电性更佳,凸点307层的质量好。焊球311不仅覆盖凸点307的顶部的表面,还覆盖凸点307的侧表面、以及开口305底部焊盘301表面,焊球311的直径小,增大了相邻焊球311间的间隙。并且,焊球311的接触面积更大,其横向和纵向抗拉力更大,提高了焊球311的结合强度,焊球311不易剥落,更进一步增加了半导体器件的封装件的稳定性。
第二实施例
与本发明的第一实施例不同,在本发明的第二实施例中,所述凸点的顶部表面和侧表面还形成有防扩散层,以防止凸点中的铜原子和焊球中的锡原子发生相互扩散,影响焊球的结合强度。并且,所述防扩散层表面还覆盖有浸润层,以提高防扩散层与焊球间的结合力。
请参考图8,本发明第二实施例中,所述半导体器件的封装方法,包括:
步骤S401,提供表面具有焊盘芯片,所述芯片表面形成有钝化层,所述钝化层具有暴露出部分焊盘表面的开口;
步骤S402,在所述开口内形成位于焊盘表面的凸点,所述凸点的尺寸小于所述开口的尺寸;
步骤S403,形成覆盖所述凸点表面的防扩散层;
步骤S404,形成覆盖所述防扩散层的浸润层;
步骤S405,形成覆盖所述浸润层、且覆盖所述开口底部焊盘表面的焊球。
具体的,请参考图9-图12,图9-图12示出了本发明第二实施例的半导体器件的封装过程的剖面结构示意图。
请参考图9,提供表面具有焊盘501的芯片500,所述芯片500表面形成有钝化层503,所述钝化层503具有暴露出部分焊盘501表面的开口505;在所述开口505内形成位于焊盘501表面的凸点507,所述凸点507的尺寸小于所述开口505的尺寸。
其中,所述凸点507的材料为铜,以降低成本,提高凸点507的质量。
请参考图10,形成覆盖所述凸点507的顶部、侧壁的防扩散层513。
发明人发现,当所述凸点507的材料为铜,所述焊球的材料为锡或锡合金时,如果直接在凸点507表面形成焊球,凸点507中的铜原子和焊球中的锡原子之间容易发生扩散,形成锡铜界面合金共化物和空洞,所述锡铜界面合金共化物具有脆性,降低了焊球与凸点507之间的结合强度。因此,本发明的实施例中,还包括:形成覆盖所述凸点507的顶部和侧壁的防扩散层513,用于阻止铜原子和锡原子的相互扩散。
所述防扩散层513的材料为镍,用于防止凸点507中的铜原子和焊球中的锡原子发生相互扩散。并且,为有效阻止凸点507中的铜原子和焊球中的锡原子发生相互扩散,所述防扩散层513的厚度为0.05微米-10微米,较好的,为0.5微米-5微米。在本发明的实施例中,所述防扩散层513的材料为镍锡,所述防扩散层513的厚度为1微米-3微米,例如3微米,既较好的防止了铜原子和锡原子的相互扩散,又满足高度集成化的要求。
本发明的实施例中,所述防扩散层513的形成步骤包括:形成覆盖所述钝化层503、焊盘501、以及凸点507的顶部和侧壁的防扩散薄膜(未图示);形成第一掩膜层(未图示),所述第一掩膜层仅覆盖凸点507的顶部和侧壁的防扩散薄膜;以所述第一掩膜层为掩膜,刻蚀所述防扩散薄膜,直至暴露出焊盘501和钝化层503;在刻蚀所述防扩散薄膜后,去除所述第一掩膜层。
需要说明的是,在本发明的其他实例中,还可以采用其他的沉积、刻蚀工艺形成防扩散层513,只要能达到防扩散层513覆盖凸点407的顶部和侧壁即可,在此不再赘述。
请参考图11,形成覆盖所述防扩散层513的浸润层515。
发明人发现,上述防扩散层513中的镍极易被氧化,而且防扩散层513与焊球之间的结合力较为有限,后续形成的焊球的强度也较为有限,不易通过踢球实验的检测。因此,发明人发现,可以通过在所述防扩散层513表面覆盖与防扩散层513和焊球的结合性均较好的浸润层515作为过渡,有效增大了焊球与凸点507间的结合性能。并且,在形成防扩散层513后,立即形成所述浸润层515,形成防扩散层513后到形成浸润层515之间的时间间隔小于3分钟,还可以更有效防止防扩散层513的氧化,进一步提高了半导体器件的封装件的性能。
所述浸润层515的材料中至少包括锡元素、金元素或银元素,所述浸润层515的厚度为0.05微米-3微米,以提高其与防扩散层513、焊球的结合力。在本发明的实施例中,所述浸润层515的材料为锡,其厚度为1微米,所述浸润层515后续与同材质的焊球间可更好的结合浸润。
所述浸润层515的形成步骤包括:形成覆盖所述防扩散层513、钝化层503和焊盘501的种子薄膜(未图示);形成第二掩膜层(未图示),所述第二掩膜层仅覆盖防扩散层513表面的种子薄膜;以所述第二掩膜层为掩膜,刻蚀所述种子薄膜,直至暴露出焊盘501和钝化层503;在刻蚀所述种子薄膜后,去除所述第二掩膜层。
在本发明的实施例中,所述第一掩膜层和第二掩膜为同一掩膜层,刻蚀所述防扩散薄膜和种子薄膜在同一工艺步骤中形成,有效节省了工艺步骤。
需要说明的是,在本发明的其他实例中,还可以采用其他的沉积、刻蚀工艺形成浸润层515,只要能达到浸润层515覆盖防扩散层513即可,在此不再赘述。
需要说明的是,在本发明的其他实施例中,还可以不形成浸润层515,直接在防扩散层513表面和开口505底部形成焊球,在此不再赘述。
请参考图12,形成覆盖所述浸润层515、且覆盖所述开口505底部的焊球511。
本发明的第二实施例中,所述焊球511覆盖凸点507表面、且覆盖焊盘501表面,形成底部为裙摆状的结构。所述焊球511与焊盘501接触,焊球511与凸点507、焊盘501的接触面积增大,焊球511与焊盘501间的结合力变强,有利于提高焊球511的强度。
所述焊球511的形成工艺请参考本发明第一实施例的相关描述,在此不再赘述。
上述步骤完成之后,本发明第二实施例的半导体器件的制作完成。除了具有本发明第一实施例中的优点外,由于在形成焊球511前,在所述凸点507表面形成防扩散层513和浸润层515,有效防止了焊球511中的锡和凸点507中的铜相互扩散,提高了焊球511的强度,形成的半导体器件的封装件的稳定性进一步得到提高。
相应的,请继续参考图12,发明人还提供了一种半导体器件的封装件,包括:芯片500,所述芯片表面具有焊盘501;位于所述芯片500表面的钝化层503,所述钝化层503具有开口505,所述开口505暴露出部分焊盘501;位于所述焊盘501表面的凸点507,所述凸点507的尺寸小于所述开口505的尺寸;覆盖所述凸点507表面的防扩散层513;覆盖所述防扩散层513的浸润层515;覆盖所述浸润层515和开口505底部的焊球511。
其中,所述防扩散层513的材料为镍,用于防止凸点507中的铜原子和焊球中的锡原子发生相互扩散;所述防扩散层513的厚度为0.05微米-10微米,较佳的,为0.5微米-5微米。本发明第二实施例中,所述防扩散层513的材料为镍,其厚度为1微米-3微米。
所述浸润层515的材料中至少包括锡元素、金元素或银元素,用于防止防扩散层513的氧化,并提高其与防扩散层513、焊球的结合力。所述浸润层515的厚度为0.05微米-3微米。本发明的第二实施例中,所述浸润层515的材料为锡,所述浸润层515的厚度为1微米。
更多关于本发明第二实施例中半导体器件的封装件的相关描述,请参考本发明第一实施例和第二实施例中方法部分的描述,在此不再赘述。
第三实施例
与本发明的第二实施例略有不同,防扩散层不仅覆盖凸点的表面,还覆盖开口内的焊盘表面,形成裙摆结构,以使得形成焊球时焊球更易覆盖到焊盘表面,进一步提高焊球的强度。
请参考图13,本发明第三实施例的半导体器件的封装方法,包括:
步骤S601,提供表面具有焊盘的芯片,所述芯片表面形成有钝化层,所述钝化层具有暴露出部分焊盘表面的开口;
步骤S602,在所述开口内形成位于焊盘表面的凸点,所述凸点的尺寸小于所述开口的尺寸;
步骤S603,形成覆盖所述凸点表面、且覆盖开口底部焊盘表面的防扩散层;
步骤S604,形成覆盖所述防扩散层的浸润层;
步骤S605,形成覆盖所述浸润层的焊球。
具体的,请参考图14-图16,图14-图16示出了本发明第三实施例的半导体器件的封装过程的剖面结构示意图。
请参考图14,提供表面具有焊盘701的芯片700,所述芯片700表面形成有钝化层703,所述钝化层703具有暴露出部分焊盘701表面的开口705;在所述开口705内形成位于所述焊盘701表面的凸点707,所述凸点707的尺寸小于所述开口705的尺寸。
所述焊盘701的材料为铝、金、银或铜,这几种金属与镍之间的浸润结合性好,后续形成镍合金的防扩散层713时,所述防扩散层713更易覆盖整个焊盘701表面。
请继续参考图14,形成覆盖所述凸点707表面、且覆盖开口705底部焊盘701表面的防扩散层713。
发明人发现,后续焊球中的锡与焊盘701间的金属原子也存在扩散现象。因此,与第二实施例不同,所述防扩散层713除了覆盖凸点707的顶部和侧壁外,还覆盖焊盘701表面,以防止焊球中的锡与焊盘701中的金属原子扩散,形成界面合金共化物。进一步提高了焊球的强度。
所述防扩散层713的材料为镍,其形成工艺较佳的为化学镀工艺(化学镀形成防扩散层713时,镍薄膜既覆盖凸点707表面,又覆盖焊盘701),化学工艺简单,且不易短路,形成的半导体器件的封装件的稳定性好。
请参考图15,形成覆盖所述防扩散层713的浸润层715。
所述浸润层715的材料中至少包括锡元素、金元素或银元素,所述浸润层715的厚度为0.05微米-3微米,以提高其与防扩散层713、焊球的结合力。在本发明的实施例中,所述浸润层715的材料为锡,其厚度为1微米。
同样地,为节省工艺步骤,并防止各凸点707间发生短路,所述浸润层715的形成工艺与所述扩散层713的形成工艺相同,为化学镀工艺。
需要说明的是,在本发明的其他实施例中,在形成浸润层715前,还可以在所述防扩散层713表面形成其他功能层,在此不再赘述。
请参考图16,形成覆盖所述浸润层715的焊球711。
所述焊球711覆盖所述浸润层715,由于所述浸润层715覆盖凸点707表面(顶部表面和侧表面),因此,所述焊球711覆盖所述凸点707的表面,形成底部形状为裙摆状。本发明的实施例中,由于浸润层715的存在,形成的焊球711更易覆盖焊盘701表面,焊球711与浸润层715、焊盘701的接触面积增大,有效增加了焊球711与浸润层715、焊盘701间的结合力,提高了焊球711的强度。
更多所述焊球711的封装方法和步骤,请参考本发明第二实施例中的相关描述,在此不再赘述。
上述步骤完成后,本发明第三实施例的半导体器件的制作完成。采用化学镀的工艺形成覆盖凸点707的顶部和侧壁、以及焊盘701的防扩散层713,,形成的半导体器件不易短路,稳定性好,且形成工艺简单。在形成防扩散层713后,依次形成覆盖防扩散层713的浸润层715,覆盖所述浸润层715的焊球711。避免了焊球711中的锡与焊盘701中金属原子间的扩散,进一步提高了焊球711的强度。
相应的,请继续参考图16,发明人还提供了一种半导体器件的封装件,包括:芯片700,所述芯片表面具有焊盘701;位于所述芯片700表面的钝化层703,所述钝化层703具有开口705,所述开口705暴露出部分焊盘701;位于所述焊盘701表面的凸点707,所述凸点707的尺寸小于所述开口705的尺寸;覆盖所述凸点707表面、且覆盖开口705底部的焊盘701表面的防扩散层713;覆盖所述防扩散层713的浸润层715;覆盖所述浸润层715表面的焊球711。
其中,所述防扩散层713不仅覆盖凸点707的顶部和侧壁,还覆盖焊盘701表面,因此,所述防扩散层713可以有效防止焊球711中的锡原子与凸点707中的铜原子、以及焊盘701中的金属原子相互扩散,焊球701的强度进一步增强。
所述浸润层715覆盖所述防扩散层713表面,即所述浸润层715覆盖凸点707的顶部和侧壁、以及焊盘701表面,有效阻止防扩散层713的氧化,并增强焊球711的强度。
所述焊球711覆盖浸润层715表面,即覆盖所述凸点707的顶部和侧壁、以及焊盘701表面。受重力和表面张力的作用,所述焊球711为球状,且所述焊球711底部为裙摆状,其强度高,对应的半导体器件的封装件的稳定性好。
更多关于本发明第三实施例中的相关描述,请参考本发明第一或第二实施例,在此不再赘述。
与第二实施例的半导体器件不同,除了具有本发明第一、第二实施例的优点外,半导体器件的防扩散层还覆盖焊盘表面,有效阻止焊球中的锡与焊盘中的金属原子相互扩散,焊球与焊盘的结合度好,焊球的强度大,半导体器件的性能稳定。
第四实施例
与前述实施例不同,出于高密度产品的需求考虑,在本发明的第四实施例中,凸点通过多次键合工艺形成,形成的凸点为多层堆叠结构,且为保证最终形成的多个凸点高度一致,具有较好的共面性,每次键合工艺后需要进行压平处理。
请参考图17,本发明第四实施例中,半导体器件的封装方法,包括:
步骤S801,提供表面具有焊盘的芯片,所述芯片表面形成有钝化层,所述钝化层具有暴露出部分焊盘表面的开口;
步骤S802,在所述开口内形成位于焊盘表面的凸点,所述凸点的尺寸小于所述开口的尺寸,且所述凸点为多层堆叠结构;
步骤S803,形成覆盖所述凸点表面、且覆盖开口底部焊盘表面的防扩散层;
步骤S804,形成覆盖所述防扩散层的浸润层;
步骤S805,形成覆盖所述浸润层的焊球。
具体的,请参考图18-图20,图18-图20示出了本发明第四实施例的半导体器件的封装过程的剖面结构示意图。
请参考图18,提供表面具有焊盘901和集成电路的芯片900,所述焊盘901与集成电路电连接,所述芯片900表面形成有钝化层903,所述钝化层903具有暴露出部分焊盘901的开口905。
所述芯片900用于为后续工艺提供工作平台;所述焊盘901和集成电路的材料为铝、铜、金或银。
请参考图19,在所述开口905(如图18所示)内形成位于焊盘901表面的凸点907,所述凸点907的尺寸小于所述开口905的尺寸,且所述凸点907为多层堆叠结构。
经过研究,发明人发现,所述凸点907除了可以为单层结构外,还可以为多层堆叠结构,以满足不同的工艺和产品设计需求,例如,为满足高密度产品的需求,工业要求形成的半导体器件的封装件的凸点高6微米,而一次引线键合工艺形成的子凸点为3微米,则需要2次引线键合工艺。
所述凸点907包括多个子凸点,例如2-5个。所述凸点907的形成工艺为沉积工艺和刻蚀工艺或者所述凸点907的形成工艺为引线键合工艺。
在本发明的实施例中,所述凸点907包括位于所述焊盘901表面的第一子凸点9071,以及覆盖所述第一子凸点9071表面的第二子凸点9072,以满足不同的工艺和产品设计需求。
为节省工艺步骤,所述第一子凸点9071、第二子凸点9072的材料相同,均为铜,且所述第一子凸点9071、第二子凸点9072形成工艺相同,均为引线键合工艺。为保证最终形成的凸点907高度一致,具有较好的共面性,还包括对引线键合工艺后形成的各个凸点907进行压平。
在本发明的实施例中,在每次引线键合工艺后,均进行一次压平的工艺步骤。即采用引线键合工艺形成第一子凸点9071后,对各个第一子凸点9071进行压平,使各第一子凸点9071的高度一致;然后采用引线键合工艺在压平后的第一子凸点9071表面形成第二子凸点9072,再对形成的第二子凸点9072进行压平,使最终形成的各凸点907的高度更趋于一致,共面性更好,后续形成的半导体器件的性能优越。
需要说明的是,在本发明的第四实施例中,还包括对形成的凸点907进行退火,使堆叠的子凸点间结合的更好,在此不再赘述。需要说明的是,在本发明的其他实施例中,所述凸点包括多层堆叠的子凸点,位于顶部的子凸点包括子凸点本体和位于所述子凸点本体表面的子凸点尾部(未图示),其中,所述子凸点尾部为引线键合工艺中起弧后形成,所述子凸点尾部的高度为子凸点本体高度的0.005~1.5倍,以利于后续进一步增大焊球与底部各层的接触面积,进一步增强焊球的结合性。
请参考图20,形成覆盖所述凸点907表面、且覆盖开口905底部焊盘901的防扩散层913;形成覆盖所述防扩散层913的浸润层915;形成覆盖所述浸润层915的焊球911。
所述防扩散层913的材料为镍,用于防止凸点907中的铜原子和焊球中的锡原子发生相互扩散;所述防扩散层913的厚度为0.05微米-10微米,较佳的,为0.5微米-5微米,最佳的,为1微米-3微米;所述浸润层915的材料中至少包括锡元素、金元素或银元素,用于防止防扩散层913的氧化,并提高其与防扩散层913、焊球的结合力,所述浸润层915的厚度为0.05微米-3微米;所述焊球911的材料为锡或锡合金,所述焊球911为球状,且其底部为裙摆状。
更多关于本发明第四实施例的相关描述,请结合参考本发明第一、二、三实施例,在此不再赘述。
上述步骤完成后,本发明第四实施例的半导体器件的封装件的制作完成。由于形成了多层堆叠结构的凸点,满足不同的工艺和产品设计需求。并且,采用引线键合工艺形成凸点时,每形成一子凸点,即进行一次压平,最终形成的凸点的高度一致,共面性好,形成的半导体器件的封装件的性能好。
相应的,请参考图20,在本发明的第四实施例中,发明人还提供了一种半导体器件的封装件,包括:芯片900,所述芯片表面具有焊盘901;位于所述芯片900表面的钝化层903,所述钝化层903具有开口905(如图18所示),所述开口905暴露出部分焊盘901;位于所述焊盘901表面的凸点907,所述凸点907的尺寸小于所述开口905的尺寸、且所述凸点907为多层堆叠结构;覆盖所述凸点907表面、且覆盖开口905底部的焊盘901表面的防扩散层913;覆盖所述防扩散层913的浸润层915;覆盖所述浸润层915的焊球911。
其中,所述凸点907包括多个堆叠的子凸点,以满足不同的工艺和产品设计需求。在本发明的第四实施例中,所述凸点907包括:位于所述焊盘901表面的第一子凸点9071;以及覆盖所述第一子凸点9071的第二子凸点9072。在本发明的实施例中,所述第一子凸点9071和第二子凸点9072的材料相同,均为铜,以节省成本。需要说明的是,所述第一子凸点9071和第二子凸点9072各自的尺寸也可以相同或不同。
所述防扩散层913覆盖所述第二子凸点9072的顶部和侧壁、第一子凸点9071的侧壁、以及焊盘901表面。所述防扩散层913的材料为镍,厚度为1微米-3微米。
所述浸润层915覆盖所述防扩散层913,即覆盖所述第二子凸点9072的顶部和侧壁、第一子凸点9071的侧壁、以及焊盘901表面。所述浸润层915的材料中至少包括锡元素、金元素或银元素,所述浸润层915的厚度为0.05微米-3微米。
所述焊球911覆盖所述浸润层915,即覆盖所述第二子凸点9072的顶部和侧壁、第一子凸点9071的侧壁、以及焊盘901表面。受重力、浸润力和表面张力的影响,所述焊球911的形状为球状,且其底部为裙摆状。
需要说明的是,在本发明的其他实例中,所述凸点还可以包括多个堆叠的子凸点,位于顶部的子凸点包括子凸点本体和位于所述子凸点本体表面的子凸点尾部。焊球与此种顶部具有子凸点尾部的凸点间接触面积更大,形成的焊球的强度更高。
本发明的第四实施例中,半导体器件除了具有前述实施例的优点外,还包括:凸点为多层堆叠结构,满足不同的工艺和产品设计需求。
综合上述实施例,本发明的技术方案具有以下优点:
一方面,在所述凸点上形成焊球,相邻焊球间的间隙增大,后续形成的半导体器件不易出现短路现象,器件性能稳定;另一方面,形成的凸点的尺寸小于开口的尺寸,后续形成焊球时,所述焊球不仅覆盖凸点的顶部,还覆盖凸点的侧壁,以及开口底部。所述焊球的底部形成裙摆状的结构,有效增大了焊球与凸点间的接触面积,从而增加了两者的结合力,使得焊球的结合强度增加,提高了半导体器件的封装件的性能和良率。
进一步的,还包括:形成覆盖所述凸点的顶部、侧壁以及开口底部的防扩散层,以及覆盖所述防扩散层的浸润层。所述防扩散层有效阻止了锡铜界面合金共化物的产生,所述浸润层有效阻止了防扩散层的氧化,并提高了焊球与防扩散层间的结合强度,进一步提高了半导体器件的封装件的性能和良率。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (7)
1.一种半导体器件的封装方法,其特征在于,包括:
提供表面具有焊盘的芯片;
形成位于所述芯片表面的钝化层和凸点,所述钝化层具有暴露出部分焊盘的开口,所述凸点为柱状,所述凸点位于所述开口内、且其尺寸小于所述开口的尺寸,所述凸点的形成工艺为引线键合工艺,形成的凸点包括多个堆叠的子凸点,且每进行一次引线键合工艺后,对形成的多个子凸点进行压平,形成的凸点包括多个堆叠的子凸点,位于顶部的子凸点包括子凸点本体和位于所述子凸点本体表面的子凸点尾部;
形成覆盖所述凸点表面的防扩散层,所述防扩散层还覆盖开口底部的焊盘;
形成覆盖所述防扩散层的浸润层;
在所述浸润层表面,形成完全覆盖所述凸点的侧壁和顶部表面、且覆盖开口底部焊盘表面的焊球。
2.如权利要求1所述的半导体器件的封装方法,其特征在于,所述防扩散层的形成工艺为化学镀工艺,所述防扩散层的材料为镍。
3.如权利要求1所述的半导体器件的封装方法,其特征在于,所述防扩散层的厚度为0.05微米-10微米。
4.如权利要求1所述的半导体器件的封装方法,其特征在于,所述防扩散层的厚度为1微米-3微米。
5.如权利要求1所述的半导体器件的封装方法,其特征在于,所述浸润层的形成工艺为化学镀工艺,所述浸润层的材料中至少包括锡元素、金元素或银元素。
6.如权利要求1述的半导体器件的封装方法,其特征在于,浸润层的厚度为0.05微米-3微米。
7.如权利要求1所述的半导体器件的封装方法,其特征在于,所述凸点的材料为铜、金、银、铜合金、金合金或银合金,所述焊球的材料为锡或锡合金。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444454.9A CN102931110B (zh) | 2012-11-08 | 2012-11-08 | 半导体器件的封装方法 |
US14/440,876 US9379077B2 (en) | 2012-11-08 | 2013-10-30 | Metal contact for semiconductor device |
PCT/CN2013/086210 WO2014071813A1 (zh) | 2012-11-08 | 2013-10-30 | 半导体器件的封装件和封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444454.9A CN102931110B (zh) | 2012-11-08 | 2012-11-08 | 半导体器件的封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102931110A CN102931110A (zh) | 2013-02-13 |
CN102931110B true CN102931110B (zh) | 2015-07-08 |
Family
ID=47645883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210444454.9A Active CN102931110B (zh) | 2012-11-08 | 2012-11-08 | 半导体器件的封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931110B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014071813A1 (zh) * | 2012-11-08 | 2014-05-15 | 南通富士通微电子股份有限公司 | 半导体器件的封装件和封装方法 |
CN102915986B (zh) | 2012-11-08 | 2015-04-01 | 南通富士通微电子股份有限公司 | 芯片封装结构 |
US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
CN107592942B (zh) * | 2016-05-06 | 2021-01-12 | 华为技术有限公司 | 具有焊球的封装结构及封装结构的制造方法 |
US11202370B2 (en) | 2017-10-23 | 2021-12-14 | Boe Technology Group Co., Ltd. | Integrated circuit chip, display apparatus, and method of fabricating integrated circuit chip |
US10699948B2 (en) * | 2017-11-13 | 2020-06-30 | Analog Devices Global Unlimited Company | Plated metallization structures |
CN110444522B (zh) * | 2019-08-16 | 2022-03-18 | 四川九洲电器集团有限责任公司 | 一种芯片的制备方法及芯片 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1392607A (zh) * | 2002-06-17 | 2003-01-22 | 威盛电子股份有限公司 | 凸块底缓冲金属结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247522A (ja) * | 2003-02-14 | 2004-09-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2005136035A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | バンプ電極構造およびバンプ形成方法 |
JP2005286087A (ja) * | 2004-03-30 | 2005-10-13 | Nec Infrontia Corp | 半導体装置 |
JP2006229018A (ja) * | 2005-02-18 | 2006-08-31 | Matsushita Electric Ind Co Ltd | テープキャリア基板およびその製造方法および半導体装置 |
JP2009224581A (ja) * | 2008-03-17 | 2009-10-01 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 |
JP2010177456A (ja) * | 2009-01-29 | 2010-08-12 | Toshiba Corp | 半導体デバイス |
-
2012
- 2012-11-08 CN CN201210444454.9A patent/CN102931110B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1392607A (zh) * | 2002-06-17 | 2003-01-22 | 威盛电子股份有限公司 | 凸块底缓冲金属结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102931110A (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102931164B (zh) | 半导体器件的封装件 | |
CN102931110B (zh) | 半导体器件的封装方法 | |
US10083928B2 (en) | Metal bump joint structure | |
CN101719488B (zh) | 具有锥形轮廓的再分布线的焊垫连接 | |
US9659854B2 (en) | Embedded packaging for devices and systems comprising lateral GaN power transistors | |
US8283758B2 (en) | Microelectronic packages with enhanced heat dissipation and methods of manufacturing | |
US20050212114A1 (en) | Semiconductor device | |
CN103137588B (zh) | 电连接结构 | |
CN102403293B (zh) | 管芯结构、管芯布置以及处理管芯的方法 | |
US20080258277A1 (en) | Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same | |
TW200924090A (en) | Protected solder ball joints in wafer level chip-scale packaging | |
US9379077B2 (en) | Metal contact for semiconductor device | |
US8361857B2 (en) | Semiconductor device having a simplified stack and method for manufacturing thereof | |
CN203013710U (zh) | 半导体器件的封装件 | |
US20150155202A1 (en) | Power/ground layout for chips | |
CN202917476U (zh) | 芯片封装结构 | |
KR20070048952A (ko) | 내부 접속 단자를 갖는 멀티 칩 패키지 | |
CN102931158A (zh) | 芯片封装结构 | |
US8728873B2 (en) | Methods for filling a contact hole in a chip package arrangement and chip package arrangements | |
US9589815B2 (en) | Semiconductor IC packaging methods and structures | |
TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
US20140117534A1 (en) | Interconnection Structure | |
CN105118817B (zh) | 一种低成本的硅基模块的封装结构及其封装方法 | |
US8796839B1 (en) | Semiconductor package including a power plane and a ground plane | |
CN118280846A (zh) | 芯片封装方法以及结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP03 | Change of name, title or address |
Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |