JP5169171B2 - 電子部品の接合方法 - Google Patents

電子部品の接合方法 Download PDF

Info

Publication number
JP5169171B2
JP5169171B2 JP2007304065A JP2007304065A JP5169171B2 JP 5169171 B2 JP5169171 B2 JP 5169171B2 JP 2007304065 A JP2007304065 A JP 2007304065A JP 2007304065 A JP2007304065 A JP 2007304065A JP 5169171 B2 JP5169171 B2 JP 5169171B2
Authority
JP
Japan
Prior art keywords
bonding
electronic component
electrode
resin
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007304065A
Other languages
English (en)
Other versions
JP2009130162A (ja
JP2009130162A5 (ja
Inventor
健太郎 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007304065A priority Critical patent/JP5169171B2/ja
Publication of JP2009130162A publication Critical patent/JP2009130162A/ja
Publication of JP2009130162A5 publication Critical patent/JP2009130162A5/ja
Application granted granted Critical
Publication of JP5169171B2 publication Critical patent/JP5169171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、セラミックやポリイミド等の回路形成体上の電極に電子部品が搭載された接合構造体及び接合構造体の接合方法に関する。
半導体素子等の電子部品をセラミックやポリイミド基材等の基板上に実装する方法として、従来のはんだ接合や突起電極を用いた直接接合方法に代わり、近年金属ナノ粒子を接合材料として、加熱・焼成して接合する方法が注目されている。
この技術では平均粒径１００ｎｍ以下の、例えばＡｕ、Ａｇ、Ｃｕ等の金属微粒子（以下金属ナノ粒子と記載）と、この金属ナノ粒子の周囲に粒子の凝集防止を目的とした、有機化合物で被覆した分散剤と、溶剤中に金属ナノ粒子を分散させたペースト材料（以下金属ナノペースト材料と記載）を、２つの部材の接合部に介在させて加熱・焼成して接合させる。
この金属ナノ粒子は、材料の微小化により、バルク材料に比べて表面活性度が高く融点が低いため、低温での金属間の結合が可能である。さらに結合してサイズが大きくなると、バルク材料同等の高い融点を有する性質を有する。従って、今後、電子部品の実装時の熱ストレス低減及び実装後の耐熱温度向上（例えば、Ａｕ材料の融点は約１３００℃）が要求される幅広い製品への適用が期待される。
金属ナノ粒子及び金属ナノペースト材料を接合材料として用いた、従来の電子部品の実装方法を図８に示す。図８（ａ１）、図８（ｂ１）、図８（ｃ１）は基板の平面図、図８（ａ２）、図８（ｂ２）、図８（ｃ２）は、夫々、図８（ａ１）、図８（ｂ１）、図８（ｃ１）に対応する断面図である。全面の箇所の例は、図８（ａ１）に示すＣ−Ｃ面である。
まず、電極が形成された基材を用意し（図８（ａ１）と図８（ａ２））、次に電子部品上の電極に対応した位置に金属ナノ粒子を含んだ金属ナノペースト材料を用いて接合材料積層体９を形成する（図８（ｂ１）と図８（ｂ２））、次に電子部品３を前記基材上の接合材料積層体９に対向させて電子部品３を搭載し、熱等のエネルギーを与えることにより、金属ナノ粒子の周囲を被覆した分散剤や金属ナノペースト材料とするための溶剤を分解及び揮発して、金属ナノ粒子を含んだ前記接合材料積層体９を結合・硬化させて電子部品３上の電極と基材上の電極とを接合させる（図８（ｃ１）と図８（ｃ２））。
また、従来の電子部品３の接合構造体の接合部構造は、図８（ｃ２）に示すように、電子部品上の電極、接合部材、基板上の電極の順に層状に接続・構成されている。
この金属ナノ粒子及び金属ナノペースト材料を用いた接合方法に関する技術としては、例えば特許文献１に開示された技術が知られている。
特開２００５−１３６３９９号公報
しかしながら、従来の電子部品の実装方法では以下に示す、金属ナノペースト材料固有の課題がある。
図９（ａ）〜図９（ｄ）に金属ナノペースト材料の熱処理の変化の様子を示す。金属ナノペースト材料には、金属ナノ粒子６と、溶剤８と、分散剤７が存在する。
図９（ａ）から図９（ｄ）へ向かって熱処理が進行する。図９（ａ）の第１段階では、金属ナノ粒子６に分散剤７がしっかり付着している。図９（ｂ）の第２段階では、一部の分散剤７が、金属ナノ粒子６から離散している。図９（ｃ）の第３段階では、分散剤７が、金属粒子から完全に離散し、金属ナノ粒子６同士が接触し、かつ、溶融している。図９（ｄ）の第４段階では、金属結合が完成する。
ここで、金属ナノペースト材料５を加熱・焼成して金属粒子を結合する際に、金属ナノペースト材料５に含まれる分散剤７や溶剤８の分解及び揮発により、その集合体（接合材料）の内部及びその外周表面上にボイド（空隙）１０を発生し（図９（ｄ）、図８（Ｃ２））、最終的に接合部に内在することとなり、接合強度低下及び信頼性低下に繋がる。図１０に、実際の実装構造体の断面を示す。ボイド１０が連続し、接続不良となる。
さらに、これまでのバルク金属（突起電極）を用いた金属接合においては、電子部品を実装後に後入れで封止樹脂により補強する方法が採用される。しかしながら、金属ナノペースト材料５を用いた接合方法においては、金属ナノ粒子６自体が微粒子の為にそれらを積層した接合材料自体の厚みが従来と比較して低く、つまり回路形成体１と電子部品３間のギャップが狭くなるので、後入れの樹脂で電子部品３の内外に対して均一に封止することが困難となる課題を有する。
また、図１１に、従来のナノペーストを用いたときの電子部品３と回路形成体１との接続時の断面構造を示す。ナノペースト材料は、ポーラスなため、粘度が低く、電子部品の搭載時に接合材料である金属ナノペースト材料が押し広げられ、電極間で短絡を生じやすくなるという課題を有する。
また、従来の電子部品の接合構造体においては、電子部品上の電極、接合部材、回路形成体上の電極の順に層状に接続されており、特に電子部品３と回路形成体１との熱膨張係数が異なる場合には、製品環境の熱ストレスにより、接合部が破壊され、断線が生じやすいという課題を有していた。
上記課題を解決するために、本発明は以下のように構成される。
本発明における請求項１に記載の発明として、複数の電極を有する回路形成体と、前記回路形成体の複数の電極に各々対向して配置された複数の電極を有する電子部品と、前記回路形成体と前記電子部品とを接続する接合材料と、を備えた電子部品の接合構造体の接合方法において、複数の電極を有する前記回路形成体を準備し、前記回路形成体の１つの電極上に、平均直径が１００ｎｍ以下の金属からなる超微粒子を含有した金属ナノペースト材料を用いて接合材料部としての積層体をドットで複数形成し、前記回路形成体の１つの電極に接続される、前記電子部品上の１つの電極に、接合補強用の樹脂を前記接合材料部の高さよりも低く形成し、前記積層体が流れ出ないように、前記回路形成体に前記電子部品を向かい合わせ、加熱、加圧或いはそれらの組み合わせにより前記積層体を硬化する際に、金属ナノペースト材料中に含まれる分散剤が揮発した際に発生する前記積層体の空隙部に、溶融された前記接合補強用樹脂を浸透させつつ硬化させて、電子部品の実装を一括して行うことを特徴とする接合構造体の接合方法を用いる。
本発明における請求項２に記載の発明として、複数の電極を有する回路形成体と、前記回路形成体の複数の電極に各々対向して配置された複数の電極を有する電子部品と、前記回路形成体と前記電子部品とを接続する接合材料と、を備えた電子部品の接合構造体の接合方法において、複数の電極を有する前記回路形成体を準備し、前記回路形成体の１つの電極上に、平均直径が１００ｎｍ以下の金属からなる超微粒子を含有した金属ナノペースト材料を用いて接合材料部としての積層体をドット形状で複数形成し、前記回路形成体の１つの電極に接続される、前記電子部品上の１つの電極に、接合補強用の樹脂を前記接合材料部の高さよりも低く形成し、前記積層体が流れ出ないように、前記回路形成体に前記電子部品を向かい合わせ、加熱、加圧或いはそれらの組み合わせにより前記積層体を硬化すると共に、溶融された前記接合補強用樹脂を、接合部の隙間部に浸透させつつ硬化させて電子部品の実装を一括して行うことを特徴とする接合構造体の接合方法を用いる。
本発明における請求項３に記載の発明として、前記回路形成体に前記電子部品を向かい合わせる時、前記積層体と前記接合補強用の樹脂とが干渉しないようにする上記請求項１または２記載の接合構造体の接合方法を用いる。
本発明にかかる接合構造体およびその接合方法によれば、金属ナノペースト材料を用いた接合方法において、接合時に発生するボイド（空隙）による接合構造体の接合強度低下の抑制および製品環境の熱ストレスを緩和し、高い信頼性で電子部品を接合するとともに、電子部品を接合する際の接合材料の押し広がりによる金属ナノ粒子による電極間の短絡を防ぐことができる接合構造体及びその接合方法を提供することができる。また、同時に低背化する接合構造体における安定した補強構造を構成することができる。これら効果により接合構造体の信頼性を向上することができる。
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１実施形態）
図１（ａ）と図１（ｂ）を用いて本発明の第１実施形態にかかる接合構造体１８の構成を説明する。図１（ａ）は、断面図を示し、図１（ｂ）は、そのＢＢ´面での断面図である。
第１実施形態にかかる接合構造体１８は、以下のように構成されている。基材となる回路形成体１と、回路形成体１上に形成された複数の電極２と、回路形成体上に形成された複数の電極２にそれぞれ対向して配置された複数の電極を有する電子部品３と、回路形成体１上の電極２及び電子部品上の電極４の両者を接合する。有機化合物で構成された分散剤でコーティングした金属ナノ粒子及び接合材料をペースト或いはインク状にするための溶剤とを含有した金属ナノペースト材料を積層して構成された接合材料積層体９と、接合材料積層体９により構成される接合部内部及び接合部以外のスペースに充填された接合強度補強用の樹脂１１とを備えている。
回路形成体１はセラミックやポリイミド基板で構成され、回路形成体１上に配置される複数の電極は、例えば厚さ２〜３μｍ程度の電極（例えば、Ｎｉ／Ａｕ＝１μｍ／１μｍの電極構成）で構成されている。
電子部品３上に配置される複数の電極は、例えば厚さ２〜３μｍ程度の電極（例えば、Ｎｉ／Ａｕ＝１μｍ／１μｍの電極構成）で構成されている。
接合材料積層体９は、例えば、１００ｎｍ以下の金属ナノ粒子６を含有した金属ナノペースト材料を積層して構成され、その厚みは、例えば５μｍ以下の厚みで構成され、この接合材料積層体９を介して電気的な接続を行うものである。
金属ナノペースト材料に関して、金属ナノ粒子の材料としては、銀、銅、金、ニッケル、亜鉛、ビスマスからなる群から選択される、少なくとも１種類以上の金属材料で形成され、平均粒子径が１〜１００ｎｍの範囲で選択される金属ナノ粒子で構成される。さらに、この金属ナノ粒子の金属表面には、材料供給時に粒子同士の凝集を防止する為に、たとえばアミン化合物などの有機化合物による表面被覆層（分散剤）を設けている超微粒子として形成される。
さらに、この金属ナノ粒子をインクジェット装置などで供給するために、また、加熱した際にこのアミン化合物などの被覆分子の溶出、離脱が可能な、高沸点の一種以上の有機溶剤を含んでなる分散溶媒中に均一に分散させることでアミン化合物一種類以上が、その総和として０．１から６０質量部の範囲で含有される。
さらに、溶剤によりペースト状にする際のこの表面被覆（分散剤）を有する金属ナノ粒子の含有量としては５ｗｔ％程度とした。この含有量については何に分散するのかによってその重量比は異なる。
接合強度補強用の樹脂１１は、非導電性の性質を有し、電子部品３と回路形成体１との間に配置されており、さらに、接合材料積層体９の内部に存在するボイド（空隙）１０内に存在するように構成されている。
非導電性の性質を有する樹脂１１は、例えば、アクリル樹脂やエポキシ樹脂等の熱硬化性樹脂或いは熱可塑性樹脂で構成され、接着性、絶縁性、熱伝導性、低線膨張性、低弾性、耐マイグレーション性、耐熱性などの面で機能的に優れた樹脂であることが望ましい。
さらに具体的には、例えば、エポキシ系の熱硬化性樹脂を一例としてあげると、液状エポキシ樹脂を主成分とし、樹脂を硬化させる硬化剤、イオンマイグレーション等の発生を抑制するイオン交換体、カップリング剤、などからなる。また、場合によっては、シリカやアルミナ材料からなる無機フィラーを添加して、材料の粘度を調整したり、熱伝導性を向上させる手段をとることもできる。
本発明の第１実施形態にかかる接合構造体１８によれば、図１（ａ）に示すように回路形成体１と電子部品３を接続する電極間に配置された接合材料積層体９との間に、接合強度補強用の樹脂１１を有している。
ここで、この接合強度補強用の樹脂１１の第１の構成としては、図２に示すように回路形成体１上の電極２と電子部品３上の電極４間で、接合材料積層体９間に位置する。
したがって本発明の構造によれば、実装した電子部品３と回路形成体１の密着強度を補強して接合強度を向上することができるとともに、製品環境による熱ストレスが接合部に生じても、挿入した樹脂１１によりストレスを緩和し、接合部の破壊による断線を防ぐことができる。
また、樹脂１１が接合材料積層体９間に存在することから、電子部品３を回路形成体１上に搭載する際に金属ナノ粒子６を含有する金属ナノペースト材料５が押し広がり、隣接する電極同士の短絡を防ぐことができる。このようにして電極間の接合信頼性を向上することができる。
さらに、接合領域に樹脂層が形成された構造の場合には、何も存在しない空気層よりも樹脂の熱伝導率が大きいために放熱性を高めることができる効果もある。さらに図示はしないが、更に樹脂内部に、例えばシリカやアルミナのような熱伝導性の高い絶縁性の微粒子を存在させることにより放熱性をより一層高めることができる。
次に、上記接合強度補強用の樹脂１１の第二の構成について説明する。図３に示すように回路形成体上の電極２と電子部品３上の電極４との間に、金属ナノ粒子６の積層体により構成された接合材料積層体９内部に存在するボイド（空隙）部１０にも、接合強度補強用の樹脂１１が位置する構成である。
本発明の構造によれば、回路形成体１上に電子部品３を搭載し、加熱・焼成及び加圧した際に、金属ナノペースト材料５に含まれる金属ナノ粒子６に被覆した分散剤７及び溶剤８が分解・揮発することによって生じる接合部内部のボイド（空隙）１０に接合強度補強用の樹脂１１を浸透させることで、接合部の接合強度をより強固なものとし、且つ製品環境による熱ストレスが接合材料積層体９に生じても、挿入した樹脂１１によりストレスを緩和し、接合部の破壊による断線を防ぐことができる。
例えば、Ａｕバルク状態の接合強度に対して、ボイド１０が３０から５０％存在する場合には、約１／３から１／２の接合強度となるが、本発明に記載した構造では、ボイド（空隙）１０によるポーラス状の接合材料積層体９に接合強度補強用の樹脂１１を浸透させることで接合強度を約１０から３０％向上することができる。また、接合材料積層体９以外の電子部品３と回路形成体１の間にも接合強度補強用の樹脂１１が充填されることになるので（本発明第１の構成）、さらに接合構造体１８の接合強度向上を図ることができる。
また、一般的に電子部品３から発生した熱は接合部及びその周辺から熱を逃がすことになるが、より影響度の高い、電子部品上の電極４及び接合部を介して回路形成体１の電極側へ逃がす直接的な熱パスの経路となる接合部に、従来例図１０のように、ボイド（空隙）１０が存在する場合には、熱抵抗が高くなるために効率的な放熱構造とはなっていない。本発明の構造によれば、接合部のボイド（空隙）１０部に樹脂層が浸透して混在した構造の場合には、放熱性を高めることができる効果もある。さらに図示はしないが、更に樹脂内部に電気伝導性に影響の無い範囲で、例えばシリカやアルミナのような熱伝導性の高い絶縁性の微粒子を存在させることにより放熱性をより一層高めることができる。
上記では、各部材の材質や寸法、或いは接合プロセスについて例を挙げて説明したが、本発明はこれに限定されるものではなく、種々な態様で変形が可能である。
次に、図４及び図５を用いて、本発明の第１実施形態にかかる接合構造体１８の電極接合方法について説明する。図４（ａ）から図４（ｆ）は、本発明の第１実施形態にかかる接合構造体１８の電極接合方法の手順を示す断面図である。図５は、本発明の第１実施形態にかかる接合構造体１８の電極接合方法のフローチャートである。
まず、セラミック基板或いはポリイミド基板等の回路形成体１を準備し（図４（ａ）、図５のＳ１工程）、次に回路形成体１上の電極２上に、平均粒径１００ｎｍ以下の金属ナノ粒子６（一例として金属の組成をＡｕとする）を含有した金属ナノペースト材料５を充填・積層する（図５のＳ２−１工程）。引き続き金属ナノペースト材料５を乾燥させて溶剤８の大半を揮発する（図４（ｂ）、図５のＳ２−２工程）。ここで、金属ナノペースト材料５とは、平均粒径が１００ｎｍ程度のＡｕから成る金属ナノ粒子６からなり、その粒子の外周を分散剤７（有機保護膜）によってコーティングした状態で溶剤８に分散されたペースト状の材料である。これを加熱することで、ある温度になると分散剤７（有機保護膜）や溶剤８が分解・揮発して、Ａｕの金属ナノ粒子６の表面が現れ、互いに焼結する原理を利用して接合材として機能させたものである。
また、金属ナノペースト材料５の充填及び積層方法については、例えばインクジェット装置１２を用いれば、回路形成体上の電極２上に位置補正をした状態で、非接触でペーストを微量供給することが可能であり、この工程を何度か繰り返すことで、本発明にかかる接合材料積層体９を形成することができる。その厚みは例えば３〜５μｍである。ここでは、インクジェット方法による積層方法の一例を述べたが、ペーストの粘度を調整することで、他の種々の方法が活用できることから、本発明はこれに限定されるものではなく、種々な態様で変形が可能である。
一方、接合強度補強用の樹脂１１供給工程については、以下の通りである。
まず、電子部品３を準備し（図４（ｃ）、図５のＳ３工程）、次に電子部品３上の隣り合う電極４同士の間に、先入れ可能な熱硬化性或いは熱可塑性の性質を有する樹脂１１を供給する（図４（ｄ）、図５のＳ４工程）。その供給方法はナノペーストと同様に、インクジェット装置１２であることが好ましい。
また、その供給する樹脂１１の高さであるが、回路形成体１上の電極２と、接合材料積層体９とを合算した厚さよりも低いことが好ましい。厚みが低過ぎると、内部まで十分に樹脂が行き渡らず、強度が不足してしまう可能性があり、逆に厚過ぎると電子部品３を搭載する際に、電極間が接触せずに接続不良の原因となったり、部品搭載時に位置ずれを生じる可能性があるためである。
さらに樹脂１１の種類については、ここでは一例として熱可塑性樹脂を適用した例を取って説明している。熱可塑性樹脂の場合は、図４（ｄ）で一度、熱を加えて樹脂１１を溶融して常温状態で硬化する性質を有するので、形状作成を制御し易く、電子部品３搭載が簡便となる。熱硬化性樹脂を用いた場合には、形状作成の制御という意味では熱可塑性樹脂と比較すると劣るが、一度熱を加える必要が無いため工程が簡便となる。つまり接合方法のプロセスとしては変わるが、最終的な接合構造体１８としては変わらないので、ここでは一例として熱可塑性樹脂を用いた例で以下説明することとする。
次に図４（ａ）〜（ｄ）で準備した回路形成体１及び電子部品３の部材を、電子部品３を反転させて、各々の電極同士が対向するように位置合わせを行い、回路形成体１に電子部品３を搭載する（図４（ｅ）、図５のＳ５工程）。
次に熱や電磁波等のエネルギーにより、接合部材積層体を焼成・硬化して回路形成体上の電極２と電子部品３上の対向する電極同士を接合することが可能となる（図４（ｆ）、図５のＳ６工程）。
本発明の第１実施形態にかかる接合構造体１８の接合方法によれば、回路形成体１と電子部品３を接続する電極間に配置された接合材料積層体９との間に、接合強度補強用の樹脂１１を介在させて、Ａｕナノペーストにコーティングされた分散剤７が分解・揮発するのとほぼ同じタイミングで樹脂が溶融するように一括して加熱・焼成を制御することで、図４（ｆ）及び図２に示すように回路形成体上の電極２と電子部品上の電極４間に、金属ナノ粒子６の積層体により構成された接合材料を介した電子部品３内側に形成された接合部以外の空間層となる隙間部に配置された状態を形成して、実装した電子部品３と回路形成体１の密着強度を補強して接合強度を向上することができるとともに、製品環境による熱ストレスが接合部に生じても、挿入した樹脂によりストレスを緩和し、接合部の破壊による断線を防ぐことができる。
また、樹脂が接合部間に存在することから、電子部品３を回路形成体１上に搭載する際や、或いは加熱・焼成の際に金属ナノペースト材料５が押し広がることによる、隣接する電極同士の短絡を防ぐことができる。このようにして電極間の接合信頼性を向上することができる。
さらに、接合領域に樹脂層が形成された構造の場合には、何も存在しない空気層よりも樹脂の熱伝導率が大きいために放熱性を高めることができる効果もある。さらに図示はしないが、更に樹脂内部に、例えばシリカやアルミナのような熱伝導性の高い絶縁性の微粒子を存在させることにより放熱性をより一層高めることができる。
また、接合強度補強用の樹脂１１の第二の構成として、図３に示すように回路形成体上の電極２と電子部品上の電極４との間に、金属ナノ粒子６の積層体により構成された接合材料積層体９を介した電子部品３内側に形成された接合部内部の空隙部１０に混在して形成するように加熱・焼成を制御することで、回路形成体１上に電子部品３を搭載し、加熱・焼成及び加圧した際に、金属ナノペースト材料５に含まれる金属ナノ粒子６に被覆した分散剤７及び溶剤８が分解・揮発することによって生じる接合部内部の空隙部１０に接合強度補強用の樹脂１１を浸透させることで、接合部の接合強度をより強固なものとし、且つ製品環境による熱ストレスが接合部に生じても、挿入した樹脂によりストレスを緩和し、接合部の破壊による断線を防ぐことができる。
また、一般的に電子部品３から発生した熱は接合部及びその周辺から熱を逃がすことになるが、より影響度の高い、電子部品上の電極４及び接合部を介して回路形成体１の電極側へ逃がす直接的な熱パスの経路となる接合部に空隙部１０が存在する場合には、熱抵抗が高くなるために効率的な放熱構造とはなっていない。本発明の接合方法による電極接合構造によれば、接合部の空隙部１０に樹脂層が浸透して混在した構造の場合には、放熱性を高めることができる効果もある。さらに図示はしないが、樹脂内部に電気伝導性に影響の無い範囲で、例えばシリカやアルミナのような熱伝導性の高い絶縁性の微粒子を存在させることにより放熱性をより一層高めることができる。
具体的には、接合材料としてＡｕ材料を用いた時のバルク状態の熱伝導率λは、２９３（Ｗ／（ｍ・Ｋ））であるが、接合材料積層体９に空隙部１０が存在する場合の熱伝導率λは低下する。空隙部１０が空気層の場合、その熱伝導率λは、０．０２５（Ｗ／（ｍ・Ｋ））であるが、空隙部１０に樹脂１１が入れば、その熱伝導率λは、０．２から０．３（Ｗ／（ｍ・Ｋ））であり、１ケタ高い熱伝導率であり、接合材料積層体９全体の熱伝導率が改善される。このことで、電子部品３の熱を回路形成体１へ逃がすことがよりできる。
また、空隙部１０の存在で、接合材料積層体９の電気抵抗率が高く、電流を流すことで接合材料積層体９自体で熱も発生しやすくなるが、空隙部１０の樹脂１１の存在で、より熱を逃がすことができる。
さらに、本発明の第１実施形態にかかる接合構造体１８の接合方法によれば、予め、電子部品３或いは回路形成体１の電極間に樹脂を先入れして溶融させることにより、金属ナノペースト材料５を用いた場合の特有の接合構造体１８と成り得る、接合部ギャップが非常に狭い接合部への補強構造の製造が簡便に実現することができる。
このような接合方法を適用することで、例えばＬＥＤ素子１５のように電子部品３の上面側が発光部であり、且つ低背化された接合構造体１８の接合及び補強方法としてその効果は大きい。
以上にように、本発明の第１実施形態にかかる接合構造体１８の接合方法によれば、金属ナノペースト材料５を用いた場合の接合方法の特有の課題である、加熱・焼成の際の空隙部１０の発生による接合強度低下及びそれに伴う信頼性低下を解決できるとともに、金属ナノペースト材料５を用いることによる接合構造体１８が低背化した際の補強構造が同時に実現することができるため、その効果は大きい。
（第２実施形態）
次に、本発明の実施形態を適用した具体例について、ＬＥＤ素子の実装を一例に挙げて説明する。ここでは、図６（ａ）と図６（ｂ）を参照しながら説明する。
図６（ａ）はＬＥＤ素子１５を用いた接合構造体１８の断面図、図６（ｂ）は図６（ａ）に示すＢ−Ｂ´断面図を表わしている。
まず、各構成要素の具体的構成について説明する。図６（ａ）と図６（ｂ）において、ＬＥＤ素子１５は発光層を含む発光結晶を積層して形成された発光素子部と、電気的な接続を行うＰ電極１６とＮ電極１７の２極の電極とで構成される。発光素子部の厚さは２００μｍ以下の薄型化された素子である。電極構成については、ＬＥＤ素子１５の発光素子部に近い側に１μｍ以下の下地層を形成した後、Ａｕ材質による厚さ２μｍの電極（接合される箇所）が形成されている。
一方、回路形成体については、基材をセラミック基板１３とし、ＬＥＤ素子１５が実装される側の電極については、１μｍ以下の下地層を形成した後、順にＮｉ層１μｍ、Ａｕ電極層１μｍ（接合される箇所）が形成され、基板の総厚としては３００μｍである。
尚、ＬＥＤ素子１５の実装においては、上記で記載したように２つの電極しか存在しない為、狭ピッチ接合の必要はなく、比較的広い面積で接合材料を配置することができる。したがって、金属ナノペースト材料５により接合材料積層体９を形成する際には幾何学的に規則的にドッド形状にして配置することが好ましい。そうすることで、発光部から発生する熱を効率的に基板側へ放熱することができる。
次にその接合方法について図７（ａ）〜図７（ｆ）を用いて説明する。図７（ａ）〜図７（ｆ）に示すように（詳細については図４及び図５を用いた接合方法の説明を参照）、まず、セラミック基板上の電極１４上に、平均粒径１０ｎｍ程度のＡｕナノ粒子に分散剤７をコーティングして、且つ溶剤８を混ぜてペースト状にしたＡｕナノペーストをインクジェット装置１２を用いて、上記したように幾何学的に規則的にドッド形状にして配置する。また、その厚みはＡｕナノペーストの供給を複数回繰り返すことによって５μｍとした。さらに、Ａｕナノペースト内の溶剤８を揮発させて形状の安定化を図る目的で、常温で約１時間放置して乾燥させた（図７（ａ）と図７（ｂ））。
次にＬＥＤ素子１５の電極上の、セラミック基板１３側に配置したＡｕナノペーストを配置した位置を避ける位置に、接合強度補強用の熱硬化性樹脂を、インクジェット装置１２を用いて供給・配置した。また、その厚みは、セラミック基板１３の電極厚みとＡｕナノペースト積層体厚みとを合算した厚み以下とした（図７（ｃ）〜（ｄ））。
次に、半導体素子実装が可能なマウンタ（実装機）にてＬＥＤ素子１５の位置補正を実施して、セラミック基板１３上の適切な位置且つセラミック基板１３の電極上のＡｕナノペーストとＬＥＤ素子１５の電極上の熱硬化性樹脂が干渉しないようにＬＥＤ素子１５を搭載する（図７（ｅ））。
次に、張り合わされたセラミック基板１３及びＬＥＤ素子１５を、真空硬化炉などの熱供給装置を用いて徐々に加熱する（例えば、Ａｕナノ粒子焼結温度を２００℃とする）。
ここで本発明にかかる、加熱過程について説明する。まず、Ａｕナノ粒子にコーティングされた有機化合物で構成された分散剤７が分解・揮発するタイミングを、熱硬化性樹脂が軟化・溶融する温度（例えば１３０℃）と同程度となるように調整しておく。
通常、加熱段階において、上記した、ある一定の温度に達するとＡｕナノ粒子の外周にコーティングした分散剤７が分解・揮発する。このように熱により温められると、接合部の体積が収縮すると同時に揮発した分だけ気体が発生する為に、Ａｕナノ粒子により構成された接合材料積層体９内部に空隙、つまり空隙部１０が発生することとなる。この空隙部１０により接合部材内部はポーラス状態となり、結果的に接合後の接合強度が低下する原因となる。したがって、本発明で記載したように、分散剤７の分解・揮発が開始されるタイミングとほぼ同じタイミングで接合強度補強用の熱硬化性樹脂が軟化・溶融して、ポーラス上の接合材料積層体９内部に浸透することによって、接合強度の低下を防止することができる（図３）。
また、同時にゼラミックス基板１３とＬＥＤ素子１５の間で、接合材料積層体９以外の何も介在しない箇所（空気層）にも熱硬化性樹脂が介在することが可能なので、ＬＥＤ素子１５全体の接合面に対して、接合強度の向上を図ることができる（図２）。
さらに、温度上昇に伴い、熱硬化性樹脂の硬化が開始され（例えば１８０℃）、最終的にはＡｕナノ粒子焼結温度に達した際に接合が完了することとなる（図７（ｆ））。
また、この接合方法においては、従来の接合後に実施する後入れの接合強度補強用の樹脂１１の注入及び硬化させる方法と比較すると、一括で接合部の焼成・結合と、補強用樹脂の硬化が実施できるので、工程数を減らすことができる。また、予め内部に補強用樹脂を配置しているので、後入れ方法のように一方向から樹脂を供給して浸透させる方法と比べて、塗りムラによる接合強度バラツキを抑制できる。また、特に低背化且つＬＥＤ素子１５のような部品上面の発光面に対して補強用樹脂の這い上がりを抑止しなければならない場合、従来の電子部品３サイドからの塗布供給方法と比較して有効な手段である。
さらに、補強用の樹脂１１を構成しない場合のＬＥＤ素子１５の接合構造体１８と比較して、接合部内部の空気層より熱伝導率が数倍〜数十倍高い樹脂が内在するのでＬＥＤ素子１５から発する熱を効率的にセラミック基板１３側へ放熱することができる。
以上のような接合方法によって、金属ナノペースト材料５を用いた接合において、接合構造体１８の接合信頼性向上すると同時に上記した種々の効果を得ることができる。
上記実施形態においては、Ａｕナノペーストにて形成された夫々の電極を加熱工程により、接合が行なわれるような場合について説明したが、接合方法はこのような場合にのみ限られるものではない。このような場合に代えて、例えば、加熱工程と同時に加圧工程を付与して夫々の電極を押圧して、その形状を変形させて、Ａｕナノペーストと電極を当接させることで、接合を行なうような場合であっても良いし、超音波振動の付与をする超音波接合を適用した接合方法であっても良い。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明にかかる接合構造体およびその接合方法によれば、接合部の狭ピッチ化及び薄型化・低背化に伴う接合構造体の接合信頼性向上が必要なＬＥＤ素子の実装やシステムＬＳＩの実装等の幅広い半導体製品に適用できる。
（ａ）本発明における、回路形成体と電子部品の接合構造体の断面図、（ｂ）は（ａ）におけるＢ−Ｂ´平面図 本発明における、回路形成体と電子部品の接合構造体における接合部周辺の構成を示した断面図 本発明における、回路形成体と電子部品の接合構造体における接合部内部の構成を示した断面図 本発明における、回路形成体と電子部品の接合構造体における接合方法の手順を示す断面図 本発明における、回路形成体と電子部品の接合構造体における接合方法のフローチャート （ａ）本発明における、セラミック基板とＬＥＤ素子の接合構造体の断面図（ｂ）は（ａ）におけるＢ−Ｂ´平面図 （ａ）〜（ｆ）は、本発明における、セラミック基板とＬＥＤ素子の接合構造体における接合方法の手順を示す断面図 （ａ１）から（ｃ１）従来の回路形成体と電子部品の接合構造体の接合方法を示す平面図、（ａ２）〜（ｃ２）は、（ａ１）〜（ｃ１）のそれぞれの断面図 （ａ）〜（ｄ）は、金属ナノペースト材料結合及びボイド発生のメカニズムを示す図 従来の回路形成体と電子部品の接合構造体において、接合部内部に存在するボイド例を示す断面図 従来の回路形成体と電子部品の接合構造体において、接合部間の短絡例を示す断面図
符号の説明
１ 回路形成体
２ 電極
３ 電子部品
４ 電極
５ 金属ナノペースト材料
６ 金属ナノ粒子
７ 分散剤
８ 溶剤
９ 接合材料積層体
１０ ボイド（空隙）
１１ 樹脂
１２ インクジェット装置
１３ セラミック基板
１４ 電極
１５ ＬＥＤ素子
１６ Ｐ電極
１７ Ｎ電極
１８ 接合構造体

Claims (3)

  1. 複数の電極を有する回路形成体と、
    前記回路形成体の複数の電極に各々対向して配置された複数の電極を有する電子部品と、
    前記回路形成体と前記電子部品とを接続する接合材料と、
    を備えた電子部品の接合構造体の接合方法において、
    複数の電極を有する前記回路形成体を準備し、
    前記回路形成体の１つの電極上に、平均直径が１００ｎｍ以下の金属からなる超微粒子を含有した金属ナノペースト材料を用いて接合材料部としての積層体をドットで複数形成し、
    前記回路形成体の１つの電極に接続される、前記電子部品上の１つの電極に、接合補強用の樹脂を前記接合材料部の高さよりも低く形成し、前記積層体が流れ出ないように、前記回路形成体に前記電子部品を向かい合わせ、加熱、加圧或いはそれらの組み合わせにより前記積層体を硬化する際に、金属ナノペースト材料中に含まれる分散剤が揮発した際に発生する前記積層体の空隙部に、溶融された前記接合補強用樹脂を浸透させつつ硬化させて、電子部品の実装を一括して行うことを特徴とする接合構造体の接合方法。
  2. 複数の電極を有する回路形成体と、
    前記回路形成体の複数の電極に各々対向して配置された複数の電極を有する電子部品と、前記回路形成体と前記電子部品とを接続する接合材料と、
    を備えた電子部品の接合構造体の接合方法において、
    複数の電極を有する前記回路形成体を準備し、
    前記回路形成体の１つの電極上に、平均直径が１００ｎｍ以下の金属からなる超微粒子を含有した金属ナノペースト材料を用いて接合材料部としての積層体をドット形状で複数形成し、
    前記回路形成体の１つの電極に接続される、前記電子部品上の１つの電極に、接合補強用の樹脂を前記接合材料部の高さよりも低く形成し、前記積層体が流れ出ないように、前記回路形成体に前記電子部品を向かい合わせ、加熱、加圧或いはそれらの組み合わせにより前記積層体を硬化すると共に、溶融された前記接合補強用樹脂を、接合部の隙間部に浸透させつつ硬化させて電子部品の実装を一括して行うことを特徴とする接合構造体の接合方法。
  3. 前記回路形成体に前記電子部品を向かい合わせる時、前記積層体と前記接合補強用の樹脂とが干渉しないようにする請求項１または２記載の接合構造体の接合方法。
JP2007304065A 2007-11-26 2007-11-26 電子部品の接合方法 Expired - Fee Related JP5169171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007304065A JP5169171B2 (ja) 2007-11-26 2007-11-26 電子部品の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007304065A JP5169171B2 (ja) 2007-11-26 2007-11-26 電子部品の接合方法

Publications (3)

Publication Number Publication Date
JP2009130162A JP2009130162A (ja) 2009-06-11
JP2009130162A5 JP2009130162A5 (ja) 2010-09-16
JP5169171B2 true JP5169171B2 (ja) 2013-03-27

Family

ID=40820777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007304065A Expired - Fee Related JP5169171B2 (ja) 2007-11-26 2007-11-26 電子部品の接合方法

Country Status (1)

Country Link
JP (1) JP5169171B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4167274A4 (en) * 2020-06-15 2024-01-03 Sony Semiconductor Solutions Corporation SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056041A (ja) * 1996-06-04 1998-02-24 Citizen Watch Co Ltd 半導体装置の実装構造および実装方法
JP3998536B2 (ja) * 2002-08-22 2007-10-31 松下電器産業株式会社 接合材料およびその製造方法、接合材料の供給方法ならびに電子回路基板
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
JP4238671B2 (ja) * 2003-05-23 2009-03-18 株式会社デンソー 電子部品の実装構造
JP4246134B2 (ja) * 2003-10-07 2009-04-02 パナソニック株式会社 半導体素子の実装方法、及び半導体素子実装基板
JP4510649B2 (ja) * 2005-01-20 2010-07-28 パナソニック株式会社 配線基板、多層基板および電子部品実装体の製造方法
EP2012352A4 (en) * 2006-04-24 2012-07-25 Murata Manufacturing Co ELECTRONIC COMPONENT, ELECTRONIC COMPONENT DEVICE THEREFOR AND METHOD OF MANUFACTURING THEREOF

Also Published As

Publication number Publication date
JP2009130162A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
JP3729092B2 (ja) 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
KR101300384B1 (ko) 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
WO2009157160A1 (ja) 実装構造体、及び実装構造体の製造方法
JP2008153470A (ja) 半導体装置および半導体装置の製造方法
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
JP2011077225A (ja) 半導体装置と接続構造及びその製造方法
TW200950628A (en) Method of making printed wiring board and electrically-conductive binder
TWI469232B (zh) A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same
JP2009164208A (ja) 半導体装置および半導体装置の製造方法
JP4134878B2 (ja) 導体組成物および導体組成物を用いた実装基板ならびに実装構造
JP5182296B2 (ja) 電子部品装置の製造方法
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
CN104779232B (zh) 通过预形成的金属引脚的封装
JP5169171B2 (ja) 電子部品の接合方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP4979542B2 (ja) 実装構造体およびその製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP2008244191A (ja) 部品内蔵基板の製造方法
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JP5029587B2 (ja) 電子部品実装構造および電子部品実装方法
JP2013191620A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100802

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R151 Written notification of patent or utility model registration

Ref document number: 5169171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees