KR101041413B1 - 전단 시험용 시험편 - Google Patents

전단 시험용 시험편 Download PDF

Info

Publication number
KR101041413B1
KR101041413B1 KR1020090058255A KR20090058255A KR101041413B1 KR 101041413 B1 KR101041413 B1 KR 101041413B1 KR 1020090058255 A KR1020090058255 A KR 1020090058255A KR 20090058255 A KR20090058255 A KR 20090058255A KR 101041413 B1 KR101041413 B1 KR 101041413B1
Authority
KR
South Korea
Prior art keywords
shear
solder ball
alignment mark
shear test
test
Prior art date
Application number
KR1020090058255A
Other languages
English (en)
Other versions
KR20110000924A (ko
Inventor
정재필
이영곤
김인락
이왕구
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020090058255A priority Critical patent/KR101041413B1/ko
Publication of KR20110000924A publication Critical patent/KR20110000924A/ko
Application granted granted Critical
Publication of KR101041413B1 publication Critical patent/KR101041413B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/24—Investigating strength properties of solid materials by application of mechanical stress by applying steady shearing forces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

본 발명은 전단 시험용 시험편으로서, 전자 부품용 소자들이 솔더링되도록 도전성 패턴이 형성되어 있는 패드; 상기 패드 상의 전자 소자들을 접합시키는 솔더 볼 및 상기 패드 상의 솔더 볼을 중심으로 적어도 하나 이상의 측면을 구획하는 얼라인 마크를 포함하며, 전단 시험시마다 전단 팁을 일정 위치에 고정되게 함으로써 솔더링 접합부의 기계적 신뢰성 시험인 고속 전단 시험의 반복성 및 재현성에 따른 편차를 줄일 수 있다.

Description

전단 시험용 시험편{SPECIMEN FOR SHEAR TEST}
본 발명은 전단 시험용 시험편에 관한 것으로, 더욱 상세하게는 솔더링이 접합되는 패드 상에 얼라인 마크(align mark)를 형성하여 전단 시험시마다 전단 팁을 일정 위치에 고정되게 함으로써, 솔더링 접합부의 기계적 신뢰성 시험인 고속 전단 시험의 반복성 및 재현성에 따른 편차를 줄일 수 있는 전단 시험용 시험편에 관한 것이다.
일반적으로, 전자기기의 소형화, 경량화 및 고기능화 추세에 따라 반도체 및 전자부품의 실장기술도 미세화 및 집적화로 급속히 진행되고 있으며, 반도체와 같은 전자부품은 솔더링(Soldering)이라는 마이크로 접합기술에 의해 제조된다.
솔더링은 두 고체를 접합하는 방법 중 용융상태의 재료 즉, 솔더를 이용하는 방법을 말하며, 전기,전자 및 통신기기의 PCB(Printed Circuit Board) 기판과 소자(Device)의 접속 및 반도체와 전자부품의 접합공정에 있어 매우 중요한 패키징(Packaging) 핵심기술이다.
한편, 전자부품의 솔더 접합부의 불량발생을 사전에 예방할 수 있는 방법으로서, 기계적인 충격을 솔더링에 인위적으로 인가하여 솔더 접합부의 특성을 평가 하는 전단 시험이 이용된다.
종래의 솔더 접합부에 대한 전단 시험은 솔더 볼이 접합된 BGA 패키지와 같은 시험편을 이용하여 전단 팁을 통해 전단력을 가하는 방식으로 이루어졌다.
일예로서, 종래의 솔더 접합부에 대한 전단 시험을 도 1 내지 도 5를 참조하여 설명한다.
도 1은 종래의 솔더 접합부에 대한 전단 시험을 설명하기 위한 도면이고, 도 2는 종래의 전단 시험용 시험편을 나타내는 도면이며, 도 3은 종래의 전단 시험용 시험편의 제작 상태를 나타내는 도면이다.
또한, 도 4는 전단 팁의 위치를 나타내는 도면으로서, (a)는 전단 팁이 솔더 볼의 중앙에 위치된 경우를 나타내는 도면이고, (b)는 전단 팁이 솔더 볼의 좌측에 위치된 경우를 나타내는 도면이며, (c)는 전단 팁이 솔더 볼의 우측에 위치된 경우를 나타내는 도면이고, 도 5는 종래의 전단 시험 후 솔더 볼의 파면을 나타낸 단면도이다.
즉, 도 1 내지 도 3에 도시된 바와 같이, 종래의 솔더 접합부에 대한 전단 시험은, PCB 기판(10) 상의 패드(20)에 접합된 솔더 볼(30) 뒤에 전단 팁을 구비한 전단 기구(40)를 위치시킨 후, 상기 전단 기구와 연동된 프로그램을 통해 전단 팁의 높이 및 전단 속도를 설정하여 솔더 볼(30)에 전단 충격을 인가한 후 솔더 볼(30)의 접합강도와 전단 에너지의 평균값과 편차 및 전단 파면을 결과값으로 취한다.
그러나, 상기와 같은 종래의 전단 시험은, 기계적인 보정없이 측정자의 조정에 따라 전단 팁(45)의 위치를 결정하게 된다. 즉, 도 4의 (a), (b) 및 (c)에 도시된 바와 같이, 전단 팁(45)의 위치가 전단 시험시마다 동일한 위치에 고정되지 않고 솔더 볼(30)의 중앙, 좌측 및 우측 중의 어느 한 곳에 위치되는데, 이러한 전단 팁의 위치는 전단 시험에 대한 반복성 및 재현성에 영향을 미친다.
또한, 도 5에 도시된 바와 같이, 전단 시험시마다 전단 팁(45)이 동일한 위치에 고정되지 않고 솔더 볼(45)의 중앙, 좌측 및 우측 중의 어느 한 곳에 위치되어 솔더 볼(30)에 충격을 인가하므로, 전단 시험시 솔더 볼(30)에 변형이 생기는 문제, 즉 솔더 볼의 파면이 고르지 않고 불규칙적으로 형성되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 그 목적은 솔더링이 접합되는 패드 상에 얼라인 마크(align mark)를 형성하여 시험시마다 전단 팁을 일정 위치에 고정되게 함으로써, 솔더링 접합부의 기계적 신뢰성 시험인 고속 전단 시험의 반복성 및 재현성에 따른 편차를 줄임과 동시에 전단 시험 시 솔더 볼의 변형을 최소화할 수 있는 전단 시험용 시험편을 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 전단 시험용 시험편은, 전자 소자들이 솔더링되도록 도전성 패턴이 형성되어 있는 패드(110); 상기 패드(110) 상의 전자 소자들을 접합시키는 솔더 볼(120); 및 상기 패드(110) 상의 솔더 볼(120)을 중심으로 하나 이상의 측면을 구획하는 얼라인 마크(130)를 포함한다.
바람직하게, 상기 얼라인 마크(130)는 패드(110) 상의 솔더 볼(120)을 중심으로 일측면이 개방되고 나머지 세 개의 측면은 폐쇄되되, 상기 솔더 볼(120)을 평면 상태에서 볼 때, 상기 솔더 볼(120)의 우측면을 구획하는 제 1 얼라인 마크(131)와, 상기 솔더 볼(120)의 좌측면을 구획하는 제 2 얼라인 마크(132)와, 상기 솔더 볼(120)의 상측면 또는 하측면 중 어느 하나를 구획하는 제 3 얼라인 마크(133)를 포함한다.
또한, 상기 솔더 볼(120)과 상기 얼라인 마크(130) 사이에 전단 팁(121)이 위치결정되어 전단 시험이 이루어지는 것이 바람직하다.
또한, 상기 제 1 얼라인 마크(131), 제 2 얼라인 마크(132) 및 제 3 얼라인 마크(131) 각각의 폭은 210㎛ 내지 212㎛인 것이 바람직하다.
본 발명에 따른 전단 시험용 시험편에 의하면, 솔더링이 접합되는 패드 상에 얼라인 마크(align mark)를 형성하여 시험시마다 전단 팁을 일정 위치에 고정되게 함으로써, 솔더링 접합부의 전단 시험시 반복성을 향상시켜 고속 전단 결과값의 편차를 줄임과 동시에 재현성을 향상시켜 측정자에 따른 고속 전단 결과값을 편차를 줄일 수 있고, 또한 전단 시험시 솔더 볼의 변형을 최소화할 수 있다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전단 시험용 시험편을 상세하게 설명하기로 한다.
도 6은 본 발명에 따른 전단 시험용 시험편의 실제 사진을 나타내는 도면이고, 도 7은 본 발명에 따른 전단 시험용 시험편의 일예를 나타내는 도면이며, 도 8은 본 발명에 따른 전단 시험용 시험편의 제작 상태를 나타내는 도면이다.
또한, 도 9는 본 발명에 따른 전단 시험 후 솔더 볼의 파면을 나타내는 도면이고, 도 10은 본 발명에 따른 전단 시험용 시험편에 형성된 얼라인 마크의 폭 두께를 나타내는 도면이다.
도 6 내지 도 8에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 전단 시험용 시험편은, 패드(110), 솔더 볼(120) 및 얼라인 마크(130, align mark)을 포함한다.
구체적으로, 상기 패드(110)는 도전성 패턴이 형성되어 전자 부품용 소자들이 솔더링되는 수단으로서 일반적인 PCB 기판 상에 형성된다.
솔더 볼(120)은 상기 패드 상에서 전자 소자들을 접합시키며 전단 시험에 이용된다.
얼라인 마크(130)는 반복적인 전단 시험시 전단 팁(121)이 일정한 제위치에 위치되도록 패드(110) 상의 솔더 볼(120)을 중심으로 적어도 한 방향 이상, 바람직하게는 삼방향의 측면을 구획한다.
즉, 상기 얼라인 마크(130)는 패드(110) 상의 솔더 볼(120)을 중심으로 일측면이 개방되고 나머지 세 개의 측면은 폐쇄되되, 상기 솔더 볼(120)을 평면 상태에서 볼 때, 상기 솔더 볼(120)의 우측면을 구획하는 제 1 얼라인 마크(131)와, 상기 솔더 볼(120)의 좌측면을 구획하는 제 2 얼라인 마크(132)와, 상기 솔더 볼(120)의 상측면 또는 하측면 중 어느 하나를 구획하는 제 3 얼라인 마크(133)를 포함한다.
이때, 상기 제 1 내지 제 3 얼라인 마크(131~133)들은 잉크로 구획형성되고, 상기 패드(110) 상에 볼록하게 돌출 형성되어 전단 팁(121)이 일정 위치에 자리잡게 한다.
여기서, 본 명세서에서는 상기 제 1 내지 제 3 얼라인 마크(131~133)들이 잉크로 형성되어 있는 것으로 설명하고 있지만, 전단 시험시 전단 팁의 위치를 고정할 수 있기만 하면 다른 어떤 소재로 형성되어 수 있음은 물론이다.
즉, 상기와 같이 솔더 볼(120)을 제 1 내지 제 3 얼라인 마크(131 ~ 133)가 둘러싼 상태에서, 전단 팁(121)을 솔더 볼(120)과 제 3 얼라인 마크(133) 사이에 위치시켜 전단 시험을 실시하면, 도 9에 도시된 바와 같이 솔더 볼(120)의 변형이 이루어지지 않고 솔더 볼의 전단 파면이 전체적으로 고르게 규칙적으로 형성된다.
또한, 상기 얼라인 마크(130)의 폭의 두께는 도 10에 도시된 바와 같이, 바깥쪽의 얼라인 마크에서 안쪽의 얼라인 마크의 두께를 차감한 두께인 210㎛ 내지 212㎛이다.
한편, 이하에서는 패드 상에 얼라인 마크가 형성되지 않았을 때와 패드 상에 얼라인 마크가 형성되었을 때의 실험예를 설명한다.
도 11은 얼라인 마크의 존재유무에 따른 제 1 전단 실험예를 나타낸 도면이고, 도 12는 얼라인 마크의 존재유무에 따른 제 2 전단 실험예를 나타낸 도면이며, 도 13은 얼라인 마크의 존재유무에 따른 제 3 전단 실험예를 나타낸 도면이다.
먼저, 도 11과 아래의 표 1에 나타낸 바와 같이,
얼라인 마크 없음 얼라인 마크 있음
표준 편차 43.61 13.70
평균 245.79 282.74
최대 325.40 304.10
최소 125.10 259.30
<제 1 전단 실험예의 결과>
제 1 전단 실험예에에서, 얼라인 마크가 없을 때와 얼라인 마크가 있을 때의 전단 표준편차는 43.61에서 13.70으로 69% 감소하였고, 최대값과 최소값의 차이도 325.40 - 125.10 = 200.3에서 304.10 - 259.30 = 44.8로 감소하였다.
또한, 도 12와 아래의 표 2에 나타낸 바와 같이,
얼라인 마크 없음 얼라인 마크 있음
표준 편차 31.43 14.13
평균 272.35 279.47
최대 333.00 307.10
최소 216.10 258.80
<제 2 전단 실험예의 결과>
제 2 전단 실험예에서, 얼라인 마크가 없을 때와 얼라인 마크가 있을 때의 전단 표준편차는 31.43에서 14.13으로 55% 감소하였고, 최대값과 최소값의 차이도 333.00 - 216.10 = 116.9에서 307.10 - 258.80 = 48.3으로 감소하였다.
또한, 도 13과 아래의 표 3에 나타낸 바와 같이,
얼라인 마크 없음 얼라인 마크 있음
표준 편차 34.33 21.29
평균 272.30 273.95
최대 358.50 315.20
최소 210.20 229.36
<제 3 전단 실험예의 결과>
제 3 전단 실험예에에서, 얼라인 마크가 없을 때와 얼라인 마크가 있을 때의 전단 표준편차는 34.33에서 21.29로 38% 감소하였고, 최대값과 최소값의 차이도 358.50 - 210.20 = 148.3에서 315.20 - 229.36 = 85.84로 감소하였다.
여기서, 상술한 본 발명의 바람직한 실시예 및 실험예에서 적용한 여러 가지 수치는 일예에 지나지 않고 다양한 조건 및 높이의 실시예가 가능할 것이다.
이상, 본 발명이 도면을 참고하여 특정 실시예 및 실험예들에 따라 본 발명을 설명하였지만, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.
도 1은 종래의 솔더 접합부에 대한 전단 시험을 설명하기 위한 도면.
도 2는 종래의 전단 시험용 시험편을 나타내는 도면.
도 3은 종래의 전단 시험용 시험편의 제작 상태를 나타내는 도면.
도 4는 전단 팁의 위치를 나타내는 도면.
도 5는 종래의 전단 시험 후 솔더 볼의 파면을 나타낸 단면도이다.
도 6은 본 발명에 따른 전단 시험용 시험편의 실제 사진을 나타내는 도면.
도 7은 본 발명에 따른 전단 시험용 시험편의 일예를 나타내는 도면.
도 8은 본 발명에 따른 전단 시험용 시험편의 제작 상태를 나타내는 도면.
도 9는 본 발명에 따른 전단 시험 후 솔더 볼의 파면을 나타내는 도면.
도 10은 본 발명에 따른 전단 시험용 시험편에 형성된 얼라인 마크의 폭 두께를 나타내는 도면.
도 11은 얼라인 마크의 존재유무에 따른 제 1 전단 실험예를 나타낸 도면.
도 12는 얼라인 마크의 존재유무에 따른 제 2 전단 실험예를 나타낸 도면.
도 13은 얼라인 마크의 존재유무에 따른 제 3 전단 실험예를 나타낸 도면.

Claims (4)

  1. 전단 시험용 시험편으로서,
    전자 소자들이 솔더링되도록 도전성 패턴이 형성되어 있는 패드(110);
    상기 패드(110) 상의 전자 소자들을 접합시키는 솔더 볼(120); 및
    상기 패드(110) 상의 솔더 볼(120)을 중심으로 하나 이상의 측면을 구획하는 얼라인 마크(130)를 포함하는 것을 특징으로 하는 전단 시험용 시험편.
  2. 제 1항에 있어서,
    상기 얼라인 마크(130)는 패드(110) 상의 솔더 볼(120)을 중심으로 일측면이 개방되고 나머지 세 개의 측면은 폐쇄되되, 상기 솔더 볼(120)을 평면 상태에서 볼 때, 상기 솔더 볼(120)의 우측면을 구획하는 제 1 얼라인 마크(131)와, 상기 솔더 볼(120)의 좌측면을 구획하는 제 2 얼라인 마크(132)와, 상기 솔더 볼(120)의 상측면 또는 하측면 중 어느 하나를 구획하는 제 3 얼라인 마크(133)를 포함하는 것을 특징으로 하는 전단 시험용 시험편.
  3. 제 1항 또는 제 2항에 있어서,
    상기 솔더 볼(120)과 상기 얼라인 마크(130) 사이에 전단 팁(121)이 위치결정되어 전단 시험이 이루어지는 것을 특징으로 하는 전단 시험용 시험편.
  4. 삭제
KR1020090058255A 2009-06-29 2009-06-29 전단 시험용 시험편 KR101041413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058255A KR101041413B1 (ko) 2009-06-29 2009-06-29 전단 시험용 시험편

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058255A KR101041413B1 (ko) 2009-06-29 2009-06-29 전단 시험용 시험편

Publications (2)

Publication Number Publication Date
KR20110000924A KR20110000924A (ko) 2011-01-06
KR101041413B1 true KR101041413B1 (ko) 2011-06-14

Family

ID=43609568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058255A KR101041413B1 (ko) 2009-06-29 2009-06-29 전단 시험용 시험편

Country Status (1)

Country Link
KR (1) KR101041413B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767414A (en) 1997-03-05 1998-06-16 Mitsubishi Semiconductor America, Inc. Automatically aligning tool for uniformly applying a controlled force to an object
JP2003273185A (ja) 2002-03-14 2003-09-26 Nec Kyushu Ltd 半導体装置の検査機及び検査方法
JP2005024491A (ja) 2003-07-02 2005-01-27 Yokogawa Electric Corp Ｉｃソケット
US20050109117A1 (en) 2003-11-21 2005-05-26 Yue-Ying Jian Apparatus for shear testing bonds on silicon substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767414A (en) 1997-03-05 1998-06-16 Mitsubishi Semiconductor America, Inc. Automatically aligning tool for uniformly applying a controlled force to an object
JP2003273185A (ja) 2002-03-14 2003-09-26 Nec Kyushu Ltd 半導体装置の検査機及び検査方法
JP2005024491A (ja) 2003-07-02 2005-01-27 Yokogawa Electric Corp Ｉｃソケット
US20050109117A1 (en) 2003-11-21 2005-05-26 Yue-Ying Jian Apparatus for shear testing bonds on silicon substrate

Also Published As

Publication number Publication date
KR20110000924A (ko) 2011-01-06

Similar Documents

Publication Publication Date Title
US5930889A (en) Method for mounting packaged integrated circuit devices to printed circuit boards
US9609744B2 (en) Area array device connection structures with complimentary warp characteristics
US20180277505A1 (en) Anisotropic conductive film and connection structure
US6498307B2 (en) Electronic component package, printing circuit board, and method of inspecting the printed circuit board
KR20080076457A (ko) 프로브 카드 및 접속체 본딩 방법
US8397380B2 (en) Controlling warpage in BGA components in a re-flow process
US9386701B2 (en) Electronic component embedded printed circuit board
US20150096789A1 (en) Electronic component embedded printed circuit board and method for manufacturing the same
JP2010177604A (ja) 半導体製造方法及び製造装置
KR100818109B1 (ko) 볼 그리드 어레이 패키지 제조용 볼 어태치 장치
US20140146505A1 (en) Ball grid array and land grid array having modified footprint
KR101041413B1 (ko) 전단 시험용 시험편
KR100853624B1 (ko) 연결체 본딩 방법
US7642129B2 (en) Ball-mounting method for coplanarity improvement in large package
KR100632484B1 (ko) 수직 완충형 프로브카드
EP2603063A1 (en) Printed circuit board
Li et al. Improving board assembly yield through PBGA warpage reduction
KR101122479B1 (ko) 프로브 카드
KR20090079273A (ko) 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
TWI573995B (zh) 衝擊試驗模組及其測試板
KR101162015B1 (ko) 프로브 카드
US20220108965A1 (en) Low temperature, reworkable, and no-underfill attach process for fine pitch ball grid arrays having solder balls with epoxy and solder material
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
Hossain et al. Board level solder joint assembly and reliability for ultra thin BGA packages
KR20090030442A (ko) 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee