JP2001044606A - 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法 - Google Patents

半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法

Info

Publication number
JP2001044606A
JP2001044606A JP11218276A JP21827699A JP2001044606A JP 2001044606 A JP2001044606 A JP 2001044606A JP 11218276 A JP11218276 A JP 11218276A JP 21827699 A JP21827699 A JP 21827699A JP 2001044606 A JP2001044606 A JP 2001044606A
Authority
JP
Japan
Prior art keywords
mounting
conductive adhesive
semiconductor package
bump
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11218276A
Other languages
English (en)
Inventor
Kenji Yoshimi
健二 吉見
Junichi Saeki
準一 佐伯
Hiroyuki Hozoji
裕之 宝蔵寺
Masaaki Sato
正昭 佐藤
Masakazu Sakagami
雅一 坂上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11218276A priority Critical patent/JP2001044606A/ja
Publication of JP2001044606A publication Critical patent/JP2001044606A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】エリアバンプを持つBGAパッケージやCSP
等の多ピンエリアバンプ型パッケージを、複数の端子電
極を有する配線基板に高い接続信頼性でもって低温接続
実装を可能にしてリワーク(パッケージ交換)を容易に
した半導体パッケージの実装構造体およびその実装方法
並びにそのリワーク方法を提供することにある。 【解決手段】本発明は、複数の金属パッド3に接合され
たはんだバンプ4からなるエリアバンプを持つ多ピンエ
リアバンプ型パッケージ10を、複数の端子電極5を有
する配線基板2に実装して構成される半導体パッケージ
の実装構造体であって、前記複数のはんだバンプ4の頂
上部について高さを揃えて平坦化して形成したはんだバ
ンプ平坦面4aの各々と前記複数の端子電極5の各々と
の間を各ハンダバンプの側面を覆うように接着剤基材に
導電粉を含有させた導電性接着剤層部分6で固めて電気
的および機械的に接続実装して構成することを特徴とす
る半導体パッケージの実装構造体である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、エリアバンプを持
つBGA(Ball Grid Array)パッケージやCSP(Chi
p Size Package)等の多ピンエリアバンプ型パッケージ
を、複数の端子電極を有する配線基板に実装した半導体
パッケージの実装構造体およびその実装方法並びにその
リワーク方法に関するものである。
【0002】
【発明が解決しようとする課題】現在、パーソナルコン
ピュータ(PC:Personal Computer)等の実装基板上
には、入出力ピン数が400〜600ピンクラスのマイ
クロプロセサや300〜400ピンクラスのチップセッ
トやグラフィックコントローラと呼ばれる各種コントロ
ーラ用のASIC(Application Specified Integrated
Circuit)が占める割合が大きくなってきており、PC
本体の入出力性能の高速化等の要求から年々それらのピ
ン数は増加傾向にある。従来、それらの入出力ピン数増
加の要求に応えるため、リードフレームを用いたQFP
(Quad Flat Package)、SOP(Single Outline Pack
age)等の周辺ピン配置のパッケージのピン間ピッチの
狭小化が進められてきた。しかし、はんだ付け等の実装
上や、信頼性の問題から実用上0.5mmピッチ程度で
挟ピッチ化が限界となってきたことや、上記の高速化・
小型化の要求から、入出力ピンであるはんだバンプを半
導体パッケージ下面にエリア配置する、BGA(Ball G
rid Array)パッケージが採用される割合が増加してい
る。また、BGAパッケージは、周辺ピン配置のパッケ
ージに比べて比較的粗いピッチでも小型化・多ピン化が
可能なため、更に多ピンかつ高速の半導体パッケージに
採用され普及してきている。しかしながら、BGAの実
装構造ではリワーク、すなわちパッケージ交換が困難で
あるという課題がある。BGAパッケージはんだ付け後
の基板実装後のリワーク方法は、例えばエレクトロニク
ス実装技術;vol.12 No.1, pp48〜5
2,1996.1に記載のような熱風ノズル方法が知ら
れている。
【0003】BGAの場合、はんだ接続部はパッケージ
と実装基板との間にあり、パッケージ下部に隠れた構造
となっているため、主にパッケージ本体からの熱伝導に
よりはんだを溶融させることになる。そのため熱供給量
が増大し、実際の実装基板の表面温度は、融点183℃
のPb−Sn系共晶はんだにおいても210から240
℃までとなっている。このように、BGAパッケージの
接続およびリワークにおいて実装基板の表面温度が高温
なため、以下の課題を有していた。 (1)リワークパッケージの周辺部品も交換しなければ
ならない。 (2)現在採用されているガラスエポキシ基板のガラス
転移点(Tg)が約130℃である為、基板の反り変形
が大きく、その矯正の為の基板支持方法等のリワークプ
ロセス条件の設定に多大な時間を要する。 (3)リワーク時の局所加熱やはんだレベリング作業に
より、実装基板上のパッドが劣化、剥離する為、リワー
ク回数が制限される。
【0004】一方、Pbフリーはんだ化の要求から、現
在Sn−Ag−Cu系のはんだバンプやはんだペースト
の採用が進むことにより、プロセス温度自体が更に上記
のPb−Sn系はんだの場合に比べ20から30℃程度
上昇する傾向にあり、また、はんだボールのピッチやボ
ール径が小さくなる事によりパッケージ下面への熱対流
も困難となるため、はんだ接続およびリワークプロセス
が更に困難になる。
【0005】また、LSIチップを導電性接着剤を用い
て低温接続する方法としては、特許第2574369号
公報記載のSBB法のように、LSI電極上にAuバン
プを形成し、その頂点を平坦化した後、Agフレークを
分散させた導電性ペーストにAuバンプをスタンピング
することにより導電性接着剤層を形成し、電気的な仮接
続終了後、熱硬化性絶縁性接着剤をLSIと基板の間隙
に充填して最終接続を行っている例や、フィルム状また
はゲル状の接着剤層中に金属ボールなどを充填した異方
性導電性接着剤を基板の電極上に供給して後、熱圧着に
より同時に電気的接続およびLSI/基板間の熱硬化性
絶縁性接着剤による充填を行う例がある。
【0006】しかし、これら従来の手法においては、最
大12mm角程度の大きさのLSIチップを対象とする
ものであるために、大型パッケージの接続に対して必要
な反り変形を吸収するための接着力や接続高さの確保に
ついて考慮されていなかった。
【0007】また、上記従来の手法は、あくまでも導電
性接着剤については、LSIチップの接続に電気的な仮
接続を行うためのものであり、最終的な機械的信頼性確
保については、熱硬化性の絶縁性接着剤を接続部に充填
するかまたは異方性導電接着剤の基材の硬化収縮力によ
りLSIチップと基板の電極間での密着性を増し、電気
的な接続性を向上させることで達成されるものである。
そのため、上記従来の手法では、最終接続後のリワーク
が困難であるという課題を有していた。
【0008】本発明の目的は、上記課題を解決すべく、
エリアバンプを持つBGA(Ball Grid Array)パッケ
ージやCSP(Chip Size Package)等の多ピンエリア
バンプ型パッケージを、複数の端子電極を有する配線基
板に高い接続信頼性でもって低温接続実装を可能にして
リワーク(パッケージ交換)を容易にした半導体パッケ
ージの実装構造体およびその実装方法並びにそのリワー
ク方法を提供することにある。また、本発明の他の目的
は、エリアバンプを持つBGAパッケージやCSP等の
多ピンエリアバンプ型パッケージを、複数の端子電極を
有する配線基板に高い接続信頼性でもって接続実装を可
能にした半導体パッケージの実装構造体およびその実装
方法を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の金属パッドに接合されたはんだバ
ンプからなるエリアバンプを持つ多ピンエリアバンプ型
パッケージを、複数の端子電極を有する配線基板に実装
して構成される半導体パッケージの実装構造体であっ
て、前記複数のはんだバンプの頂上部について高さを揃
えて平坦化して形成したはんだバンプ平坦面の各々と前
記複数の端子電極の各々との間を各ハンダバンプの側面
を覆うように接着剤基材に導電粉を含有させた導電性接
着剤層部分で固めて電気的および機械的に接続実装して
構成することを特徴とする半導体パッケージの実装構造
体である。また、本発明は、前記半導体パッケージの実
装構造体において、はんだバンプを鉛フリーで構成した
ことを特徴とする。また、本発明は、前記半導体パッケ
ージの実装構造体において、導電性接着剤層部分を複数
層で構成したことを特徴とする。
【0010】また、本発明は、複数の金属パッドに接合
された金属ボールからなるエリアバンプを持つ多ピンエ
リアバンプ型パッケージを、複数の端子電極を有する配
線基板に実装して構成される半導体パッケージの実装構
造体であって、前記複数の金属ボールの各々と前記複数
の端子電極の各々との間を各金属ボールの側面を覆うよ
うに接着剤基材に導電粉を含有させた導電性接着剤層部
分で固めて電気的および機械的に接続実装して構成する
ことを特徴とする半導体パッケージの実装構造体であ
る。また、本発明は、前記半導体パッケージの実装構造
体において、導電粉としてフレーク状のAgもしくはA
g−Pdを主成分とすることを特徴とする。また、本発
明は、前記半導体パッケージの実装構造体において、接
着剤基材として熱可塑性樹脂であることを特徴とする。
このように、接着剤基材が熱可塑性樹脂である場合、リ
ワークに関して容易に行うことができる。また、本発明
は、前記半導体パッケージの実装構造体において、接着
剤基材として熱硬化性樹脂であることを特徴とする。
【0011】また、本発明は、複数の金属パッドからな
るエリアバンプを持つ多ピンエリアバンプ型パッケージ
を、複数の端子電極を有する配線基板に実装して構成さ
れる半導体パッケージの実装構造体であって、前記複数
の金属パッドの各々と前記複数の端子電極の各々との間
を所望の高さで各エリアバンプの側面を覆うように接着
剤基材に導電粉を含有させた導電性接着剤層部分で固め
て電気的および機械的に接続実装して構成することを特
徴とする半導体パッケージの実装構造体である。
【0012】また、本発明は、前記半導体パッケージの
実装構造体において、導電性接着剤層部分を複数層で構
成したことを特徴とする。また、本発明は、前記半導体
パッケージの実装構造体において、リワーク(パッケー
ジ交換)可能に構成したことを特徴とする。また、本発
明は、複数の金属パッドに接合されたはんだバンプから
なるエリアバンプを持つ多ピンエリアバンプ型パッケー
ジを、複数の端子電極を有する配線基板に実装する半導
体パッケージの実装方法であって、前記多ピンエリアバ
ンプ型パッケージの複数のはんだバンプの頂上部を一括
して平坦化する平坦化工程と、該平坦化工程で平坦化し
た各はんだバンプ平坦面と前記各端子電極との間に各は
んだバンプに対応させて接着剤基材に導電粉を含有させ
た導電性接着剤層部分を形成する形成工程と、該形成工
程で形成された各導電性接着剤層部分を前記はんだバン
プの融点以下の温度で加熱することにより各はんだバン
プと各端子電極とを各はんだバンプの側面を覆うように
各導電性接着剤層部分で固めて電気的および機械的に接
続して実装する接続実装工程とを有することを特徴とす
る半導体パッケージの実装方法である。
【0013】また、本発明は、複数の金属パッドに接合
されたはんだバンプからなるエリアバンプを持つ多ピン
エリアバンプ型パッケージを、複数の端子電極を有する
配線基板に実装する半導体パッケージの実装方法であっ
て、前記多ピンエリアバンプ型パッケージの複数のはん
だバンプの頂上部を一括して平坦化する平坦化工程と、
該平坦化工程で平坦化した各はんだバンプ平坦面上に、
接着剤基材に導電粉を含有させた導電性接着剤層部分を
形成する形成工程と、該形成工程で形成された各導電性
接着剤層部分を前記はんだバンプの融点以下の温度で加
熱することにより各はんだバンプと各端子電極とを各は
んだバンプの側面を覆うように各導電性接着剤層部分で
固めて電気的および機械的に接続して実装する接続実装
工程とを有することを特徴とする半導体パッケージの実
装方法である。ところで、前記半導体パッケージの実装
方法において、熱可塑性の導電性接着剤を用いる場合に
は、形成工程で加熱により導電ペースト中の溶剤を揮発
・除去することにより固化し、接続実装工程で導電性接
着剤層部分を溶融状態にしてはんだバンプと端子電極と
接続することである。また、熱硬化性の導電性接着剤を
用いる場合には、形成工程で半硬化状態にし、接続実装
工程で導電性接着剤層部分を完全に硬化させてはんだバ
ンプと端子電極と接続することである。この時、パッケ
ージを介して導電性接着剤層部分を加圧することにより
更に安定した接続が得られる。
【0014】また、本発明は、複数の金属パッドに接合
されたはんだバンプからなるエリアバンプを持つ多ピン
エリアバンプ型パッケージを、複数の端子電極を有する
配線基板に実装する半導体パッケージの実装方法であっ
て、前記多ピンエリアバンプ型パッケージの複数のはん
だバンプの頂上部を一括して平坦化する平坦化工程と、
該平坦化工程で平坦化した各はんだバンプ平坦面上に、
接着剤基材に導電粉を含有させた導電性接着剤層部分を
形成して加熱固化または半硬化させる形成工程と、該形
成工程で加熱固化または半硬化された各導電性接着剤層
部分を前記はんだバンプの融点以下の温度で加熱するこ
とにより各はんだバンプと各端子電極とを各はんだバン
プの側面を覆うように各導電性接着剤層部分で固めて電
気的および機械的に接続して実装する接続実装工程とを
有することを特徴とする半導体パッケージの実装方法で
ある。この方法によれば、導電性接着剤として熱可塑性
を用いて、形成工程で加熱固化された各導電性接着剤層
部分を有する半導体パッケージを室温で一時保存するこ
とが可能となる。また、本発明は、前記半導体パッケー
ジの実装方法における平坦化工程において、多ピンエリ
アバンプ型パッケージのバンプ側を平滑かつはんだに濡
れない材質の定板に搭載し、はんだバンプをはんだの融
点よりもわずか高い温度で加熱溶融することを特徴とす
る。また、本発明は、前記半導体パッケージの実装方法
における平坦化工程において、はんだバンプをはんだの
融点よりもわずか高い温度で加熱溶融する際、パッケー
ジの自重程度の荷重を負荷しながら60秒程度以上加熱
溶融することを特徴とする。また、本発明は、前記半導
体パッケージの実装方法における形成工程において、導
電性接着剤のペーストを印刷法により部分化(局部化:
ほぼ円形もしくは正方形にパターン化)して塗布するこ
とを特徴とする。また、本発明は、前記半導体パッケー
ジの実装方法における接続実装工程において、はんだバ
ンプと接続端子とを位置合わせすることを特徴とする。
【0015】また、本発明は、複数の金属パッドに接合
されたはんだバンプからなるエリアバンプを持つ多ピン
エリアバンプ型パッケージを、複数の端子電極を有する
配線基板に実装する半導体パッケージの実装方法であっ
て、前記多ピンエリアバンプ型パッケージの複数のはん
だバンプの頂上部を一括して平坦化する平坦化工程と、
該平坦化工程で平坦化した各はんだバンプ平坦面もしく
は前記各端子電極上に、接着剤基材に導電粉を含有させ
た第1層目の導電性接着剤層部分を形成して加熱固化ま
たは半硬化させる第1層目の形成工程と、該第1層目の
形成工程で加熱固化または半硬化された各第1層目の導
電性接着剤層部分と各端子電極もしくは各はんだバンプ
平坦面との間に、接着剤基材に導電粉を含有させた第2
層目の導電性接着剤層部分を形成する第2層目の形成工
程と、該第2層目の形成工程で形成された各第2層目の
導電性接着剤層部分を前記はんだバンプの融点以下の温
度で加熱することにより各はんだバンプと各端子電極と
を各はんだバンプの側面を覆うように各第1層目および
第2層目の導電性接着剤層部分で固めて電気的および機
械的に接続して実装する接続実装工程とを有することを
特徴とする半導体パッケージの実装方法である。また、
本発明は、複数の金属パッドに接合された金属ボールか
らなるエリアバンプを持つ多ピンエリアバンプ型パッケ
ージを、複数の端子電極を有する配線基板に実装する半
導体パッケージの実装方法であって、前記各金属ボール
と各端子電極との間に、接着剤基材に導電粉を含有させ
た導電性接着剤層部分を形成する形成工程と、該形成工
程で形成された各導電性接着剤層部分を加熱することに
より各金属ボールと各端子電極との間を各金属ボールの
側面を覆うように導電性接着剤層部分で固めて電気的お
よび機械的に接続して実装する接続実装工程とを有する
ことを特徴とする半導体パッケージの実装方法である。
【0016】また、本発明は、複数の金属パッドからな
るエリアバンプを持つ多ピンエリアバンプ型パッケージ
を、複数の端子電極を有する配線基板に実装する半導体
パッケージの実装方法であって、前記各金属パッドもし
くは前記各端子電極上に、所望の高さで接着剤基材に導
電粉を含有させた第1層目の導電性接着剤層部分を形成
して加熱固化または半硬化させる第1層目の形成工程
と、該第1層目の形成工程で加熱固化または半硬化され
た各第1層目の導電性接着剤層部分と各端子電極もしく
は各金属パッドとの間に、接着剤基材に導電粉を含有さ
せた第2層目の導電性接着剤層部分を形成する第2層目
の形成工程と、該第2層目の形成工程で形成された各第
2層目の導電性接着剤層部分を加熱することにより各金
属パッドと各端子電極とを各第1層目および第2層目の
導電性接着剤層部分で固めて電気的および機械的に接続
して実装する接続実装工程とを有することを特徴とする
半導体パッケージの実装方法である。また、本発明は、
複数の金属パッドに接合されたはんだバンプからなるエ
リアバンプを持つ多ピンエリアバンプ型パッケージを、
複数の端子電極を有する配線基板に対して交換して実装
する半導体パッケージのリワーク方法であって、前記配
線基板に接続実装された多ピンエリアバンプ型パッケー
ジについて導電性接着剤層部分を加熱して接着力を弱め
て多ピンエリアバンプ型パッケージを剥がす工程と、新
たな多ピンエリアバンプ型パッケージの複数のはんだバ
ンプの頂上部を一括して平坦化する平坦化工程と該平坦
化工程で平坦化した各はんだバンプ平坦面と前記各端子
電極との間に各はんだバンプに対応させて接着剤基材に
導電粉を含有させた導電性接着剤層部分を形成する形成
工程と該形成工程で形成された各導電性接着剤層部分を
前記はんだバンプの融点以下の温度で加熱することによ
り各はんだバンプと各端子電極とを各はんだバンプの側
面を覆うように各導電性接着剤層部分で固めて電気的お
よび機械的に接続して実装する接続実装工程とを有して
新たな多ピンエリアバンプ型パッケージを前記配線基板
に接続実装する実装工程とを有することを特徴とする半
導体パッケージのリワーク方法である。
【0017】以上説明したように、前記構成によれば、
半導体パッケージのはんだ融点よりも低温でのリワーク
が可能となる。即ち、加熱により、熱可塑性の場合、接
着剤基材が溶融することにより、熱硬化性の場合、接着
剤基材がガラス転移点を越えると接着力が著しく低下す
ることにより、はんだバンプと端子電極間の接続部の分
離を行うことができ、低温でのリワークが可能となる。
また、前記構成によれば、半導体パッケージのはんだバ
ンプの頂上部分を平坦化するようにしたので、導電性接
着剤層部分の形成を容易にすることができ、また、はん
だバンプの高さばらつきを小さくし、しかも導電性接着
剤による接続面積のばらつきを小さくすることができ、
はんだバンプと端子電極との間の接続部の信頼性を向上
させることができる。
【0018】
【発明の実施の形態】本発明に係る半導体パッケージの
実装構造体およびその実装方法の実施の形態について図
面を用いて説明する。図1は本発明に係る半導体パッケ
ージの実装構造体の第1および第2の実施の形態を示す
断面図である。まず、本発明に係る半導体パッケージの
実装構造体の第1の実施の形態を図1および図2を用い
て説明する。図2は第1の実施の形態における接続部付
近を拡大した断面図である。即ち、本発明に係る半導体
パッケージの実装構造体は、BGA(Ball Grid Arra
y)パッケージもしくはCSP(Chip Size Package)等
の多ピンエリアバンプ型パッケージを搭載するための複
数の端子電極5を配列して形成したガラスエポキシ基板
等の配線基板2と、複数の金属パッド3が配列して設け
られた小さなセラミックやガラスエポキシや樹脂フィル
ム等の基板1b上にLSIチップを実装してパッケージ
化1aされた多ピンエリアバンプ型パッケージ本体(L
GA(Land grid Array)パッケージ本体とも称する。)
1、および該多ピンエリアバンプ型パッケージ本体1の
金属パッド3上に接合され、バンプ接続部に高さを揃え
て平坦面を形成したPb−Sn共晶はんだや鉛フリーは
んだ等からなるはんだバンプ4からなる多ピンエリアバ
ンプ型パッケージ10と、該各はんだバンプ4の平坦面
4aと各端子電極5との間を電気的導通をとって接着し
た固体状の熱硬化性もしくは熱可塑性の導電性接着剤層
部分(各はんだバンプに応じた導電性接着剤層のほぼ円
形もしくは正方形のパターン)6とで構成される。な
お、この導電性接着剤層部分6としては、図2に示す第
1の実施の形態では1層6aから構成され、図6に示す
第2の実施の形態では2層6a、6bとから構成され
る。また、この導電性接着剤層部分6を構成するための
導電性接着剤としては、上記はんだバンプ4の融点より
も低温で接続可能な熱可塑性もしくは熱硬化性のもので
ある。
【0019】多ピンエリアバンプ型パッケージ本体1の
基板1bには、主にCuからなる(例えばCuにAu等
で被覆して形成される。)複数の金属パッド3が設けら
れ、これら金属パッド3上には、頂点上を高さを揃えて
平坦化したPb−Sn共晶はんだや鉛フリーはんだ等か
らなるはんだバンプ4がはんだ付け(溶融接合)されて
固定されている。鉛フリーはんだとしては、例えばSn
−Ag−Cu等の合金はんだやSn−Ag−Cu−Bi
等の合金はんだ等の融点が190℃〜220℃程度のも
のが考えられる。Pb−Sn共晶はんだの場合、融点が
180℃〜190℃程度と低くなる。
【0020】特に、半導体パッケージ(多ピンエリアバ
ンプ型パッケージ)10に形成された多数のはんだバン
プ4に亘ってそれらの頂点に対して高さを揃えて平坦化
して平坦面4aを形成するのは、図4および図7に示す
ように、導電性接着剤層部分(導電性接着剤層パター
ン)11aをスクリーン印刷等によって形成するのを容
易にするためと、更に、はんだバンプの高さばらつきを
小さくすると共に導電性接着剤による接続面積のばらつ
きを小さくすることにより接続部の導電接続および接着
の信頼性を向上させるためである。そして、位置合わせ
されたこれら各はんだバンプ4の平坦面と各端子電極5
との間においてのみ、スクリーン印刷等により部分的に
形成された熱硬化性もしくは熱可塑性の導電性接着剤
を、はんだパンプの溶点以下の温度で加熱して硬化させ
ることによって導電性接着剤に含まれるフレーク状のA
gもしくはAg−Pdを主成分とする導電粉による電気
的な接続と導電性接着剤の接着剤基材による機械的な接
着接続とが行われることになる。この際、熱可塑性の導
電性接着剤を用いる場合、スクリーン印刷等により塗布
(印刷)された各導電性接着剤層部分(各導電ペースト
部分)に対して加熱により導電ペースト中の溶剤を揮発
・除去することにより固化し、その後接続実装工程にお
いてこの固化された各導電性接着剤層部分を溶融状態に
して固めることにより各はんだバンプ4と各端子電極5
とを接続することが望ましい。また、熱硬化性の導電性
接着剤を用いる場合、スクリーン印刷等により塗布(印
刷)された各導電性接着剤層部分(各導電ペースト部
分)に対して加熱することにより半硬化状態にし、その
後接続実装工程においてこの半硬化状態の各導電性接着
剤層部分を加熱して完全に硬化して各はんだバンプ4と
各端子電極5とを接続することが望ましい。
【0021】ここで、熱硬化性の導電性接着剤として
は、主にエポキシ樹脂等から成る接着剤基材と、長さが
5μm〜20μm程度で、直径が0.6μm〜2μm程
度のフレーク状のAgもしくはAg−Pdを主成分とす
る導電粉とを含有するものを用いる。熱可塑性の導電性
接着剤としては、主にウレタン樹脂等からなる成る接着
剤基材と、長さが5μm〜20μm程度で、直径が0.
6μm〜2μm程度のフレーク状のAgもしくはAg−
Pdを主成分とする導電粉とを含有するものを用いる。
【0022】以上説明したように、半導体パッケージ
(多ピンエリアバンプ型パッケージ)10に形成された
多数のはんだバンプ4に亘ってそれらの頂点部に対して
高さを揃えて平坦化して平坦面4aを形成しているの
で、各はんだバンプ4の平坦面4aと各端子電極5との
間を上記多数のはんだバンプに亘って均一性が保たれ、
その結果対向する各はんだバンプ4の平坦面4aと各端
子電極5との間においてのみ部分的に導電性接着剤層部
分6(6a/6aおよび6b)を形成するだけで、該多
数の導電性接着剤層部分6の群(集合)により半導体パ
ッケージ10を配線基板2にアンダーフィルなしではん
だ接続並みの高い電気的および機械的な接続信頼性を確
保することができる。なお、はんだバンプ4および端子
電極5の各々毎の導電性接着剤層部分(導電性接着剤層
パターン)6aは、図2に示すように、はんだバンプの
平坦面4aの側面もわずか覆い、端子電極5についても
覆うものとする。即ち、本発明に係る半導体パッケージ
の実装構造体は、半導体パッケージ10における高さを
揃えて平坦面4aを有する多数のはんだバンプ4の各々
が、配線基板2における端子電極5の各々に、対応する
位置に局所的に設けられた導電性接着剤層6aにより電
気的に接続され、且つ機械的に接着接続された実装構造
となっている。
【0023】そのため、図4に示すような複数の半導体
パッケージ21(10)、22(10)、23(10)
が配線基板2に実装された半導体パッケージの実装構造
体20から、所望の半導体パッケージ21(10)を交
換してリワークする際、導電性接着剤層6aが熱可塑性
の場合には、接着剤の基材を溶融させるように加熱して
接着力を著しく低下させ、導電性接着剤層6aが熱硬化
性の場合には、基材の温度がガラス転移点(約130
℃)を越えるように加熱して接着力を著しく低下させる
ことにより、容易に所望の半導体パッケージ21(1
0)におけるはんだバンプ4と端子電極5間の接続部の
剥がし(分離)が可能となり、容易にリワーク(パッケ
ージ交換)を可能にすることができる。即ち、所望の半
導体パッケージ21(10)のはんだバンプの融点より
も低温でのリワークが可能となる。更に、上記説明した
本発明に係る半導体パッケージの実装構造体において
は、半導体パッケージ10の各はんだバンプ4と配線基
板2の各端子電極5との間に設けた導電性接着剤層6a
が、半導体パッケージ本体1と配線基板2との間の熱膨
張係数の差により生じた応力を吸収するため、高い接続
信頼性を確保することができる。
【0024】次に、本発明に係る半導体パッケージ(多
ピンエリアバンプ型パッケージ)の実装構造体の第1の
実施の形態を得るための実装方法の第1の実施例につい
て図4および図5を用いて説明する。図4および図5は
半導体パッケージの実装構造体の変化を示す断面図であ
る。まず、図4(a)から図4(b)および図5(a)
から図5(b)に示すように、はんだバンプ4を持つ半
導体パッケージ10を例えば吸着ノズルで吸着して搬送
し、はんだバンプ4側を下にして平滑かつ高温でもほと
んど反り変形が無く、はんだに濡れない材質の定板7、
例えば、セラミックやガラス上に搭載した後、はんだバ
ンプ4を加熱溶融させ、フラックス無し、かつパッケー
ジの自重のみで頂点部を平坦化して接着面となる平坦面
4aについて高さを揃えて形成する。ここで、はんだバ
ンプ4の平坦化温度としては、はんだの融点から20℃
〜30℃程度高い温度とし、60秒程度以上リフローす
ることが望ましい。これらの工程を予め行って、はんだ
バンプ4の頂点部に直径の50%程度以上の平坦面4a
を高さを揃えて形成しておくことにより、その後、各は
んだバンプの平坦面4aへの導電性接着剤層(熱可塑性
もしくは熱硬化性の導電性接着剤)11aのペースト印
刷による形成を容易にすることが可能となる。
【0025】即ち、はんだバンプ4の頂上部の平坦化を
半導体パッケージ10のはんだバンプ側を平滑かつはん
だに濡れない材質、例えばガラス、セラミック等の定板
7に搭載した後に、加熱溶融させて行うことにより、は
んだバンプの平坦化プロセスを容易にし、はんだボール
直径の50%程度以上の平坦面4aを得ることができ、
更に接続信頼性に優れた半導体パッケージの実装体を得
ることができる。この加熱溶融の時に、半導体パッケー
ジを0.02gf/バンプ程度以下で加圧することによ
り平坦化部の面積を制御することも可能である。なお、
エリアバンプパッケージ10のはんだバンプ4の頂点側
を平滑かつはんだに濡れない材質の定板7に搭載し、そ
の後リフロー炉内に搬送して、はんだバンプ4を加熱溶
融させることにより、はんだバンプ4の溶融、平坦化、
冷却までのプロセスを一括して行うことも可能である。
また、この時、はんだバンプに関しては、パッケージ上
面から荷重を加えることにより、平坦化する面積やバン
プ高さを調節することもできる。上記実施例において
は、はんだバンプ4の平坦化を加熱溶融により行ってい
るが、上記はんだバンプ4を融点以下で加圧・加熱する
ことにより頂点側および高さを一様に平滑にする平坦化
を行うためにはパッケージ本体1に過大な荷重を加えな
ければ不可能である。そのため、特に多ピン化に対応す
るためバンプ数が増大、またパッケージが大型化し、ま
たはんだバンプが鉛フリーはんだ化して融点が高くなる
中で、はんだ融点以下の加圧加熱によるはんだバンプ平
坦化はますます困難となる。従って、パッケージに大き
な荷重を負荷しないではんだバンプを平坦化できるはん
だ融点以上での平坦化が有効となる。
【0026】次に、図4(c)に示すように半導体パッ
ケージ10のはんだバンプ4の平坦面が上面になるよう
に反転して保持し、この反転されたはんだバンプ4の頂
上部にメタルマスク8の開口部を位置合わせ後、ペース
ト状の熱硬化性もしくは熱可塑性の導電性接着剤11a
をスクリーン印刷法によってはんだバンプ4の頂上部に
のみ局所的に塗布する。この場合、図5(c)に示すよ
うに配線基板2上の端子電極5にメタルマスク8の開口
部を位置合わせ後、ペースト状の熱硬化性もしくは熱可
塑性の導電性接着剤11aをスクリーン印刷法によって
端子電極5にのみ局所的に塗布する。このように塗布し
た際、熱可塑性の導電性接着剤の場合には、その後加熱
して溶剤揮発処理して仮固化しておいても良い。また、
熱硬化性の導電性接着剤の場合には、加熱することなく
放置しておくだけで、半硬化状態が得られることにな
る。なお、ペースト状の導電性接着剤11aを、配線基
板2の端子電極5側に局所的に(部分的に)スクリーン
印刷して形成してもよい。
【0027】また、図4(c)および図5(c)のいず
れの場合でも、メタルマスク8の厚さは、半導体パッケ
ージ実装時の反り変形量(配線基板2や半導体パッケー
ジ10の反り変形量。但し、半導体パッケージ10の反
り変形量については、はんだパンプ4の平坦面4aを形
成する際の温度と、導電性接着剤層部分を用いてはんだ
バンプと端子電極との間を接続実装する際の温度との間
に30℃〜40℃程度の差が生じるので、この温度差に
伴うものである。)および導電性接着剤の溶剤揮発によ
る体積減少分(導電性接着剤が熱可塑性の場合には、体
積比で50%程度の溶剤が入れられてペースト状にして
あるので、溶剤揮発による体積減少分が大きくなる。)
を考慮して決定する。即ち、メタルマスク8の厚さは、
頂上部を平坦化したはんだバンプ4の高さばらつきおよ
び配線基板2や半導体パッケージ10の反り変形を吸収
可能な導電性接着剤層部分の厚さ(80μm〜100μ
m程度)が得られるようにすればよい。このようにスク
リーン印刷方法によって導電性接着剤層部分を塗布すれ
ば、よりはんだバンプ数の多い半導体パッケージ10に
対しても容易に導電性接着剤層部分を形成することが可
能となる。また、スクリーン印刷をする際、メタルマス
ク8とはんだバンプ4の平坦面4aまたは端子電極5と
の間隙を100μm〜200μm程度の適切な距離を保
つことにより、はんだバンプ4の頂上部に対しても導電
性ペーストのにじみの少ない均一な導電性接着剤層部分
が得られる。また、その他、はんだバンプ4の平坦面4
aおよび配線基板2の金属電極5上にはんだよりも低温
で接続可能な局部的な導電接着剤層部分11aを形成す
るスクリーン印刷法以外の導電性接着剤層形成法として
は、導電ペーストを転写する方法やシート状の熱可塑性
の導電性接着材および未硬化の熱硬化性の導電接着剤を
熱圧着により転写する手法も考えられるが、導電ペース
ト転写量および導電接着剤シート転写量ばらつきがあ
り、局所的な導電性接着剤層11aの形状制御も困難で
あるため、BGAバンプの接続およびリワーク(パッケ
ージ交換)用途には、スクリーン等の印刷法が最適であ
る。
【0028】その後、例えばリフロー炉内において、図
4(d)に示すように部分的に導電性接着剤11aを形
成した半導体パッケージ10のはんだバンプ4と、配線
基板2の端子電極5とを位置合わせして搭載し、はんだ
バンプ4の融点以下で加熱することにより、はんだバン
プ4および端子電極5を導電性接着剤層部分6aを介し
て電気的な接続と機械的な接着接続が行われて図4
(e)に示すような半導体パッケージの実装構造体を得
ることができる。なお、上記位置合わせは、例えばステ
ージ(図示せず)上に載置された配線基板2上の所望の
端子電極5または基準マーク(図示せず)を光学的に観
察して得られる画像と、例えば真空チャックに保持され
た半導体パッケージ10のはんだバンプ4または平坦面
4aに形成された導電性接着剤層部分11aを光学的に
観察して得られる画像とに基いて上記ステージと真空チ
ャックとの相対的位置を制御することによって実現する
ことができる。また、図5(d)に示すように半導体パ
ッケージ10のはんだバンプ4と、部分的に導電性接着
剤11aを形成した配線基板2の端子電極5とを位置合
わせして搭載し、はんだバンプ4の融点以下で加熱する
ことにより、はんだバンプ4および端子電極5を導電性
接着剤層部分6aを介して電気的な接続と機械的な接着
接続が行われて図5(e)に示すような半導体パッケー
ジの実装構造体を得ることができる。上記場合、熱可塑
性の導電接着剤では溶剤を揮発させ、接着剤成分が溶融
することにより、また熱硬化性の導電接着剤では熱硬化
反応により接続を行う。なお、この際、導電性接着剤の
中に含有されたフレーク状のAgもしくはAg−Pdを
主成分とする導電粉を密着させることによって、はんだ
バンプ4と端子電極5との間の電気的な導通をとって電
気的な接続を行うものであるため、配線基板2と半導体
パッケージ10との間に圧力を加えることが望ましい。
しかし、この圧力は、熱可塑性の導電性接着剤の場合に
は弱くても、確実な電気的接続を行うことができる。
【0029】ところで、リワークする半導体パッケージ
10において、導電性接着剤11aとして熱可塑性のも
のを用いる場合には、リワークする半導体パッケージ1
0のはんだバンプ4側に導電性ペーストをスクリーン印
刷などで局所的に塗布後、約150℃で5min程度の
時間保持し、溶剤を揮発除去して固体状にしておくこと
により、室温での一時保管が可能となる。そして、この
室温で一時保管された半導体パッケージ10をリワーク
するために図4(d)に示すように配線基板2上に搭載
して接続する場合には、溶剤の多くが揮発除去されて導
電性接着剤が固体状にされている関係で、加熱の他に加
圧が必要となる。この場合の加圧力は、0.8から1.
27mm程度のピッチのBGAパッケージにおいて4〜
40gf/バンプ程度の範囲が望ましい。以上、図4
(a)から図4(d)および図5(a)から図5(d)
に示す工程により半導体パッケージ10の導電性接着剤
層部分6aによる接着接続が完了して図4(e)および
図5(e)に示すような半導体パッケージの実装構造体
を得ることができる。以上説明したように、はんだバン
プ4の融点よりも低温で接着接続が可能な導電性接着剤
層部分11aを、はんだバンプ4の平坦面4aと端子電
極5との間にのみ局所的に形成させ、はんだバンプ4の
融点よりも低温で加熱してはんだバンプ4の平坦面4a
と端子電極5との間において上記局所的な接着剤層6a
を介して電気的な接続も含め接着接続を行うように構成
したので、半導体パッケージ10の低温リワークを可能
にすることができる。
【0030】また、印刷された熱硬化性もしくは溶剤揮
発前の熱可塑性の導電性ペースト11aの粘着力を利用
すれば、半導体パッケージ搭載−加熱接続工程中のパッ
ケージバンプ4の端子電極5からの位置ずれを防止する
ことが可能である。また、局所的な導電性接着剤11a
をはんだバンプ4の融点以下で加熱すればよいので、リ
フロー炉等を用いてリワークも可能となる。また、半導
体パッケージ10の接続時において、導電性ペースト1
1aによって半導体パッケージ10のはんだバンプ4の
高さばらつきの吸収も可能である。また、本方式によれ
ば、半導体パッケージのはんだバンプ高さばらつきを、
はんだバンプ4の頂上部に平坦面4aを形成することに
よって揃えて吸収し、導電ペースト11aによって配線
基板2や半導体パッケージ10の反りを吸収させるよう
に構成したので、半導体パッケージの加圧が伴う加熱に
よる接続が困難な半導体パッケージの接続およびリワー
クも可能となる。なお、熱硬化性の導電接着剤の硬化温
度又は熱可塑性の導電接着剤の接続温度は、実装基板
(配線基板)2のガラス転移点130℃を大きく越えな
い130から160℃程度の範囲であることが望まし
い。
【0031】次に、本発明に係る半導体パッケージの実
装構造体の第2の実施の形態を図1および図6を用いて
説明する。図6は第2の実施の形態における接続部付近
を拡大した断面図である。第2の実施の形態において、
第1の実施の形態と相違する構成は、パッケージ1のは
んだバンプ4の平坦面および配線基板2の端子電極5の
間に形成する導電性接着剤層部分6を2層6a、6bか
ら構成することにある。この第2の実施の形態の場合、
2層目の導電性接着剤層部分6aが、1層目の導電性接
着剤層部分6bと同等かそれ以下の低温で接着が可能な
構成であれば、2層目の導電性接着剤層部分6aが熱硬
化性か熱可塑性であるか、またはペースト状であるか固
体状であるか、などの形態は問わない。また、接着温度
や熱膨張率等の性質の異なる2層構成の導電接着剤層部
分6a、6bを形成させることにより、半導体パッケー
ジ10の低温リワークを更に容易にすることも可能であ
る。ここで、1層目の導電接着剤層部分6bは接続高さ
を保持する層であり、2層目の導電接着剤層部分6aは
はんだバンプ4の高さばらつき(特に、はんだバンプ4
の頂上部に平坦面4aを形成した際吸収しえなかった高
さばらつき)を吸収する層として働く。上記の構成にす
ることで、半導体パッケージ1の高さばらつきがあって
も最低限の導電性接着剤の高さを確保することが可能
で、より高い接続信頼性を得ることができる。
【0032】本発明に係る半導体パッケージ(多ピンエ
リアバンプ型パッケージ)の実装構造体の第2の実施の
形態を得るための実装方法の第2の実施例について図7
および図8を用いて説明する。図7に示す場合には、図
7(c)に示すように(1)ペースト状の導電性接着剤
11bを上記はんだバンプ4の平坦面4aにスクリーン
印刷法により塗布した後加熱して硬め、固体状の接着剤
層である第1層目部分11bを形成した後、(2)更に
導電性接着剤ペースト11aを上記はんだバンプ上の導
電性硬化物11b上にスクリーン印刷法により塗布して
2層目の導電性接着剤層部分11aを形成させる。図8
に示す場合には、図8(c)に示すように(1)ペース
ト状の導電性接着剤11bを上記はんだバンプ4の平坦
面4aにスクリーン印刷法により塗布した後加熱して硬
め、固体状の接着剤層である第1層目部分11bを形成
した後、(2)更に導電性接着剤ペースト11aを配線
基板2上の端子電極5上にスクリーン印刷法により塗布
して2層目の導電性接着剤層部分11aを形成させる。
それ以外の実装方法は図4および図5と同様である。即
ち、実装方法の第2の実施例は、導電性接着剤のペース
ト11bを平坦化済みのはんだバンプ4に塗布・加熱し
て固化して第1層目部分を形成し、更に第2層目の導電
性接着剤ペースト11aを前記導電性硬化物11bまた
は配線基板2上の端子電極5上に塗布し、上記導電性硬
化物11bと配線基板2上の端子電極5とを位置合わせ
して加熱接続を行うものである。この第2の実施例によ
れば、第1層目の固化した導電性接着剤層部分により最
低限の接続高さ(平坦化する前のはんだバンプの高さ)
を保障し、第2層目の導電性接着剤ペーストの粘着力に
より実装時の位置ずれを防止可能な上、半導体パッケー
ジ10や配線基板2の反り変形を吸収可能な導電性接着
剤層部分の厚みまたは形状が容易に得ることができる。
また、接続時に加圧を伴う加熱が困難な実装体において
も信頼性の高い接続状態を得ることも可能となる。な
お、上記第2の実施例の説明では、第1層目の部分を平
坦化済みのはんだバンプ4に形成したが、配線基板2上
の端子電極5上に形成してもよい。
【0033】次に、実装方法の第2の実施例について図
7を用いて具体的に説明する。
【0034】BGAパッケージ10としては、はんだバ
ンプ4のピッチが0.80mm程度、729ボール程度
のものを用いた。また、導電性接着剤11a、11bと
しては接着剤の基材がポリウレタン系で、長さ10μm
程度、直径1μm程度の大きさのフレーク状のAg導電
フィラーを分散させた熱可塑性のものを用いた。また、
導電性ペースト印刷には、厚さ150μm程度、穴径4
50μm程度のプラスチックマスク8を用いた。まず、
図7(a)(b)に示すように、1mm厚のガラス板7
に、BGAパッケージ10のはんだバンプ4の頂点側を
下側にして置いた後、フラックス無しでリフロー炉内に
搬送し、210℃程度で約60秒の加熱条件でPb−S
n共晶はんだバンプ4の平坦化を行った。その後、図7
(c)に示すように、上記プラスチックマスク8によ
り、はんだバンプ4上にペースト状のウレタン系熱可塑
性の導電接着剤をスクリーン印刷して150℃程度で約
5min間加熱して有機溶剤を揮発させ、固化し、導電
性接着剤の第1層目部分11bを形成した。次に、ペー
スト状のウレタン系熱可塑性の導電性接着剤を上記導電
性接着剤の第1層部分11b上に印刷・転写した。
【0035】その後、図7(d)に示すように、パッケ
ージ1のはんだバンプ4と配線基板2の端子電極5とを
位置あわせ搭載して160℃程度で約5min加熱して
有機溶剤を揮発させ、固化して仮接続を行った後に、配
線基板2側を160℃程度で予熱し、パッケージ10側
を160℃程度で、加圧力を8〜32gf/バンプで加
圧しながら約75秒間局所加熱することにより接着接続
を行った。これらの接続方法によりアンダーフィルなど
の接続部の樹脂補強を一切行わずにはんだ接続並の接続
抵抗および接続強度を得ることができる。その接続状態
の例を図9に示す。図9から明らかなように、熱可塑性
の導電性接着剤を用いた場合、実装時には第1層目の部
分と第2層目の部分が一体化してしまうことになる。こ
の状態のバンプ接続によれば、従来のはんだ接続並の
3.7mΩ/バンプ程度の初期接続抵抗とほぼ同程度の
4.9mΩ/バンプ程度の初期接続抵抗を得ることがで
きた。
【0036】なお、以上の説明においては、半導体パッ
ケージ(多ピンエリアバンプ型パッケージ)として、電
極3上にはんだバンプ4を形成した場合について説明し
たが、CuまたはCu−Ni−Auボールなどのはんだ
より融点の高い金属ボールからなるエリアバンプを持つ
ボールグリッドアレイ半導体パッケージにも適用するこ
とが可能となる。このように金属ボールの場合、高さば
らつきが殆どないので、頂上部を平坦にする必要はな
い。そこで、導電性接着剤11aを配線基板2の端子電
極5のみに例えばスクリーン等の印刷によって形成すれ
ばよい。
【0037】次に、本発明に係る半導体パッケージ(多
ピンエリアバンプ型パッケージ)の実装構造体の第3お
よび第4の実施の形態について図10および図11を用
いて説明する。即ち、第3および第4の実施の形態は、
第1および第2の実施の形態における半導体パッケージ
10のはんだバンプ4の代わりに、可撓性を有する熱硬
化性もしくは熱可塑性の導電接着剤で形成された導電性
接着剤バンプ9である。第3の実施の形態は、図10に
示すように、未硬化の熱硬化性もしくは熱可塑性の導電
接着剤から成るバンプ9で構成し、第4の実施の形態
は、図11に示すように、2層以上の性質の異なる導電
性接着剤層から成るバンプ9、6cを形成した構造にす
ることもできる。そのような形態の場合、上記半導体パ
ッケージ本体1において、パッケージ側のベース基板1
bの入出力パッドに十分な接続高さを確保できるバンプ
高さであること、例えば1.27mmボールピッチBG
Aの場合は600から700μm程度となることが望ま
しい。第3の実施の形態における導電性接着剤バンプ9
の形成法としては、複数の金属パッド3を有する半導体
パッケージ本体1において、パッケージの金属パッド3
上にのみスクリーン印刷法等により熱硬化性もしくは熱
可塑性の導電性接着剤による固体状のバンプ9を形成す
るものである。第4の実施の形態における導電性接着剤
バンプ9の形成法としては、複数の金属パッド3を有す
る半導体パッケージ本体1において、パッケージの金属
パッド3上にのみスクリーン印刷法等により熱硬化性も
しくは熱可塑性の導電性接着剤による固体状のバンプ9
を形成し、更にそのバンプ9上のみに導電性接着剤層6
cをスクリーン印刷法等により塗布・形成するものであ
る。以上説明したように、第3および第4の実施の形態
によれば、特にパッケージ加圧加熱による接続が困難な
パッケージのリワークも可能となる。
【0038】また、以上説明したように、第1〜第4の
実施の形態によれば、BGA等の多ピンエリアバンプ型
パッケージ10のはんだバンプ4を平坦化し、はんだ平
坦面4a上または/および配線基板2の端子電極5上に
導電性接着剤層部分6を形成させ、上記半導体パッケー
ジのはんだバンプ4と配線基板の端子電極5とを位置合
わせして搭載後、加熱接続することにより、はんだの融
点以下でのパッケージ接続およびリワークが可能とな
り、しかも導電性接着剤層部分6の形状を、はんだバン
プの平坦面4aおよび側面双方を覆う形状とすることに
より、アンダーフィルなどの接続部の樹脂補強を行わな
いで、はんだ接続並の接続強度や接続抵抗を得ることが
できる。なお、リワーク(パッケージ交換)するため
に、実装されている半導体パッケージ21(10)を取
外す際、導電性接着剤層部分6aが熱可塑性の場合に
は、接着剤の基材を溶融させるように加熱して接着力を
著しく低下させ、導電性接着剤層部分6aが熱硬化性の
場合には、基材の温度がガラス転移点(約130℃)を
越えるように加熱して接着力を著しく低下させることに
より、容易に所望の半導体パッケージ21(10)にお
けるはんだバンプ4と端子電極5間の接続部の剥がしが
可能となる。次に、新たな半導体パッケージを取り付け
る際、導電性接着剤層部分が熱可塑性の場合には、その
剥がしたままの状態で、導電性接着剤層部分6を形成し
た新たな半導体パッケージ10の平坦化されたはんだバ
ンプ4と配線基板の端子電極5とを位置合わせして搭載
後、加熱接続することにより取り付けることが可能とな
る。また、新たな半導体パッケージを取り付ける際、導
電性接着剤層部分が熱硬化性の場合には、剥がした端子
電極の群の表面を熱硬化性接着剤が残らないように洗浄
する必要がある。
【0039】以上説明した実施の形態によれば、はんだ
バンプ頂上部を平坦化する実装構造とすることにより、
BGAパッケージの接続時の高さばらつきを低減するこ
とができる。また、はんだバンプ平坦面を形成すること
によりはんだバンプ上への導電性接着剤層部分の形成を
容易にし、接着接続面積のばらつきを低減できる。その
結果、導電性接着剤による接続時に均一な接続状態を安
定して得ることが可能となる。また、はんだバンプと端
子電極との間に形成された導電性接着剤層部分は高い可
撓性を有するため、半導体パッケージを加熱および加圧
加熱接続する際に発生する発生する反りや歪みを吸収す
ることができ、熱応力を緩和させることが可能となり、
接続信頼性を向上させることができる。また、導電性接
着剤層部分がはんだバンプの平坦面のみでなく、はんだ
バンプの側面も覆う形状とすることにより、より接続抵
抗・耐温度サイクル性などの接続信頼性を向上させるこ
とが可能となる。
【0040】
【発明の効果】本発明によれば、エリアバンプを持つB
GAパッケージやCSP等の多ピンエリアバンプ型パッ
ケージを、複数の端子電極を有する配線基板に高い接続
信頼性でもって低温接続実装を可能にしてリワーク(パ
ッケージ交換)を容易にした半導体パッケージの実装構
造体を実現することができる効果を奏する。また、本発
明によれば、エリアバンプを持つBGAパッケージやC
SP等の多ピンエリアバンプ型パッケージを、複数の端
子電極を有する配線基板に高い接続信頼性でもって接続
実装を可能にした半導体パッケージの実装構造体を実現
することができる効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージの実装構造体の
第1の実施の形態を示す断面図である。
【図2】本発明に係る半導体パッケージの実装構造体の
第1の実施の形態における接続部付近を拡大して示した
断面図である。
【図3】本発明に係る半導体パッケージの実装構造体の
全体を示す斜視図である。
【図4】本発明に係る実装方法の第1の実施例を説明す
るための概略説明図である。
【図5】本発明に係る実装方法の第1の実施例を説明す
るための概略説明図である。
【図6】本発明に係る半導体パッケージの実装構造体の
第2の実施の形態を示す断面図である。
【図7】本発明に係る実装方法の第2の実施例を説明す
るための概略説明図である。
【図8】本発明に係る実装方法の第2の実施例を説明す
るための概略説明図である。
【図9】0.8mmピッチ/729ボールのBGA接続
断面を示す図である。
【図10】本発明に係る半導体パッケージの実装構造体
の第3の実施の形態を示す断面図である。
【図11】本発明に係る半導体パッケージの実装構造体
の第4の実施の形態を示す断面図である。
【符号の説明】
1…多ピンエリアバンプ型パッケージ本体、2…配線基
板、3…金属パッド、4…はんだバンプ、5…端子電
極、6、6a、6b、6c…導電性接着剤層部分、7…
定板、8…メタルマスク(印刷用マスク)、9…導電性
接着剤バンプ(固体状のバンプ)、10…多ピンエリア
バンプ型パッケージ(半導体パッケージ)、11a…導
電性接着剤(接着剤ペースト)、11b…導電性接着剤
(接着剤ペースト)、21、22、23…半導体パッケ
ージ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 佐藤 正昭 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 坂上 雅一 神奈川県海老名市下今泉810番地 株式会 社日立製作所デジタルメディアシステム事 業部内 Fターム(参考) 5E319 AA03 AB05 BB04 BB11 CD04 5F044 LL07 QQ02 QQ03

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】複数の金属パッドに接合されたはんだバン
    プからなるエリアバンプを持つ多ピンエリアバンプ型パ
    ッケージを、複数の端子電極を有する配線基板に実装し
    て構成される半導体パッケージの実装構造体であって、 前記複数のはんだバンプの頂上部について高さを揃えて
    平坦化して形成したはんだバンプ平坦面の各々と前記複
    数の端子電極の各々との間を各ハンダバンプの側面を覆
    うように接着剤基材に導電粉を含有させた導電性接着剤
    層部分で固めて電気的および機械的に接続実装して構成
    することを特徴とする半導体パッケージの実装構造体。
  2. 【請求項2】前記はんだバンプを鉛フリーで構成したこ
    とを特徴とする請求項1記載の半導体パッケージの実装
    構造体。
  3. 【請求項3】前記導電性接着剤層部分を複数層で構成し
    たことを特徴とする請求項1記載の半導体パッケージの
    実装構造体。
  4. 【請求項4】複数の金属パッドに接合された金属ボール
    からなるエリアバンプを持つ多ピンエリアバンプ型パッ
    ケージを、複数の端子電極を有する配線基板に実装して
    構成される半導体パッケージの実装構造体であって、 前記複数の金属ボールの各々と前記複数の端子電極の各
    々との間を各金属ボールの側面を覆うように接着剤基材
    に導電粉を含有させた導電性接着剤層部分で固めて電気
    的および機械的に接続実装して構成することを特徴とす
    る半導体パッケージの実装構造体。
  5. 【請求項5】前記導電粉としてフレーク状のAgもしく
    はAg−Pdを主成分とすることを特徴とする請求項1
    または4記載の半導体パッケージの実装構造体。
  6. 【請求項6】前記接着剤基材として熱可塑性樹脂である
    ことを特徴とする請求項1または4記載の半導体パッケ
    ージの実装構造体。
  7. 【請求項7】前記接着剤基材として熱硬化性樹脂である
    ことを特徴とする請求項1または4記載の半導体パッケ
    ージの実装構造体。
  8. 【請求項8】複数の金属パッドからなるエリアバンプを
    持つ多ピンエリアバンプ型パッケージを、複数の端子電
    極を有する配線基板に実装して構成される半導体パッケ
    ージの実装構造体であって、 前記複数の金属パッドの各々と前記複数の端子電極の各
    々との間を所望の高さで各エリアバンプの側面を覆うよ
    うに接着剤基材に導電粉を含有させた導電性接着剤層部
    分で固めて電気的および機械的に接続実装して構成する
    ことを特徴とする半導体パッケージの実装構造体。
  9. 【請求項9】前記導電性接着剤層部分を複数層で構成し
    たことを特徴とする請求項8記載の半導体パッケージの
    実装構造体。
  10. 【請求項10】複数の金属パッドに接合されたはんだバ
    ンプからなるエリアバンプを持つ多ピンエリアバンプ型
    パッケージを、複数の端子電極を有する配線基板に実装
    する半導体パッケージの実装方法であって、 前記多ピンエリアバンプ型パッケージの複数のはんだバ
    ンプの頂上部を一括して平坦化する平坦化工程と、 該平坦化工程で平坦化した各はんだバンプ平坦面と前記
    各端子電極との間に各はんだバンプに対応させて接着剤
    基材に導電粉を含有させた導電性接着剤層部分を形成す
    る形成工程と、 該形成工程で形成された各導電性接着剤層部分を前記は
    んだバンプの融点以下の温度で加熱することにより各は
    んだバンプと各端子電極とを各はんだバンプの側面を覆
    うように各導電性接着剤層部分で固めて電気的および機
    械的に接続して実装する接続実装工程とを有することを
    特徴とする半導体パッケージの実装方法。
  11. 【請求項11】複数の金属パッドに接合されたはんだバ
    ンプからなるエリアバンプを持つ多ピンエリアバンプ型
    パッケージを、複数の端子電極を有する配線基板に実装
    する半導体パッケージの実装方法であって、 前記多ピンエリアバンプ型パッケージの複数のはんだバ
    ンプの頂上部を一括して平坦化する平坦化工程と、 該平坦化工程で平坦化した各はんだバンプ平坦面上に、
    接着剤基材に導電粉を含有させた導電性接着剤層部分を
    形成する形成工程と、 該形成工程で形成された各導電性接着剤層部分を前記は
    んだバンプの融点以下の温度で加熱することにより各は
    んだバンプと各端子電極とを各はんだバンプの側面を覆
    うように各導電性接着剤層部分で固めて電気的および機
    械的に接続して実装する接続実装工程とを有することを
    特徴とする半導体パッケージの実装方法。
  12. 【請求項12】複数の金属パッドに接合されたはんだバ
    ンプからなるエリアバンプを持つ多ピンエリアバンプ型
    パッケージを、複数の端子電極を有する配線基板に実装
    する半導体パッケージの実装方法であって、 前記多ピンエリアバンプ型パッケージの複数のはんだバ
    ンプの頂上部を一括して平坦化する平坦化工程と、 該平坦化工程で平坦化した各はんだバンプ平坦面上に、
    接着剤基材に導電粉を含有させた導電性接着剤層部分を
    形成して加熱固化または半硬化させる形成工程と、 該形成工程で加熱固化または半硬化された各導電性接着
    剤層部分を前記はんだバンプの融点以下の温度で加熱す
    ることにより各はんだバンプと各端子電極とを各はんだ
    バンプの側面を覆うように各導電性接着剤層部分で固め
    て電気的および機械的に接続して実装する接続実装工程
    とを有することを特徴とする半導体パッケージの実装方
    法。
  13. 【請求項13】前記平坦化工程において、多ピンエリア
    バンプ型パッケージのバンプ側を平滑かつはんだに濡れ
    ない材質の定板に搭載し、はんだバンプをはんだの融点
    よりもわずか高い温度で加熱溶融することを特徴とする
    請求項10または11または12記載の半導体パッケー
    ジの実装方法。
  14. 【請求項14】前記形成工程において、導電性接着剤の
    ペーストを印刷法により部分化して塗布することを特徴
    とする請求項10または11または12記載の半導体パ
    ッケージの実装方法。
  15. 【請求項15】複数の金属パッドに接合されたはんだバ
    ンプからなるエリアバンプを持つ多ピンエリアバンプ型
    パッケージを、複数の端子電極を有する配線基板に実装
    する半導体パッケージの実装方法であって、 前記多ピンエリアバンプ型パッケージの複数のはんだバ
    ンプの頂上部を一括して平坦化する平坦化工程と、 該平坦化工程で平坦化した各はんだバンプ平坦面もしく
    は前記各端子電極上に、接着剤基材に導電粉を含有させ
    た第1層目の導電性接着剤層部分を形成して加熱固化ま
    たは半硬化させる第1層目の形成工程と、 該第1層目の形成工程で加熱固化または半硬化された各
    第1層目の導電性接着剤層部分と各端子電極もしくは各
    はんだバンプ平坦面との間に、接着剤基材に導電粉を含
    有させた第2層目の導電性接着剤層部分を形成する第2
    層目の形成工程と、 該第2層目の形成工程で形成された各第2層目の導電性
    接着剤層部分を前記はんだバンプの融点以下の温度で加
    熱することにより各はんだバンプと各端子電極とを各は
    んだバンプの側面を覆うように各第1層目および第2層
    目の導電性接着剤層部分で固めて電気的および機械的に
    接続して実装する接続実装工程とを有することを特徴と
    する半導体パッケージの実装方法。
  16. 【請求項16】複数の金属パッドに接合された金属ボー
    ルからなるエリアバンプを持つ多ピンエリアバンプ型パ
    ッケージを、複数の端子電極を有する配線基板に実装す
    る半導体パッケージの実装方法であって、 前記各金属ボールと各端子電極との間に、接着剤基材に
    導電粉を含有させた導電性接着剤層部分を形成する形成
    工程と、 該形成工程で形成された各導電性接着剤層部分を加熱す
    ることにより各金属ボールと各端子電極との間を各金属
    ボールの側面を覆うように導電性接着剤層部分で固めて
    電気的および機械的に接続して実装する接続実装工程と
    を有することを特徴とする半導体パッケージの実装方
    法。
  17. 【請求項17】複数の金属パッドからなるエリアバンプ
    を持つ多ピンエリアバンプ型パッケージを、複数の端子
    電極を有する配線基板に実装する半導体パッケージの実
    装方法であって、 前記各金属パッドもしくは前記各端子電極上に、所望の
    高さで接着剤基材に導電粉を含有させた第1層目の導電
    性接着剤層部分を形成して加熱固化または半硬化させる
    第1層目の形成工程と、 該第1層目の形成工程で加熱固化または半硬化された各
    第1層目の導電性接着剤層部分と各端子電極もしくは各
    金属パッドとの間に、接着剤基材に導電粉を含有させた
    第2層目の導電性接着剤層部分を形成する第2層目の形
    成工程と、 該第2層目の形成工程で形成された各第2層目の導電性
    接着剤層部分を加熱することにより各金属パッドと各端
    子電極とを各第1層目および第2層目の導電性接着剤層
    部分で固めて電気的および機械的に接続して実装する接
    続実装工程とを有することを特徴とする半導体パッケー
    ジの実装方法。
  18. 【請求項18】複数の金属パッドに接合されたはんだバ
    ンプからなるエリアバンプを持つ多ピンエリアバンプ型
    パッケージを、複数の端子電極を有する配線基板に対し
    て交換して実装する半導体パッケージのリワーク方法で
    あって、 前記配線基板に接続実装された多ピンエリアバンプ型パ
    ッケージについて導電性接着剤層部分を加熱して接着力
    を弱めて多ピンエリアバンプ型パッケージを剥がす工程
    と、 新たな多ピンエリアバンプ型パッケージの複数のはんだ
    バンプの頂上部を一括して平坦化する平坦化工程と該平
    坦化工程で平坦化した各はんだバンプ平坦面と前記各端
    子電極との間に各はんだバンプに対応させて接着剤基材
    に導電粉を含有させた導電性接着剤層部分を形成する形
    成工程と該形成工程で形成された各導電性接着剤層部分
    を前記はんだバンプの融点以下の温度で加熱することに
    より各はんだバンプと各端子電極とを各はんだバンプの
    側面を覆うように各導電性接着剤層部分で固めて電気的
    および機械的に接続して実装する接続実装工程とを有し
    て新たな多ピンエリアバンプ型パッケージを前記配線基
    板に接続実装する実装工程とを有することを特徴とする
    半導体パッケージのリワーク方法。
JP11218276A 1999-08-02 1999-08-02 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法 Pending JP2001044606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11218276A JP2001044606A (ja) 1999-08-02 1999-08-02 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11218276A JP2001044606A (ja) 1999-08-02 1999-08-02 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法

Publications (1)

Publication Number Publication Date
JP2001044606A true JP2001044606A (ja) 2001-02-16

Family

ID=16717335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11218276A Pending JP2001044606A (ja) 1999-08-02 1999-08-02 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法

Country Status (1)

Country Link
JP (1) JP2001044606A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030076A1 (ja) * 2002-09-24 2004-04-08 Toray Engineering Co., Ltd. 接合装置および方法
CN1300832C (zh) * 2003-03-13 2007-02-14 精工爱普生株式会社 电子装置的制造方法及芯片载架
JP2009517889A (ja) * 2005-11-29 2009-04-30 アムフェノール・コーポレーション 鉛(pb)無しの電子構成要素の装着
WO2013126893A1 (en) * 2012-02-24 2013-08-29 Texas Instruments Incorporated System in package and method for manufacturing the same
CN105405825A (zh) * 2015-12-09 2016-03-16 南通富士通微电子股份有限公司 一种覆晶薄膜封装结构
CN105551986A (zh) * 2015-12-09 2016-05-04 南通富士通微电子股份有限公司 一种覆晶薄膜(cof)封装方法
CN105551987A (zh) * 2015-12-09 2016-05-04 南通富士通微电子股份有限公司 一种覆晶薄膜(cof)封装方法
KR20210132237A (ko) * 2016-12-19 2021-11-03 타츠타 전선 주식회사 패키지 기판 및 패키지 기판의 제조 방법
CN115938963A (zh) * 2023-03-13 2023-04-07 深圳市光为光通信科技有限公司 一种基于硅基光电子集成芯片的光电共封装方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030076A1 (ja) * 2002-09-24 2004-04-08 Toray Engineering Co., Ltd. 接合装置および方法
CN100352024C (zh) * 2002-09-24 2007-11-28 须贺唯知 接合装置及接合方法
US7591293B2 (en) 2002-09-24 2009-09-22 Tadatomo Suga Device for bonding a metal on a surface of a substrate
CN1300832C (zh) * 2003-03-13 2007-02-14 精工爱普生株式会社 电子装置的制造方法及芯片载架
JP2009517889A (ja) * 2005-11-29 2009-04-30 アムフェノール・コーポレーション 鉛(pb)無しの電子構成要素の装着
US8884343B2 (en) 2012-02-24 2014-11-11 Texas Instruments Incorporated System in package and method for manufacturing the same
WO2013126893A1 (en) * 2012-02-24 2013-08-29 Texas Instruments Incorporated System in package and method for manufacturing the same
CN105405825A (zh) * 2015-12-09 2016-03-16 南通富士通微电子股份有限公司 一种覆晶薄膜封装结构
CN105551986A (zh) * 2015-12-09 2016-05-04 南通富士通微电子股份有限公司 一种覆晶薄膜(cof)封装方法
CN105551987A (zh) * 2015-12-09 2016-05-04 南通富士通微电子股份有限公司 一种覆晶薄膜(cof)封装方法
KR20210132237A (ko) * 2016-12-19 2021-11-03 타츠타 전선 주식회사 패키지 기판 및 패키지 기판의 제조 방법
KR102439010B1 (ko) * 2016-12-19 2022-08-31 타츠타 전선 주식회사 패키지 기판 및 패키지 기판의 제조 방법
CN115938963A (zh) * 2023-03-13 2023-04-07 深圳市光为光通信科技有限公司 一种基于硅基光电子集成芯片的光电共封装方法

Similar Documents

Publication Publication Date Title
US6981317B1 (en) Method and device for mounting electronic component on circuit board
US6670264B2 (en) Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
US5861678A (en) Method and system for attaching semiconductor dice to substrates
JP3905100B2 (ja) 半導体装置とその製造方法
JP2596721B2 (ja) Dca用集積回路チップ製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP4105409B2 (ja) マルチチップモジュールの製造方法
US20070090160A1 (en) Electronic Part Manufacturing Method
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
WO2006112384A1 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
WO2006030674A1 (ja) フリップチップ実装方法及びフリップチップ実装体
JPH06103703B2 (ja) 半田付け方法
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JP2001044606A (ja) 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
JP2001185577A (ja) 電子機器
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2762958B2 (ja) バンプの形成方法
JP4515587B2 (ja) 電子部品の実装方法
JP2000353424A (ja) 異方性導電接着剤及び導電接続構造並びに導電接続方法