JPH10321669A - 電子部品の実装方法および実装構造 - Google Patents
電子部品の実装方法および実装構造Info
- Publication number
- JPH10321669A JPH10321669A JP9132494A JP13249497A JPH10321669A JP H10321669 A JPH10321669 A JP H10321669A JP 9132494 A JP9132494 A JP 9132494A JP 13249497 A JP13249497 A JP 13249497A JP H10321669 A JPH10321669 A JP H10321669A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode
- mounting
- bump electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電子部品へのストレスを低減することによっ
て、電子部品の特性劣化を防止することが可能な電子部
品の実装方法およびそれを用いた電子部品の実装構造を
提供する。 【解決手段】 電子部品１５を実装する基板１上にバン
プ電極１１を形成するステップと、バンプ電極１１と電
子部品１５の端子電極１５ａとを位置合わせするステッ
プと、バンプ電極１１と端子電極１５ａとを熱反応によ
り接合するステップとからなることを特徴とする。
て、電子部品の特性劣化を防止することが可能な電子部
品の実装方法およびそれを用いた電子部品の実装構造を
提供する。 【解決手段】 電子部品１５を実装する基板１上にバン
プ電極１１を形成するステップと、バンプ電極１１と電
子部品１５の端子電極１５ａとを位置合わせするステッ
プと、バンプ電極１１と端子電極１５ａとを熱反応によ
り接合するステップとからなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品の実装方法
および実装構造に関するものである。
および実装構造に関するものである。
【０００２】
【従来の技術】従来より、集積回路、チップコンデン
サ、チップ抵抗器などの電子部品を基板上に実装して電
気的に接続する方法として、バンプ電極を用いた実装方
法が広く用いられている。
サ、チップ抵抗器などの電子部品を基板上に実装して電
気的に接続する方法として、バンプ電極を用いた実装方
法が広く用いられている。
【０００３】従来の電子部品の実装方法のステップを図
１６〜図２１を用いて説明する。図１６〜図２１におい
て、３１は電子部品、３１ａは端子電極、３３はＡｕワ
イヤ、３５はキャピラリ、３７は放電トーチ棒、３９は
Ａｕボール、４１はバンプ電極、４３はヒートツール、
４５は基板、４５ａは配線電極である。
１６〜図２１を用いて説明する。図１６〜図２１におい
て、３１は電子部品、３１ａは端子電極、３３はＡｕワ
イヤ、３５はキャピラリ、３７は放電トーチ棒、３９は
Ａｕボール、４１はバンプ電極、４３はヒートツール、
４５は基板、４５ａは配線電極である。
【０００４】（１）まず、電子部品３１上の端子電極３
１ａの上方にＡｕワイヤ３３が挿通されたキャピラリ３
５を用意し、Ａｕワイヤ３３の先端を放電トーチ棒３７
により加熱溶融してＡｕボール３９を形成する。このと
き、電子部品３１は１５０℃〜２５０℃程度に加温する
（図１６）。
１ａの上方にＡｕワイヤ３３が挿通されたキャピラリ３
５を用意し、Ａｕワイヤ３３の先端を放電トーチ棒３７
により加熱溶融してＡｕボール３９を形成する。このと
き、電子部品３１は１５０℃〜２５０℃程度に加温する
（図１６）。
【０００５】（２）続いて、キャピラリ３５を下降させ
てＡｕボール３９を端子電極３１ａ上に載置し、超音波
振動や熱圧着により固着させる（図１７）。
てＡｕボール３９を端子電極３１ａ上に載置し、超音波
振動や熱圧着により固着させる（図１７）。
【０００６】（３）次に、図示しないクランプによりＡ
ｕワイヤ３３をキャピラリ３５の上方で締め付けるとと
もに、Ａｕワイヤ３３を引き上げて切断する。これによ
り、端子電極３１ａ上にバンプ電極４１が形成される
（図１８）。
ｕワイヤ３３をキャピラリ３５の上方で締め付けるとと
もに、Ａｕワイヤ３３を引き上げて切断する。これによ
り、端子電極３１ａ上にバンプ電極４１が形成される
（図１８）。
【０００７】（４）次に、吸引穴４３ａを有するヒート
ツール４３により吸着された電子部品３１の端子電極３
１ａとバンプ電極４１とを位置合わせする（図１９）。
ツール４３により吸着された電子部品３１の端子電極３
１ａとバンプ電極４１とを位置合わせする（図１９）。
【０００８】（５）続いて、電子部品３１をフェイスダ
ウンして基板４５上にマウントするとともに、ヒートツ
ール４３を３００℃〜３５０℃程度に昇温させ、かつ、
３０ｇ〜１００ｇ／バンプの荷重を加えてバンプ電極４
１と配線電極４５ａとを熱圧着させる（図２０）。
ウンして基板４５上にマウントするとともに、ヒートツ
ール４３を３００℃〜３５０℃程度に昇温させ、かつ、
３０ｇ〜１００ｇ／バンプの荷重を加えてバンプ電極４
１と配線電極４５ａとを熱圧着させる（図２０）。
【０００９】（７）最後に、ヒートツール４３のみを上
昇させて電子部品３１の基板４５への実装が完成する
（図２１）。
昇させて電子部品３１の基板４５への実装が完成する
（図２１）。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
電子部品の実装方法では次のような問題点があった。す
なわち、ワイヤボンディングによるバンプ電極形成時に
通常１５０℃〜２５０℃の熱負荷が電子部品に加わり、
さらに、電子部品と基板との熱圧着時に３００℃〜３５
０℃の熱負荷が電子部品に加わる。つまり、２度の熱負
荷が電子部品に加わることになり、それにより電子部品
の特性劣化が生じてしまう。
電子部品の実装方法では次のような問題点があった。す
なわち、ワイヤボンディングによるバンプ電極形成時に
通常１５０℃〜２５０℃の熱負荷が電子部品に加わり、
さらに、電子部品と基板との熱圧着時に３００℃〜３５
０℃の熱負荷が電子部品に加わる。つまり、２度の熱負
荷が電子部品に加わることになり、それにより電子部品
の特性劣化が生じてしまう。
【００１１】本発明の目的は、電子部品へのストレスを
低減することによって、電子部品の特性劣化を防止する
ことが可能な電子部品の実装方法およびそれを用いた電
子部品の実装構造を提供することにある。
低減することによって、電子部品の特性劣化を防止する
ことが可能な電子部品の実装方法およびそれを用いた電
子部品の実装構造を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、上記の課題を
解決するために電子部品の実装方法および実装構造を完
成するに至った。本願第１の発明の電子部品の実装方法
は、電子部品を実装する基板上にバンプ電極を形成する
ステップと、前記バンプ電極と前記電子部品の端子電極
とを位置合わせするステップと、前記バンプ電極と前記
端子電極とを熱反応により接合するステップとからなる
ことに特徴がある。
解決するために電子部品の実装方法および実装構造を完
成するに至った。本願第１の発明の電子部品の実装方法
は、電子部品を実装する基板上にバンプ電極を形成する
ステップと、前記バンプ電極と前記電子部品の端子電極
とを位置合わせするステップと、前記バンプ電極と前記
端子電極とを熱反応により接合するステップとからなる
ことに特徴がある。
【００１３】基板側に予めバンプ電極を形成しておくの
で、従来のようなバンプ電極形成時に電子部品が受ける
熱的ストレスはない。
で、従来のようなバンプ電極形成時に電子部品が受ける
熱的ストレスはない。
【００１４】本願第２の発明の電子部品の実装方法は、
電子部品を実装する基板上にバンプ電極を形成するステ
ップと、前記バンプ電極に導電性接着剤を塗布するステ
ップと、前記バンプ電極と前記電子部品の端子電極とを
位置合わせするステップと、前記導電性接着剤を介して
前記バンプ電極と前記端子電極とを接合するステップと
からなることに特徴がある。
電子部品を実装する基板上にバンプ電極を形成するステ
ップと、前記バンプ電極に導電性接着剤を塗布するステ
ップと、前記バンプ電極と前記電子部品の端子電極とを
位置合わせするステップと、前記導電性接着剤を介して
前記バンプ電極と前記端子電極とを接合するステップと
からなることに特徴がある。
【００１５】本願第３の発明の電子部品の実装方法にお
いては、前記バンプ電極はＡｕを主成分とすることに特
徴がある。Ａｕを用いた場合には、半田やその他の金属
に比べて腐食しにくい点で有効である。
いては、前記バンプ電極はＡｕを主成分とすることに特
徴がある。Ａｕを用いた場合には、半田やその他の金属
に比べて腐食しにくい点で有効である。
【００１６】本願第４の発明の電子部品の実装方法にお
いては、前記バンプ電極の頭頂部を平坦化するステップ
を有することに特徴がある。
いては、前記バンプ電極の頭頂部を平坦化するステップ
を有することに特徴がある。
【００１７】バンプ電極と端子電極を熱圧着する場合に
頭頂部を平坦化することにより、バンプ電極同士の高さ
調整が可能となる。また、導電性接着剤が平坦化された
頭頂部に均一に塗布されやすい。
頭頂部を平坦化することにより、バンプ電極同士の高さ
調整が可能となる。また、導電性接着剤が平坦化された
頭頂部に均一に塗布されやすい。
【００１８】本願第５の発明の電子部品の実装構造にお
いては、上記いずれかに記載の電子部品の実装方法を用
いて基板と電子部品とを接合したことに特徴がある。
いては、上記いずれかに記載の電子部品の実装方法を用
いて基板と電子部品とを接合したことに特徴がある。
【００１９】本願第６の発明の電子部品の実装構造にお
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極と電子部品の電極とをバンプ電極
によって接合してなる電子部品の実装構造であって、前
記バンプ電極の断面積は、前記電子部品の端子電極と接
合している近傍の断面積が、前記基板の配線電極と接合
している近傍の断面積よりも小さいことに特徴がある。
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極と電子部品の電極とをバンプ電極
によって接合してなる電子部品の実装構造であって、前
記バンプ電極の断面積は、前記電子部品の端子電極と接
合している近傍の断面積が、前記基板の配線電極と接合
している近傍の断面積よりも小さいことに特徴がある。
【００２０】本願第７の発明の電子部品の実装構造にお
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極と電子部品の端子電極とをバンプ
電極によって接合してなる電子部品の実装構造であっ
て、前記バンプ電極の接触面積は、前記電子部品の端子
電極との接触面積が前記基板の配線電極との接触面積よ
りも小さいことに特徴がある。
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極と電子部品の端子電極とをバンプ
電極によって接合してなる電子部品の実装構造であっ
て、前記バンプ電極の接触面積は、前記電子部品の端子
電極との接触面積が前記基板の配線電極との接触面積よ
りも小さいことに特徴がある。
【００２１】本願第８の発明の電子部品の実装構造にお
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極と電子部品の電極とをバンプ電極
によって接合してなる電子部品の実装構造であって、前
記バンプ電極の外観形状は、前記電子部品側に凸状であ
ることに特徴がある。
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極と電子部品の電極とをバンプ電極
によって接合してなる電子部品の実装構造であって、前
記バンプ電極の外観形状は、前記電子部品側に凸状であ
ることに特徴がある。
【００２２】本願第９の発明の電子部品の実装構造にお
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極上に形成されたバンプ電極と電子
部品の端子電極とを導電性接着剤によって接合してなる
電子部品の実装構造であって、前記バンプ電極の断面積
は、前記導電性接着剤と接合している近傍の断面積が前
記基板の配線電極と接合している近傍の断面積よりも小
さいことに特徴がある。
いては、上記いずれかに記載の電子部品の実装方法を用
いて、基板の配線電極上に形成されたバンプ電極と電子
部品の端子電極とを導電性接着剤によって接合してなる
電子部品の実装構造であって、前記バンプ電極の断面積
は、前記導電性接着剤と接合している近傍の断面積が前
記基板の配線電極と接合している近傍の断面積よりも小
さいことに特徴がある。
【００２３】本願第１０の発明の電子部品の実装構造に
おいては、上記いずれかに記載の電子部品の実装方法を
用いて、基板の配線電極上に形成されたバンプ電極と電
子部品の端子電極とを導電性接着剤によって接合してな
る電子部品の実装構造であって、前記バンプ電極の接触
面積は、前記導電性接着剤との接触面積が前記基板の配
線電極との接触面積よりも小さいことに特徴がある。
おいては、上記いずれかに記載の電子部品の実装方法を
用いて、基板の配線電極上に形成されたバンプ電極と電
子部品の端子電極とを導電性接着剤によって接合してな
る電子部品の実装構造であって、前記バンプ電極の接触
面積は、前記導電性接着剤との接触面積が前記基板の配
線電極との接触面積よりも小さいことに特徴がある。
【００２４】本願第１１の発明の電子部品の実装構造に
おいては、上記いずれかに記載の電子部品の実装方法を
用いて、基板の配線電極上に形成されたバンプ電極と電
子部品の端子電極とを導電性接着剤によって接合してな
る電子部品の実装構造であって、前記バンプ電極の外観
形状は、前記電子部品側に凸状であることに特徴があ
る。
おいては、上記いずれかに記載の電子部品の実装方法を
用いて、基板の配線電極上に形成されたバンプ電極と電
子部品の端子電極とを導電性接着剤によって接合してな
る電子部品の実装構造であって、前記バンプ電極の外観
形状は、前記電子部品側に凸状であることに特徴があ
る。
【００２５】上記本願第６〜第１１の発明の電子部品の
実装構造は、いずれも上記本願第１〜第４の発明の実装
方法のうちいずれかの方法を用いて形成された実装構造
におけるバンプ電極の特徴を示したものである。
実装構造は、いずれも上記本願第１〜第４の発明の実装
方法のうちいずれかの方法を用いて形成された実装構造
におけるバンプ電極の特徴を示したものである。
【００２６】本願第１２の発明の電子部品の実装構造に
おいては、基板の配線電極と電子部品の端子電極とをバ
ンプ電極および導電性接着剤を用いて接合してなる電子
部品の実装構造であって、前記基板から前記電子部品の
方向に順に前記バンプ電極、前記導電性接着剤が形成さ
れていることに特徴がある。
おいては、基板の配線電極と電子部品の端子電極とをバ
ンプ電極および導電性接着剤を用いて接合してなる電子
部品の実装構造であって、前記基板から前記電子部品の
方向に順に前記バンプ電極、前記導電性接着剤が形成さ
れていることに特徴がある。
【００２７】
【発明の実施の形態】本発明のバンプ電極は、形成方
法、電極の組成には特に限定されるものではない。バン
プ電極の形成方法の例としては、ワイヤボンディングに
より形成された電極や、メッキによって形成された電極
や微少金属ボールにより形成された電極などが代表的で
ある。
法、電極の組成には特に限定されるものではない。バン
プ電極の形成方法の例としては、ワイヤボンディングに
より形成された電極や、メッキによって形成された電極
や微少金属ボールにより形成された電極などが代表的で
ある。
【００２８】また、バンプ電極の組成の例としては、Ａ
ｕを主成分とするもの、Ａｌを主成分とするもの、Ｃｕ
を主成分とするもの、半田を主成分とするものなどが代
表的である。なお、半田を主成分とするものの例として
は、Ｓｎ−Ｐｂ共晶半田やＳｎ−Ｃｕ半田などが挙げら
れる。
ｕを主成分とするもの、Ａｌを主成分とするもの、Ｃｕ
を主成分とするもの、半田を主成分とするものなどが代
表的である。なお、半田を主成分とするものの例として
は、Ｓｎ−Ｐｂ共晶半田やＳｎ−Ｃｕ半田などが挙げら
れる。
【００２９】基板上のバンプ電極と電子部品の電極を位
置合わせするとは、相互に対向するようにすることを意
味するものであり、手段、方法等は特に限定されない。
置合わせするとは、相互に対向するようにすることを意
味するものであり、手段、方法等は特に限定されない。
【００３０】バンプ電極と電子部品の電極とを熱反応に
より接合するものとしては、例えば固相拡散接合などが
代表的である。
より接合するものとしては、例えば固相拡散接合などが
代表的である。
【００３１】バンプ電極の頭頂部を導電性接着剤の塗布
前に平坦化する方法としては、例えば頭頂部にレベリン
グツールを押し当てて平らにする方法などが代表的であ
る。また頭頂部の平坦化は必要に応じて適宜行えばよ
い。
前に平坦化する方法としては、例えば頭頂部にレベリン
グツールを押し当てて平らにする方法などが代表的であ
る。また頭頂部の平坦化は必要に応じて適宜行えばよ
い。
【００３２】次に、本発明に基づき、さらに具体的に説
明するが、本発明はかかる実施例のみに限定されるもの
ではない。
明するが、本発明はかかる実施例のみに限定されるもの
ではない。
【００３３】
（実施例１）図１〜図６は本発明の一実施例である電子
部品の実装方法の各ステップを示す工程図である。
部品の実装方法の各ステップを示す工程図である。
【００３４】図１〜図６において、１は基板、１ａは配
線電極、３はＡｕワイヤ、５はキャピラリ、７は放電ト
ーチ棒、９はＡｕボール、１１はバンプ電極、１１ａは
頭頂部、１３はヒートツール、１３ａは吸引穴、１５は
電子部品、１５ａは端子電極、１７はプレスツールであ
る。
線電極、３はＡｕワイヤ、５はキャピラリ、７は放電ト
ーチ棒、９はＡｕボール、１１はバンプ電極、１１ａは
頭頂部、１３はヒートツール、１３ａは吸引穴、１５は
電子部品、１５ａは端子電極、１７はプレスツールであ
る。
【００３５】以下、本実施例の電子部品の実装方法のス
テップを説明する。 （１）まず、基板１上の配線電極１ａの上方にＡｕワイ
ヤ３が挿通されたキャピラリ５を用意し、Ａｕワイヤ３
の先端を放電トーチ棒７により加熱溶融してＡｕボール
９を形成する。このとき、基板１は１００℃〜１３０℃
程度に加温する（図１）。なお、Ａｕボール９は水素炎
によって形成されてもよい。
テップを説明する。 （１）まず、基板１上の配線電極１ａの上方にＡｕワイ
ヤ３が挿通されたキャピラリ５を用意し、Ａｕワイヤ３
の先端を放電トーチ棒７により加熱溶融してＡｕボール
９を形成する。このとき、基板１は１００℃〜１３０℃
程度に加温する（図１）。なお、Ａｕボール９は水素炎
によって形成されてもよい。
【００３６】（２）続いて、キャピラリ５を下降させて
Ａｕボール９を配線電極１ａ上に載置し、超音波振動や
熱圧着により固着させる（図２）。
Ａｕボール９を配線電極１ａ上に載置し、超音波振動や
熱圧着により固着させる（図２）。
【００３７】（３）次に、図示しないクランプによりＡ
ｕワイヤ３をキャピラリ５の上方で締め付けるととも
に、Ａｕワイヤ３を引き上げて切断する。これにより、
配線電極１ａ上にバンプ電極１１が形成される（図
３）。
ｕワイヤ３をキャピラリ５の上方で締め付けるととも
に、Ａｕワイヤ３を引き上げて切断する。これにより、
配線電極１ａ上にバンプ電極１１が形成される（図
３）。
【００３８】（４）次に、プレスツール１７を用いてバ
ンプ電極１１の頭頂部１１ａを平坦化する（図４）。な
お、このステップは省略してもよい。
ンプ電極１１の頭頂部１１ａを平坦化する（図４）。な
お、このステップは省略してもよい。
【００３９】（５）次に、吸引穴１３ａを有するヒート
ツール１３により吸着された電子部品１５の端子電極１
５ａとバンプ電極１１とを位置合わせする（図５）。
ツール１３により吸着された電子部品１５の端子電極１
５ａとバンプ電極１１とを位置合わせする（図５）。
【００４０】（６）続いて、電子部品１５をフェイスダ
ウンして基板１上にマウントするとともに、ヒートツー
ル１３を３００℃〜３５０℃程度に昇温させ、かつ、３
０ｇ〜１００ｇ／バンプの荷重を加えてバンプ電極１１
と端子電極１５ａとを熱圧着させる（図６）。
ウンして基板１上にマウントするとともに、ヒートツー
ル１３を３００℃〜３５０℃程度に昇温させ、かつ、３
０ｇ〜１００ｇ／バンプの荷重を加えてバンプ電極１１
と端子電極１５ａとを熱圧着させる（図６）。
【００４１】（７）最後に、ヒートツール１３のみを上
昇させて電子部品１５の基板１への実装が完成する（図
７）。
昇させて電子部品１５の基板１への実装が完成する（図
７）。
【００４２】上記のような実装方法で得られた基板１と
電子部品１５の実装構造は、バンプ電極１１の構造に従
来のものとは異なる特徴がある。これは上記の実装方法
から明らかなように、従来のバンプ電極１１の構造を上
下方向に概ね逆にした構造になっている。
電子部品１５の実装構造は、バンプ電極１１の構造に従
来のものとは異なる特徴がある。これは上記の実装方法
から明らかなように、従来のバンプ電極１１の構造を上
下方向に概ね逆にした構造になっている。
【００４３】これを断面積、接触面積、外観形状で示す
と以下のようになる。まず、バンプ電極１１の断面積
（横断面積）を見ると、端子電極１５ａの近傍１１ｂ
（例えば、バンプ電極１１を縦に５分割した場合の上２
分割まで）の断面積は、配線電極１ａの近傍１１ｃ（例
えば、マウント前のバンプ電極１１を縦に５分割した場
合の下２分割まで）の断面積よりも小さいものとなって
いる。
と以下のようになる。まず、バンプ電極１１の断面積
（横断面積）を見ると、端子電極１５ａの近傍１１ｂ
（例えば、バンプ電極１１を縦に５分割した場合の上２
分割まで）の断面積は、配線電極１ａの近傍１１ｃ（例
えば、マウント前のバンプ電極１１を縦に５分割した場
合の下２分割まで）の断面積よりも小さいものとなって
いる。
【００４４】また、バンプ電極１１の接触面積を見る
と、端子電極１５ａとの接触面積は、配線電極１ａとの
接触面積よりも小さいものとなっている。
と、端子電極１５ａとの接触面積は、配線電極１ａとの
接触面積よりも小さいものとなっている。
【００４５】さらに、バンプ電極１１の外観形状を見る
と、電子部品側（配線電極１ａから端子電極１５ａへ向
かう方向）に凸状となっている。
と、電子部品側（配線電極１ａから端子電極１５ａへ向
かう方向）に凸状となっている。
【００４６】なお、バンプ電極１１は必ずしも上記３つ
の特徴のすべてを満たしているものではなく、プレスス
テップ、熱圧着ステップ等によりいずれかの特徴を満た
さない場合もありうる。
の特徴のすべてを満たしているものではなく、プレスス
テップ、熱圧着ステップ等によりいずれかの特徴を満た
さない場合もありうる。
【００４７】（実施例２）図８〜図１５は本発明の一実
施例である電子部品の実装方法の各ステップを示す工程
図である。
施例である電子部品の実装方法の各ステップを示す工程
図である。
【００４８】図８〜図１５において、１は基板、１ａは
配線電極、３はＡｕワイヤ、５はキャピラリ、７は放電
トーチ棒、９はＡｕボール、１１はバンプ電極、１５は
電子部品、１７はプレスツール、１９は転写ツール、２
１は導電性接着剤、２３はボンディングツールである。
配線電極、３はＡｕワイヤ、５はキャピラリ、７は放電
トーチ棒、９はＡｕボール、１１はバンプ電極、１５は
電子部品、１７はプレスツール、１９は転写ツール、２
１は導電性接着剤、２３はボンディングツールである。
【００４９】以下、本実施例の電子部品の実装方法のス
テップを説明する。 （１）まず、基板１上の配線電極１ａの上方にＡｕワイ
ヤ３が挿通されたキャピラリ５を用意し、Ａｕワイヤ３
の先端を放電トーチ棒７により加熱溶融してＡｕボール
９を形成する。このとき、基板１は１００℃〜１３０℃
程度に加温する（図８）。なお、Ａｕボール９は水素炎
によって形成されてもよい。
テップを説明する。 （１）まず、基板１上の配線電極１ａの上方にＡｕワイ
ヤ３が挿通されたキャピラリ５を用意し、Ａｕワイヤ３
の先端を放電トーチ棒７により加熱溶融してＡｕボール
９を形成する。このとき、基板１は１００℃〜１３０℃
程度に加温する（図８）。なお、Ａｕボール９は水素炎
によって形成されてもよい。
【００５０】（２）続いて、キャピラリ５を下降させて
Ａｕボール９を配線電極１ａ上に載置し、超音波振動や
熱圧着により固着させる（図９）。
Ａｕボール９を配線電極１ａ上に載置し、超音波振動や
熱圧着により固着させる（図９）。
【００５１】（３）次に、図示しないクランプによりＡ
ｕワイヤ３をキャピラリ５の上方で締め付けるととも
に、Ａｕワイヤ３を引き上げて切断する。これにより、
配線電極１ａ上にバンプ電極１１が形成される（図１
０）。
ｕワイヤ３をキャピラリ５の上方で締め付けるととも
に、Ａｕワイヤ３を引き上げて切断する。これにより、
配線電極１ａ上にバンプ電極１１が形成される（図１
０）。
【００５２】（４）次に、プレスツール１７を用いてバ
ンプ電極１１の頭頂部１１ａを平坦化する（図１１）。
ンプ電極１１の頭頂部１１ａを平坦化する（図１１）。
【００５３】（５）次に、転写ツール１９の表面に均一
に塗布された導電性接着剤２１を平坦化された頭頂部１
１ａに押し当てて、頭頂部１１ａのみに導電性接着剤２
１を転写する（図１２）。
に塗布された導電性接着剤２１を平坦化された頭頂部１
１ａに押し当てて、頭頂部１１ａのみに導電性接着剤２
１を転写する（図１２）。
【００５４】（６）次に、吸引穴２３ａを有するボンデ
ィングツール２３により吸着された電子部品１５の端子
電極１５ａと導電性接着剤２１が塗布された頭頂部１１
ａとを位置合わせする（図１３）。
ィングツール２３により吸着された電子部品１５の端子
電極１５ａと導電性接着剤２１が塗布された頭頂部１１
ａとを位置合わせする（図１３）。
【００５５】（７）続いて、電子部品１５をフェイスダ
ウンして基板１上にマウントして接着させる（図１
４）。
ウンして基板１上にマウントして接着させる（図１
４）。
【００５６】（８）最後に、ボンディングツール２３の
みを上昇させ、導電性接着剤２１を約１５０℃で１〜２
時間程度、熱硬化させることにより、電子部品１５の基
板１への実装が完成する（図１５）。
みを上昇させ、導電性接着剤２１を約１５０℃で１〜２
時間程度、熱硬化させることにより、電子部品１５の基
板１への実装が完成する（図１５）。
【００５７】上記のような実装方法で得られた基板１と
電子部品１５の実装構造は、バンプ電極１１に従来のも
のとは異なる特徴がある。これは上記の実装方法から明
らかなように、従来のバンプ電極１１の構造を上下方向
に概ね逆にした構造になっている。
電子部品１５の実装構造は、バンプ電極１１に従来のも
のとは異なる特徴がある。これは上記の実装方法から明
らかなように、従来のバンプ電極１１の構造を上下方向
に概ね逆にした構造になっている。
【００５８】これを断面積、接触面積、外観形状で示す
と以下のようになる。まず、バンプ電極１１の断面積
（横断面積）を見ると、導電性接着剤２１の近傍１１ｂ
（例えば、バンプ電極１１を縦に５分割した場合の上２
分割まで）の断面積は、配線電極１ａの近傍１１ｃ（例
えば、マウント前のバンプ電極１１を縦に５分割した場
合の下２分割まで）の断面積よりも小さいものとなって
いる。
と以下のようになる。まず、バンプ電極１１の断面積
（横断面積）を見ると、導電性接着剤２１の近傍１１ｂ
（例えば、バンプ電極１１を縦に５分割した場合の上２
分割まで）の断面積は、配線電極１ａの近傍１１ｃ（例
えば、マウント前のバンプ電極１１を縦に５分割した場
合の下２分割まで）の断面積よりも小さいものとなって
いる。
【００５９】また、バンプ電極１１の接触面積を見る
と、導電性接着剤２１との接触面積は、配線電極１ａと
の接触面積よりも小さいものとなっている。
と、導電性接着剤２１との接触面積は、配線電極１ａと
の接触面積よりも小さいものとなっている。
【００６０】さらに、バンプ電極１１の外観形状を見る
と、電子部品側（配線電極１ａから端子電極１５ａへ向
かう方向）に凸状となっている。
と、電子部品側（配線電極１ａから端子電極１５ａへ向
かう方向）に凸状となっている。
【００６１】なお、バンプ電極１１は必ずしも上記３つ
の特徴のすべてを満たしているものではなく、プレスス
テップ、熱圧着ステップ等によりいずれかの特徴を満た
さない場合もありうる。
の特徴のすべてを満たしているものではなく、プレスス
テップ、熱圧着ステップ等によりいずれかの特徴を満た
さない場合もありうる。
【００６２】
【発明の効果】本発明の電子部品の実装方法を用いれ
ば、電子部品への熱的ダメージを低減することができる
ので、電子部品の特性劣化を防止することが可能であ
る。
ば、電子部品への熱的ダメージを低減することができる
ので、電子部品の特性劣化を防止することが可能であ
る。
【００６３】また、分割された電子部品の個々にバンプ
電極を形成する場合よりも効率よく形成することができ
るので生産性を向上させることが可能である。
電極を形成する場合よりも効率よく形成することができ
るので生産性を向上させることが可能である。
【００６４】さらに、従来のように電子部品にバンプ電
極を形成してから電子部品の特性検査をする必要がない
ので、品質管理を容易にすることが可能である。
極を形成してから電子部品の特性検査をする必要がない
ので、品質管理を容易にすることが可能である。
【図１】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図２】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図３】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図４】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図５】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図６】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図７】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図８】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図９】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図１０】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１１】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１２】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１３】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１４】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１５】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１６】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１７】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１６】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１７】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１８】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１９】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図２０】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図２１】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
１ 基板 １ａ 配線電極 ３ Ａｕワイヤ ５ キャピラリ ７ 放電トーチ棒 ９ Ａｕボール １１ バンプ電極 １１ａ 頭頂部 １３ ヒートツール １５ 電子部品 １５ａ 端子電極 １７ プレスツール １９ 転写ツール ２１ 導電性接着剤 ２３ ボンディングツール １３ａ、２３ａ 吸引穴
【手続補正書】
【提出日】平成９年７月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図２】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図３】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図４】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図５】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図６】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図７】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図８】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図９】本発明の一実施例である電子部品の実装方法の
１ステップを示す工程図。
１ステップを示す工程図。
【図１０】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１１】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１２】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１３】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１４】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１５】本発明の一実施例である電子部品の実装方法
の１ステップを示す工程図。
の１ステップを示す工程図。
【図１６】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１７】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１８】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図１９】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図２０】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【図２１】従来の電子部品の実装方法の１ステップを示
す工程図。
す工程図。
【符号の説明】 １ 基板 １ａ 配線電極 ３ Ａｕワイヤ ５ キャピラリ ７ 放電トーチ棒 ９ Ａｕボール １１ バンプ電極 １１ａ 頭頂部 １３ ヒートツール １５ 電子部品 １５ａ 端子電極 １７ プレスツール １９ 転写ツール ２１ 導電性接着剤 ２３ ボンディングツール １３ａ、２３ａ 吸引穴
Claims (12)
- 【請求項１】 電子部品を実装する基板上にバンプ電極
を形成するステップと、前記バンプ電極と前記電子部品
の端子電極とを位置合わせするステップと、前記バンプ
電極と前記端子電極とを熱反応により接合するステップ
とからなることを特徴とする電子部品の実装方法。 - 【請求項２】 電子部品を実装する基板上にバンプ電極
を形成するステップと、前記バンプ電極に導電性接着剤
を塗布するステップと、前記バンプ電極と前記電子部品
の端子電極とを位置合わせするステップと、前記導電性
接着剤を介して前記バンプ電極と前記端子電極とを接合
するステップとからなることを特徴とする電子部品の実
装方法。 - 【請求項３】 前記バンプ電極はＡｕを主成分とするこ
とを特徴とする請求項１または請求項２に記載の電子部
品の実装方法。 - 【請求項４】 前記バンプ電極の頭頂部を平坦化するス
テップを有することを特徴とする請求項１から請求項３
のいずれかに記載の電子部品の実装方法。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の電子部品の実装方法を用いて基板と電子部品とを接合
したことを特徴とする電子部品の実装構造。 - 【請求項６】 請求項１から請求項４のいずれかに記載
の電子部品の実装方法を用いて、基板の配線電極と電子
部品の電極とをバンプ電極によって接合してなる電子部
品の実装構造であって、前記バンプ電極の断面積は、前
記電子部品の端子電極と接合している近傍の断面積が、
前記基板の配線電極と接合している近傍の断面積よりも
小さいことを特徴とする電子部品の実装構造。 - 【請求項７】 請求項１から請求項４のいずれかに記載
の電子部品の実装方法を用いて、基板の配線電極と電子
部品の端子電極とをバンプ電極によって接合してなる電
子部品の実装構造であって、前記バンプ電極の接触面積
は、前記電子部品の端子電極との接触面積が前記基板の
配線電極との接触面積よりも小さいことを特徴とする電
子部品の実装構造。 - 【請求項８】 請求項１から請求項４のいずれかに記載
の電子部品の実装方法を用いて、基板の配線電極と電子
部品の電極とをバンプ電極によって接合してなる電子部
品の実装構造であって、前記バンプ電極の外観形状は、
前記電子部品側に凸状であることを特徴とする電子部品
の実装構造。 - 【請求項９】 請求項１から請求項４のいずれかに記載
の電子部品の実装方法を用いて、基板の配線電極上に形
成されたバンプ電極と電子部品の端子電極とを導電性接
着剤によって接合してなる電子部品の実装構造であっ
て、前記バンプ電極の断面積は、前記導電性接着剤と接
合している近傍の断面積が前記基板の配線電極と接合し
ている近傍の断面積よりも小さいことを特徴とする電子
部品の実装構造。 - 【請求項１０】 請求項１から請求項４のいずれかに記
載の電子部品の実装方法を用いて、基板の配線電極上に
形成されたバンプ電極と電子部品の端子電極とを導電性
接着剤によって接合してなる電子部品の実装構造であっ
て、前記バンプ電極の接触面積は、前記導電性接着剤と
の接触面積が前記基板の配線電極との接触面積よりも小
さいことを特徴とする電子部品の実装構造。 - 【請求項１１】 請求項１から請求項４のいずれかに記
載の電子部品の実装方法を用いて、基板の配線電極上に
形成されたバンプ電極と電子部品の端子電極とを導電性
接着剤によって接合してなる電子部品の実装構造であっ
て、前記バンプ電極の外観形状は、前記電子部品側に凸
状であることを特徴とする電子部品の実装構造。 - 【請求項１２】 基板の配線電極と電子部品の端子電極
とをバンプ電極および導電性接着剤を用いて接合してな
る電子部品の実装構造であって、前記基板から前記電子
部品の方向に順に前記バンプ電極、前記導電性接着剤が
形成されていることを特徴とする電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132494A JPH10321669A (ja) | 1997-05-22 | 1997-05-22 | 電子部品の実装方法および実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132494A JPH10321669A (ja) | 1997-05-22 | 1997-05-22 | 電子部品の実装方法および実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321669A true JPH10321669A (ja) | 1998-12-04 |
Family
ID=15082695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9132494A Pending JPH10321669A (ja) | 1997-05-22 | 1997-05-22 | 電子部品の実装方法および実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321669A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000045430A1 (en) * | 1999-01-29 | 2000-08-03 | Matsushita Electric Industrial Co., Ltd. | Electronic parts mounting method and device therefor |
| JP2001127102A (ja) * | 1999-10-25 | 2001-05-11 | Sony Corp | 半導体装置およびその製造方法 |
| CN1314095C (zh) * | 2000-04-25 | 2007-05-02 | 富士通株式会社 | 用于采用超声焊接在其上安装半导体芯片的基板 |
-
1997
- 1997-05-22 JP JP9132494A patent/JPH10321669A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000045430A1 (en) * | 1999-01-29 | 2000-08-03 | Matsushita Electric Industrial Co., Ltd. | Electronic parts mounting method and device therefor |
| US6926796B1 (en) | 1999-01-29 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Electronic parts mounting method and device therefor |
| US7683482B2 (en) | 1999-01-29 | 2010-03-23 | Panasonic Corporation | Electronic component unit |
| US8007627B2 (en) | 1999-01-29 | 2011-08-30 | Panasonic Corporation | Electronic component mounting method and apparatus |
| JP2001127102A (ja) * | 1999-10-25 | 2001-05-11 | Sony Corp | 半導体装置およびその製造方法 |
| CN1314095C (zh) * | 2000-04-25 | 2007-05-02 | 富士通株式会社 | 用于采用超声焊接在其上安装半导体芯片的基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| US20070221711A1 (en) | Method of Packaging Electronic Component | |
| JP2003124438A (ja) | 半導体装置及びその製造方法 | |
| JPH10321669A (ja) | 電子部品の実装方法および実装構造 | |
| US20060175939A1 (en) | Piezoelectric device and method of producing the same | |
| US6349870B1 (en) | Method of manufacturing electronic component | |
| JP2002076254A (ja) | パワー半導体モジュール及びその製造方法 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JP3417281B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH08148623A (ja) | 半導体装置 | |
| JPH10335805A (ja) | 電子部品の実装方法 | |
| JP4200090B2 (ja) | 半導体装置の製造方法 | |
| JPH0529363A (ja) | 配線基板 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP2000232119A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
| JP2000164636A (ja) | 半導体発光素子の実装方法及びこれに用いるボンディングツール | |
| JPH07153795A (ja) | 電子部品の実装方法 | |
| JP2001156095A (ja) | 電極、半導体装置および製造方法 | |
| JPS61193473A (ja) | 積層回路基板のピンリ−ド | |
| JPH09191058A (ja) | 表面実装型容器 | |
| JPH07201894A (ja) | 電子部品搭載装置の製造方法 | |
| JPH0888249A (ja) | フェイスダウンボンディング方法 | |
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 | |
| JPH098163A (ja) | 半導体気密封止パッケージ | |
| JPH0626222B2 (ja) | 半導体チツプのダイボンデイング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100830 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110830 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120830 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120830 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |