JPH098163A - 半導体気密封止パッケージ - Google Patents
半導体気密封止パッケージInfo
- Publication number
- JPH098163A JPH098163A JP17802095A JP17802095A JPH098163A JP H098163 A JPH098163 A JP H098163A JP 17802095 A JP17802095 A JP 17802095A JP 17802095 A JP17802095 A JP 17802095A JP H098163 A JPH098163 A JP H098163A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- container body
- solder
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体回路を実装した容器本体を蓋で封止し
た半導体気密封止パッケージにおいて、蓋側に半導体回
路を実装した場合に、この蓋側の回路と容器本体側との
接続作業を簡単にし、実装高密度の促進を可能にする。 【構成】 蓋１２の内面に半導体回路を実装し、この蓋
と容器本体１０との周縁付近に沿ってそれぞれ設けた対
向面２２に、蓋側の回路を容器本体側の回路に接続する
接続用パッド群２６を互いに近接して対向するように形
成し、これらの接続用パッド群２６を外側から囲む位置
に環状の封止用パッド３０を互いに対向するように形成
し、蓋側および容器本体側の接続用パッド群同志をはん
だ接続し、封止用パッド同志の間をはんだ封止した。接
合に用いるはんだ４８は、Ａｕ−Ｓｎの共晶型合金はん
だが適し、容器本体１０および蓋１２は共にアルミナな
どのセラミックス製とするこのが望ましい。
た半導体気密封止パッケージにおいて、蓋側に半導体回
路を実装した場合に、この蓋側の回路と容器本体側との
接続作業を簡単にし、実装高密度の促進を可能にする。 【構成】 蓋１２の内面に半導体回路を実装し、この蓋
と容器本体１０との周縁付近に沿ってそれぞれ設けた対
向面２２に、蓋側の回路を容器本体側の回路に接続する
接続用パッド群２６を互いに近接して対向するように形
成し、これらの接続用パッド群２６を外側から囲む位置
に環状の封止用パッド３０を互いに対向するように形成
し、蓋側および容器本体側の接続用パッド群同志をはん
だ接続し、封止用パッド同志の間をはんだ封止した。接
合に用いるはんだ４８は、Ａｕ−Ｓｎの共晶型合金はん
だが適し、容器本体１０および蓋１２は共にアルミナな
どのセラミックス製とするこのが望ましい。
Description
【０００１】
【産業上の利用分野】本発明は、容器本体と蓋との両方
に半導体回路を実装して気密封止した半導体気密封止パ
ッケージに関するものである。
に半導体回路を実装して気密封止した半導体気密封止パ
ッケージに関するものである。
【０００２】
【従来の技術】半導体やＭＣＭ（マルチ・チップ・モジ
ュール）を実装する気密封止パッケージにおいては、従
来は通常パッケージの容器本体側だけに半導体やＭＣＭ
などの回路（以下半導体回路という）を実装している。
ュール）を実装する気密封止パッケージにおいては、従
来は通常パッケージの容器本体側だけに半導体やＭＣＭ
などの回路（以下半導体回路という）を実装している。
【０００３】一方高密度実装化を促進するために容器本
体側だけでなく蓋側にも半導体回路を実装することが考
えられてる（例えば実開平４−６７５２号）。しかしこ
の場合には蓋側の半導体回路と容器本体側とを電気接続
する必要が生じる。このため、蓋の外面に電極（パッ
ド）を形成しておき、パッケージの気密封止後にこの電
極にリード端子をはんだ接合することが必要であった。
体側だけでなく蓋側にも半導体回路を実装することが考
えられてる（例えば実開平４−６７５２号）。しかしこ
の場合には蓋側の半導体回路と容器本体側とを電気接続
する必要が生じる。このため、蓋の外面に電極（パッ
ド）を形成しておき、パッケージの気密封止後にこの電
極にリード端子をはんだ接合することが必要であった。
【０００４】
【従来の技術の問題点】このように蓋にリード端子を設
けた場合には、このパッケージを他のプリント配線基板
に実装する際の工程が複雑になるという問題があった。
けた場合には、このパッケージを他のプリント配線基板
に実装する際の工程が複雑になるという問題があった。
【０００５】すなわち容器本体側に設けたリード端子は
プリント配線板の回路パターンに位置合せしてはんだ接
合することができるが、蓋側のリード端子をプリント配
線板に接続するためには他の方法を採用しなければなら
ないからである。例えば被覆ワイヤを用いて蓋側のリー
ド端子とプリント配線板とを１つずつ手作業で接続しな
ければならない。
プリント配線板の回路パターンに位置合せしてはんだ接
合することができるが、蓋側のリード端子をプリント配
線板に接続するためには他の方法を採用しなければなら
ないからである。例えば被覆ワイヤを用いて蓋側のリー
ド端子とプリント配線板とを１つずつ手作業で接続しな
ければならない。
【０００６】このため実装作業が繁雑で能率が悪いとい
う問題があった。また多数の被覆ワイヤが占有する容積
も増え高密度実装の障害にもなる。
う問題があった。また多数の被覆ワイヤが占有する容積
も増え高密度実装の障害にもなる。
【０００７】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、蓋側に半導体回路を実装した場合に、この
蓋側の回路と容器本体側との接続作業を簡単にし、実装
高密度の促進に適する半導体機密封止パッケージを提供
することを目的とする。
ものであり、蓋側に半導体回路を実装した場合に、この
蓋側の回路と容器本体側との接続作業を簡単にし、実装
高密度の促進に適する半導体機密封止パッケージを提供
することを目的とする。
【０００８】
【発明の構成】本発明によればこの目的は、半導体回路
を実装した容器本体を蓋で封止した半導体気密封止パッ
ケージにおいて、前記蓋の内面に半導体回路を実装し、
この蓋と前記容器本体との周縁付近に沿ってそれぞれ設
けた対向面に、前記蓋側の回路を前記容器本体側の回路
に接続する接続用パッド群が互いに近接して対向するよ
うに形成され、これらの接続用パッド群を外側から囲む
位置に環状の封止用パッドが互いに対向するように形成
され、前記蓋側および容器本体側の接続用パッド群同志
がはんだ接続され、封止用パッド同志の間がはんだ封止
されていることを特徴とする半導体気密封止パッケージ
により達成される。
を実装した容器本体を蓋で封止した半導体気密封止パッ
ケージにおいて、前記蓋の内面に半導体回路を実装し、
この蓋と前記容器本体との周縁付近に沿ってそれぞれ設
けた対向面に、前記蓋側の回路を前記容器本体側の回路
に接続する接続用パッド群が互いに近接して対向するよ
うに形成され、これらの接続用パッド群を外側から囲む
位置に環状の封止用パッドが互いに対向するように形成
され、前記蓋側および容器本体側の接続用パッド群同志
がはんだ接続され、封止用パッド同志の間がはんだ封止
されていることを特徴とする半導体気密封止パッケージ
により達成される。
【０００９】ここに接合に用いるはんだは、Ａｕ−Ｓｎ
の共晶型合金はんだが適し、容器本体および蓋は共にア
ルミナなどのセラミックス製とするこのが望ましい。
の共晶型合金はんだが適し、容器本体および蓋は共にア
ルミナなどのセラミックス製とするこのが望ましい。
【００１０】
【実施例】図１は本発明の一実施例の断面図、図２はそ
の一部拡大図、図３は蓋側の対向面を示す図である。こ
れらの図で符号１０は容器本体、１２は蓋であり、これ
らは共にアルミナセラミックス製である。すなわち純度
９２〜９６％のアルミナのグリーンシートにモリブデン
系またはタングステン系の導体ペーストを印刷し、積層
して還元性雰囲気中で高温焼成したものである。
の一部拡大図、図３は蓋側の対向面を示す図である。こ
れらの図で符号１０は容器本体、１２は蓋であり、これ
らは共にアルミナセラミックス製である。すなわち純度
９２〜９６％のアルミナのグリーンシートにモリブデン
系またはタングステン系の導体ペーストを印刷し、積層
して還元性雰囲気中で高温焼成したものである。
【００１１】これら容器本体１０および蓋１２には、図
３から明らかなように平面視略正方形の枠型ウィンドフ
レーム部１４、１６が形成されている。これらウィンド
フレーム部１４、１６は、グリーンシートを積層し焼成
することにより容器本体１０、蓋１２と一体に形成され
る。
３から明らかなように平面視略正方形の枠型ウィンドフ
レーム部１４、１６が形成されている。これらウィンド
フレーム部１４、１６は、グリーンシートを積層し焼成
することにより容器本体１０、蓋１２と一体に形成され
る。
【００１２】容器本体１０および蓋１２には、それぞれ
のウィンドフレーム部１４、１６の内側に高電力混成集
積回路（高電力ＨＩＣ）などからなる半導体回路部品１
８、２０が実装されている。例えば信号処理回路、保護
回路、ＡＳＩＣ、ＩＣ、増幅回路となる電力ＦＥＴ（電
界効果トランジスタ）、その他抵抗、コンデンサ等種々
の回路素子が実装される。
のウィンドフレーム部１４、１６の内側に高電力混成集
積回路（高電力ＨＩＣ）などからなる半導体回路部品１
８、２０が実装されている。例えば信号処理回路、保護
回路、ＡＳＩＣ、ＩＣ、増幅回路となる電力ＦＥＴ（電
界効果トランジスタ）、その他抵抗、コンデンサ等種々
の回路素子が実装される。
【００１３】容器本体１０および蓋１２のウィンドフレ
ーム部１４、１６の対向面２２、２４は接合面となって
いる。これらの対向面２２、２４には、互いに対向する
位置に接続用パッド群２６、２８がアレイ状（格子状）
に形成され、これら接続用パッド群２６、２８の外側を
環状に囲む封止用パッド３０、３２が形成されている
（図２参照）。
ーム部１４、１６の対向面２２、２４は接合面となって
いる。これらの対向面２２、２４には、互いに対向する
位置に接続用パッド群２６、２８がアレイ状（格子状）
に形成され、これら接続用パッド群２６、２８の外側を
環状に囲む封止用パッド３０、３２が形成されている
（図２参照）。
【００１４】容器本体１０にはウィンドフレーム部１４
の外側へ突出するリード取付台部３４が一体に形成さ
れ、この上面にリード用パッド群３６が形成される。容
器本体１０には内層回路パターン３８が形成され、高電
力ＨＩＣ１８などの回路部品と、接続用パッド群２６
と、このリード用パッド群３６とが電気的に接続されて
いる。ここに回路パターン３８は、グリーンシート各層
に印刷した導体ペーストによる回路パターンや、各層の
回路パターン間を接続するバイヤホールなどで作られ
る。
の外側へ突出するリード取付台部３４が一体に形成さ
れ、この上面にリード用パッド群３６が形成される。容
器本体１０には内層回路パターン３８が形成され、高電
力ＨＩＣ１８などの回路部品と、接続用パッド群２６
と、このリード用パッド群３６とが電気的に接続されて
いる。ここに回路パターン３８は、グリーンシート各層
に印刷した導体ペーストによる回路パターンや、各層の
回路パターン間を接続するバイヤホールなどで作られ
る。
【００１５】図２で符号４０で示すものはこのバイヤホ
ールであり、タングステン、金、銀、銅などで作られ
る。同様に蓋１２にも内層回路パターン４２が形成さ
れ、高電力ＨＩＣ２０などの回路部品と接続用パッド群
２８との電気的接続がとられている。４４はバイヤホー
ルである。なおパッド群２６、２８、３０、３２、３６
は、容器本体１０、蓋１２の内層回路パターン３８、４
２と同様に導体ペーストを印刷し、焼成することにより
形成される。
ールであり、タングステン、金、銀、銅などで作られ
る。同様に蓋１２にも内層回路パターン４２が形成さ
れ、高電力ＨＩＣ２０などの回路部品と接続用パッド群
２８との電気的接続がとられている。４４はバイヤホー
ルである。なおパッド群２６、２８、３０、３２、３６
は、容器本体１０、蓋１２の内層回路パターン３８、４
２と同様に導体ペーストを印刷し、焼成することにより
形成される。
【００１６】容器本体１０のリード用パッド群３６には
リード４６がろう接材を用いてろう接固着される。容器
本体１０と蓋１２との対向面２２、２４の一方の面のパ
ッド２６、３０または２８、３２には、はんだ４８、５
０が供給される。このはんだ４８、５０は金（Ａｕ）を
８０Ｗｔ％、錫（Ｓｎ）を２０Ｗｔ％含む接合用のＡｕ
−Ｓｎはんだが適する。
リード４６がろう接材を用いてろう接固着される。容器
本体１０と蓋１２との対向面２２、２４の一方の面のパ
ッド２６、３０または２８、３２には、はんだ４８、５
０が供給される。このはんだ４８、５０は金（Ａｕ）を
８０Ｗｔ％、錫（Ｓｎ）を２０Ｗｔ％含む接合用のＡｕ
−Ｓｎはんだが適する。
【００１７】接続用パッド群２６または２８に供給する
はんだ４８は、例えばはんだボールを各パッド２６また
は２８に載せてリフローし、ボール状の突起電極とする
ことができる。またＡｕ−Ｓｎ合金のワイヤの先端を火
炎で溶断して形成したボールをネイルヘッド（ボール）
ボンディング法により各パッド２６または２８に熱圧着
する方法で突起電極にすることができる。
はんだ４８は、例えばはんだボールを各パッド２６また
は２８に載せてリフローし、ボール状の突起電極とする
ことができる。またＡｕ−Ｓｎ合金のワイヤの先端を火
炎で溶断して形成したボールをネイルヘッド（ボール）
ボンディング法により各パッド２６または２８に熱圧着
する方法で突起電極にすることができる。
【００１８】封止用パッド３０または３２にはプリフォ
ームしたＡｕ−Ｓｎはんだを載せる方法やクラッドした
はんだを用いてはんだを供給することができる。プリフ
ォーム法ははんだのシートを、パッド３０または３２の
形状に切り抜いて用いるものである。
ームしたＡｕ−Ｓｎはんだを載せる方法やクラッドした
はんだを用いてはんだを供給することができる。プリフ
ォーム法ははんだのシートを、パッド３０または３２の
形状に切り抜いて用いるものである。
【００１９】以上のように、リード４６を固着し、回路
部品１８を実装した容器本体１０と、回路部品２０を実
装した蓋１２とを、両者の対向面２２、２４を対向させ
て重ねる。そして全体を乾燥した窒素ガス雰囲気中で加
熱（約３００〜３２０℃）し、はんだ４８、５０を同時
に溶融接合する。この時はんだ表面の酸化膜の破壊、は
んだ内部のボイドの分散を促進するため、封止雰囲気の
圧力に振動を加えるのが望ましい。
部品１８を実装した容器本体１０と、回路部品２０を実
装した蓋１２とを、両者の対向面２２、２４を対向させ
て重ねる。そして全体を乾燥した窒素ガス雰囲気中で加
熱（約３００〜３２０℃）し、はんだ４８、５０を同時
に溶融接合する。この時はんだ表面の酸化膜の破壊、は
んだ内部のボイドの分散を促進するため、封止雰囲気の
圧力に振動を加えるのが望ましい。
【００２０】この実施例では、容器本体１０および蓋１
２をアルミナセラミックス製としたが、本発明はベベリ
ヤ、ＳｉＣ、窒化アルミニウム等で製作したものも適す
る。用いるはんだ４８、５０もＡｕ−Ｓｎ系はんだに限
られるものではない。また接続用パッド群２８はアレイ
状配置に代えてライン状に配置したものでもよい。
２をアルミナセラミックス製としたが、本発明はベベリ
ヤ、ＳｉＣ、窒化アルミニウム等で製作したものも適す
る。用いるはんだ４８、５０もＡｕ−Ｓｎ系はんだに限
られるものではない。また接続用パッド群２８はアレイ
状配置に代えてライン状に配置したものでもよい。
【００２１】図４は他の実施例の断面図である。この実
施例は、容器本体１０Ａにウィンドフレーム部１４Ａを
設ける一方、このウィンドフレーム部１４Ａの外周で容
器本体１０Ａと蓋１２Ａとの間を金属製シールリング６
０で封止するものである。
施例は、容器本体１０Ａにウィンドフレーム部１４Ａを
設ける一方、このウィンドフレーム部１４Ａの外周で容
器本体１０Ａと蓋１２Ａとの間を金属製シールリング６
０で封止するものである。
【００２２】この場合、ウィンドフレーム部１４Ａと蓋
板１２Ａとの対向面２２Ａ、２４Ａに接続用パッド群
（図示せず）が形成される。この接続用パッド群の接合
には、容器本体１０Ａおよび蓋１２Ａをセラミック製と
した場合には、例えばＡｕ−Ｓｎはんだ４８Ａが用いら
れる。シールリング６０の封止用はんだ５０Ａも同一の
はんだが適するが、同一温度で溶融するはんだであれば
これに限られない。
板１２Ａとの対向面２２Ａ、２４Ａに接続用パッド群
（図示せず）が形成される。この接続用パッド群の接合
には、容器本体１０Ａおよび蓋１２Ａをセラミック製と
した場合には、例えばＡｕ−Ｓｎはんだ４８Ａが用いら
れる。シールリング６０の封止用はんだ５０Ａも同一の
はんだが適するが、同一温度で溶融するはんだであれば
これに限られない。
【００２３】この実施例によれば、封止用のはんだ５０
Ａは加熱により溶融した時に、シールリング６０の隅に
保持されて周囲へ拡散しない。このためシールリング６
０の高さを適切に設定することにより、蓋１２Ａを強く
容器本体１０に押圧した状態ではんだ４８Ａ、５０Ａを
同時に溶融しても、接合部２２Ａ、２４Ａの間隔を一定
に保持しつつ封止用はんだ５０Ａの拡散を防止できる。
Ａは加熱により溶融した時に、シールリング６０の隅に
保持されて周囲へ拡散しない。このためシールリング６
０の高さを適切に設定することにより、蓋１２Ａを強く
容器本体１０に押圧した状態ではんだ４８Ａ、５０Ａを
同時に溶融しても、接合部２２Ａ、２４Ａの間隔を一定
に保持しつつ封止用はんだ５０Ａの拡散を防止できる。
【００２４】この実施例は容器本体１０Ａの下面にボー
ル状の突起電極６２をアレイ状に配置したＢＧＡ（Ball
Grid Array)構造の外部接続用リードを持つ。しかし本
発明の外部接続用リードの構造はこれに限定されるもの
ではなく、ＰＧＡ(Pin GridArray)や、ＱＦＰ(Quad Fla
t Package) 等の他の構造のものであってもよい。なお
この図４においては図１と同一部分に同一符号を付した
ので、その説明は繰り返えさない。
ル状の突起電極６２をアレイ状に配置したＢＧＡ（Ball
Grid Array)構造の外部接続用リードを持つ。しかし本
発明の外部接続用リードの構造はこれに限定されるもの
ではなく、ＰＧＡ(Pin GridArray)や、ＱＦＰ(Quad Fla
t Package) 等の他の構造のものであってもよい。なお
この図４においては図１と同一部分に同一符号を付した
ので、その説明は繰り返えさない。
【００２５】
【発明の効果】請求項１の発明は以上のように、容器本
体と蓋との対向面に、互いに対向する接続用パッド群を
設け、これら容器本体および蓋にこの接続用パッド群を
その外側で囲む封止用パッドをそれぞれ設け、接続用パ
ッド群同志をはんだ接続し、封止用パッド同志の間をは
んだ封止したものである。
体と蓋との対向面に、互いに対向する接続用パッド群を
設け、これら容器本体および蓋にこの接続用パッド群を
その外側で囲む封止用パッドをそれぞれ設け、接続用パ
ッド群同志をはんだ接続し、封止用パッド同志の間をは
んだ封止したものである。
【００２６】このためこのパッケージをプリント配線基
板に実装する際、蓋に実装した半導体回路をプリント配
線基板に接続するために被覆ワイヤを蓋に接続する必要
がなくなり、実装工程を簡単にすることができる。また
蓋の回路を他の基板などに接続するための被覆ワイヤが
不要だから、実装に要するスペースが小さくなり、高密
度実装に適する。ここに容器本体および蓋はアルミナな
どのセラミック製とするのが望ましく（請求項２）、こ
の場合にはＡｕ−Ｓｎはんだを用いるのがよい（請求項
３）。
板に実装する際、蓋に実装した半導体回路をプリント配
線基板に接続するために被覆ワイヤを蓋に接続する必要
がなくなり、実装工程を簡単にすることができる。また
蓋の回路を他の基板などに接続するための被覆ワイヤが
不要だから、実装に要するスペースが小さくなり、高密
度実装に適する。ここに容器本体および蓋はアルミナな
どのセラミック製とするのが望ましく（請求項２）、こ
の場合にはＡｕ−Ｓｎはんだを用いるのがよい（請求項
３）。
【図１】本発明の一実施例の断面図
【図２】同じく一部の拡大断面図
【図３】蓋側の対向面を示す図
【図４】他の実施例の断面図
１０、１０Ａ 容器本体 １２ １２Ａ 蓋 １４、１４Ａ、１６ ウィンドフレーム部 １８、２０ 半導体回路部品 ２２、２２Ａ、２４、２４Ａ 対向面 ２６、２８ 接続用パッド群 ３０、３２ 封止用パッド ３８、４２ 内層回路パターン ４８、４８Ａ 接続用はんだ ５０、５０Ａ 封止用はんだ ６０ シールリング
Claims (3)
- 【請求項１】 半導体回路を実装した容器本体を蓋で封
止した半導体気密封止パッケージにおいて、前記蓋の内
面に半導体回路を実装し、この蓋と前記容器本体との周
縁付近に沿ってそれぞれ設けた対向面に、前記蓋側の回
路を前記容器本体側の回路に接続する接続用パッド群が
互いに近接して対向するように形成され、これらの接続
用パッド群を外側から囲む位置に環状の封止用パッドが
互いに対向するように形成され、前記蓋側および容器本
体側の接続用パッド群同志がはんだ接続され、封止用パ
ッド同志の間がはんだ封止されていることを特徴とする
半導体気密封止パッケージ - 【請求項２】 接続用パッド群および封止用パッドは、
共にＡｕ−Ｓｎ系共晶型合金はんだを用いて接合されて
いる請求項１の半導体気密封止パッケージ。 - 【請求項３】 容器本体および蓋は共にセラミックス製
である請求項１の半導体気密封止パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17802095A JPH098163A (ja) | 1995-06-22 | 1995-06-22 | 半導体気密封止パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17802095A JPH098163A (ja) | 1995-06-22 | 1995-06-22 | 半導体気密封止パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098163A true JPH098163A (ja) | 1997-01-10 |
Family
ID=16041179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17802095A Pending JPH098163A (ja) | 1995-06-22 | 1995-06-22 | 半導体気密封止パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098163A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129199B2 (en) | 2002-08-12 | 2006-10-31 | Air Products And Chemicals, Inc. | Process solutions containing surfactants |
| JP2008099271A (ja) * | 2000-11-28 | 2008-04-24 | Knowles Electronics Llc | 小型シリコンコンデンサマイクロフォンおよびその製造方法 |
-
1995
- 1995-06-22 JP JP17802095A patent/JPH098163A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008099271A (ja) * | 2000-11-28 | 2008-04-24 | Knowles Electronics Llc | 小型シリコンコンデンサマイクロフォンおよびその製造方法 |
| US7129199B2 (en) | 2002-08-12 | 2006-10-31 | Air Products And Chemicals, Inc. | Process solutions containing surfactants |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1012812A (ja) | 電力用半導体装置 | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH098163A (ja) | 半導体気密封止パッケージ | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0451056B2 (ja) | ||
| JPH05226575A (ja) | 半導体装置 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JPH0342864A (ja) | 高集積度半導体装置 | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10189819A (ja) | 半導体装置及びその製造方法 | |
| JPS6236385B2 (ja) | ||
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JPS61225827A (ja) | 半導体素子の実装構造 |