JP2002076254A - パワー半導体モジュール及びその製造方法 - Google Patents

パワー半導体モジュール及びその製造方法

Info

Publication number
JP2002076254A
JP2002076254A JP2000253902A JP2000253902A JP2002076254A JP 2002076254 A JP2002076254 A JP 2002076254A JP 2000253902 A JP2000253902 A JP 2000253902A JP 2000253902 A JP2000253902 A JP 2000253902A JP 2002076254 A JP2002076254 A JP 2002076254A
Authority
JP
Japan
Prior art keywords
lead frame
electrode
semiconductor chip
solder
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000253902A
Other languages
English (en)
Other versions
JP4085563B2 (ja
Inventor
Tatsuhiko Asai
竜彦 浅井
Hirohiko Watanabe
裕彦 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000253902A priority Critical patent/JP4085563B2/ja
Publication of JP2002076254A publication Critical patent/JP2002076254A/ja
Application granted granted Critical
Publication of JP4085563B2 publication Critical patent/JP4085563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】リードフレーム接合部の安定性が高く、且つ安
価なパワー半導体モジュールを提供する。 【解決手段】配線基板5aのエミッタ用電極56及びゲート
用電極57に半導体チップ１のエミッタ電極12及びゲート
電極13を直接に半田接合し、コレクタ電極11にリードフ
レーム2aを半田接合して、コレクタ電極11を配線基板5a
のコレクタ用電極（図１ではリードフレーム用電極）55
に引き出す。リードフレーム2aをコの字形の両先端を外
側に直角に曲げた形状とし、その表面積と熱容量を所定
値以上に設定して、放熱板の機能を兼ねさせる。リード
フレーム2aは幅広で両端支持となるため安定性に優れ
る。使用半田は１種類となり、部品数と工数が減る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、配線基板上に半
導体チップを搭載したパワー半導体モジュールに関す
る。
【０００２】
【従来の技術】パワー半導体モジュールの内で、各種モ
ータの制御装置や電力変換器等に使用される、容量が0.
5 ｋＷ〜5.5 ｋＷの汎用インバータのパワートランジス
タモジュールには、配線の電気抵抗値を小さくし且つ優
れた熱的特性を得るために銅合金製のリードフレームが
使用されている。
【０００３】図２は、このようなパワー半導体モジュー
ルの従来例の構造を示す断面図である。半導体チップ１
としては、絶縁ゲート型バイポーラトランジスタ（通
常、ＩＧＢＴという）等のパワー半導体チップが用いら
れる。半導体チップ１のコレクタ電極11には、放熱板３
が高温半田層41によって接合されており、エミッタ電極
12には、リードフレーム２の一端が、コレクタ電極11と
同様に、高温半田層42によって接合されており、リード
フレーム２の他端は配線基板５のリードフレーム用電極
54に低温半田層62によって接合されている。放熱板３の
下面は配線基板５のコレクタ側電極53に低温半田層61に
よって接合されている。
【０００４】放熱板３は、その名称通りの定常的な熱放
散機能に加えて、通電開始時における半導体チップ１の
急激な温度上昇を緩和する機能をも兼ねることを要求さ
れる。そのため、放熱板３は、小さい熱抵抗で半導体チ
ップ１に接合されるだけではなく、温度上昇を緩和させ
るために必要な熱容量をもつことを要求され、熱伝導性
に優れ且つ比重の大きい銅で作成される。その厚さは２
mm程度であり、その面積は半導体チップ１に比べて大き
く、例えば半導体チップ１の約３倍の面積をもつ。放熱
板３の面積を半導体チップ１の面積より大きくするの
は、配線基板５への放熱面積を大きくして熱放散を良く
するためであり、且つ熱容量を大きくするためでもあ
る。
【０００５】放熱板３の表面には、半田の濡れ性を良く
するために、厚さ２〜３μm のニッケルメッキ層または
厚さ２〜３μm のニッケルメッキ層と薄い金メッキ層の
積層メッキ層が形成されている。金メッキ層はニッケル
メッキ層の表面の酸化を防止し且つ半田の濡れ性をより
良くするために形成される。なお、半導体チップ１の電
極にも、半田接合用の金属層、例えばニッケルメッキと
金メッキの積層メッキ層が形成されている。
【０００６】エミッタ電極12からの配線に使用されるリ
ードフレーム２は、配線の電気抵抗値を小さくするのに
加えて、放熱板の補助機能をも有する。このリードフレ
ーム２にも、放熱板３と同様のメッキ層が形成されてい
る。リードフレーム２の主成分は銅であるが、リードフ
レーム２が半田接合温度で軟化せず且つ水素脆化しない
ように、鉄、ニッケル、シリコン、亜鉛、銀、錫等が適
量添加されている。
【０００７】配線基板５はアルミ基板51をベースとし、
その上に絶縁体層52が形成され、絶縁層52上にコレクタ
側電極53及びリードフレーム用電極54等が形成されてい
る。アルミ基板51が銅基板に置き換えられることもあ
り、アルミナや窒化アルミ等の絶縁体基板上に電極が形
成されるものもある。なお、図が煩雑になるので、図２
においては、ゲート電極やゲート電極用リードフレー
ム、このリードフレーム用の配線基板５の電極の図示を
省略した。
【０００８】図２の構成のパワー半導体モジュールの製
造方法は以下の通りである。まず、カーボン治具を用い
た非酸化性雰囲気中での高温半田による半田接合工程
で、放熱板３と半導体チップ１とリードフレーム２とが
一体化される。この工程で一体化された全体を高温半田
接合体という。次いで、低温半田のクリーム半田による
リフロー半田接合工程で、高温半田接合体の放熱板３及
びリードフレーム２が、それぞれ配線基板５の銅製のコ
レクタ側電極53及びリードフレーム用電極54に半田接合
され、図２の構造が完成する。
【０００９】高温半田による半田接合工程の詳細は、以
下の通りである。カーボン治具に下から順に、放熱板
３、半導体チップ１とほぼ同一形状で90重量％以上の鉛
を含む高温半田板、半導体チップ１、半導体チップ１と
ほぼ同一形状で90重量％以上の鉛を含む前記同様の高温
半田板、エミッタ電極用リードフレーム（図２では単に
リードフレーム）２及びゲート電極用リードフレーム
（図２には不図示）が位置合わせされて重ね合わされ、
これらが水素窒素混合の非酸化性雰囲気内で加熱され、
放熱板３と半導体チップ１とリードフレーム２等とが高
温半田層41及び42等で接合される。この熱処理の際に、
半導体チップ１上にセットされた高温半田板は、溶融し
てエミッタ電極12と不図示のゲート電極とに分かれ、そ
れぞれをリードフレーム２等に半田接合する。
【００１０】低温半田のクリーム半田によるリフロー半
田接合工程は、以下の通りである。なお、ここでいう
「低温半田」は、この工程における半田接合時に前記高
温半田が溶融しない融点を有する半田のことである。ま
ず、配線基板５のコレクタ側電極53とリードフレーム用
電極54との上に、低温半田にフラックスを混合してクリ
ーム状にしたクリーム半田を印刷法等で塗布する。この
クリーム半田層上に、上記の工程で高温半田によって一
体化された高温半田接合体のリードフレーム２の端部及
び放熱板３を位置合わせして搭載し、電気炉で熱処理し
て、印刷塗布したクリーム半田層による低温半田層61及
び62を形成させ、放熱板３とコレクタ側電極53及びリー
ドフレーム２とリードフレーム用電極54をそれぞれに半
田接合する。図示していないゲート電極側も全く同様に
低温半田層で半田接合される。このようにして図２に示
される構造のパワー半導体モジュールが完成する。
【００１１】
【発明が解決しようとする課題】上記の従来技術におい
ては、使用する半田が高温半田と低温半田の２種類であ
り、これらの融点の異なる２種類の半田に対応した２つ
の半田接合工程を必要とするので、パワー半導体モジュ
ールを製造するためのコストが多大となる。また、エミ
ッタ電極及びゲート電極のそれぞれに高温半田で接合さ
れたリードフレームが、後工程である低温半田によるリ
フロー半田接合工程での半田溶融によって、倒れたり接
合不良を生じたり等の問題を生じる場合があり、安定性
の高いモジュール構造が望まれている。
【００１２】この発明の課題は、このような問題点を解
消して、リードフレーム接合部の安定性が高く且つ安価
なパワー半導体モジュールを提供することである。
【００１３】
【課題を解決するための手段】上記の従来技術の問題点
を整理すると下記の通りとなる。 1. 使用する半田が高温半田と低温半田の２種類であ
る。 2. リードフレームが安定し難い形状をしている。 3. 部品点数が多い。
【００１４】これらの問題点に対処した結果として到達
したのがこの発明である。すなわち、半導体チップのコ
レクタ電極にリードフレームを適用するように半導体チ
ップを反転した構造として、リードフレームを１つとす
る。コレクタ電極は半導体チップの片面のほぼ全面を占
める電極であり、同一面に他の電極をもたないので、リ
ードフレームの形状を安定性に優れたコの字形とするこ
とが容易であり、且つ、リードフレームの幅や面積を大
きくすることも容易である。その結果、放熱板の機能を
リードフレームに兼ねさせて放熱板を無くすることがで
きる。放熱板が無くなり、且つリードフレームを安定性
の良いコの字形にすることによって、使用する半田を１
種類とすることが可能となる。放熱板が無くなり、リー
ドフレームが１つとなり、半田が１種類となることで、
部品点数が大幅に少なくなる。
【００１５】以下において、課題の解決手段を請求項毎
に説明する。請求項１の発明は、半導体チップと、その
半導体チップを搭載する配線基板と、配線基板側とは反
対側の半導体チップの電極を配線基板の電極に接続する
ためのリードフレームと、これらの部材の電極間等を接
合する半田層と、によって構成されるパワー半導体モジ
ュールであって、半導体チップのエミッタ電極及びゲー
ト電極が配線基板のエミッタ用電極及びゲート用電極の
それぞれに直接に半田接合され、半導体チップのコレク
タ電極が、コの字形の両先端部の面を配線基板の面と同
一平面になるように曲げられた形状のリードフレームに
半田接合され、曲げられたリードフレームの両先端部が
配線基板のコレクタ用電極に半田接合されている。
【００１６】半導体チップのエミッタ電極及びゲート電
極は配線基板に直接半田接合されるので、リードフレー
ムとしては、半導体チップのコレクタ電極に半田接合さ
れるコレクタ電極用リードフレームだけとなる。このリ
ードフレームは、両先端部の面を配線基板の面と同一平
面になるように曲げられたコの字形をしており、この両
先端部が配線基板のコレクタ用電極に半田接合されてい
るので、このリードフレームは安定で倒れる心配はな
い。また、リードフレームの表面積と熱容量とを所定値
以上に設定することが容易であるから、このリードフレ
ームに放熱板の機能を兼ねさせることができ、放熱板が
不要となる。更に、リードフレームの安定性がよいの
で、２種類の半田による温度の異なる２段階の半田接合
を必要としなくなる。
【００１７】請求項２以降の発明は、請求項１に記載の
パワー半導体モジュールの製造方法である。請求項２の
発明は、半導体チップの電極に予備半田層を形成する予
備半田工程と、配線基板の電極上にクリーム半田層を塗
布するクリーム半田層塗布工程と、塗布されたクリーム
半田層上に、半導体チップのエミッタ電極及びゲート電
極を位置合わせして半導体チップを搭載し、半導体チッ
プのコレクタ電極上に半田板を搭載し、リードフレーム
の両先端部を配線基板のコレクタ用電極上に塗布された
クリーム半田層に位置合わせして、リードフレームを前
記半田板上に搭載する部材セット工程と、前工程でセッ
トされたこれらの部材の電極間等を熱処理によって半田
接合するリフロー半田接合工程と、を有する。
【００１８】請求項１の項で説明したように、放熱板が
不要になったこと及び安定性のよいリードフレームが使
用できること等によって、１種類の半田で半田接合する
ことが可能となり、電極に予備半田された半導体チップ
を用いることと合わせて、１回のリフロー半田接合工程
でパワー半導体モジュールを製造することができるよう
なる。
【００１９】請求項３の発明は、配線基板の電極上にク
リーム半田層を塗布するクリーム半田層塗布工程と、塗
布されたクリーム半田層上に、半導体チップのエミッタ
電極及びゲート電極を位置合わせして半導体チップを搭
載し、半導体チップのコレクタ電極上に半田接合用フラ
ックスを塗布された半田板を搭載し、リードフレームの
両先端部を配線基板のコレクタ用電極上に形成されたク
リーム半田層に位置合わせして、リードフレームを前記
半田板上に搭載する部材セット工程と、前工程でセット
されたこれらの部材の電極間等を熱処理によって半田接
合するリフロー半田接合工程と、を有する。
【００２０】配線基板の電極上にクリーム半田層を塗布
し、且つ半導体チップのコレクタ電極上にセットする半
田板に半田接合用ペーストを塗布することによって、半
導体チップの電極に予備半田を施さなくても、１回のリ
フロー半田接合工程でパワー半導体モジュールを製造す
ることができる。請求項４の発明は、半導体チップのエ
ミッタ電極及びゲート電極に予備半田層を形成し、同時
に半導体チップのコレクタ電極にリードフレームを半田
接合する予備半田兼リードフレーム半田接合工程と、配
線基板の電極上にクリーム半田層を塗布するクリーム半
田層塗布工程と、塗布されたクリーム半田層上に、半導
体チップのエミッタ電極及びゲート電極とリードフレー
ムの両先端部とを位置合わせして、前記予備半田兼リー
ドフレーム半田接合工程で予備半田され且つ一体化され
た半導体チップ及びリードフレームを搭載する部材セッ
ト工程と、配線基板の電極と搭載された半導体チップの
エミッタ電極等及びリードフレームの両先端部とを熱処
理によって半田接合するリフロー半田接合工程と、を有
する。
【００２１】この発明は、請求項２の発明における予備
半田工程が、予備半田兼リードフレーム半田接合工程に
置き換えられ、予備半田され且つリードフレームを半田
接合された半導体チップが１回のリフロー半田接合工程
で配線基板に半田接合されるものである。
【００２２】
【発明の実施の形態】この発明によるパワー半導体モジ
ュール及びその製造方法の実施の形態について実施例を
用いて説明する。なお、従来技術と同じ機能の部分には
同じ部号を用いる。まず最初に、この発明によるパワー
半導体モジュールの実施例について説明する。
【００２３】〔パワー半導体モジュールの実施例〕図１
は、この発明によるパワー半導体モジュールの実施例の
構造を示す断面図である。この実施例の特徴は、(1) 半
導体チップ１のエミッタ電極12及びゲート電極13が直接
に配線基板5aに半田接合され、コレクタ電極11がリード
フレーム2aによって配線基板5aに接続されていることで
あり、(2) リードフレーム2aは、半導体チップ１が発生
する熱を放熱するのに必要な熱伝導性及び面積と、通電
開始時の急激な温度上昇を緩和するための熱容量とをも
ち、且つコの字形の両先端部を直角に外側に折り曲げら
れて、両先端部が配線基板の面と同一面になるような形
状をしていることであり、(3) このリードフレーム2aの
採用で放熱板が不要になったことである。
【００２４】図１によって、実施例の構造をより詳しく
説明する。配線基板5aの表面には、半導体チップ１のエ
ミッタ電極12及びゲート電極13を直接半田接合するため
のエミッタ用電極56及びゲート用電極57と、半導体チッ
プ１のコレクタ電極11に半田接合されたリードフレーム
2aの両先端部が半田接合される２箇所のリードフレーム
用電極55とが形成されている。配線基板5aは、厚さ約２
mmのアルミ基板51をベースとし、その上に形成された厚
さ約70μm の絶縁体層52と、絶縁体層52上に形成された
上記のエミッタ用電極56等とで構成されている。電極56
等の厚さは約20μm である。配線基板5aのアルミ基板51
は銅基板に置き換えられることがあり、更には、アルミ
ナや窒化アルミ等の熱伝導性に優れた絶縁体基板上に電
極が形成される構造の配線基板もある。
【００２５】半導体チップ１は、エミッタ電極12及びゲ
ート電極13を配線基板5a側に向けて配線基板5aに搭載さ
れており、エミッタ電極12及びゲート電極13は、エミッ
タ用半田層71及びゲート用半田層72によってそれぞれに
配線基板5aのエミッタ用電極56及びゲート用電極57に直
接半田接合されている。一方、反対面側のコレクタ電極
11にはリードフレーム2aの中央部がコレクタ用半田層81
によって半田接合されている。半田層71や81等の厚さは
約150 μm である。
【００２６】リードフレーム2aは、前述したように、コ
の字形の両先端部を直角に外側に折り曲げられた形状を
しており、その幅は半導体チップ１を完全に覆う大きさ
をもち、その厚さは0.2 〜0.5 mmであり、その面積は半
導体チップ１の面積の５倍以上に設定されている。これ
らの値は、従来技術における放熱板の機能をリードフレ
ーム2aに兼ねさせて放熱板を不要とするための条件や加
工性から決められるものである。リードフレーム2aの素
材は、銅が主成分であるが、半田接合温度で軟化せず且
つ水素脆化しないように、鉄、ニッケル、シリコン、亜
鉛、銀、錫等を適量添加されたものである。リードフレ
ーム2aの表面には半田の濡れ性を良くするために、厚さ
２〜３μm のニッケルメッキ層または厚さ２〜３μm の
ニッケルメッキ層と薄い金メッキ層の積層メッキ層が形
成されている。金メッキ層はニッケルメッキ層の表面の
酸化を防止し且つ半田の濡れ性をより良くするために形
成される。素材の成分や表面のメッキ層は従来技術と同
じである。このようなリードフレーム2aの両先端部が、
リードフレーム用半田層73によって配線基板5aの２箇所
のリードフレーム用電極55に半田接合されている。半田
層73の厚さは約150μm である。
【００２７】以上に説明した半田接合部に使用されてい
る半田は、錫を主成分として３〜５重量％の銀と0.5 〜
1.0 重量％の銅を含む半田（以下ではSnAgCu系半田とい
う）であり、鉛を含まないので、半田接合工程が環境に
やさしい製造工程となる。但し、この発明は、この半田
に限定されるものではない。前述したこの実施例の特徴
から明らかなように、この実施例のリードフレーム2aは
幅が広く且つ外側に直角に曲げられた両先端部で保持さ
れるので、安定性に優れており、半田接合工程で倒れた
り位置ずれしたりする心配がないので、従来技術のよう
に高温半田と低温半田とを使い分ける必要がなく、１種
類の半田で半田接合することが可能である。放熱板が不
要であることと合わせて、製造工程が簡略化し、且つ部
品点数も少なくなって、製造工数及び直材費を低減する
ことができ、且つ薄型化することができた。
【００２８】なお、上記の実施例においては、リードフ
レーム2aの両先端部は外側に直角に曲げられているが、
内側に曲げられることも可能である。また、コの字の２
箇所の曲部の角度が直角でない場合には、その角度に合
わせて、曲げる角度を調整することが必要である。必要
なことは、リードフレーム2aの両先端部の面が、配線基
板5aの面と同一平面になるように曲げられることであ
る。但し、直角の場合が小型化のためには最も適してい
る。
【００２９】次に、このパワー半導体モジュールの製造
方法の実施例について説明する。 〔製造方法の第１の実施例〕図３は製造方法の第１の実
施例を示し、（ａ）はクリーム半田印刷工程を示す断面
図、（ｂ）は部品セット工程を示す断面図、（ｃ）はリ
フロー半田接合工程後の状態を示す断面図である。
【００３０】この実施例においては、図３には示してい
ないが、半導体チップ１のコレクタ電極11等の３つの電
極にはSnAgCu系半田が予備半田されている。予備半田層
は、半導体チップ１の各電極に半田板を接触させて非酸
化性雰囲気内で熱処理して形成される。一方、配線基板
5aのエミッタ用電極56、ゲート用電極及びリードフレー
ム用電極55には、SnAgCu系半田のクリーム半田層711 、
721 及び731 が印刷法等で塗布され〔図３（ａ）〕、こ
のクリーム半田層711 及び721 に半導体チップ１のエミ
ッタ電極12及びゲート電極13がそれぞれに位置合わせさ
れて、配線基板5a上に半導体チップ１が搭載され、半導
体チップ１のコレクタ電極11上に、半導体チップ１と同
一形状でSnAgCu系半田のコレクタ用半田板811 が搭載さ
れ、更に、リードフレーム2aの両先端部が配線基板5aの
２箇所のクリーム半田層731 に位置合わせされ、その中
央部が半導体チップ１のコレクタ電極11上に位置決めさ
れて、リードフレーム2aがコレクタ用半田板811 上に搭
載される〔図３（ｂ）〕。この状態で、不活性雰囲気内
または大気中で加熱（リフロー半田接合処理）されて、
図３（ｃ）に示す状態となる。すなわち、半導体チップ
１のコレクタ電極11、エミッタ電極12及びゲート電極13
が、それぞれに、コレクタ電極用半田層81、エミッタ電
極用半田層71及びゲート電極用半田層72によって、リー
ドフレーム2a、配線基板5aのエミッタ用電極56及びゲー
ト用電極57に半田接合され、リードフレーム2aの両先端
部がリードフレーム用半田層73によって配線基板5aのリ
ードフレーム用電極55に半田接合される。
【００３１】このように、この実施例によれば、半導体
チップ１に予備半田しておくことによって、１回のリフ
ロー半田接合工程でパワー半導体モジュールを製造する
ことができ、全ての半田接合部を同一組成の半田とする
ことができる。 〔製造方法の第２の実施例〕この実施例は、第１の実施
例において、半導体チップ１に予備半田層を形成せず、
コレクタ用半田板811 に半田接合用ペーストを塗布する
ものであり、図３によって説明することができる。
【００３２】製造工程としては、まず、配線基板5aの電
極55、56及び57に、SnAgCu系半田のクリーム半田層711
、721 及び731 が印刷法等で塗布され〔図３
（ａ）〕、このクリーム半田層711 及び721 に半導体チ
ップ１のエミッタ電極12及びゲート電極13が位置合わせ
されて、配線基板5a上に半導体チップ１が搭載され、半
導体チップ１のコレクタ電極11上に、半導体チップ１と
同一形状でSnAgCu系半田のコレクタ用半田板811 が半田
接合用フラックスを塗布されて載せられ、更に、リード
フレーム2aの両先端部が配線基板5aの２箇所のクリーム
半田層731 に位置合わせされ、その中央部が半導体チッ
プ１のコレクタ電極11上に位置決めされて、リードフレ
ーム2aがコレクタ用半田板811 上に搭載される〔図３
（ｂ）〕。この状態で、不活性雰囲気内または大気中で
加熱されて（リフロー半田接合処理）、図３（ｃ）に示
す状態となる。
【００３３】配線基板5a上にはクリーム半田層711 等が
印刷され、コレクタ用半田板811 には半田接合用フラッ
クスが塗布されるので、半導体チップ１の電極には予備
半田層が形成されていなくても確実に半田接合される。 〔製造方法の第３の実施例〕この実施例は、図４に示す
ように、第１の実施例における不図示の予備半田工程を
予備半田兼リードフレーム半田接合工程に置き換え、こ
の工程で一体化された半導体チップ１及びリードフレー
ム2aをリフロー半田接合するものである。図４におい
て、（ａ）はカーボン治具への半田板のセット状態を示
す断面図、（ｂ）は全部品をセットした状態を示す断面
図、（ｃ）は非酸化性雰囲気炉で熱処理した後の状態を
示す断面図である。
【００３４】カーボン治具９の所定の位置にエミッタ用
半田板712 及びゲート用半田板722をセットし〔図４
（ａ）〕、その上に半導体チップ１のエミッタ電極12及
びゲート電極13を位置合わせして半導体チップ１を搭載
し、半導体チップ１のコレクタ電極11上にコレクタ用半
田板811 を搭載し、最後にリードフレーム2aをカーボン
治具９で位置合わせしてその中央部をコレクタ用半田板
811 上に搭載する〔図４（ｂ）〕。これらを水素窒素混
合の非酸化性雰囲気炉で熱処理すると、リードフレーム
2aに半導体チップ１がコレクタ電極11側で半田接合さ
れ、半導体チップ１のエミッタ電極12及びゲート電極13
上にはそれぞれエミッタ用予備半田層713 及びゲート用
予備半田層723 が形成される〔図４（ｃ）〕。このよう
にして一体化され且つ予備半田されたリードフレーム及
び半導体チップが、図３（ａ）と同様にクリーム半田層
711 等を印刷された配線基板5a上に搭載され、リフロー
半田接合されて、図１に示したパワー半導体モジュール
が完成する。
【００３５】なお、上記実施例の説明においては、使用
する半田を環境にやさしいSnAgCu系半田としたが、必要
に応じて、鉛錫系の半田等の他の組成の半田に置き換え
ることも容易である。
【００３６】
【発明の効果】請求項１の発明によれば、半導体チップ
のエミッタ電極及びゲート電極は配線基板に直接半田接
合されるので、リードフレームとしては、半導体チップ
のコレクタ電極に半田接合されるコレクタ電極用リード
フレームだけがあればよい。このリードフレームは、両
端を配線基板の面と同一平面になるように曲げられたコ
の字形をしており、その両端が配線基板のコレクタ用電
極（実施例においては、リードフレーム用電極）に半田
接合されているので、このリードフレームは安定で倒れ
る心配がなく、且つリードフレームの表面積と熱容量と
を所定値以上に設定することが容易であるから、このリ
ードフレームに放熱板の機能を兼ねさせることができ、
放熱板が不要となる。また、リードフレームの安定性が
よいので、２種類の半田による温度の異なる２段階の半
田接合を必要としない。したがって、リードフレーム接
合部の安定性が高くなり、部品数が削減され、工程が簡
略化し、モジュールが薄型化する。
【００３７】請求項２の発明によれば、電極に予備半田
された半導体チップを用いて１回のリフロー半田接合工
程でパワー半導体モジュールを製造することができるの
で、処理温度の異なる半田接合工程が不要となり、製造
工程が簡略化して、製造工数を低減することができる。
請求項３の発明によれば、配線基板の電極上にクリーム
半田層を形成し、半導体チップのコレクタ電極上にセッ
トする半田板に半田接合用フラックスを塗布するので、
半導体チップの電極に予備半田しておく必要がなく、且
つ１回のリフロー半田接合工程でパワー半導体モジュー
ルを製造することができるので、製造工数をより低減す
ることができる。
【００３８】請求項４の発明によれば、請求項２の発明
における予備半田工程が、予備半田兼リードフレーム半
田接合工程に置き換えられ、予備半田され且つリードフ
レームを半田接合された半導体チップが１回のリフロー
半田接合工程で配線基板に半田接合されるが、リードフ
レームの安定性がよいので、リフロー半田接合工程にお
いて、リードフレームと半導体チップとの接合不良が発
生することがなく、リードフレーム接合部の安定性が高
い。
【図面の簡単な説明】
【図１】この発明によるパワー半導体モジュールの実施
例の構造を示す断面図
【図２】パワー半導体モジュールの従来例の構造を示す
断面図
【図３】パワー半導体モジュールの実施例の製造方法の
第１の実施例を示し、（ａ）はクリーム半田印刷工程を
示す断面図、（ｂ）は部品セット工程を示す断面図、
（ｃ）はリフロー半田接合工程後の状態を示す断面図
【図４】製造方法の第３の実施例を示し、（ａ）はカー
ボン治具への半田板のセット状態を示す断面図、（ｂ）
は全部品をセットした状態を示す断面図、（ｃ）は非酸
化性雰囲気炉で熱処理した後の状態を示す断面図
【符号の説明】
１ 半導体チップ 11 コレクタ電極 12 エミッタ電極 13 ゲート電極 ２, 2a リードフレーム ３ 放熱板 41, 42 高温半田層 ５, 5a 配線基板 51 アルミ基板 52 絶縁体層 53 コレクタ側電極 54, 55 リードフレーム用電極 56 エミッタ用電極 57 ゲート用電極 61, 62 低温半田層 71 エミッタ用半田層 711 エミッタ用クリーム半田層 712 エミッタ用半田板 713 エミッタ用予備半田層 72 ゲート用半田層 721 ゲート用クリーム半田層 722 ゲート用半田板 723 ゲート用予備半田層 73 リードフレーム用半田層 731 リードフレーム用クリーム半田層 81 コレクタ用半田層 811 コレクタ用半田板

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと、その半導体チップを搭載
    する配線基板と、配線基板側とは反対側の半導体チップ
    の電極を配線基板の電極に接続するためのリードフレー
    ムと、これらの部材の電極間等を接合する半田層と、に
    よって構成されるパワー半導体モジュールであって、 半導体チップのエミッタ電極及びゲート電極が配線基板
    のエミッタ用電極及びゲート用電極のそれぞれに直接に
    半田接合され、 半導体チップのコレクタ電極が、コの字形の両先端部の
    面を配線基板の面と同一平面になるように曲げられた形
    状のリードフレームに半田接合され、 曲げられたリードフレームの両先端部が配線基板のコレ
    クタ用電極に半田接合されていることを特徴とするパワ
    ー半導体モジュール。
  2. 【請求項２】請求項１に記載のパワー半導体モジュール
    の製造方法であって、 半導体チップの電極に予備半田層を形成する予備半田工
    程と、 配線基板の電極上にクリーム半田層を塗布するクリーム
    半田層塗布工程と、 塗布されたクリーム半田層上に、半導体チップのエミッ
    タ電極及びゲート電極を位置合わせして半導体チップを
    搭載し、半導体チップのコレクタ電極上に半田板を搭載
    し、リードフレームの両先端部を配線基板のコレクタ用
    電極上に塗布されたクリーム半田層に位置合わせして、
    リードフレームを前記半田板上に搭載する部材セット工
    程と、 前工程でセットされたこれらの部材の電極間等を熱処理
    によって半田接合するリフロー半田接合工程と、 を有することを特徴とするパワー半導体モジュールの製
    造方法。
  3. 【請求項３】請求項１に記載のパワー半導体モジュール
    の製造方法であって、 配線基板の電極上にクリーム半田層を塗布するクリーム
    半田層塗布工程と、 塗布されたクリーム半田層上に、半導体チップのエミッ
    タ電極及びゲート電極を位置合わせして半導体チップを
    搭載し、半導体チップのコレクタ電極上に半田接合用フ
    ラックスを塗布された半田板を搭載し、リードフレーム
    の両先端部を配線基板のコレクタ用電極上に形成された
    クリーム半田層に位置合わせして、リードフレームを前
    記半田板上に搭載する部材セット工程と、 前工程でセットされたこれらの部材の電極間等を熱処理
    によって半田接合するリフロー半田接合工程と、 を有することを特徴とするパワー半導体モジュールの製
    造方法。
  4. 【請求項４】請求項１に記載のパワー半導体モジュール
    の製造方法であって、 半導体チップのエミッタ電極及びゲート電極に予備半田
    層を形成し、同時に半導体チップのコレクタ電極にリー
    ドフレームを半田接合する予備半田兼リードフレーム半
    田接合工程と、 配線基板の電極上にクリーム半田層を塗布するクリーム
    半田層塗布工程と、 塗布されたクリーム半田層上に、半導体チップのエミッ
    タ電極及びゲート電極とリードフレームの両先端部とを
    位置合わせして、前記予備半田兼リードフレーム半田接
    合工程で予備半田され且つ一体化された半導体チップ及
    びリードフレームを搭載する部材セット工程と、 配線基板の電極と搭載された半導体チップのエミッタ電
    極等及びリードフレームの両先端部とを熱処理によって
    半田接合するリフロー半田接合工程と、 を有することを特徴とするパワー半導体モジュールの製
    造方法。
JP2000253902A 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法 Expired - Fee Related JP4085563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000253902A JP4085563B2 (ja) 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000253902A JP4085563B2 (ja) 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2002076254A true JP2002076254A (ja) 2002-03-15
JP4085563B2 JP4085563B2 (ja) 2008-05-14

Family

ID=18742931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000253902A Expired - Fee Related JP4085563B2 (ja) 2000-08-24 2000-08-24 パワー半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4085563B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
US20080211070A1 (en) * 2004-11-23 2008-09-04 Ming Sun Flip chip contact (FCC) power package
US7535076B2 (en) 2004-01-07 2009-05-19 Alstom Transport Sa Power semiconductor device
US7692316B2 (en) 2004-10-01 2010-04-06 International Rectifier Corporation Audio amplifier assembly
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2015190559A1 (ja) * 2014-06-13 2015-12-17 ローム株式会社 パワーモジュールおよびその製造方法
JP2018148169A (ja) * 2017-03-09 2018-09-20 トヨタ自動車株式会社 半導体装置
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6470328B2 (ja) 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859079B2 (en) 2004-01-07 2010-12-28 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
DE102004060935B4 (de) * 2004-01-07 2014-12-24 Alstom Transport S.A. Leistungshalbleitervorrichtung
US7535076B2 (en) 2004-01-07 2009-05-19 Alstom Transport Sa Power semiconductor device
US7692316B2 (en) 2004-10-01 2010-04-06 International Rectifier Corporation Audio amplifier assembly
US8564049B2 (en) * 2004-11-23 2013-10-22 Alpha & Omega Semiconductor Incorporated Flip chip contact (FCC) power package
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
US20080211070A1 (en) * 2004-11-23 2008-09-04 Ming Sun Flip chip contact (FCC) power package
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2015190559A1 (ja) * 2014-06-13 2015-12-17 ローム株式会社 パワーモジュールおよびその製造方法
JP2016004796A (ja) * 2014-06-13 2016-01-12 ローム株式会社 パワーモジュールおよびその製造方法
US10483216B2 (en) 2014-06-13 2019-11-19 Rohm Co., Ltd. Power module and fabrication method for the same
JP2018148169A (ja) * 2017-03-09 2018-09-20 トヨタ自動車株式会社 半導体装置
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Also Published As

Publication number Publication date
JP4085563B2 (ja) 2008-05-14

Similar Documents

Publication Publication Date Title
US6448645B1 (en) Semiconductor device
JP4438489B2 (ja) 半導体装置
JP3601432B2 (ja) 半導体装置
JP2504610B2 (ja) 電力用半導体装置
JPH0810716B2 (ja) 電子パッケージ
JP6835238B2 (ja) 半導体装置およびその製造方法
JP3627591B2 (ja) パワー半導体モジュールの製造方法
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JP7215206B2 (ja) 半導体装置の製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2002231883A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP3841007B2 (ja) 半導体装置
CN112736040A (zh) 一种双面焊接的功率模块及焊接工艺
JP4620566B2 (ja) 半導体装置およびその製造方法
JPH11163045A (ja) 半導体装置及びその製造方法
JP2008294390A (ja) モジュール構成
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP4951932B2 (ja) パワーモジュール用基板の製造方法
JP2002164484A (ja) パワー回路
WO2019207996A1 (ja) 半導体装置およびその製造方法
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP3446829B2 (ja) 半導体装置
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4085563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees