JP2018148169A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018148169A
JP2018148169A JP2017044865A JP2017044865A JP2018148169A JP 2018148169 A JP2018148169 A JP 2018148169A JP 2017044865 A JP2017044865 A JP 2017044865A JP 2017044865 A JP2017044865 A JP 2017044865A JP 2018148169 A JP2018148169 A JP 2018148169A
Authority
JP
Japan
Prior art keywords
solder
metal plate
thickness
heat sink
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017044865A
Other languages
English (en)
Other versions
JP6586970B2 (ja
Inventor
智 高萩
Satoshi Takahagi
智 高萩
祥 舟野
Sho Funano
祥 舟野
卓矢 門口
Takuya Kadoguchi
卓矢 門口
裕治 花木
Yuji Hanaki
裕治 花木
真悟 岩崎
Shingo Iwasaki
真悟 岩崎
崇功 川島
Takayoshi Kawashima
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017044865A priority Critical patent/JP6586970B2/ja
Priority to US15/868,288 priority patent/US10103091B2/en
Priority to CN201810182489.7A priority patent/CN108573937B/zh
Priority to DE102018105356.8A priority patent/DE102018105356B4/de
Publication of JP2018148169A publication Critical patent/JP2018148169A/ja
Application granted granted Critical
Publication of JP6586970B2 publication Critical patent/JP6586970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】樹脂パッケージから露出する放熱板が、放熱板の縁から延びる継手間の拘束によって傾くことを抑制する。【解決手段】本明細書が開示する半導体装置２では、第１放熱板１２と第２放熱板１５の間に第１トランジスタ素子３が第１ハンダ１８で接合されており、第２放熱板２２と第４放熱板２５の間に第２トランジスタ素子５が第２ハンダ２８で接合されている。第１放熱板１２の第１継手１３と第４放熱板２５の第２継手２６が第３ハンダ３８で接合されている。第１ハンダ１８の凝固点が第３ハンダ３８の凝固点よりも高く、かつ、第２ハンダ２８の凝固点が第３ハンダ３８の凝固点よりも高い。凝固点のこの関係により、継手同士が接合される前に放熱板同士が平行を保持したままトランジスタ素子に接合される。【選択図】図７

Description

本明細書が開示する技術は、半導体装置に関する。特に、２個の半導体素子を封止している樹脂パッケージを備えており、その樹脂パッケージの両面に露出している金属板に、半導体素子の電極がハンダで接合されている半導体装置に関する。
２個の半導体素子を封止している樹脂パッケージを備えており、その樹脂パッケージの両面に放熱板としての金属板が露出している半導体装置が知られている。金属板は、樹脂パッケージの内部の半導体素子の電極と導通している。即ち、金属板は放熱板と電極を兼ねている。例えば、特許文献１、２にそのような半導体装置が開示されている。半導体素子は、その両面に電極を備えている。一対の金属板が半導体素子を挟み込んでおり、夫々の電極に一対の金属板の夫々がハンダで接合されている。なお、「電極と金属板がハンダで接合されている」とは、電極とスペーサがハンダで接合され、そのスペーサの反対側で金属板がハンダで接合されている場合を含む。２個の半導体素子は樹脂パッケージに封止されている。一対の金属板は夫々の一方の面が樹脂パッケージから露出しており、放熱板の役割を果たす。説明の便宜上、２個の半導体素子を夫々、第１半導体素子、第２半導体素子と称する。第１半導体素子を挟み込んでいる一対の金属板を第１及び第２金属板と称し、第２半導体素子を挟み込んでいる一対の金属板を第３及び第４金属板と称する。第１金属板と第３金属板が樹脂パッケージの一方の面に露出しており、第２金属板と第４金属板が反対側の面に露出している。２個の半導体素子を電気的に接続するため、第１金属板の縁から第１継手が延びており、第１金属板とは反対側で樹脂パッケージから露出している第４金属板の縁から第２継手が延びており、両方の継手が樹脂パッケージの内部にてハンダで接合されている。
特開２０１５−１７０８１０号公報 特開２０１２−２３５０８１号公報
上記した半導体装置では、第１及び第２金属板の間にハンダが介在するとともに、第３及び第４金属板の間にもハンダが介在する。樹脂パッケージの両面の夫々に露出する第１及び第４金属板の縁から継手が延びており、それらがハンダで接合される。ハンダは凝固時に収縮する。第１及び第２金属板の間でハンダが収縮し、第３及び第４金属板の間のハンダも収縮する。継手間のハンダが金属板間のハンダに先立って凝固すると、金属板の縁が拘束されたことによって、金属板間のハンダが収縮する際に金属板が傾いてしまうおそれがある。ハンダの凝固時の収縮に伴う金属板の傾斜を抑制する技術が望まれている。
本明細書が開示する半導体装置は、第１及び第２半導体素子と、第１−第４金属板と、樹脂パッケージを備えている。第１及び第２半導体素子の夫々は、両面に電極を備えている。第１及び第２金属板は、第１半導体素子を挟んでおり、夫々の金属板が第１半導体素子の夫々の電極とハンダで接合されている。第３及び第４金属板は、第２半導体素子を挟んでおり、夫々の金属板が第２半導体素子の夫々の電極とハンダで接合されている。樹脂パッケージは、第１半導体素子と第２半導体素子を封止している。樹脂パッケージの一面には第１金属板と第３金属板が露出しており、反対面には第２金属板と第４金属板が露出している。第１金属板の縁から第１継手が延びており、第４金属板の縁から第２継手が延びている。第１継手と第２継手が、第１金属板と第１半導体素子の積層方向からみて重なっており、両継手は樹脂パッケージの内部にてハンダで接合されている。説明の便宜上、第１金属板と第２金属板の間のハンダを第１ハンダと称し、第３金属板と第４金属板の間のハンダを第２ハンダと称し、第１継手と第２継手の間のハンダを第３ハンダと称する。本明細書が開示する半導体装置では、第１ハンダの凝固点が第３ハンダの凝固点よりも高く、かつ、第２ハンダの凝固点が第３ハンダの凝固点よりも高い。
上記した凝固点の関係から、全てのハンダを加熱した後に冷却すると、凝固点の高いハンダ（第１ハンダと第２ハンダ）が凝固点の低いハンダ（第３ハンダ）よりも先に凝固する。即ち、上記の凝固点の関係を満足すると、継手間のハンダ（第３ハンダ）が凝固する前に金属板間のハンダ（第１ハンダと第２ハンダ）が凝固する。第１金属板と第４金属板の縁が自由な間に金属板と半導体素子が接合するので、金属板が傾くことがない。
仮に第３ハンダの厚みが相当に薄いと、金属板間のハンダ（第１ハンダあるいは第２ハンダ）が凝固するときの収縮により、第１継手と第２継手が干渉してしまう可能性がある。金属板間のハンダが収縮する途中で第１、第２継手が干渉すると、金属板の継手側の縁が拘束されることになり、やはり金属板が傾くおそれがある。
そこで、第１金属板と第２金属板の間の第１ハンダの合計の厚みの凝固時の推定収縮量が、第３ハンダの厚み以下であり、第３金属板と第４金属板の間の第２ハンダの合計の厚みの凝固時の推定収縮量が、第３ハンダの厚み以下であるとよい。ここで、推定収縮量とは、所定の合計厚みを有する第１ハンダ（第２ハンダ）が凝固するときに想定される縮み量（厚み方向の縮み量）を意味する。ハンダの材料と初期厚みが既知であれば、実験などにより推定収縮量は特定できる。第３ハンダの厚みが第１ハンダの推定収縮量よりも大きく、第２ハンダの推定収縮量よりも大きければ、第１ハンダと第２ハンダの収縮時に金属板間の間隔が狭まっても継手同士が干渉することがない。よって、金属板が傾斜することが防止できる。
継手の干渉による金属板の傾斜をより確実に防止するには、第１金属板と第２金属板の間の第１ハンダの合計の厚みが、第３ハンダの厚み以下であり、第３金属板と第４金属板の間の第２ハンダの合計の厚みが、第３ハンダの厚み以下であるとよい。上記の厚みの関係が満足されれば、金属板間のハンダが収縮しても、継手同士の干渉は確実に避けられる。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
半導体装置の斜視図である。 半導体装置の等価回路図である。 半導体装置の分解図である（１）。 半導体装置の分解図である（２）。 半導体素子と放熱板のアセンブリの斜視図である。 図１のVI−VI線に沿った断面図である。 図６において符号VIIが示す範囲の拡大図である。 放熱板と半導体素子のアセンブリを加熱／冷却する炉の温度プロファイルの一例を示すグラフである。 変形例の半導体装置の部分断面図である。
図面を参照して実施例の半導体装置２を説明する。図１に、半導体装置２の斜視図を示す。半導体装置２は、樹脂製のパッケージ（樹脂パッケージ９）に４個の半導体素子が封止されているデバイスである。半導体装置２の等価回路図を図２に示す。半導体装置２は、２個のトランジスタ１０３、１０５と２個のダイオード１０４、１０６で構成される回路を有している。２個のトランジスタ１０３、１０５と２個のダイオード１０４、１０６は、いずれも、電力変換に用いられるパワー半導体素子に属する。具体的には、トランジスタ１０３、１０５とダイオード１０４、１０６の夫々は、許容電流が１００アンペア以上であり、主に電力変換に用いられる素子である。半導体装置２は、典型的には、電気自動車、ハイブリッド車、燃料電池車などにおいて、走行用モータに供給する交流電力を作るインバータに用いられる。
２個のトランジスタ１０３、１０５は直列に接続されている。ダイオード１０４はトランジスタ１０３に逆並列に接続されており、ダイオード１０６はトランジスタ１０５に逆並列に接続されている。説明の都合上、直列接続の両端の端子のうち、高電位側に接続される端子をＨＩＧＨ端子と称し、低電位側に接続される端子をＬＯＷ端子と称する。また、直列接続の中点をＯＵＴ端子と称する。図１のＰ端子２４がＨＩＧＨ端子に相当し、図１のＮ端子３４がＬＯＷ端子に相当し、図１のＯ端子１４がＯＵＴ端子に相当する。また、トランジスタ１０５のゲート端子ＧＨが図１の制御端子８１ａのうちの１本に相当する。トランジスタ１０３のゲート端子ＧＬが図１の制御端子８１ｂのうちの１本に相当する。制御端子８１ａ、８１ｂの残りの端子は、半導体素子の状態をモニタするための信号端子などである。
図１に示されているように、樹脂パッケージ９の一側面に放熱板１５、２５が露出している。放熱板１５は、一方の面が樹脂パッケージ９の一側面に露出しており、他方の面が樹脂パッケージ９の内部で、後述する第１トランジスタ素子３及び第１ダイオード素子４と接合されている。放熱板２５は、一方の面が樹脂パッケージ９の一側面に露出しており、他方の面が樹脂パッケージ９の内部で後述する第２トランジスタ素子５及び第２ダイオード素子６と接合されている。図１では隠れて見えないが、樹脂パッケージ９の他方の側面にも２個の放熱板１２、２２が露出している。放熱板１２、１５、２２、２５は導電性の金属で作られている。より具体的には、放熱板１２、１５、２２、２５は、銅で作られている。以下では、４枚の放熱板を区別する場合には、第１放熱板１２、第２放熱板１５、第３放熱板２２、第４放熱板２５と称する場合がある。
図３は、樹脂パッケージ９と放熱板１５、２５を除く半導体装置２の分解図である。図４は、放熱板１５、２５を分離した斜視図である。図５は、樹脂パッケージ９を除く半導体装置２（即ち、放熱板と半導体素子のアセンブリ２ａ）の斜視図である。なお、図３−図５では、Ｎ端子３４、Ｐ端子２４、Ｏ端子１４と、制御端子８１ａ、８１ｂは、ランナー４２ａ、４２ｂで連結されており、一つの部品（リードフレーム４２）を構成している。図５のアセンブリ２ａに樹脂パッケージ９を成形した後にランナー４２ａ、４２ｂを切り離すと、図１の半導体装置２が完成する。説明の便宜上、図中の座標系のＸ軸正方向を「上」と称し、Ｘ軸負方向を「下」と称する。以降の図でも「上」、「下」との表現を用いる場合がある。
２枚の放熱板（第１放熱板１２と第３放熱板２２）が最も下側に位置する。第１放熱板１２の一つの縁からＯ端子１４が伸びており、別の縁から第１継手１３が伸びている。第３放熱板２２の一つの縁からＰ端子２４が伸びている。Ｏ端子１４とＰ端子２４の間にはＮ端子３４が配置されている。Ｎ端子３４の縁からは、継手３２が伸びている。先に述べたように、Ｎ端子３４、Ｐ端子２４（第３放熱板２２）、Ｏ端子１４（第１放熱板１２）は、最初の段階では、制御端子８１ａ、８１ｂとともに、ランナー４２ａ、４２ｂで連結されており、相互の位置関係が固定されている。
第１放熱板１２の上に、第１トランジスタ素子３が積層され、ハンダ（不図示）で接合される。第１放熱板１２の上には、また、第１ダイオード素子４が積層され、ハンダ（不図示）で接合される。なお第１トランジスタ素子３は平板型であり、両面の夫々に電極が備えられている。第１トランジスタ素子３の下面にはコレクタ電極３ａ（後述する図６参照）が備えられており、上面にはエミッタ電極３ｂが備えられている。また、第１トランジスタ素子３の上面には、ゲート電極を含む信号端子３ｄが備えられている。第１ダイオード素子４の下面にはカソード電極が備えられており、上面にはアノード電極４ｂが備えられている。第１放熱板１２は、第１トランジスタ素子３のコレクタ電極３ａと第１ダイオード素子４のカソード電極を接続する。第１トランジスタ素子３の上面のエミッタ電極３ｂにはハンダ（不図示）を介してスペーサ７ａが接合される。第１ダイオード素子４の上面のアノード電極４ｂにはハンダ（不図示）を介してスペーサ７ｂが接合される。スペーサ７ａとスペーサ７ｂの上に、ハンダ（不図示）を介して第２放熱板１５が接合される（図４参照）。第２放熱板１５は、第１トランジスタ素子３のエミッタ電極３ｂと第１ダイオード素子４のアノード電極４ｂを接続する。第１トランジスタ素子３の上面のゲート電極を含む信号端子３ｄにはボンディングワイヤ８２の一端が接合される（図４参照）。ボンディングワイヤ８２の他端は制御端子８１ｂに接合される。
第３放熱板２２の上に、第２トランジスタ素子５が積層され、ハンダ（不図示）で接合される。第３放熱板２２の上には、また、第２ダイオード素子６が積層され、ハンダ（不図示）で接合される。第２トランジスタ素子５も平板型であり、両面の夫々に電極が備えられている。第２トランジスタ素子５の下面にはコレクタ電極５ａ（後述する図６参照）が備えられており、上面にはエミッタ電極５ｂが備えられている。また、第２トランジスタ素子５の上面には、ゲート電極を含む信号端子５ｄが備えられている。第２ダイオード素子６の下面にはカソード電極が備えられており、上面にはアノード電極６ｂが備えられている。第３放熱板２２は、第２トランジスタ素子５のコレクタ電極５ａと第２ダイオード素子６のカソード電極を接続する。第２トランジスタ素子５の上面のエミッタ電極５ｂにはハンダ（不図示）を介してスペーサ７ｃが接合される。第２ダイオード素子６の上面のアノード電極６ｂにはハンダ（不図示）を介してスペーサ７ｄが接合される。スペーサ７ｃとスペーサ７ｄの上にハンダ（不図示）を介して第４放熱板２５が接合される（図４参照）。第４放熱板２５は、第２トランジスタ素子５のエミッタ電極５ｂと第２ダイオード素子６のアノード電極６ｂを接続する。第２トランジスタ素子５の上面のゲート電極を含む信号端子５ｄにはボンディングワイヤ８２の一端が接合される。ボンディングワイヤ８２の他端は制御端子８１ａに接合される。
第２放熱板１５の縁から継手１６が伸びている。第４放熱板２５の縁から第２継手２６が伸びている。第２放熱板１５の継手１６はＮ端子３４の継手３２と対向し、ハンダ（不図示）で接合される。第４放熱板２５の第２継手２６は第１放熱板１２の第１継手１３と対向し、ハンダで接合される。なお、第１継手１３と第２継手２６は、第１放熱板１２と第１トランジスタ素子３と第２放熱板１５の積層方向（図中のＸ方向）からみて重なっており、それらをハンダがつないでいる。以上の接続により、図２に示した回路が完成する。第１トランジスタ素子３が図２のトランジスタ１０３に対応し、第２トランジスタ素子５が図２のトランジスタ１０５に対応する。第１ダイオード素子４が図２のダイオード１０４に対応し、第２ダイオード素子６が図２のダイオード１０６に対応する。
図５のアセンブリ２ａの周囲に樹脂パッケージ９が形成される。樹脂パッケージ９は、アセンブリ２ａを金型に入れ、金型の内部に溶融樹脂を射出して作られる。即ち、樹脂パッケージ９は、樹脂の射出成形で作られる。樹脂パッケージ９は、第１トランジスタ素子３、第２トランジスタ素子５、第１ダイオード素子４、第２ダイオード素子６を封止している。第１放熱板１２と第３放熱板２２は樹脂パッケージ９の一方の面に露出しており、第２放熱板１５と第４放熱板２５は、反対側の面に露出している。
先に述べたように、第１トランジスタ素子３などの半導体素子と、放熱板１２、１５、２２、２５と、スペーサ７ａ−７ｄは、ハンダで接合される。図３−図５では、ハンダの図示を省略していた。以下、図６を参照して、第１トランジスタ素子３などの半導体素子と、放熱板１２、１５、２２、２５と、スペーサ７ａ−７ｄと、それらを接合するハンダについて説明する。
図６は、図１のVI−VI線に沿った断面図である。先に述べたように、第１トランジスタ素子３の下面にはコレクタ電極３ａが備えられており、上面にはエミッタ電極３ｂが備えられている。第１放熱板１２と第１トランジスタ素子３のコレクタ電極３ａはハンダ１８ａによって接合されている。第１トランジスタ素子３のエミッタ電極３ｂとスペーサ７ａはハンダ１８ｂによって接合されている。スペーサ７ａと第２放熱板１５はハンダ１８ｃによって接合されている。第２放熱板１５は、ハンダ１８ｂ、１８ｃとスペーサ７ａによって第１トランジスタ素子３と接合されている。第１放熱板１２と第２放熱板１５は、第１トランジスタ素子３を挟み込んでおり、それらは、ハンダ１８ａ、１８ｂ、１８ｃとスペーサ７ａによって第１トランジスタ素子３の電極と接合されている。以下、説明の便宜上、対向する第１放熱板１２及び第２放熱板１５の間に存在するハンダ１８ａ、１８ｂ、１８ｃを、第１ハンダ１８と総称する。
第１放熱板１２と第２放熱板１５の間には、スペーサ７ｂと第１ダイオード素子４も挟まれている（図３−図５参照）。第１ダイオード素子４と第１放熱板１２は、ハンダ１８ａと同じ材質同じ厚みのハンダで接合されている。第１ダイオード素子４とスペーサ７ｂは、ハンダ１８ｂと同じ材質同じ厚みのハンダで接合されている。スペーサ７ｂと第２放熱板１５は、ハンダ１８ｃと同じ材質同じ厚みのハンダで接合されている。
第２トランジスタ素子５の下面にはコレクタ電極５ａが備えられており、上面にはエミッタ電極５ｂが備えられている。第３放熱板２２と第２トランジスタ素子５のコレクタ電極５ａはハンダ２８ａによって接合されている。第２トランジスタ素子５のエミッタ電極５ｂとスペーサ７ｃはハンダ２８ｂによって接合されている。スペーサ７ｃと第４放熱板２５はハンダ２８ｃによって接合されている。第４放熱板２５は、ハンダ２８ｂ、２８ｃとスペーサ７ｃによって第２トランジスタ素子５の電極と接合されている。第３放熱板２２と第４放熱板２５は、第２トランジスタ素子５を挟み込んでおり、それらは、ハンダ２８ａ、２８ｂ、２８ｃとスペーサ７ｃによって第２トランジスタ素子５の電極と接合されている。以下、説明の便宜上、対向する第３放熱板２２及び第４放熱板２５の間に存在するハンダ２８ａ、２８ｂ、２８ｃを、第２ハンダ２８と総称する。
第３放熱板２２と第４放熱板２５の間には、スペーサ７ｄと第２ダイオード素子６も挟まれている（図３−図５参照）。第２ダイオード素子６と第３放熱板２２は、ハンダ２８ａと同じ材質同じ厚みのハンダで接合されている。第２ダイオード素子６とスペーサ７ｄは、ハンダ２８ｂと同じ材質同じ厚みのハンダで接合されている。スペーサ７ｄと第４放熱板２５は、ハンダ２８ｃと同じ材質同じ厚みのハンダで接合されている。
第１放熱板１２の縁から第１継手１３が延びており、第４放熱板２５の縁から第２継手２６が延びている。第１継手１３と第２継手２６は、第１放熱板１２の法線方向（図中のＸ方向）からみて重なっており、両者はハンダ３８で接合されている。ハンダ３８を第１ハンダ１８、第２ハンダ２８と区別するため、第３ハンダ３８と称する。
図６において符号VIIが示す範囲の拡大図を図７に示す。符号Ｗ１ａ、Ｗ１ｂ、Ｗ１ｃは、夫々、ハンダ１８ａ、１８ｂ、１８ｃの厚みを示している。第１放熱板１２と第２放熱板１５の間の第１ハンダ１８の合計の厚みＷ１は、Ｗ１＝Ｗ１ａ＋Ｗ１ｂ＋Ｗ１ｃとなる。符号Ｗ２ａ、Ｗ２ｂ、Ｗ２ｃは、夫々、ハンダ２８ａ、２８ｂ、２８ｃの厚みを示している。第３放熱板２２と第４放熱板２５の間の第２ハンダ２８の合計の厚みＷ２は、Ｗ２＝Ｗ２ａ＋Ｗ２ｂ＋Ｗ２ｃとなる。符号Ｗ３は、第３ハンダ３８の厚みを示している。第３ハンダ３８の厚みＷ３は、第１ハンダ１８の合計の厚みＷ１よりも大きく、第２ハンダ２８の合計の厚みＷ２よりも大きい。また、第３ハンダ３８には、第１ハンダ１８及び第２ハンダ２８とは異なる材料が使われている。第１ハンダ１８の凝固点Ｔ１は、第３ハンダ３８の凝固点Ｔ３よりも高い。第２ハンダ２８の凝固点Ｔ２は、第３ハンダ３８の凝固点Ｔ３よりも高い。図７では、凝固点の高い第１ハンダ１８と第２ハンダ２８を、凝固点の低い第３ハンダ３８よりも密度の高いドットハッチで表している。例えば、第１ハンダ１８、第２ハンダ２８には、Ｓｎ−０．７Ｃｕのハンダ材料が用いられる。その凝固点は２２７［℃］である。また、第３ハンダ３８には、例えば、Ｓｎ−３．０Ａｇ−０．５Ｃｕのハンダ材が用いられる。その凝固点は２１７［℃］である。上記した厚みと凝固点の関係は、次の利点を与える。
ハンダは、凝固するときに収縮する。厚みが大きいほど、厚み方向の収縮量は大きくなる。図７の構造の場合、第３ハンダ３８の厚みＷ３が、第１ハンダ１８の厚みＷ１と第２ハンダ２８の厚みＷ２よりも大きい。仮に、第１ハンダ１８、第２ハンダ２８、第３ハンダ３８が同じ凝固点を有すると、ハンダ１８、２８、３８は、冷却時に同時に収縮を開始する。そうすると、厚みの大きい第３ハンダ３８の収縮によって、第１継手１３と第２継手２６が近づき、第１放熱板１２と第４放熱板２５が傾いてしまう。しかし、実施例の半導体装置２では、厚みの小さい第１ハンダ１８と第２ハンダ２８が厚みの大きい第３ハンダよりも先に凝固する。即ち、第１継手１３が第２継手２６との接合によって拘束される前に第１ハンダ１８（即ち、対向する第１及び第２放熱板１２、１５の間のハンダ）が凝固する。同様に、第２継手２６が第１継手１３との接合によって拘束される前に第２ハンダ２８（即ち、対向する第３及び第４放熱板２２、２５の間のハンダ）が凝固する。このことにより、対向する第１及び第２放熱板１２、１５は、平行を保持したまま接合される。同様に、対向する第３及び第４放熱板２２、２５は、平行を保持したまま接合される。
半導体装置２におけるハンダの厚みと凝固点の関係は、さらに、次の利点も与える。仮に、厚みの大きい継手間の第３ハンダ３８が先に収縮凝固してしまうと、対向する第１及び第２放熱板１２、１５の間隔、及び、対向する第３及び第４放熱板２２、２５の間隔が狭くなってしまう。そうすると、もともと厚みの小さい第１ハンダ１８と第２ハンダ２８は継手間の接合に伴って薄くされてから収縮凝固が開始されることになる。その結果、接合後の厚みがさらに小さくなってしまう。しかし、実施例の半導体装置２では、厚みの小さい第１ハンダ１８、第２ハンダ２８が厚みの大きい第３ハンダ３８よりも先に収縮凝固するので、接合後の厚みが不足することが回避される。
上記したハンダの厚みと凝固点の関係から得られる別の利点を述べる。第３ハンダ３８の凝固に先立って第１ハンダ１８と第２ハンダ２８が収縮凝固すると、第１及び第２放熱板１２、１５の間隔が狭まる。また、第３及び第４放熱板２２、２５の間隔も狭まる。仮に、第３ハンダ３８の厚みが薄いと、放熱板の間隔が狭まるときに第１継手１３と第２継手２６の間も狭まり、両継手が干渉するおそれがある。両継手が干渉すると、第１放熱板１２の継手側の縁と第４放熱板２５の継手側の縁の間隔が拘束される。その状態で第１ハンダ１８、第２ハンダ２８がさらに収縮すると、放熱板が傾くおそれがある。第３ハンダ３８の厚みＷ３を第１ハンダ１８の合計の厚みＷ１よりも大きく、また、第２ハンダ２８の合計の厚みＷ２よりも大きくすることで、継手同士の干渉による金属板の傾きを防止することができる。
先に述べたように、ダイオード素子と放熱板とスペーサの間のハンダは材料も厚みもトランジスタ素子と放熱板とスペーサの間の対応するハンダと同じであるので、上記の説明は、ダイオード素子を接合するハンダを考慮に入れても成立する。
図６、図７では、理解を助けるためにハンダの厚みを実際よりも厚く描いてある。ハンダの厚みは、５０ミクロン−５００ミクロン程度の範囲で定められる。
次に、半導体装置２の製造方法について説明する。ここでは、図５のアセンブリ２ａ（即ち、樹脂パッケージ９を成形する前の半導体装置２の半完成品）を炉に入れてハンダを溶融／凝固させる工程から説明する。なお、アセンブリ２ａにおいて、放熱板と半導体素子とスペーサの間には、溶融前のハンダが配置されている。
図８に、アセンブリ２ａを入れる炉の温度プロファイルを示す。図８の横軸は時間であり、縦軸は炉内温度である。温度Ｔ１は第１ハンダ１８の凝固点（溶融温度）であり、温度Ｔ２は第２ハンダ２８の凝固点（溶融温度）である。温度Ｔ３は第３ハンダ３８の凝固点（溶融温度）である。ここでは、説明を容易にするために、凝固点と溶融温度は等しいと仮定する。
まず、炉内温度を第１ハンダ１８、第２ハンダ２８の凝固点（溶融温度）Ｔ１、Ｔ２よりも高い温度ＴＨまで昇温する。炉内温度を一定時間の間、温度ＴＨに維持することで、全てのハンダが溶融する。次に、炉内温度を下げていく。時刻ｔ１で炉内温度が第１、第２ハンダ１８、２８の凝固点Ｔ１、Ｔ２まで下がり、時刻ｔ２で炉内温度が第３ハンダ３８の凝固点Ｔ３まで下がる。時刻ｔ１からｔ２の間で第１ハンダ１８と第２ハンダ２８が凝固する。このとき、第３ハンダ３８は溶融したままである。
時刻ｔ２に達したときには第１ハンダ１８と第２ハンダ２８は凝固している。第３ハンダ３８は、時刻ｔ２以降で凝固する。こうして、厚みの小さい第１ハンダ１８と第２ハンダ２８が凝固した後に第３ハンダ３８が凝固する。先に述べたように、厚みの小さい第１ハンダ１８と第２ハンダ２８を厚みの大きい第３ハンダ３８よりも先に凝固させることで、第１放熱板１２と第２放熱板１５は平行を維持したまま接合される。別の観点から説明すると、継手間のハンダ（第３ハンダ３８）が凝固する前に放熱板間のハンダ（第１ハンダ１８、第２ハンダ２８）が凝固するので、継手側の縁が拘束される前に第１放熱板１２と第２放熱板１５は平行を維持したまま接合される。第３放熱板２２と第４放熱板２５も同様に平行に維持したまま接合される。
全てのハンダが凝固した後、アセンブリ２ａを炉から射出成形の金型へ移し、樹脂パッケージ９を成形する。次に、第１放熱板１２と第３放熱板２２が露出した面を研磨し、第１放熱板１２と第３放熱板２２と樹脂パッケージ９の面を面一にする。同様に、第２放熱板１５と第４放熱板２５が露出した面を研磨し、第２放熱板１５と第４放熱板２５と樹脂パッケージ９の反対側の面を面一にする。このとき、放熱板が傾いていないので、樹脂パッケージ９の表面と放熱板が面一となるまでの研磨を低コストで完遂することができる。
上記したように半導体装置２を製造する際、対向する放熱板の間のハンダ（第１ハンダ１８、第２ハンダ２８）と、継手の間のハンダ（第３ハンダ３８）を別々に加熱／冷却させる必要はない。半導体装置２を製造する場合、第１−第４放熱板１２、１５、２２、２５と半導体素子（トランジスタ素子３、５、ダイオード素子４、６）のアセンブリを炉に入れて全てのハンダの融点よりも高い温度までアセンブリを昇温した後に全てのハンダの凝固点よりも低い温度までアセンブリの温度を下げればよい。そうすることで、厚みの薄い方のハンダ（凝固点の高いハンダ）が他方のハンダ（凝固点の低いハンダ）よりも先に凝固する。
（変形例）次に、図９を参照して変形例の半導体装置３０２を説明する。図９は、変形例の半導体装置３０２の部分断面図である。以下では、説明を簡単にするために、トランジスタ素子の電極と放熱板が接合されていることを、トランジスタ素子と放熱板が接合されている、と表現することにする。また、ダイオード素子と放熱板の間のハンダは、対応するトランジスタ素子と放熱板の間のハンダと同じ材料、同じ厚みであるとする。従って、ダイオード素子とその両側の放熱板の間のハンダについては説明を省略する。
この変形例では、第１継手３１３と第２継手２６の間隔が先の実施例の場合よりも狭い。それ以外は、先の実施例の構造と同じである。図９では、図７で示した実施例の部品と同じ部品には同じ符号を付した。この変形例でも、第１ハンダ１８と第２ハンダ２８の凝固点は、第３ハンダ３３８の凝固点よりも高い。このことを示すため、図９でも、凝固点の高い第１ハンダ１８と第２ハンダ２８を、凝固点の低い第３ハンダ３３８よりも密度の高いドットハッチで表している。
この変形例では、第３ハンダ３３８の厚みＷ３３が、第１ハンダ１８の合計の厚みＷ１（＝Ｗ１ａ＋Ｗ１ｂ＋Ｗ１ｃ）よりも小さく、また、第２ハンダ２８の合計の厚みＷ２（＝Ｗ２ａ＋Ｗ２ｂ＋Ｗ２ｃ）よりも小さい。ただし、第３ハンダ３３８の厚みは、第１ハンダ１８の合計の厚みＷ１の推定収縮量よりも大きく、また、第２ハンダ２８の合計の厚みＷ２の推定収縮量よりも大きい。ここで、推定収縮量とは、合計厚みＷ１の第１ハンダ１８（合計厚みＷ２の第２ハンダ２８）が収縮凝固するときに想定される縮み量（厚み方向の縮み量）を意味する。ハンダの材料と初期厚みが既知であれば、実験により推定収縮量は推定できる。第３ハンダ３３８の厚みＷ３３が第１ハンダ１８の推定収縮量と第２ハンダ２８の推定収縮量よりも大きければ、第１ハンダ１８と第２ハンダ２８の収縮凝固時に金属板間の間隔が狭まっても継手同士が干渉することがなく、金属板は傾かない。
この変形例では、例えば、Ｗ１ａ＝Ｗ１ｂ＝Ｗ１ｃ＝Ｗ２ａ＝Ｗ２ｃ＝Ｗ３ｃ＝Ｗ３３／２である。そして、第１ハンダ１８の合計の厚みＷ１（＝Ｗ１ａ＋Ｗ１ｂ＋Ｗ１ｃ）の推定収縮量は厚みＷ１の１０％であるとする。また、第２ハンダ２８の合計の厚みＷ２（＝Ｗ２ａ＋Ｗ２ｂ＋Ｗ２ｃ）の推定収縮量は厚みＷ２の１０％であるとする。このとき、第３ハンダ３３８の厚みＷ３３が［Ｗ１ａ×２］であれば、第１ハンダ１８と第２ハンダが収縮しても、第１継手３１３と第２継手２６は干渉しない。従って、ハンダの収縮時に放熱板が傾斜してしまうことが防止できる。
実施例で説明した技術に関する留意点を述べる。実施例の半導体装置２、３０２は、一対の放熱板１２、１５（２２、２５）の間に、トランジスタ素子とダイオード素子を挟んでいる。近年、トランジスタとダイオードの逆並列回路をワンチップ化した半導体素子が開発されている。そのような半導体素子の一例は、ＲＣ−ＩＧＢＴと呼ばれる。トランジスタ素子とダイオードがワンチップ化された半導体素子を採用した場合、放熱板と半導体素子の電極との接合面積と、継手同士の接合面積の差が小さくなる。放熱板と半導体素子の電極との接合面積と、継手同士の接合面積の差が小さくなると、継手同士の接合が放熱板の傾きに与える影響が顕著になる。本明細書が開示する技術は、一対の放熱板の間に一つの小型の半導体素子が挟まれる半導体装置に特に有効である。また、図３−図７で示したように、継手の間のハンダ（第３ハンダ３８）の厚みを、放熱板の間のハンダ（第１ハンダ１８と第２ハンダ２８）の厚みよりも大きくすることで、放熱板の傾き防止に対して最も高い効果を期待することができる。
実施例の第１トランジスタ素子３と第１ダイオード素子４が第１半導体素子の一例に相当する。実施例の第２トランジスタ素子５と第２ダイオード素子６が第２半導体素子の一例に相当する。第１放熱板１２、第２放熱板１５、第３放熱板２２、第４放熱板２５が、夫々、第１金属板、第２金属板、第３金属板、第４金属板の一例に相当する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２、３０２：半導体装置
２ａ：アセンブリ
３：第１トランジスタ素子
４：第１ダイオード素子
５：第２トランジスタ素子
５ｂ：エミッタ電極
６：第２ダイオード素子
７ａ−７ｄ：スペーサ
９：樹脂パッケージ
１２、１５、２２、２５：放熱板
１３、３１３：第１継手
１４：Ｏ端子
１６：継手
１８ａ、１８ｂ、１８ｃ：ハンダ（第１ハンダ）
２８ａ、２８ｂ、２８ｃ：ハンダ（第２ハンダ）
３８、３３８：ハンダ（第３ハンダ）
４２：リードフレーム

Claims (3)

  1. 両面に電極を備えている第１半導体素子及び第２半導体素子と、
    前記第１半導体素子を挟んでおり、前記第１半導体素子の夫々の前記電極と第１ハンダで接合されている第１及び第２金属板と、
    前記第２半導体素子を挟んでおり、前記第２半導体素子の夫々の前記電極と第２ハンダで接合されている第３及び第４金属板と、
    前記第１半導体素子と前記第２半導体素子を封止している樹脂パッケージであって、その一面に前記第１金属板と前記第３金属板が露出しているとともに、反対面に前記第２金属板と前記第４金属板が露出している樹脂パッケージと、
    を備えており、
    前記第１金属板の縁から第１継手が延びているとともに前記第４金属板の縁から第２継手が延びており、前記第１継手と前記第２継手が、前記第１金属板と前記第１半導体素子の積層方向からみて重なっているとともに第３ハンダで接合されており、
    前記第１ハンダの凝固点が前記第３ハンダの凝固点よりも高く、かつ、前記第２ハンダの凝固点が前記第３ハンダの凝固点よりも高い、半導体装置。
  2. 前記第１金属板と前記第２金属板の間の前記第１ハンダの合計の厚みの凝固時の推定収縮量が、前記第３ハンダの厚み以下であり、
    前記第３金属板と前記第４金属板の間の前記第２ハンダの合計の厚みの凝固時の推定収縮量が、前記第３ハンダの厚み以下である、請求項１に記載の半導体装置。
  3. 前記第１金属板と前記第２金属板の間の前記第１ハンダの合計の厚みが、前記第３ハンダの厚み以下であり、
    前記第３金属板と前記第４金属板の間の前記第２ハンダの合計の厚みが、前記第３ハンダの厚み以下である、請求項２に記載の半導体装置。
JP2017044865A 2017-03-09 2017-03-09 半導体装置 Active JP6586970B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017044865A JP6586970B2 (ja) 2017-03-09 2017-03-09 半導体装置
US15/868,288 US10103091B2 (en) 2017-03-09 2018-01-11 Semiconductor device
CN201810182489.7A CN108573937B (zh) 2017-03-09 2018-03-06 半导体装置
DE102018105356.8A DE102018105356B4 (de) 2017-03-09 2018-03-08 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017044865A JP6586970B2 (ja) 2017-03-09 2017-03-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2018148169A true JP2018148169A (ja) 2018-09-20
JP6586970B2 JP6586970B2 (ja) 2019-10-09

Family

ID=63259228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017044865A Active JP6586970B2 (ja) 2017-03-09 2017-03-09 半導体装置

Country Status (4)

Country Link
US (1) US10103091B2 (ja)
JP (1) JP6586970B2 (ja)
CN (1) CN108573937B (ja)
DE (1) DE102018105356B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP7043225B2 (ja) 2017-11-08 2022-03-29 株式会社東芝 半導体装置
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール
DE102020206464A1 (de) 2020-05-25 2021-11-25 Zf Friedrichshafen Ag Verfahren zur Herstellung eines Halbbrückenmoduls, eines Inverters, Halbbrückenmodul und Inverter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2002076254A (ja) * 2000-08-24 2002-03-15 Fuji Electric Co Ltd パワー半導体モジュール及びその製造方法
JP2005286121A (ja) * 2004-03-30 2005-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2007281274A (ja) * 2006-04-10 2007-10-25 Denso Corp 半導体装置
JP2014179443A (ja) * 2013-03-14 2014-09-25 Denso Corp 半導体装置及びその製造方法
JP2016092166A (ja) * 2014-11-04 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016213346A (ja) * 2015-05-11 2016-12-15 株式会社デンソー 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4302607B2 (ja) * 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
CA2760623A1 (en) * 2009-07-17 2011-01-20 Sumitomo Bakelite Co., Ltd. Method for manufacturing electronic component, and electronic component
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US9312211B2 (en) * 2012-03-07 2016-04-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP6114149B2 (ja) 2013-09-05 2017-04-12 トヨタ自動車株式会社 半導体装置
JP5854011B2 (ja) * 2013-09-06 2016-02-09 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
JP2015056641A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6294110B2 (ja) 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP2017107907A (ja) 2015-12-07 2017-06-15 トヨタ自動車株式会社 半導体装置
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2002076254A (ja) * 2000-08-24 2002-03-15 Fuji Electric Co Ltd パワー半導体モジュール及びその製造方法
JP2005286121A (ja) * 2004-03-30 2005-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2007281274A (ja) * 2006-04-10 2007-10-25 Denso Corp 半導体装置
JP2014179443A (ja) * 2013-03-14 2014-09-25 Denso Corp 半導体装置及びその製造方法
JP2016092166A (ja) * 2014-11-04 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016213346A (ja) * 2015-05-11 2016-12-15 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN108573937A (zh) 2018-09-25
CN108573937B (zh) 2021-06-29
US20180261532A1 (en) 2018-09-13
DE102018105356A1 (de) 2018-09-13
JP6586970B2 (ja) 2019-10-09
US10103091B2 (en) 2018-10-16
DE102018105356B4 (de) 2021-02-04

Similar Documents

Publication Publication Date Title
JP6512231B2 (ja) 半導体装置
JP6586970B2 (ja) 半導体装置
KR101759398B1 (ko) 반도체 장치와 그 제조 방법
US9147673B2 (en) Semiconductor power converter and method of manufacturing the same
CN108630652B (zh) 半导体装置、用于半导体装置的制造方法以及电极板
US8710644B2 (en) Semiconductor unit having a power semiconductor and semiconductor apparatus using the same
CN109285787B (zh) 半导体装置的制造方法
JP2012195500A (ja) 半導体装置及びその製造方法
US9697933B2 (en) PTC device
JPWO2018181727A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP2005167075A (ja) 半導体装置
US10049952B2 (en) Method of fabricating a semiconductor module with a inclined groove formed in resin side surface
JP2013171891A (ja) 半導体装置、半導体モジュール、及び半導体モジュールの製造方法
JP5188602B2 (ja) インバータ
JP4356494B2 (ja) 半導体装置
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP2015037094A (ja) 電子部品モジュール
JP5840933B2 (ja) 半導体装置
KR20210120355A (ko) 양면 냉각형 파워 모듈
JP6834673B2 (ja) 半導体モジュール
JP2005150602A (ja) 半導体装置
JP2023078915A (ja) 半導体装置およびその製造方法
JP2013175663A (ja) 半導体装置
JP5500290B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190826

R151 Written notification of patent or utility model registration

Ref document number: 6586970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250