JP2012195500A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012195500A JP2012195500A JP2011059355A JP2011059355A JP2012195500A JP 2012195500 A JP2012195500 A JP 2012195500A JP 2011059355 A JP2011059355 A JP 2011059355A JP 2011059355 A JP2011059355 A JP 2011059355A JP 2012195500 A JP2012195500 A JP 2012195500A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- heat spreader
- semiconductor element
- molten solder
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims abstract description 122
- 238000001816 cooling Methods 0.000 claims abstract description 6
- 238000003860 storage Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000033228 biological regulation Effects 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 description 33
- 238000000926 separation method Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000008188 pellet Substances 0.000 description 8
- 238000005304 joining Methods 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 208000025599 Heat Stress disease Diseases 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】半導体素子2,3と、はんだ層9a〜9dを介して、前記半導体素子2,3と接合されたヒートスプレッダ5,15と、前記半導体素子2,3と、前記ヒートスプレッダ5,15と、の間の寸法を規定する規定部と、前記ヒートスプレッダ5,15の前記半導体素子2,3が接合される領域の外側に設けられ、内部に溶融したはんだを収納する収納部10と、内部に保持した溶融したはんだを前記収納部10との間において流通させる保持部11と、を備えている。そして、前記保持部11は、前記溶融したはんだを冷却する際に、前記収納部10に収納された前記溶融したはんだの量が不足する場合には前記溶融したはんだを補充し、前記溶融したはんだの量が過剰である場合には前記溶融したはんだを回収する。
【選択図】図1
Description
この様な半導体装置においては、半導体素子とヒートスプレッダとの間にスペーサや突起部を設けたり、半導体素子の4隅の位置に同一形状のはんだ溜り部を設けたりすることで、半導体素子の傾きを制御する技術が提案されている。
しかしながら、半導体素子とヒートスプレッダとの間の離隔寸法の精度を高くすることが難しいため、予め定められた所定の量のはんだを用いて半導体素子とヒートスプレッダとを接合するようにすれば、余剰のはんだが流出したり、はんだ量が不足して引け部が生じたりするおそれがある。
そのため、半導体装置の信頼性が低下するおそれがあった。
そして、前記保持部は、前記溶融したはんだを冷却する際に、前記収納部に収納された前記溶融したはんだの量が不足する場合には前記溶融したはんだを補充し、前記溶融したはんだの量が過剰である場合には前記溶融したはんだを回収する。
[第1の実施形態]
図1は、第1の実施形態に係る半導体装置を例示するための模式断面図である。
なお、図1(a)はスペーサを備えた半導体装置、図1(b)は突起部を備えた半導体装置を例示するための模式断面図である。
図2は、保持部について例示をするための模式図である。
なお、図2(a)は図1(a)におけるA−A矢視図であり、図2(b)は図2(a)におけるB−B矢視図である。
図3は、比較例に係る半導体装置を例示するための模式断面図である。
また、図1(b)に示すように、半導体装置1bには、半導体素子2、3、ヒートスプレッダ14、15、バスバー6、7、はんだ層9a〜9d、収納部10が設けられている。
なお、スペーサ8a〜8dと、後述する突起部14a、14b、15a、15bとが、各要素間の寸法を規定する規定部となる。
例えば、スペーサ8dと突起部15bとが、半導体素子2、3とヒートスプレッダ5、15との間に設けられ、半導体素子2、3とヒートスプレッダ5、15との間の寸法を規定する規定部となる。
この場合、半導体素子2、3は、同じ種類の半導体素子とすることもできるし、異なる種類の半導体素子とすることもできる。
例えば、インバータ制御回路を構成する場合には、半導体素子2、3の一方をスイッチング素子としてのIGBT、他方をフリーホイールダイオードとしてのダイオードなどとすることができる。
ヒートスプレッダ4、5、14、15は、例えば、銅、アルミニウム、銅合金、アルミニウム合金などを用いて形成されたものとすることができる。なお、後述するはんだ接合の際のはんだ付け性を向上させるために、ヒートスプレッダ4、5、14、15の表面にニッケルや金などからなる層を設けるようにすることもできる。
ここで、例えば、半導体素子2及び半導体素子3の少なくともいずれかがIGBTなどである場合には、ヒートスプレッダ4、14はいわゆるエミッタ板とすることができ、ヒートスプレッダ5、15はいわゆるコレクタ板とすることができる。
ヒートスプレッダ4、14の一方の主面ははんだ層9aを介してバスバー6の一方の主面にはんだ接合され、ヒートスプレッダ4、14の他方の主面ははんだ層9bを介して半導体素子2、3の一方の主面にはんだ接合されている。
ヒートスプレッダ5、15の一方の主面ははんだ層9cを介してバスバー7の一方の主面にはんだ接合され、ヒートスプレッダ5、15の他方の主面ははんだ層9dを介して半導体素子2、3の他方の主面にはんだ接合されている。
バスバー6、7は、例えば、銅、アルミニウム、銅合金、アルミニウム合金などを用いて形成されるものとすることができる。なお、はんだ付け性を向上させるために、バスバー6、7の表面にニッケルや金などからなる層を設けるようにすることもできる。
スペーサ8a〜8dは、例えば、球状を呈したものとすることができる。
スペーサ8aは、ヒートスプレッダ4とバスバー6との間に設けられている。
スペーサ8bは、ヒートスプレッダ4と半導体素子2、3との間に設けられている。
スペーサ8cは、ヒートスプレッダ5とバスバー7との間に設けられている。
スペーサ8dは、ヒートスプレッダ5と半導体素子2、3との間に設けられている。
スペーサ8a〜8dの大きさや材質には特に限定がなく、適宜設定することができる。 この場合、球状を呈したスペーサ8a〜8dの直径寸法を25μm以上、85μm以下とすれば、放熱性や耐熱疲労性を向上させることができる。
また、スペーサ8a〜8dをニッケル、銅などを用いて形成するようにすれば、はんだに対する濡れ性を向上させることができる。
そして、はんだ接合時に、バスバー7、スペーサ8c、ヒートスプレッダ5、スペーサ8d、半導体素子2、3、スペーサ8b、ヒートスプレッダ4、スペーサ8a、バスバー6を積層させた積層体を加圧するようにすれば、離隔寸法の管理を行うことができる。すなわち、スペーサ8a〜8dを介することで離隔寸法の管理を行うことができる。
すなわち、半導体装置1bにおいては、前述した規定部としての突起部14a、14b、15a、15bを設けることでこれらの離隔寸法の管理が行えるようになっている。
突起部14aは、ヒートスプレッダ14とバスバー6との間に設けられている。
突起部14bは、ヒートスプレッダ14と半導体素子2、3との間に設けられている。 突起部15aは、ヒートスプレッダ15とバスバー7との間に設けられている。
突起部15bは、ヒートスプレッダ15と半導体素子2、3との間に設けられている。
突起部14a、14b、15a、15bの大きさには特に限定がなく、適宜設定することができる。
なお、ヒートスプレッダに突起部を設ける場合を例示したが、半導体素子2、3やバスバー6、7に突起部14a、14b、15a、15bを設けるようにすることもできる。
また、突起部14a、14b、15a、15bの表面にニッケルや金などからなる層を形成するようにすれば、はんだに対する濡れ性を向上させることができる。
そして、はんだ接合時に、バスバー7、突起部15a、15bが設けられたヒートスプレッダ15、半導体素子2、3、突起部14a、14bが設けられたヒートスプレッダ14、バスバー6を積層させた積層体を加圧するようにすれば、離隔寸法の管理を行うことができる。すなわち、突起部14a、14b、15a、15bを介することで離隔寸法の管理を行うことができる。
はんだ層9a〜9dは、半導体素子2、3と、ヒートスプレッダ14、15、バスバー6、7とを電気的に接続する。
また、はんだ層9a〜9dは、半導体素子2、3において発生した熱をヒートスプレッダ14、15、バスバー6、7に放出させる際に熱経路の一部となる。
また、はんだ層9a〜9dは、半導体素子2、3とヒートスプレッダ14、15との間に発生する熱応力を緩和させる。
ここでは、一例として、半導体素子2に対して設けられた収納部10、保持部11について例示をするが、半導体素子3に対して設けられた収納部10、保持部11も同様とすることができる。
また、図2(a)は図1(a)におけるA−A矢視図であるが、図1(b)における対応部分も同様とすることができる。
例えば、図2(a)に示すように、半導体素子2の平面形状が矩形の場合には、収納部10は矩形の各辺に略平行となる部分を有したものとすることができる。そして、矩形の各辺に略平行となる部分により画された領域が溶融したはんだを収納する収納部10の内部となる。
この場合、図2(a)に示すように、枠状の収納部10とすることができ、枠状の収納部10の線幅寸法は0.5mm以上とすることができる。
そして、収納部10は、ヒートスプレッダ5の半導体素子2が接合される側の主面から突出して設けられ、その内部には溶融したはんだが収納できるようになっている。
また、収納部10を設けることで半導体素子2の位置がずれることを抑制することもできる。
この場合、平面視において、半導体素子2の外縁と収納部10の内縁との間の寸法を小さくすれば、半導体素子の位置ずれをさらに小さくすることができる。
例えば、半導体素子2の外縁と収納部10の内縁との間の寸法を0mm〜0.2mm程度とすることができる。
例えば、収納部10の厚み寸法は、25μm以上、85μm以下とすることができる。 収納部10の材料は特に限定されるわけではなく、溶融したはんだに対する耐熱性を有するものを適宜選択することができる。
例えば、スクリーン印刷法、インクジェット法などを用いて所定の形状に熱硬化性樹脂を塗布し、これを加熱硬化させることで収納部10を形成するようにすることができる。
ところが、スペーサ8a〜8d、突起部14a、14b、15a、15bの寸法にはばらつきがあるので、前述した離隔寸法がばらつくことになる。
そのため、はんだ接合に用いるはんだの量を一定とすると、図3に例示をするように、はんだ量が不足して引け部19aが生じたり、はんだ量が過剰となり流出部19bが生じたりするおそれがある。
また、流出部19bが生じると、半導体素子2の主面と他方の主面との間、あるいは隣接する半導体素子3との間、とにおいて短絡が生じるおそれがある。
そのため、本実施の形態においては、保持部11を設けることで引け部19aや流出部19bが発生することを抑制するようにしている。
例えば、保持部11は、溶融したはんだを冷却する際に、収納部10に収納された溶融したはんだの量が不足する場合には溶融したはんだを補充し、溶融したはんだの量が過剰である場合には溶融したはんだを回収、保持する。
なお、保持部11を互いに対向させるようにして複数対(図2(a)に例示をしたものは2対)設けるようにすることができる。
保持部11の内部に保持された溶融したはんだの最大高さ寸法Hは、保持部11の厚み寸法、溶融したはんだの表面張力、溶融したはんだの粘度などを考慮して適宜設定することができる。例えば、予め実験やシミュレーションを行うことで最大高さ寸法Hを求めるようにすることができる。
また、保持部11の総面積Sの上限値は、スペース効率などを考慮して適宜決定するようにすることができる。
また、図4(a)中のCaは保持部11を設けた場合、Daは保持部11を設けていない場合である。図4(b)中のCbは保持部11を設けた場合、Dbは保持部11を設けていない場合である。
また、はんだ接合に用いるはんだの量にかかわらず引け部19aや流出部19bの発生を大幅に低減させることができる。
そのため、半導体装置の信頼性を向上させることができる。
次に、第2の実施形態に係る半導体装置の製造方法について例示をする。
まず、半導体素子2、3、ヒートスプレッダ4、5、バスバー6、7、スペーサ8a〜8dなどを形成する。
また、ヒートスプレッダ14、15を用いる場合には、ヒートスプレッダ14に突起部14a、14bを形成し、ヒートスプレッダ15に突起部15a、15bを形成する。
その他の各要素の形成に関しては既知の技術を適用することができるので、それらの説明は省略する。
すなわち、ヒートスプレッダ5、または、ヒートスプレッダ15の半導体素子2、3が接合される領域の外側に、内部に溶融したはんだを収納する収納部10と、内部に保持した溶融したはんだを収納部10との間において流通させる保持部11と、を設ける。
例えば、熱硬化性レジストなどの熱硬化性樹脂をスクリーン印刷法、インクジェット法などを用いて所定の形状に塗布し、これを加熱硬化させることで収納部10、保持部11を形成するようにすることができる。
また、平面視における保持部11の総面積Sが前述した(1)式を満足するようにすることができる。
そして、加熱温度を150℃程度、加熱時間を1時間程度とすることができる。
例えば、半導体素子2、3とヒートスプレッダ5との間に、半導体素子2、3とヒートスプレッダ5との間の寸法を規定する規定部としてのスペーサ8dを設ける。または、半導体素子2、3とヒートスプレッダ15との間に、半導体素子2、3とヒートスプレッダ15との間の寸法を規定する規定部としての突起部15aを設ける。
この際、収納部10の内部と保持部11の内部とに所定の量のはんだペレットを供給する。
なお、スペーサ8a〜8dを含んだ所定量のはんだペレットを供給し、バスバー7、ヒートスプレッダ5、半導体素子2、3、ヒートスプレッダ4、バスバー6を積層させて積層体を形成するようにしてもよい。
すなわち、規定部の設定とはんだの供給とが同時に行われるようにしてもよい。また、はんだの供給の後に規定部の設定が行われるようにしてもよい。
例えば、各はんだ接合面に所定量のはんだペレットを供給し、バスバー7、ヒートスプレッダ15、半導体素子2、3、ヒートスプレッダ14、バスバー6を積層させて積層体を形成するようにしてもよい。
例えば、規定部を介在させて、半導体素子2、3とヒートスプレッダ5、15とが互いに近接する方向に加圧されるようにすることができる。
積層体の加熱は、例えば、加熱炉などを用いて行うようにすることができる。
この場合、酸化膜の形成が抑制されるように、はんだペレットに適したフラックスをはんだペレットに滴下させたり、加熱炉内を還元ガス雰囲気としたりして加熱するようにすることができる。
また、加熱炉内を減圧するようにすれば、溶融したはんだ中の気泡を除去することができるので、はんだ層にボイドが発生することを抑制することができる。
この際、半導体素子2、3とヒートスプレッダ5(または、ヒートスプレッダ15)との間に供給されたはんだ量の過不足に応じて、保持部11からはんだの補充、または保持部11への余剰はんだの回収、保持が行われる。
すなわち、溶融したはんだを冷却する工程において、収納部10に収納された溶融したはんだの量が不足する場合には保持部11から溶融したはんだを補充し、溶融したはんだの量が過剰である場合には保持部11に溶融したはんだを回収、保持する。
そのため、引け部19aや流出部19bの発生を抑制することができるので、半導体装置の信頼性を向上させることができる。
以上のようにして、半導体装置1a、1bが製造されることとなる。
また、半導体素子2、3の両側の主面をはんだ接合する場合を例示したが、半導体素子の片側の主面のみにはんだ接合する場合にも適用させることができる。なお、その場合には、はんだ接合する側とは反対側のヒートスプレッダ、バスバー、スペーサ、はんだ層、突起部などは不要となる。
また、ヒートスプレッダとバスバーとが一体化されていてもよい。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
Claims (5)
- 半導体素子と、
はんだ層を介して、前記半導体素子と接合されたヒートスプレッダと、
前記半導体素子と、前記ヒートスプレッダと、の間に設けられ、前記半導体素子と前記ヒートスプレッダとの間の寸法を規定する規定部と、
前記ヒートスプレッダの前記半導体素子が接合される領域の外側に設けられ、内部に溶融したはんだを収納する収納部と、
内部に保持した溶融したはんだを前記収納部との間において流通させる保持部と、
を備え、
前記保持部は、前記溶融したはんだを冷却する際に、前記収納部に収納された前記溶融したはんだの量が不足する場合には前記溶融したはんだを補充し、前記溶融したはんだの量が過剰である場合には前記溶融したはんだを回収すること、を特徴とする半導体装置。 - 前記保持部は、平面視において互いに対向するように設けられたことを特徴とする請求項1または2に記載の半導体装置。
- 前記保持部は、前記収納部の内部に開口する開口部を有し、
前記開口部は、平面視において前記半導体素子の外縁に面して設けられたこと、を特徴とする請求項1〜3のいずれか1つに記載の半導体装置。 - 半導体素子と、ヒートスプレッダと、を有する半導体装置の製造方法であって、
前記ヒートスプレッダの前記半導体素子が接合される領域の外側に、内部に溶融したはんだを収納する収納部と、内部に保持した溶融したはんだを前記収納部との間において流通させる保持部と、を設ける工程と、
前記半導体素子と前記ヒートスプレッダとの間に、前記半導体素子と前記ヒートスプレッダとの間の寸法を規定する規定部を設ける工程と、
前記収納部の内部と前記保持部の内部とに所定の量のはんだを供給する工程と、
前記規定部を介在させて、前記半導体素子と前記ヒートスプレッダとが互いに近接する方向に加圧する工程と、
前記加圧した状態で加熱して、前記はんだを溶融させる工程と、
前記溶融したはんだを冷却する工程と、
を備え、
前記溶融したはんだを冷却する工程において、前記収納部に収納された前記溶融したはんだの量が不足する場合には前記保持部から前記溶融したはんだを補充し、前記溶融したはんだの量が過剰である場合には前記保持部に前記溶融したはんだを回収すること、を特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059355A JP5325917B2 (ja) | 2011-03-17 | 2011-03-17 | 半導体装置及びその製造方法 |
US13/405,665 US8653651B2 (en) | 2011-03-17 | 2012-02-27 | Semiconductor apparatus and method for manufacturing the same |
DE102012204085.4A DE102012204085B4 (de) | 2011-03-17 | 2012-03-15 | Halbleitervorrichtung mit Wärmeverteiler und Lotlage und Verfahren zum Herstellen einer solchen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059355A JP5325917B2 (ja) | 2011-03-17 | 2011-03-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195500A true JP2012195500A (ja) | 2012-10-11 |
JP5325917B2 JP5325917B2 (ja) | 2013-10-23 |
Family
ID=46757086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011059355A Expired - Fee Related JP5325917B2 (ja) | 2011-03-17 | 2011-03-17 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8653651B2 (ja) |
JP (1) | JP5325917B2 (ja) |
DE (1) | DE102012204085B4 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116473A (ja) * | 2012-12-10 | 2014-06-26 | Toyota Motor Corp | 半導体装置 |
JP2014146644A (ja) * | 2013-01-28 | 2014-08-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2015095561A (ja) * | 2013-11-12 | 2015-05-18 | 株式会社デンソー | 半導体装置及びその製造方法 |
WO2016006318A1 (ja) * | 2014-07-09 | 2016-01-14 | 矢崎総業株式会社 | 半導体リレーの放熱構造 |
JP2019087669A (ja) * | 2017-11-08 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置 |
JP7496796B2 (ja) | 2021-03-29 | 2024-06-07 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5588956B2 (ja) * | 2011-11-30 | 2014-09-10 | 株式会社 日立パワーデバイス | パワー半導体装置 |
CN109478543B (zh) * | 2016-07-28 | 2022-07-05 | 三菱电机株式会社 | 半导体装置 |
US10319666B2 (en) | 2017-04-19 | 2019-06-11 | International Business Machines Corporation | Thermal interface material structures including protruding surface features to reduce thermal interface material migration |
US10903186B2 (en) * | 2018-10-19 | 2021-01-26 | Toyota Motor Engineering & Manufacturing North America, Inc. | Power electronic assemblies with solder layer and exterior coating, and methods of forming the same |
DE102019215503A1 (de) * | 2019-10-10 | 2021-04-15 | Vitesco Technologies GmbH | Leistungshalbleiterbauteil sowie Verfahren zur Herstellung eines Leistungshalbleiterbauteils |
KR20210135845A (ko) * | 2020-05-06 | 2021-11-16 | 엘지전자 주식회사 | 앙면 냉각형 파워 모듈 및 그 제조 방법 |
JP2022143295A (ja) * | 2021-03-17 | 2022-10-03 | 株式会社東芝 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009125753A (ja) * | 2007-11-20 | 2009-06-11 | Toyota Central R&D Labs Inc | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
JP2010010574A (ja) * | 2008-06-30 | 2010-01-14 | Nichicon Corp | 半導体装置およびその製造方法 |
JP2010040651A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703707B1 (en) | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
JP2002353255A (ja) | 2001-05-30 | 2002-12-06 | Moric Co Ltd | 半導体チップ半田付け用ランドパターン |
JP2005136018A (ja) | 2003-10-29 | 2005-05-26 | Denso Corp | 半導体装置 |
JP2006049777A (ja) | 2004-08-09 | 2006-02-16 | Mitsubishi Electric Corp | 半導体集積装置 |
TWI355048B (en) * | 2006-12-13 | 2011-12-21 | Siliconware Precision Industries Co Ltd | Heat-dissipation semiconductor package and heat-di |
JP4924411B2 (ja) | 2007-12-27 | 2012-04-25 | 三菱電機株式会社 | 電力半導体装置 |
JP2011059355A (ja) | 2009-09-09 | 2011-03-24 | Sharp Corp | トナーの製造方法 |
-
2011
- 2011-03-17 JP JP2011059355A patent/JP5325917B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-27 US US13/405,665 patent/US8653651B2/en active Active
- 2012-03-15 DE DE102012204085.4A patent/DE102012204085B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009125753A (ja) * | 2007-11-20 | 2009-06-11 | Toyota Central R&D Labs Inc | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
JP2010010574A (ja) * | 2008-06-30 | 2010-01-14 | Nichicon Corp | 半導体装置およびその製造方法 |
JP2010040651A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116473A (ja) * | 2012-12-10 | 2014-06-26 | Toyota Motor Corp | 半導体装置 |
US9224663B2 (en) | 2012-12-10 | 2015-12-29 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2014146644A (ja) * | 2013-01-28 | 2014-08-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2015095561A (ja) * | 2013-11-12 | 2015-05-18 | 株式会社デンソー | 半導体装置及びその製造方法 |
WO2016006318A1 (ja) * | 2014-07-09 | 2016-01-14 | 矢崎総業株式会社 | 半導体リレーの放熱構造 |
JP2019087669A (ja) * | 2017-11-08 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置 |
JP7496796B2 (ja) | 2021-03-29 | 2024-06-07 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5325917B2 (ja) | 2013-10-23 |
DE102012204085B4 (de) | 2014-01-23 |
US20120235291A1 (en) | 2012-09-20 |
DE102012204085A1 (de) | 2012-09-20 |
US8653651B2 (en) | 2014-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5325917B2 (ja) | 半導体装置及びその製造方法 | |
US6448645B1 (en) | Semiconductor device | |
JP4302607B2 (ja) | 半導体装置 | |
US9847311B2 (en) | Semiconductor device and manufacturing method for the semiconductor device | |
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
JP6398405B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20160225690A1 (en) | Semiconductor device | |
JP2018157157A (ja) | 半導体装置とその製造方法 | |
CN109698179B (zh) | 半导体装置及半导体装置的制造方法 | |
JP6001472B2 (ja) | 半導体装置の製造方法 | |
US11637052B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US20140374926A1 (en) | Semiconductor device | |
JP2014192518A (ja) | 半導体装置およびその製造方法 | |
JP2012069703A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2012191021A (ja) | 半導体モジュール | |
US20230051389A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR20180087330A (ko) | 파워 모듈의 양면 냉각을 위한 금속 슬러그 | |
WO2016125390A1 (ja) | パワーモジュール | |
JP2016054175A (ja) | 半導体装置 | |
JP2019067976A (ja) | 半導体装置 | |
JP5840933B2 (ja) | 半導体装置 | |
JP2011243872A (ja) | 半導体装置 | |
JP5929694B2 (ja) | 半導体装置 | |
JP7392632B2 (ja) | 半導体装置、ダイパッドおよび半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5325917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |