JP2010010574A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010010574A
JP2010010574A JP2008170630A JP2008170630A JP2010010574A JP 2010010574 A JP2010010574 A JP 2010010574A JP 2008170630 A JP2008170630 A JP 2008170630A JP 2008170630 A JP2008170630 A JP 2008170630A JP 2010010574 A JP2010010574 A JP 2010010574A
Authority
JP
Japan
Prior art keywords
semiconductor element
solder
dam
heat spreader
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008170630A
Other languages
English (en)
Other versions
JP4966261B2 (ja
Inventor
Shuichi Murayama
修一 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP2008170630A priority Critical patent/JP4966261B2/ja
Publication of JP2010010574A publication Critical patent/JP2010010574A/ja
Application granted granted Critical
Publication of JP4966261B2 publication Critical patent/JP4966261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の傾きおよびヒートスプレッダに対する半導体素子の位置を、簡易かつ安価に制御することができる半導体装置およびその製造方法を提供する。
【解決手段】ヒートスプレッダ13上には、溶融したはんだの不要な広がりを防止するために、半導体素子11の周囲を取り囲むように溶融したはんだの流れを堰き止めるはんだダム25がヒートスプレッダ13の表面に対して突設されている。はんだダム25のうち、矩形状の半導体素子11の4隅部の各隅部の間に位置する辺部に面する辺部領域251が半導体素子11の辺部の近傍に沿うように該辺部に対して平行に形成されている。また、はんだダム25のうち、半導体素子11の隅部に面する隅部領域252が半導体素子11の隅部から離れて形成され、はんだ(溶融したはんだ)の一部が半導体素子11の各隅部外方に広がるように、はんだ溜り部Pを形成する。
【選択図】図2

Description

本発明は、半導体素子を用いた半導体装置およびその製造方法に関するものであり、特にパワー半導体素子を用いた半導体装置にあって、パワー半導体素子下にヒートスプレッダを設けた半導体装置およびその製造方法に関する。
近年、ハイブリッド車や電気自動車に代表されるCO削減の環境対策技術でパワーエレクトロニクス技術が注目されている。自動車にとどまらず、モータ駆動を利用する移動体や補助ロボットなど多様な分野で電動制御用パワーエレクトロニクス技術が必要となっている。これら移動体用途では、エレクトロニクスモジュールの小形・軽量化が必要不可欠であり、パワーモジュール化技術はその目的を達成する有用な技術となっている。
パワーモジュール化技術では、小形・軽量化を達成するために搭載する複数の半導体チップ(半導体素子)からの熱を効率良く外部に逃がす構造設計が必要となっている。このため、半導体チップの直下に、放熱性の高いブロック状の金属部材等から形成されるヒートスプレッダを敷き、ヒートスプレッダ付きの半導体チップを回路基板上に実装することが行われている。また、このヒートスプレッダと半導体チップは、やはり放熱性を阻害しないようにはんだ材料による金属接合が一般に行われている。
ここで、はんだを用いて半導体チップとヒートスプレッダを接合する従来方法として、はんだ箔を半導体チップの位置決め用冶具に置き、水素雰囲気下のリフロー炉中ではんだ箔を溶融、固化するはんだ箔を用いた接合方法や、はんだダイボンダーなどの自動機を用いてはんだリボンを供給しながら半導体チップを定位置にスクラブボンドする接合方法などが、個別半導体部品の製造に使われている。
しかし、カスタム設計の多い半導体装置の製造では、多様なチップ種類への対応が必要であり、よりフレキシブルで安価な製造方法が求められていた。そこで、発明者は、フレキシブルな製造方法としてより広く実装に利用されているクリームはんだによる半導体チップの実装に早くから取り組み、その応用を図ってきた。
クリームはんだ法は簡便で安価な製造を提供できる反面、上記したはんだ箔やはんだダイボンダーを用いた接合方法に比べて実装精度に劣る欠点を有していた。その原因としては以下の点が挙げられる。(i)クリームはんだはメタルマスクを使って印刷することで供給されるが、メタルマスクの精度やクリームはんだの粒子径、および印刷時の印刷条件によってはんだ量が大きくばらつくことが挙げられる。また、(ii)はんだ箔を用いた方法や、はんだリボンを使った自動機による方法では、はんだ中にフラックスを含有させる必要がないのに対し、クリームはんだ法では、はんだにフラックスを含有させる必要がある。このため、はんだ溶融時にフラックスが気化飛散して、はんだ自体が流動または揺動することが挙げられる。上記(i),(ii)の結果、半導体チップの位置ずれや傾きなどを生じさせ、半導体チップの電極と、回路基板等の外部装置とを結線するワイヤーボンデイングに支障をきたし、ひいては半導体チップにダメージを与える場合があった。
また、半導体装置の信頼性において当該はんだ接続部は重要な要素となっている。ヒートスプレッダに対する半導体チップの位置やはんだの厚みはヒートスプレッダへの熱伝導性を左右するため重要であることに加え、はんだ厚みは半導体チップとヒートスプレッダの熱膨張係数の違いによる熱応力を吸収する役割もあるため、その厚み管理は信頼性寿命を確保するために重要な要素となっている。
そこで、従来より、はんだの厚みを一定にする工夫がなされている。例えば、特許文献1に記載の半導体素子搭載用基板では、半導体素子をマウントする基板上に、半導体素子を支えるための支持台(突起部)を設けて半導体素子の傾きを防止している。また、特許文献2に記載のチップ実装構造では、ベアチップに設けたバンプと干渉しない位置に、バンプよりも融点が高い材料で形成されたスペーサを設けてバンプ溶融時におけるベアチップの傾きを防止している。さらに、特許文献3に記載の半導体装置では、半導体チップの上面主電極の周囲を取り囲んで主電極面より背高なダム形状のはんだレジスト層を形成した上で主電極に金属部品をはんだ接合することで、溶融はんだの不要な広がりを防止している。
特開平9−260429号公報 実開平4−127649号公報 特開2006−278441号公報
しかしながら、特許文献1、2に記載される技術のように、突起部やスペーサを設けて半導体素子の傾きを防止する場合には、突起部やスペーサの高さ方向における寸法精度が直接に半導体素子の傾きに影響する。そのため、突起部やスペーサの加工には極めて高い加工精度が要求される。また、このような厳格な加工精度の要求は、コストアップの要因ともなる。よって、簡易かつ安価に半導体素子の傾きを防止する観点からみると現実的な対応ではなかった。さらに、これら特許文献1、2に記載される技術では、たとえ半導体素子の傾きを防止することができても、ヒートスプレッダに対する半導体素子の位置を制御することはできなかった。
また、特許文献3に記載の技術によれば、簡易かつ安価にはんだの不要な広がりを防止して所要厚さのはんだ層を形成することができるが、半導体素子の傾きおよびヒートスプレッダに対する半導体素子の位置を十分に制御することはできなかった。その結果、半導体素子と外部装置との結線に支障をきたしたり、半導体素子にダメージを与えるおそれがあった。
この発明は上記課題に鑑みてなされたものであり、半導体素子の傾きおよびヒートスプレッダに対する半導体素子の位置を、簡易かつ安価に制御することができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、ヒートスプレッダと、該ヒートスプレッダ上にはんだで接続される矩形状の半導体素子とを備えた半導体装置であって、上記目的を達成するため、ヒートスプレッダ上で、半導体素子の周囲を取り囲むようにヒートスプレッダ表面に対して突設された、溶融したはんだの流れを堰き止めるはんだダムをさらに備え、はんだダムのうち、半導体素子の4隅部の各隅部の間に位置する辺部に面する辺部領域が半導体素子の辺部の近傍に沿うように該辺部に対して平行に形成され、半導体素子の隅部に面する隅部領域が半導体素子の隅部から離れて形成され、半導体素子の各隅部外方に、互いに同一形状のはんだ溜り部を形成したことを特徴としている。
このように構成された発明では、はんだダムがヒートスプレッダ上で、半導体素子の周囲を取り囲むようにヒートスプレッダ表面に対して突設され、溶融したはんだの流れを堰き止める。これにより、はんだの不要な広がりを防止してはんだの厚みを一定にすることができる。しかも、はんだダムのうち、半導体素子の4隅部の各隅部の間に位置する辺部に面する辺部領域が半導体素子の辺部の近傍に沿うように該辺部に対して平行に形成され、半導体素子の隅部に面する隅部領域が半導体素子の隅部から離れて形成され、半導体素子の各隅部外方に、互いに同一形状のはんだ溜り部を形成している。このため、はんだ溜り部に存在する溶融したはんだの表面張力により、半導体素子の4隅部の各々が外方に向けて引っ張られ、ヒートスプレッダに対する半導体素子の自己位置が補正される(以下「はんだによる半導体素子のセルフアライメント作用」という)。ここで、各はんだ溜り部は互いに同一形状に形成されていることから半導体素子が均等に引っ張られ、半導体素子を所望の搭載位置に位置決めするように半導体素子の自己位置が補正される。また、このように半導体素子のセルフアライメント作用が発揮されることで、半導体素子の傾きも補正される。
さらに、上記したはんだダムによれば、はんだによる半導体素子のセルフアライメント作用により半導体素子の傾きと位置を補正しているため、はんだダムの形状が直接に半導体素子の傾きと位置に影響することがない。すなわち、突起部やスペーサのように、高さ方向における寸法に厳格な精度が要求されることはなく、簡易かつ安価に半導体素子の傾きとともに位置を補正することができる。したがって、この発明によれば、半導体素子の傾きおよびヒートスプレッダに対する半導体素子の位置を、簡易かつ安価に制御することができる。
ここで、はんだダムの辺部領域における半導体素子の外縁からはんだダムまでの距離(以下「辺部距離」という)を0〜0.2mmに設定する一方、はんだダムの隅部領域における半導体素子の頂点から外方に該頂点を通る対角線方向に伸びる直線とはんだダムが交わる点までの距離(以下「隅部距離」という)を1〜3mmに設定するのが好ましい。上記のように辺部距離を設定することで、ヒートスプレッダに対する半導体素子の位置ずれを防止することができる一方、上記のように隅部距離を設定することで、はんだによる半導体素子のセルフアライメント作用を好適に発揮させることができる。
さらに、半導体素子の傾きを防止する観点からは、後述するはんだの毛管長(約2.3mm)で規定されるはんだの周縁部には半導体素子が搭載されないようにすることが好ましい。そこで、隅部距離については、2mm以上であることがさらに好ましい。
また、はんだ溜り部が大きくなりすぎると、はんだダムの辺部領域による半導体素子の位置ずれ防止作用が好適に発揮できない状態になり、半導体素子の位置ずれ(特に回転による位置ずれ)が発生するおそれが高まる。このため、はんだによる半導体素子のセルフアライメント作用を発揮させながらも、半導体素子の位置ずれを確実に防止する観点からは、半導体素子の一辺の長さをLとしたとき、はんだダムの辺部領域の長さをL/2以上とし、残余を隅部領域とすることが好ましい。
また、この発明は、上記目的を達成するため、ヒートスプレッダ上に搭載する矩形状の半導体素子を準備する準備工程と、ヒートスプレッダ上で、半導体素子の搭載位置の周囲を取り囲むように樹脂材を塗布してはんだダムを形成するダム形成工程と、はんだダムの内側にはんだを印刷するはんだ印刷工程と、印刷されたはんだ上に半導体素子を搭載する素子搭載工程と、はんだダムによりはんだの流れを堰き止めつつはんだを溶融、固化して半導体素子をヒートスプレッダにはんだ付けするはんだ付け工程とを備え、ダム形成工程では、はんだダムのうち、半導体素子の4隅部の各隅部の間に位置する辺部に面する辺部領域が半導体素子の辺部の近傍に沿うように該辺部に対して平行に形成され、半導体素子の隅部に面する隅部領域が半導体素子の隅部から離れ半導体素子の各隅部外方に、互いに同一形状のはんだ溜り部が形成されるように、はんだダムを形成することを特徴としている。
このように構成された発明では、ヒートスプレッダ上で、半導体素子の搭載位置の周囲を取り囲むように樹脂材を塗布してはんだダムが形成される(ダム形成工程)。そして、はんだダムの内側にはんだが印刷され(はんだ印刷工程)、印刷されたはんだ上に半導体素子が搭載された後(素子搭載工程)、はんだダムによりはんだの流れを堰き止めつつはんだが溶融、固化されて半導体素子がヒートスプレッダにはんだ付けされる(はんだ付け工程)。ここで、ダム形成工程では、はんだダムのうち、半導体素子の4隅部の各隅部の間に位置する辺部に面する辺部領域が半導体素子の辺部の近傍に沿うように該辺部に対して平行に形成され、半導体素子の隅部に面する隅部領域が半導体素子の隅部から離れ半導体素子の各隅部外方に、互いに同一形状のはんだ溜り部が形成されるように、はんだダムが形成される。このため、はんだ付け工程にて、はんだによる半導体素子のセルフアライメント作用が発揮され、半導体素子の傾きと位置が補正される。しかも、上記したはんだダムによれば、はんだダムの形状が直接に半導体素子の傾きと位置に影響することがない。すなわち、突起部やスペーサのように、高さ方向における寸法に厳格な精度が要求されることはなく、簡易かつ安価に半導体素子の傾きとともに位置を補正することができる。したがって、この発明によれば、半導体素子の傾きおよびヒートスプレッダに対する半導体素子の位置を簡易かつ安価に制御することができる。
ここで、はんだダムを簡易かつ安価に形成する観点からは、樹脂材として熱硬化性レジストをヒートスプレッダ上に印刷し(レジスト印刷工程)、熱硬化性レジストを加熱硬化させる(熱硬化工程)のが好ましい。
また、レジスト印刷工程では、インクジェット法を用いて20〜100μmの線幅で熱硬化性レジストを印刷するのが好ましい。この方法によれば、所望の位置、形状にはんだダムを容易に形成することができる。しかも、熱硬化性レジストの線幅を20〜100μmに設定することで、無駄なく、安定してはんだダムを形成することができる。すなわち、線幅を20μm以上とすることで熱硬化性レジストを途切れず、安定して形成するとともに、線幅を100μm以下とすることで、材料(レジスト材)の無駄を省き、ランニングコストの低減を図ることができる。
本発明によれば、半導体素子の傾きおよびヒートスプレッダに対する半導体素子の位置を、簡易かつ安価に制御することができる。
図1はこの発明にかかる半導体装置の一実施形態を示す図である。この半導体装置1は、パワー半導体チップなどの半導体素子11と、該半導体素子11からの熱を拡散させるヒートスプレッダ13と、半導体素子11の電極とボンディングワイヤ21で接続された金属製の回路基板15とを備える。ヒートスプレッダ13は、放熱性を考慮してブロック状の金属部材で形成されている。
半導体素子11とヒートスプレッダ13、およびヒートスプレッダ13と回路基板15とは放熱性を阻害しないようにそれぞれ、はんだ23、24を用いて金属接合される。ヒートスプレッダ13上には、溶融したはんだの不要な広がりを防止するために、半導体素子11の周囲を取り囲むように溶融したはんだの流れを堰き止めるはんだダム25がヒートスプレッダ13の表面に対して突設されている。なお、回路基板15上の全ての構成部材はトランスファーモールド法やポッティング法などにより樹脂27で封止されている。
図2は図1の半導体素子の要部を示す部分構成図である。より詳しくは、図2(a)は平面図であり、図2(b)は同図(a)のA−A’断面図である。図2(a)に示すように、はんだダム25のうち、矩形状(平面視で正方形または長方形)の半導体素子11の4隅部の各隅部の間に位置する辺部に面する辺部領域251が半導体素子11の辺部の近傍に沿うように該辺部に対して平行に形成されている。また、はんだダム25のうち、半導体素子11の隅部に面する隅部領域252が半導体素子11の隅部から離れて形成されている。すなわち、隅部領域252は、辺部領域251に比べて半導体素子11の外縁から離間して設けられている。このため、半導体素子11とヒートスプレッダ13とを接合するはんだ(溶融したはんだ)の一部が半導体素子11の各隅部外方に広がるように、はんだ溜り部Pを形成する。半導体素子11の各隅部外方に形成されたはんだ溜り部Pは互いに同一形状となっている。この実施形態では、各はんだ溜り部Pが略円形となるように形成している。
このようにはんだダム25が形成されることによって、はんだ溜り部Pに存在する溶融したはんだ23の表面張力により、半導体素子11が4隅部の各々が外方に向けて均等に引っ張られ、ヒートスプレッダ13に対する半導体素子11の自己位置が補正される。さらに、このようなはんだによる半導体素子11のセルフアライメント作用により、半導体素子11の傾きも補正される。
この実施形態では、半導体素子11として、例えば2〜20mm角のサイズのパワー半導体チップが用いられる。そして、このような半導体素子11に対して、以下に示す寸法ではんだダム25が形成される。すなわち、この実施形態では、辺部領域251における半導体素子11の外縁からはんだダム25までの距離(辺部距離)D1は0〜0.2mmに設定される一方、隅部領域252における半導体素子11の頂点から外方に該頂点を通る対角線方向に伸びる直線Sとはんだダム25が交わる点までの距離(隅部距離)D2は1〜3mmに設定されている。上記のように辺部距離D1が設定されることで、ヒートスプレッダ13に対する半導体素子11の位置ずれを防止することができる一方、上記のように隅部距離D2が設定されることで、はんだ23による半導体素子11のセルフアライメント作用を好適に発揮させることができる。
図3に隅部距離と半導体素子の傾きとの関係を示す。より具体的には、図3は、隅部距離D2を0、1、2、3(mm)と変化させたときの半導体素子11の傾きを計測した実験結果を示す。図4は半導体素子の傾きを説明するための図である。図4から明らかなように、半導体素子11の傾きは、ヒートスプレッダ13の表面(上面)に対する半導体素子11のはんだ接合面(下面)の角度を表す。ここで、図4では、半導体素子11の傾きを説明するため、実際に比較して傾き度合いを誇張して描いている。なお、辺部距離D1は0.2(mm)として一定値に設定している。
図3から明らかなように、隅部距離D2を1〜3(mm)とすることにより、はんだ溜り部Pを設けない場合に比較して半導体素子11の傾きが抑制されていることが分かる。より詳しくは、隅部距離D2を1〜3(mm)とすることにより、半導体素子11の傾きを上限規格値(1.0deg.)の範囲内に収めることができる。特に、隅部距離を2(mm)以上にすることで、半導体素子11の傾きが0.4(mm)内に抑えられていることが分かる。隅部距離を2(mm)以上にすることで半導体素子11の傾きが抑制されることについてははんだの毛管長に関する以下の考察からも裏付けられる。
図5ははんだの毛管長を説明するための図である。毛管長は次のように定義される。すなわち、滴(はんだ滴)が大きくなると、滴の中央部では表面張力より重力の影響が主となるため、滴の表面は水平になる。このとき、滴の周縁部において表面張力の影響が現れる周辺距離(水平方向において滴の外縁から内方に重力で平坦化した領域に至るまでの距離)が毛管長とされる。ここで、はんだの毛管長κは、以下のように計算される。ここで、λは表面張力、ρは密度、gは重力加速度である。
Figure 2010010574
上記式(1)に、はんだの表面張力λ=0.45(N/m)、はんだの密度ρ=8890(kg/m)、重力加速度g=9.8(m/s)を代入して、はんだの毛管長κを求めると、約2.3mmとなる。よって、隅部距離D2を2mm以上とすることで、はんだが平坦化した領域に半導体素子11を搭載することが可能になる。これにより、はんだによる半導体素子11のセルフアライメント作用を発揮させながらも、半導体素子11の傾き確実に防止することができる。
なお、はんだ溜り部Pが大きくなりすぎると、はんだダム25の辺部領域251による半導体素子11の位置ずれ防止作用が好適に発揮できない状態になる。その結果、半導体素子11の位置ずれ(特に回転による位置ずれ)が発生するおそれが高まる。このため、はんだによる半導体素子11のセルフアライメント作用を発揮させながらも、半導体素子11の位置ずれを確実に防止する観点からは、はんだダム25の辺部領域251と隅部領域252とを次のように設定することが好ましい。すなわち、半導体素子11の一辺の長さをLとしたとき、はんだダムの辺部領域251の長さをL/2以上とし、残余を隅部領域252とすることが好ましい。
次に、図1の半導体装置の製造方法について図6を参照しつつ説明する。先ず、ヒートスプレッダ13と半導体素子11とを準備する(準備工程;ステップS1)。そして、ヒートスプレッダ13上に、半導体素子11の搭載位置の周囲を取り囲むように熱硬化性レジスト(樹脂材)を塗布する(レジスト印刷工程;ステップS2−1)。
ここで、熱硬化性レジストの塗布方法としてシルクスクリーンなどの接触印刷法を用いることができるが、高精度にはんだダム25を形成する観点からは、インクジェット法を用いて20〜100μmの線幅で熱硬化性レジストを印刷するのが好ましい。この方法によれば、所望の位置、形状にはんだダム25を容易に形成することができる。しかも、熱硬化性レジストの線幅を20〜100μmに設定することで、無駄なく、安定してはんだダム25を形成することができる。すなわち、線幅を20μm以上とすることで熱硬化性レジストを途切れず、安定して形成するとともに、線幅が100μmを超えてもはんだを溜める効果に差がないことから線幅を100μm以下とすることで、材料(レジスト材)の無駄を省き、ランニングコストの低減を図ることができる。また、熱硬化性レジストは、図2に示すように、隅部領域252が辺部領域251に比べて半導体素子11の搭載位置から離れて形成される。
その後、熱硬化性レジストを加熱硬化(加熱温度:150℃、加熱時間:1h)させる(熱硬化工程;ステップS2−2)。これにより、半導体素子11の搭載位置の周囲を取り囲むように、かつ半導体素子11の各隅部外方にはんだ溜り部Pが形成される(ダム形成工程)。続いて、ヒートスプレッダ13上にクリームはんだを印刷する(はんだ印刷;ステップS3)。クリームはんだは、はんだダム25の内側に印刷される。すなわち半導体素子11の搭載位置のみならず、半導体素子11の各隅部外方に形成されたはんだ溜り部Pにもクリームはんだが印刷される。そして、半導体素子11を印刷されたクリームはんだ上に搭載する(素子搭載工程;ステップS4)。その後、半導体素子11とヒートスプレッダ13とをリフローはんだ付け(加熱温度:250℃、加熱時間:20s)する(はんだ付け工程;ステップS5)。
このとき、はんだダム25により溶融したはんだの流れが堰き止められ、はんだの不要な広がりを防止してはんだの厚みが一定となる。しかも、半導体素子11の各隅部外方に、互いに同一形状のはんだ溜り部Pを形成しているので、各はんだ溜り部Pに存在する溶融したはんだの表面張力により、半導体素子の4隅部の各々が外方に向けて均等に引っ張られ、半導体素子11を所望の搭載位置に位置決めするように半導体素子11の自己位置が補正されるとともに、半導体素子11の傾きも補正される。そして、このようなはんだによる半導体素子11のセルフアライメント作用を発揮させつつ、半導体素子11とヒートスプレッダ13とがはんだ接合される。つまり、はんだが固化する。こうして、ヒートスプレッダ付き半導体素子が完成する。
次に、上記のように作成したヒートスプレッダ付き半導体素子を回路基板15に実装する。先ず、回路基板15を準備する(ステップS11)。回路基板15としては、例えば熱伝導性の良好な、アルミニウムをベースとした金属基板が用いられる。そして、準備した回路基板15上にクリームはんだを印刷する(ステップS12)。続いて、印刷されたクリームはんだ上にヒートスプレッダ付き半導体素子を搭載する(ステップS13)。通常、回路基板15上に複数のヒートスプレッダ付き半導体素子が搭載される。その後、ヒートスプレッダ付き半導体素子と回路基板15とをリフローはんだ付け(加熱温度:250℃、加熱時間:20s)する(ステップS14)。
次に、半導体素子11の電極と回路基板15とをボンディングワイヤ21で結線する(ステップS15)。最後に、回路基板15上の構成部材を保護するために、トランスファーモールド法やポッティング法などにより封止樹脂27により樹脂封止する(ステップS16)。こうして、半導体装置1が完成する。
以上のように、この実施形態によれば、はんだダム25のうち、辺部領域251が半導体素子11の辺部の近傍に沿うように該辺部に対して平行に形成され、隅部領域252が半導体素子11の隅部から離れ半導体素子11の各隅部外方に、互いに同一形状のはんだ溜り部Pが形成されるように、はんだダム25を形成している。このため、はんだによる半導体素子11のセルフアライメント作用が発揮され、半導体素子11の傾きと位置が補正される。しかも、上記したはんだダム25によれば、突起部やスペーサのように、高さ方向における寸法に厳格な精度が要求されることはなく、簡易かつ安価に半導体素子11の傾きとともに位置を補正することができる。したがって、半導体素子11の傾きおよびヒートスプレッダ13に対する半導体素子11の位置を簡易かつ安価に制御することができる。
また、上記のようにして半導体素子11の傾きを防止することは、半導体素子11とヒートスプレッダ13との間のはんだ厚みが均一に形成されるたことを意味する。仮にはんだ厚みが小さすぎる場合には、熱応力ではんだにクラックが入りやすく、信頼性寿命が短くなることが知られている。一方、はんだ厚みが厚すぎる場合には、はんだ部分での熱抵抗が増加して、パワー耐量は低くなり、やはり信頼性に悪影響を及ぼす。したがって、上記したはんだによる半導体素子11のセルフアライメント作用による、はんだ厚みの均等化技術によれば、簡便で信頼性の高い半導体装置およびその製造方法を提供することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記実施形態では、各はんだ溜り部Pが略円形となるように形成しているが、はんだ溜り部Pの形状はこれに限定されない。すなわち、半導体素子11の各隅部外方に、互いに同一形状となるように設ける限りにおいては、はんだ溜り部Pの形状として矩形や角形など任意の形状を採用することができる。例えば、はんだ溜り部Pの形状として、図7に示すように、半導体素子11の各隅部外方に、矩形状の半導体素子11の対角線方向に放射状に伸びる形状(星形)を採用することができる。この構成によれば、はんだ溜り部Pの面積を増大させることなく、比較的小さな面積で隅部距離D2を長くすることができる。
また、上記実施形態では、クリームはんだを印刷する前にはんだダム25をヒートスプレッダ13上に形成しているが、これに限定されず、クリームはんだの印刷後にはんだダム25をヒートスプレッダ13上に形成してもよい。要は半導体素子11とヒートスプレッダ13とをはんだ付けする前にはんだダム25を形成すればよい。
また、上記実施形態では、ヒートスプレッダ13の回路基板15への実装はヒートスプレッダ13上に半導体素子11を実装した後(ヒートスプレッダ付き半導体素子の完成
後)に行っているが、これに限定されず、ヒートスプレッダ13上に半導体素子11を実装する前にヒートスプレッダ13を回路基板15に実装してもよい。この場合には、通常、回路基板15上の複数箇所にヒートスプレッダ13が実装されている状態で、ヒートスプレッダ13上にはんだダム25を形成するため、シルクスクリーン法では、はんだダム25の位置精度を確保することは困難である。しかしながら、この場合であっても、インクジェット法を用いてはんだダム25を形成することにより、各ヒートスプレッダ13上に高精度にはんだダム25を形成することができる。
半導体素子下にヒートスプレッダを設けた半導体装置およびその製造方法に適用される。一般に端子電極を2以上有する部品(例えば、抵抗チップなど)では、両電極下のはんだが引っ張りあうことでセルフアライメント作用があることが知られているが、本発明が対象としている半導体素子では1つの下面電極しかないため、はんだによるセルフアライメント作用は期待できないとされていた。しかし、本発明によれば、このような半導体素子をヒートスプレッダ上に実装する際にも、はんだによるセルフアライメント作用を生じさせ、半導体素子の傾きを抑制することが可能となっている。
この発明にかかる半導体装置の一実施形態を示す図である。 図1の半導体素子の要部を示す部分構成図である。 隅部距離と半導体素子の傾きとの関係を示す図である。 半導体素子の傾きを説明するための図である。 はんだの毛管長を説明するための図である。 図1の半導体素子の製造方法を示すフローチャートである。 はんだダムの形状の変形例を示す図である。
符号の説明
1…半導体装置
11…半導体素子
13…ヒートスプレッダ
15…回路基板
23,24…はんだ
25…はんだダム
251…辺部領域
252…隅部領域
D1…辺部距離
D2…隅部距離
P…はんだ溜り部

Claims (7)

  1. ヒートスプレッダと、該ヒートスプレッダ上にはんだで接続される矩形状の半導体素子とを備えた半導体装置において、
    前記ヒートスプレッダ上で、前記半導体素子の周囲を取り囲むように前記ヒートスプレッダ表面に対して突設された、溶融したはんだの流れを堰き止めるはんだダムをさらに備え、
    前記はんだダムのうち、前記半導体素子の4隅部の各隅部の間に位置する辺部に面する辺部領域が前記半導体素子の辺部の近傍に沿うように該辺部に対して平行に形成され、前記半導体素子の隅部に面する隅部領域が前記半導体素子の隅部から離れて形成され、
    前記半導体素子の各隅部外方に、互いに同一形状のはんだ溜り部を形成したことを特徴とする半導体装置。
  2. 前記辺部領域における前記半導体素子の外縁から前記はんだダムまでの距離が0〜0.2mmである一方、前記隅部領域における前記半導体素子の頂点から外方に該頂点を通る対角線方向に伸びる直線とはんだダムが交わる点までの距離が1〜3mmであることを特徴とする請求項1記載の半導体装置。
  3. 前記隅部領域における前記半導体素子の頂点から外方に該頂点を通る対角線方向に伸びる直線とはんだダムが交わる点までの距離が2mm以上であることを特徴とする請求項2記載の半導体装置。
  4. 前記半導体素子の一辺の長さをLとしたとき、
    前記辺部領域の長さをL/2以上とし、残余を前記隅部領域としたことを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
  5. ヒートスプレッダ上に搭載する矩形状の半導体素子を準備する準備工程と、
    前記ヒートスプレッダ上で、前記半導体素子の搭載位置の周囲を取り囲むように樹脂材を塗布してはんだダムを形成するダム形成工程と、
    前記はんだダムの内側にはんだを印刷するはんだ印刷工程と、
    印刷されたはんだ上に前記半導体素子を搭載する素子搭載工程と、
    前記はんだダムによりはんだの流れを堰き止めつつはんだを溶融、固化して前記半導体素子を前記ヒートスプレッダにはんだ付けするはんだ付け工程と
    を備え、
    前記ダム形成工程では、前記はんだダムのうち、前記半導体素子の4隅部の各隅部の間に位置する辺部に面する辺部領域が前記半導体素子の辺部の近傍に沿うように該辺部に対して平行に形成され、前記半導体素子の隅部に面する隅部領域が前記半導体素子の隅部から離れ前記半導体素子の各隅部外方に、互いに同一形状のはんだ溜り部が形成されるように、前記はんだダムを形成することを特徴とする半導体装置の製造方法。
  6. 前記ダム形成工程は、
    前記樹脂材として熱硬化性レジストを前記ヒートスプレッダ上に印刷するレジスト印刷工程と、
    前記熱硬化性レジストを加熱硬化させる熱硬化工程と
    を有することを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記レジスト印刷工程では、インクジェット法を用いて20〜100μmの線幅で前記熱硬化性レジストを印刷する請求項6記載の半導体装置の製造方法。
JP2008170630A 2008-06-30 2008-06-30 半導体装置およびその製造方法 Active JP4966261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170630A JP4966261B2 (ja) 2008-06-30 2008-06-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170630A JP4966261B2 (ja) 2008-06-30 2008-06-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010010574A true JP2010010574A (ja) 2010-01-14
JP4966261B2 JP4966261B2 (ja) 2012-07-04

Family

ID=41590674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170630A Active JP4966261B2 (ja) 2008-06-30 2008-06-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4966261B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2012195500A (ja) * 2011-03-17 2012-10-11 Toshiba Corp 半導体装置及びその製造方法
JP2012222128A (ja) * 2011-04-08 2012-11-12 Nichicon Corp パワーモジュール
JP2014232839A (ja) * 2013-05-30 2014-12-11 新電元工業株式会社 電子部品の接続構造及び接続方法
US9437520B2 (en) 2013-03-13 2016-09-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed
JP2017212354A (ja) * 2016-05-26 2017-11-30 ローム株式会社 Ledモジュール
JP2019087656A (ja) * 2017-11-08 2019-06-06 三菱電機株式会社 光モジュールおよびその製造方法
JP2021044456A (ja) * 2019-09-12 2021-03-18 富士電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185664A (ja) * 1999-12-24 2001-07-06 Toshiba Corp セラミックス回路基板
JP2002353255A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体チップ半田付け用ランドパターン
JP2006049777A (ja) * 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置
WO2009019091A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie herstellung einer baugruppe
JP2009158787A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 電力半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185664A (ja) * 1999-12-24 2001-07-06 Toshiba Corp セラミックス回路基板
JP2002353255A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体チップ半田付け用ランドパターン
JP2006049777A (ja) * 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置
WO2009019091A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie herstellung einer baugruppe
JP2009158787A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 電力半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2012195500A (ja) * 2011-03-17 2012-10-11 Toshiba Corp 半導体装置及びその製造方法
US8653651B2 (en) 2011-03-17 2014-02-18 Kabushiki Kaisha Toshiba Semiconductor apparatus and method for manufacturing the same
JP2012222128A (ja) * 2011-04-08 2012-11-12 Nichicon Corp パワーモジュール
US9437520B2 (en) 2013-03-13 2016-09-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed
JP2014232839A (ja) * 2013-05-30 2014-12-11 新電元工業株式会社 電子部品の接続構造及び接続方法
JP2017212354A (ja) * 2016-05-26 2017-11-30 ローム株式会社 Ledモジュール
JP2019087656A (ja) * 2017-11-08 2019-06-06 三菱電機株式会社 光モジュールおよびその製造方法
JP2021044456A (ja) * 2019-09-12 2021-03-18 富士電機株式会社 半導体装置
JP7404726B2 (ja) 2019-09-12 2023-12-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP4966261B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
JP4966261B2 (ja) 半導体装置およびその製造方法
JP5096782B2 (ja) 半導体装置
CN101904230B (zh) 焊料球的无助熔剂微穿孔方法和所得的装置
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2019071427A (ja) 位置安定的はんだ付け方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP4994173B2 (ja) 電子部品
JP4797894B2 (ja) 電子部品搭載装置および電子部品実装方法
JP2022003688A (ja) 半導体装置の製造方法
US10861785B2 (en) Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
TWI295840B (en) Mounting method of passive component
JP4752717B2 (ja) モジュールの製造方法
JP2007258448A (ja) 半導体装置
JP2008098328A (ja) 電子部品の表面実装構造
JP2004363216A (ja) 半導体装置
JP2001093925A (ja) Lsiパッケージの実装方法
JP4040551B2 (ja) 半導体素子実装方法
JP2013219284A (ja) 電子部品実装基板の製造方法
JP2003152003A (ja) 構造体、及び、その構造体を用いた実装方法
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JP2004281646A (ja) 電子部品の固着方法および固着装置
JP2005353731A (ja) チップ部品実装体及び半導体装置
JP6268739B2 (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120330

R150 Certificate of patent or registration of utility model

Ref document number: 4966261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250