JP2016092166A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】２個の半導体素子が第１導電部材と第２導電部材で電気的に接続されている半導体装置において第１導電部材と第２導電部材の間の接合層にエレクトロマイグレーションが進行するのを防止する。【解決手段】第１トランジスタ素子３と積層されている中間端子１０の第１継手部１３と、第２トランジスタ素子５と積層されている第２中継板２９の第２継手部２６を対向させ、対向面同士の間を接合層８ｇで接合する。対向面のみならず、その対向面に続く側面までニッケル層で覆う。ニッケル層が側面まで被覆していると、エレクトロマイグレーションの進行が抑制される。【選択図】図７

Description

本明細書は、半導体装置とその製造方法を開示する。

例えば、特許文献１と特許文献２に、第１半導体素子の第１電極に電気的に接続されている第１導電部材と、第２半導体素子の第２電極に電気的に接続されている第２導電部材を、接合層を介して接合した半導体装置が開示されている。接合には、スズ系はんだ材などが用いられる。

第１導電部材は、第１電極の側で第１半導体素子と積層されている第１積層部と、第１積層部から伸びている第１継手部を備えており、第２導電部材は、第２電極の側で第２半導体素子と積層されている第２積層部と、第２積層部から伸びている第２継手部を備えている。第１電極と第１積層部は第１接合層で接合されており、第２電極と第２積層部は第２接合層で接合されており、第１継手部と第２継手部は中間接合層で接合されている。

異なる金属の接合面に電流を流すと、一方の金属から他方の金属に向けて金属原子が移動し、一方の金属にボイドが発生する現象が生じる。例えば、銅と接合層との境界面を電流が通過すると、接合層から銅に向けて金属が移動し、接合層にボイドが生じることがある。この現象はエレクトロマイグレーション現象と呼ばれている。以下では、説明の便宜のため、エレクトロマイグレーション現象を略してＥＭ現象と称する。特許文献３には、ＣＰＵなどのフリップチップにおいてＥＭ現象を抑制する技術が開示されている。特許文献３では、電極パッドにニッケル層を形成し、その上にはんだ材（はんだバンプ）を載せてフリップチップ電極を電極パッドに接合する。ニッケル層が、はんだ材が溶融・固化したはんだ層と電極パッドの母材との間で金属原子が移動するのを抑制する。

特開２０１２−２３５０８１号公報 特開２０１３−０１６６２３号公報 特開２０１３−１７５５７８号公報

半導体装置の小型化の要求に伴って第１継手部と第２継手部も小型化されている。特許文献２の図２２や図２３に、継手部（特許文献２では「導電部９０」と称している）が、積層部（特許文献２では「ヒートシンク」と称している）よりも小さい半導体装置が開示されている。第１電極と第１積層部を接合している第１接合層の面積より、第１継手部と第２継手部を接合している中間接合層の面積が小さくなると、中間接合層でＥＭ現象が生じる虞が高くなる。同様に、第２電極と第２積層部を接合している第２接合層の面積より、第１継手部と第２継手部を接合している中間接合層の面積が小さくなると、中間接合層でＥＭ現象が生じる虞が高くなる。

第１継手部と第２継手部の各々の対向面にニッケル層を形成することによって、ＥＭ現象の進行を抑制することができるはずである。しかしながら、第１継手部と第２継手部が小型化され、第１継手部と第２継手部が重なっている面積が小さくなると、第１継手部と第２継手部の各々の対向面にニッケル層を形成しても、中間接合層にＥＭ現象が進行してしまうことがある。本明細書は、第１継手部と第２継手部を接合している中間接合層にＥＭ現象が進行するのを抑制する技術を開示する。

本明細書が開示する半導体装置は、第１半導体素子と第２半導体素子が第１導電部材と第２導電部材で電気的に接続されたデバイスである。第１半導体素子の表面に第１電極が配置されており、第２半導体素子の表面に第２電極が配置されている。第１導電部材は、第１電極の側で第１半導体素子に積層されている第１積層部と、第１積層部から伸びている第１継手部を備えている。第２導電部材は、第２電極の側で第２半導体素子と積層されている第２積層部と、第２積層部から伸びている第２継手部を備えている。第１継手部と第２継手部は対向している。第１電極と第２積層部は第１接合層で接合されており、第２電極と第２積層部は第２接合層で接合されている。第１継手部と第２継手部は中間接合層で接合されている。接合面から垂直な方向からみたときに、中間接合層の面積が、第１接合層の面積と第２接合層の面積の双方よりも小さい。第１継手部の第２継手部と対向する第１面と、当該第１面に続く側面と、第２継手部の第１継手部に対向する第２面と、当該第２面に続く側面は、ニッケル層で覆われている。第１導電部材と第２導電部材は、全体がニッケル層で覆われていてもよい。あるいは、継手部の第１面とその側面、および第２面とその側面のみがニッケル層で覆われていてもよい。少なくとも、継手部の第１面とその側面と、第２面とその側面がニッケル層で覆われていればよい。

継手部を備えた上記構造の半導体装置では、一般的に、第１導電部材と第２導電部材は、プレス加工で成形される。ニッケル層で覆われた第１導電部材と第２導電部材を製造する場合、プレス加工前の板状部材に対してニッケルメッキが施され、ニッケルメッキが施された板状部材をプレス加工して、積層部と継手部を有する第１導電部材と第２導電部材を製造する。従来の方法によると、継手部同士が対向する面はニッケル層で覆われるが、対向する面に続く側面はニッケル層で覆われない。

継手部が小さくなり、中間接合層との接合面が小さくなると、継手部の側面を通じてＥＭ現象が起こることが判明した。例えば、継手部同士が対向する面の間から漏れ出た接合材が継手部の側面に付着し、そこからＥＭ現象が生じ得る。本明細書が開示する一つの技術では、これまでニッケル層を設ける必要がなかった継手部の側面にまでニッケル層を設けることで、継手部におけるＥＭ現象の進行を効果的に抑制する。

本明細書が開示する他の一つの技術では、中間接合層のヤング率を、第１接合層のヤング率と第２接合層のヤング率のいずれよりも大きくする。詳しくは後述するが、接合層のヤング率が高いほどＥＭ現象が生じ難い。面積が小さいゆえに電流密度が高くなる中間接合層を、中間接合層よりも面積が大きい第１接合層と第２接合層よりも大きなヤング率を有する物質で構成すると、中間接合層でＥＭ現象の進行を抑制することができる。継手部同士の対向面と、それに続く側面をニッケル層で覆った上で、中間接合層を高ヤング率の物質で構成すると、ＥＭ現象の抑制に大きな効果が期待できる。なお、ニッケル層を設けずに、中間接合層を高ヤング率の物質で構成するだけでもＥＭ現象の抑制効果が期待できる。

後記するように、第１接合層は複数の層を含み、夫々の層が、ヤング率が相違する物質で形成されている場合がある。典型的には、第１接合層は、溶融前のはんだ材の組成が維持された層と、はんだ材が金属間化合物に変化した層を含むことがある。はんだ材の主成分のヤング率と金属間化合物のヤング率は異なる。ＥＭ現象の生じやすさは、ヤング率が最も低い物質の層に依存する。第１接合層が複数の層を含む場合は、各層を構成する物質のヤング率のなかで最も低いヤング率を、第１接合層のヤング率と称する。第２接合層と中間接合層でも同様である。

本明細書では、上記した半導体装置の製造方法も開示する。継手部の互いに対向する面のみならず、側面までニッケル層で覆われた半導体装置を製造する場合には、板状部材をプレス加工して第１導電部材と第２導電部材を成形し、次いで、第１導電部材の第１面（第１継手部の第２継手部と対向する面）と、第１面に続く側面と、第２導電部材の第２面（第２継手部の第１継手部と対向する面）と、第２面に続く側面に、ニッケル層を形成する。

本明細書が開示する半導体装置の別の製造方法は、配置工程と加熱工程を備えている。配置工程は、第１半導体素子と第２半導体素子と第１導電部材と第２導電部材を、次の位置関係に配置する。スズ系はんだ材を挟んで第１電極の側で第１半導体素子と第１積層部が積層されている。スズ系はんだ材を挟んで第２電極の側で第２半導体素子と第２積層部が積層されている。スズ系はんだ材を挟んで第１継手部と第２継手部が対向している。加熱工程は、前述の位置関係で加熱してスズ系はんだ材を溶融する。このとき、第１継手部と第２継手部の間に挟むスズ系はんだ材の量が、第１半導体素子と第１積層部の間に挟むスズ系はんだ材の量と、第２半導体素子と第２積層部の間に挟むスズ系はんだ材の量の双方よりも少なくしておく。加熱工程では、第１継手部と第２継手部の間ではスズ系はんだ材の組成が維持された層が消失し、第１半導体素子と第１積層部の間、及び、第２半導体素子と第２積層部の間に、スズ系はんだ材の組成が維持された層が残っている状態で加熱を停止する。スズ系はんだ材の組成が維持された層ではヤング率が低く、中間接合層のヤング率が第１接合層のヤング率と２接合層のヤング率のいずれよりも大きい関係を得ることができる。スズ系はんだ材は、加熱によって、スズの金属間化合物に変化する。スズの金属間化合物の一例は、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎ、Ｎｉ３Ｓｎ４（継手部材の表面にニッケル層が形成されている場合）などである。いずれも、スズよりも高いヤング率を有している。

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。

第１実施例の半導体装置の斜視図である。 半導体装置の電気回路図である。 半導体装置の一部分解図である（パッケージを除く）。 半導体装置の斜視図である（パッケージを除く）。 図１のV−V線に沿った断面図である。 半導体装置の平面図である（パッケージを除く）。 図５において符号VIIが示す範囲の拡大図である。 接合層８ｇの拡大断面図である。 接合層８ａの拡大断面図である。 いくつかの接合材のヤング率の比較である。 変形例の半導体装置の断面図である。 図１０において符号XIが示す範囲の拡大図である。 半導体装置の製造方法のフローチャート図である。 半導体装置の製造方法を説明する図である（１）。 半導体装置の製造方法を説明する図である（２）。 半導体装置の製造方法を説明する図である（３）。 半導体装置の製造方法を説明する図である（４）。 半導体装置の製造方法を説明する図である（５）。 第２実施例の半導体装置の部分断面図である。 半導体装置の別の製造方法のフローチャート図である。

（第１実施例）図面を参照して第１実施例の半導体装置２を説明する。図１に、半導体装置２の斜視図を示す。半導体装置２は、樹脂製のパッケージ９に４個のパワー半導体素子がモールドされているデバイスである。半導体装置２の内部の回路図を図２に示す。半導体装置２は、２個のトランジスタＴＨ、ＴＬと２個のダイオードＤＨ、ＤＬで構成される回路を有している。２個のトランジスタＴＨ、ＴＬと２個のダイオードＤＨ、ＤＬは、いずれもパワー半導体素子に属する。具体的には、トランジスタＴＨ、ＴＬとダイオードＤＨ、ＤＬの夫々は、許容電流が１００アンペア以上であり、主に電力変換に用いられる素子である。半導体装置２は、典型的には、電気自動車、ハイブリッド車、燃料電池車などにおいて、走行用モータに電力を供給するインバータに用いられる。

２個のトランジスタＴＨ、ＴＬは直列に接続されている。ダイオードＤＨはトランジスタＴＨに逆並列に接続されており、ダイオードＤＬはトランジスタＴＬに逆並列に接続されている。説明の都合上、直列接続の両端の端子のうち、一方をＨＩＧＨ端子と称し、他方をＬＯＷ端子と称する。また、直列接続の中点をＯＵＴ端子と称する。図１のＰ端子２４がＨＩＧＨ端子に相当し、図１のＮ端子３４がＬＯＷ端子に相当し、図１のＯ端子１４がＯＵＴ端子に相当する。また、トランジスタＴＨのゲート端子ＧＨが図１の制御端子８１ａのうちの１本に相当する。トランジスタＴＬのゲート端子ＧＬが図１の制御端子８１ｂのうちの１本に相当する。制御端子８１ａ、８１ｂの残りの端子は、半導体素子の状態をモニタするための信号端子である。

図１に示されているように、パッケージ９の一側面に放熱板１５、２５が露出している。放熱板１５は、一方の面がパッケージ９の一側面に露出しており、他方の面がパッケージ９の内部で、後述する第１トランジスタ素子３及び第１ダイオード素子４と導通している。放熱板２５は、一方の面がパッケージ９の一側面に露出しており、他方の面がパッケージ９の内部で後述する第２トランジスタ素子５及び第２ダイオード素子６と導通している。図１では隠れて見えないが、パッケージ９の他方の側面にも２個の放熱板１２、２２が露出している。放熱板１２、２２を含め、パッケージ９の中の構造について次に説明する。

図３は、パッケージ９を除く半導体装置２の部品図であり、放熱板１５、２５を分解して描いた図である。図４は、パッケージ９を除く半導体装置２の斜視図である。説明の便宜上、図中の座標系のＸ軸正方向を「上」と称し、Ｘ軸負方向を「下」と称する。以降の図でも「上」、「下」との表現を用いる場合がある。

２枚の放熱板１２、２２が最も下側に位置する。放熱板１２の一つの縁からＯ端子１４が伸びており、別の縁から第１継手部１３が伸びている。放熱板１２とＯ端子１４と第１継手部１３は連続している。放熱板１２とＯ端子１４と第１継手部１３を併せて中間端子１０と称する。放熱板２２の一つの縁からＰ端子２４が伸びている。放熱板２２とＰ端子２４は連続している。放熱板２２とＰ端子２４を併せて正極端子２０と称する。Ｏ端子１４とＰ端子２４の間にはＮ端子３４が配置されている。Ｎ端子３４の縁からは、継手部３２が伸びている。Ｎ端子３４と継手部３２を併せて負極端子３０と称する。

放熱板１２の上に、第１トランジスタ素子３が積層され、接合されている。放熱板１２の上には、また、第１ダイオード素子４が積層され、接合されている。なお第１トランジスタ素子３は平板型であり、両面の夫々に電極が配置されている。第１トランジスタ素子３の下面にはコレクタ電極が配置されており、上面にはエミッタ電極が配置されている。また、第１トランジスタ素子３の上面には、ゲート電極とその他の信号端子が配置されている。第１ダイオード素子４の下面にはカソード電極が配置されており、上面にはアノード電極が配置されている。放熱板１２は、第１トランジスタ素子３のコレクタ電極と第１ダイオード素子４のカソード端子を接続する。第１トランジスタ素子３の上面のエミッタ電極にはスペーサ７ａが接合されている。第１ダイオード素子４の上面のアノード電極にはスペーサ７ｂが接合されている。スペーサ７ａとスペーサ７ｂの上に放熱板１５が接合されている。放熱板１５は、第１トランジスタ素子３のエミッタ電極と第１ダイオード素子４のアノード電極を接続する。第１トランジスタ素子３の上面のゲート電極とその他の信号端子にはボンディングワイヤ８２の一端が接合されている。ボンディングワイヤ８２の他端は制御端子８１ｂに接合されている。

放熱板２２の上に、第２トランジスタ素子５が積層され、接合されている。放熱板２２の上には、また、第２ダイオード素子６が積層され、接合されている。第２トランジスタ素子５も平板型であり、両面の夫々に電極が配置されている。第２トランジスタ素子５の下面にはコレクタ電極が配置されており、上面にはエミッタ電極が配置されている。また、第２トランジスタ素子５の上面には、ゲート電極とその他の信号端子が配置されている。第２ダイオード素子６の下面にはカソード電極が配置されており、上面にはアノード電極が配置されている。放熱板２２は、第２トランジスタ素子５のコレクタ電極と第２ダイオード素子６のカソード端子を接続する。第２トランジスタ素子５の上面のエミッタ電極にはスペーサ７ｃが接合されている。第２ダイオード素子６の上面のアノード電極にはスペーサ７ｄが接合されている。スペーサ７ｃとスペーサ７ｄの上に放熱板２５が接合されている。放熱板２５は、第２トランジスタ素子５のエミッタ電極と第２ダイオード素子６のアノード電極を接続する。第２トランジスタ素子５の上面のゲート電極とその他の信号端子にはボンディングワイヤ８２の一端が接合されている。ボンディングワイヤ８２の他端は制御端子８１ａに接合されている。

放熱板１５の縁から継手部１６が伸びている。放熱板１５と継手部１６を合わせて第１中継板２８と称する。放熱板２５の縁から第２継手部２６が伸びている。放熱板２５と第２継手部２６を合わせて第２中継板２９と称する。第１中継板２８の継手部１６は負極端子３０の継手部３２と対向し、接合されている。第２中継板２９の第２継手部２６は中間端子１０の第１継手部１３と対向し、接合されている。以上の接続により、図２に示した回路が完成する。第１トランジスタ素子３が図２のトランジスタＴＬに対応し、第２トランジスタ素子５が図２のトランジスタＴＬに対応する。第１ダイオード素子４が図２のダイオードＤＬに対応し、第２ダイオード６が図２のダイオードＤＨに対応する。

中間端子１０、正極端子２０、負極端子３０、第１中継板２８、第２中継板２９、制御端子８１ａ、８１ｂは、一部がパッケージ９の内部で第１トランジスタ素子３などの半導体素子と導通しており、一部はパッケージ９の外部に露出している。そのような導電部材はリードフレームと総称される。

図５を参照して、第１トランジスタ素子３と第２トランジスタ素子５とリードフレームの接合関係を説明する。図５は、図１のV−V線に沿った断面図である。先に述べたように、第１トランジスタ素子３の下面にはコレクタ電極３ａが配置されており、上面にはエミッタ電極３ａが配置されている。放熱板１２と第１トランジスタ素子３のコレクタ電極３ａは接合層８ａによって接合されている。第１トランジスタ素子３のエミッタ電極３ｂとスペーサ７ａは接合層８ｂによって接合されている。スペーサ７ａと放熱板１５は接合層８ｃによって接合されている。

第１トランジスタ素子３と第２トランジスタ素子５の間の接続関係は次の通りである。第１トランジスタ素子３と第２トランジスタ素子５は、中間端子１０と、第２中継板２９を介して電気的に接続されている。第１トランジスタ素子３の下面にコレクタ電極３ａが配置されており、第２トランジスタ素子５の上面にエミッタ電極５ｂが配置されている。中間端子１０は、コレクタ電極３ａの側で第１トランジスタ素子３と積層されている放熱板１２と、放熱板１２の縁から伸びている第１継手部１３を有している。第２中継板２９は、エミッタ電極５ｂの側で第２トランジスタ素子５と積層されている放熱板２５と、放熱板２５の縁から伸びている第２継手部２６を有している。第２トランジスタ素子５と放熱板２５の間にはスペーサ７ｃが介在している。コレクタ電極３ａと放熱板１２は接合層８ａで接合されており、エミッタ電極５ｂと放熱板２５は接合層８ｅ、８ｆで接合されている。第２継手部２６は第１継手部１３と対向しており、それらは接合層８ｇで接合されている。

図５では図示を省略しているが、第１継手部１３と第２継手部２６に表面にはニッケル層が形成されている。ニッケル層については後述する。

ここで、トランジスタ素子３、５を電気的に接続している接合層をその接合面に直交する方向からみたときの面積について説明する。接合面に直交する方向は、図の座標系におけるＸ軸方向に相当する。図６に半導体装置２の平面図を示す。図６は、Ｘ軸の正方向から見た図であり、接合面に直交する方向から見た図に相当する。なお、図５では、パッケージ９の中の構造が理解できるように、パッケージ９はその輪郭だけを描いてある。また、図６におけるV−V線での断面が図５の断面図に相当する。

図６において、符号Ａが示すハッチング領域は、第１トランジスタ素子３のコレクタ電極３ａの範囲を示している。従ってハッチング領域Ａは、第１トランジスタ素子３のコレクタ電極３ａと放熱板１２が重なる領域に相当する。ハッチング領域Ａは、また、コレクタ電極３ａと放熱板１２を接合している接合層８ａの領域に相当する。符号Ｂが示すハッチング領域は、第２トランジスタ素子５のエミッタ電極５ｂの範囲を示している。ハッチング領域Ｂは、スペーサ７ｃの範囲と一致している。ハッチング領域Ｂは、第２トランジスタ素子５のエミッタ電極５ｂと放熱板２５が重なる領域にも相当する。ハッチング領域Ｂは、また、エミッタ電極５ｂと放熱板２５を接合している接合層８ｅと８ｆの領域に相当する。さらに、符号Ｃが示すハッチング領域は、第１継手部１３と第２継手部２６が重なる領域を示している。このハッチング領域Ｃは、第１継手部１３と第２継手部２６を接合している接合層８ｇの領域に相当する。図６によく示されているように、接合面に垂直な方向からみて、接合層８ｇの面積（ハッチング領域Ｃ）は、コレクタ電極３ａと放熱板１２を接合している接合層８ａの面積（ハッチング領域Ａ）よりも小さい。また、接合面に垂直な方向からみて、接合層８ｇの面積（ハッチング領域Ｃ）は、エミッタ電極５ｂと放熱板２５を接合している接合面８ｅと８ｆの面積（ハッチング領域Ｂ）よりも小さい。

第１トランジスタ素子３と第２トランジスタ素子５の電流許容値は１００アンペア以上である。第１トランジスタ素子３のコレクタ電極３ａの大きさは、そのような電流許容値を考慮して設計されている。従って電流許容値の電流が流れても、接合層８ａでエレクトロマイグレーション現象（ＥＭ現象）によるボイドは発生し難い。同様に、接合層８ｅ、８ｆでＥＭ現象によるボイドは発生し難い。一方、第１継手部１３と第２継手部２６が重なる領域、即ち、接合層８ｇの面積は、接合層８ａ、８ｅ、８ｆの面積のいずれよりも小さい。接合層８ｇにおける電流密度は、接合層８ａ、８ｅ、８ｆにおける電流密度よりも高くなる。それゆえ、第１トランジスタ素子３あるいは第２トランジスタ素子５に電流が流れるとき、接合層８ｇでＥＭ現象によるボイドが発生する可能性がある。第１ダイオード素子４と第２ダイオード素子６の電流許容値も１００アンペア以上である。接合面に垂直な方向からみたときの第１ダイオード素子４と放熱板１２の間の接合層、第２ダイオード素子６と放熱板２５の間の接合層、及び、第１継手部１３と第２継手部２６の間の接合層８ｇの関係も同様である。

ＥＭ現象とは、電流によって導電部材と接合層との間で原子が移動し、ボイド（空隙）が生じる現象である。ボイドが成長すると電気抵抗が増大する。半導体装置２では、ボイドの成長を抑制すべく、電流密度が大きくなる箇所の接合面だけでなく、接合面に続く側面にもニッケル層を設けている。ニッケル層は、接合層と導電部材の原子の移動を防ぐバリアとして機能する。具体的には、半導体装置２では、接合層８ｇによって接合されている第１継手部１３の上面１３ａと、上面１３ａに続く側面１３ｂにニッケル層を設けている。同様に、接合層８ｇによって接合されている第２継手部２６の下面２６ｃと、下面２６ｃに続く側面２６ｂにニッケル層を設けている。それらのニッケル層について次に説明する。

図７は、図５において符号VIIが示す範囲の拡大図である。図７に示すように、第１継手部１３の上面１３ａと第２継手部２６の下面２６ｃが対向しており、それらは接合層８ｇで接合されている。第１継手部１３の上面１３ａと上面１３ａに続く側面１３ｂはニッケル層１９ａで覆われている。第２継手部２６の下面２６ｃと下面２６ｃに続く側面２６ｂもニッケル層１９ｂで覆われている。図７に表れていない第１継手部１３の側面、及び、第２継手部２６の側面もニッケル層で覆われていることに留意されたい。

ニッケル層１９ａ、１９ｂの効果について説明する。半導体装置２では、接合材として、Ｓｎ−Ｃｕはんだ材、あるいは、Ｓｎ−Ｃｕ−Ｎｉはんだ材などのスズ系のはんだ材が用いられている。これらのはんだ材は、熱を受けて溶融し、その後に固化する際、スズの金属間化合物を生成する。具体的には、放熱板１２や第１継手部１３などの導電部材を構成する銅（Ｃｕ）とはんだ材のスズ（Ｓｎ）が反応し、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎなどの金属間化合物が生成される。あるいはまた、スズ（Ｓｎ）と、ニッケル層のニッケル（Ｎｉ）やスズ系はんだ材に含まれるニッケル（Ｎｉ）が反応し、Ｎｉ３Ｓｎ４などの金属間化合物が生成される。即ち、接合層８ａ−８ｇは、スズ系のはんだ材で形成されているが、導電部材との境界（接合界面）には、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎ、あるいは、Ｎｉ３Ｓｎ４などの金属間化合物の層が形成される。

放熱板１２、１５、２２、２５、第１継手部１３、２６などの導電部材を構成する銅（Ｃｕ）の原子と、はんだ材に含まれるスズ（Ｓｎ）の原子は拡散速度が相違するため、接合層にボイドが発生することがある。接合層に流れる電流密度が高いと、ボイドの発生・成長が促進される。ボイドが成長すると導電性が損なわれる。別言すれば、ボイドが成長すると、接合層の電気抵抗が増大する。図６を参照して説明したように、第１継手部１３と第２継手部２６の間の接合層８ｇの面積は、接合層８ａ、８ｅ、８ｆのいずれよりも小さい。それゆえ、接合層８ｇを流れる電流の密度は高くなる。接合層８ｇでボイドの成長が懸念される。しかし、図７に示したように、接合層８ｇと接する第１継手部１３の上面１３ａはニッケル層１９ａで覆われている。ニッケル層１９ａと接合層８ｇの接合界面に、先に述べた金属間化合物Ｎｉ３Ｓｎ４の層が形成される。ニッケル層１９ａと金属間化合物Ｎｉ３Ｓｎ４の層が、原子の移動を妨げるバリアとなる。接合層８ｇに接する第２継手部２６の下面２６ｃもニッケル層１９ｂで覆われている。ニッケル層１９ａ、１９ｂは、ニッケルを主成分とするメッキである。なお、図７では、第１継手部１３の一部と第２継手部２６の一部だけがニッケル層で覆われているが、第１継手部１３を含む中間端子１０の全体をニッケル層で覆ってもよい。第２継手部２６を含む第２中継板２９の全体をニッケル層で覆ってもよい。そのような例については後述する。

半導体装置２では、第１継手部１３の上面１３ａだけでなく、上面１３ａに続く側面１３ｂもニッケル層１９ａで覆われている。それゆえ、上面１３ａの上のはんだ材が側面１３ｂに溢れた場合、側面１３ｂのニッケル層１９ａの上に金属間化合物Ｎｉ３Ｓｎ４の層が形成される。上面１３ａと側面１３ｂが共にニッケル層１９ａと金属間化合物Ｎｉ３Ｓｎ４の層で覆われる。それゆえ、接合面（上面１３ａ）だけでなく側面１３ｂにおいても原子の移動が妨げられる。仮に、側面１３ｂがニッケル層１９ａで覆われていない場合、上面１３ａでは接合界面に金属間化合物Ｎｉ３Ｓｎ４の層が形成され、側面１３ｂでは、異なる金属間化合物の層（Ｃｕ６Ｓｎ５、あるいは、Ｃｕ４Ｓｎの層）が形成されることになる。この場合、異なる金属間化合物の間で原子が移動し、ボイドが発生・成長する虞がある。これに対して半導体装置２では、接合層８ｇに接する上面１３ａとその側面１３ｂがニッケル層１９ａで覆われているため、上面１３ａと側面１３ｂに金属間化合物Ｎｉ３Ｓｎ４が形成される。接合層８ｇとの接合面（上面１３ａ）だけでなく、接合面に続く側面１３ｂもニッケル層１９ａで覆われているので、接合層８ｇにおけるボイドの発生・成長が抑制される。

第１継手部１３と接合される第２継手部２６においても、第１継手部１３に対向する下面２６ｃと、下面２６ｃに続く側面２６ｂがニッケル層１９ｂで覆われている。接合層８ｇの第２継手部２６においても、第１継手部１３と同様に、ボイドの発生・成長が抑制される。こうして、実施例の半導体装置２は、対向する第１継手部１３と第２継手部２６の間の接合層８ｇでのボイドの発生・成長が抑制される。

半導体装置２は、ニッケル層１９ａ、１９ｂのほかにも、第１継手部１３と第２継手部２６を接合する接合層８ｇにおけるボイドの発生を抑制するメカニズムを備えている。その一つは、接合層の厚みである。図７における符号Ｗｇは、接合層８ｇの厚みを示している。符号Ｗａは、接合層８ａの厚みを示しており、符号Ｗｂは、接合層８ｂの厚みを示しており、符号Ｗｃは、接合層８ｃの厚みを示している。また、符号Ｗｄは接合層８ｄの厚みを示しており、符号Ｗｅは接合層８ｅの厚みを示しており、符号Ｗｆは接合層８ｆの厚みを示している。厚みＷａ−Ｗｆは概ね等しい。一方、接合層８ｇの厚みＷｇは、第１接合層８ａなどの厚みＷａよりも薄い。接合層が薄い方が、ボイドの成長が遅い。これは次の理由による。

電流経路の臨界電流密度ｊが大きいほどボイドの成長が抑えられることが知られている。臨界電流密度ｊは、次の（数１）で表される。

（数１）の記号の意味は次の通りである。
ｊ：電流経路の臨界電流密度
Y：電流経路の導電体のヤング率
ｄE：電流経路の導電体の弾性限界値
Om：電流経路の導電体の原子体積
Z^*ｅ：電流経路の実効電荷
ｐ：電流経路の比抵抗
ｄｘ：電流経路の配線長さ

接合層８ａ−８ｇの夫々の臨界電流密度ｊを考える。この場合、（数１）における電流経路の配線長さｄｘは、接合層８ａ−８ｇの夫々の厚みに相当する。電流経路の配線長さｄｘが短いほど、臨界電流密度ｊが大きくなる。即ち、接合層の厚みが薄いほど、ボイドの発生・成長を抑制することができる。

実施例の半導体装置２の場合は、第１継手部１３と第２継手部２６の間の接合層８ｇの厚みＷｇを他の接合層８ａ−８ｆの厚みＷａ−Ｗｆよりも薄くしても第１トランジスタ素子３などの半導体素子に大きな影響を与えない。その理由を以下、説明する。なお、接合層８ａ−８ｆの厚みＷａ−Ｗｆは、ほぼ同じであるので、以下の説明では、接合層８ａの厚みＷａを参照して説明する。また、半導体装置２は複数の半導体素子（第１トランジスタ素子３、第２トランジスタ素子５、第１ダイオード素子４、第２ダイオード素子６）を含むが、以下の説明では、第１トランジスタ素子３を参照して説明する。

一般に、温度変化（温度ストレス）に起因する接合層への負荷を軽減するには、接合層は厚い方がよい。半導体装置２では、第１トランジスタ素子３が熱源である。なお、半導体装置２は他にも熱源となる半導体素子を含むが、先に述べたようにここでは説明の便宜上、第１トランジスタ素子３に着目することに留意されたい。従って、熱源に近い第１接合層８ａの厚みＷａは、負荷軽減の観点から余り薄くできない。一方、第１継手部１３は、熱源である第１トランジスタ素子３から離れており、放熱板１２の縁から伸びている。第１トランジスタ素子３の熱の一部は、放熱板１２を通じて放熱される。それゆえ、第１継手部１３と第２継手部２６を接合している接合層８ｇに加わる温度ストレスは、接合層８ａに加わる温度ストレスと比較して小さい。従って、接合層８ｇは接合層８ａよりも薄くすることができる。なお、半導体素子のサイズは、自身の定格電流に応じて、放熱性を考慮して決定される。より具体的には、半導体素子のサイズは、使用中の素子の温度が素子のジャンクション温度を超えないように決定される。

接合層８ａ−８ｆは、いずれも熱源であるトランジスタ素子と放熱板の位置するので、接合層８ｇと比較して温度ストレスが大きい。従って、接合層８ｇの厚みは、接合層８ａ−８ｆのいずれの厚みよりも薄くすることができる。

一例では、接合層８ａ−８ｆの厚みＷａ−Ｗｆは、１００−１５０ミクロン程度である。接合層８ｇは、その厚みＷｇを１０ミクロン以下にしても、温度ストレスに対して充分耐え得る。

半導体装置２は、さらに、接合層８ｇにおけるボイドの発生を抑制する別のメカニズムを備えている。それは、接合層８ａ−８ｆは、はんだ材の組成が維持された層と金属間化合物層の層で構成されているのに対して、接合層８ｇは金属間化合物層のみで構成されているということである。スズ系のはんだ材を用いた場合、接合層と導電体との間の界面に金属間化合物の層が成長する。Ｓｕ−Ｃｕはんだ材の場合は、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎなどの金属間化合物の層が接合層内に成長する。Ｓｎ−Ｃｕ−Ｎｉはんだ材の場合はＣｕ６Ｓｎ５、Ｃｕ３Ｓｎ、あるいは、Ｎｉ３Ｓｎ４などの金属間化合物の層が成長する。これらの物質のヤング率は、スズ系はんだ材の主成分であるスズ（Ｓｎ）のヤング率よりも大きい。接合層８ａ−８ｆでは、接合層の界面に上記した金属間化合物の層が形成されるとともに両面の金属間化合物層の間に、はんだ材の組成が維持された層が残っている。一方、接合層８ｇでは、はんだ材中のスズの大半がスズの金属間化合物に変化し、はんだ材の組成が維持された層が残っていない。このはんだ材の組成が維持された層が無いことが接合層８ｇでのボイドの発生を抑制する。そのメカニズムを次に説明する。

ここでも、接合層８ａ−８ｆの代表として、第１接合層８ａを参照して説明する。図８Ａに、図７における符号VIIIＡが示す範囲の拡大図を示し、図８Ｂに、図７における符号VIIIＢが示す範囲の拡大図を示す。また、図９に、スズ系はんだ（Ｓｎ系はんだ）といくつかの金属間化合物のヤング率の比較を示す。なお、図９におけるＡｇは銀である。銀については後に言及する。

図８Ａは、第１継手部１３と第２継手部２６の間の接合層８ｇの拡大断面図であり、図８Ｂは、放熱板１２と第１トランジスタ素子３の間の接合層８ａの拡大断面図である。第１継手部１３の表面はニッケル層１９ａで覆われており、第２継手部２６の表面はニッケル層１９ｂで覆われている。

図８Ａと図８Ｂにおける細かいドットハッチングは金属間化合物層を示しており、粗いドットハッチングははんだ材の組成が維持された層を示している。接合層８ｇは、全て金属間化合物層８ｇ−ａで構成されている。一方、接合層８ａは、接合層の界面に形成された金属間化合物層８ａ−ａと、２つの金属間化合物層８ａ−ａの間に残る層８ａ−ｂで構成される。金属間化合物層８ｇ−ａは、スズ系はんだ材とニッケル層１９ａ、１９ｂのニッケルによる反応で生じた金属間化合物層であり、具体的にはＮｉ３Ｓｎ４で構成されている。一方、接合層８ａの中の金属間化合物層８ａ−ａは、放熱板１２の銅や第１トランジスタ素子３のコレクタ電極の銅とスズ系はんだ材との反応で生じた化合物層であり、Ｃｕ６Ｓｎ５やＣｕ３Ｓｎで構成されている。金属間化合物層８ａ−ａの間に挟まれた層８ａ−ｂは、スズ系はんだ材のスズが金属間化合物に変化せずに、はんだ材の組成が維持された層である。即ち、層８ａ―ｂの主成分はスズ（Ｓｎ）である。

図９に示すように、金属間化合物Ｎｉ３Ｓｎ４とＣｕ６Ｓｎ５とＣｕ３Ｓｎのヤング率は、スズ系はんだのヤング率よりも高い。先に示した（数１）から明らかなように、ヤング率が高い方が、臨界電流密度ｊが大きくなる。臨界電流密度ｊが大きいほど、ボイドの発生と成長が抑制される。第１トランジスタ素子３の電極表面に接合している接合層８ａは、第１ヤング率を有するスズを含有する層（はんだ材の組成が維持された層）を少なくとも含んでおり、第１継手部１３と第２継手部２６の間の接合層８ｇは、第１ヤング率よりも大きいヤング率を有する金属間化合物で形成されている。ＥＭ現象によるボイドの発生のし易さは、もっとも低いヤング率に依存する。スズを主成分とする層を有しない接合層８ｇではボイドの発生・成長が抑制される。

同様の効果は、接合層８ｇをはんだ材ではなく、銀焼結材で形成することによっても得ることができる。図９に示すように、銀（Ａｇ）のヤング率はスズ系はんだ材のヤング率よりも高いからである。

なお、第１トランジスタ素子３に接している接合層８ａでは、ヤング率が高い金属間化合物層８ａ−ａを大きくすることは望ましくない。これは次の理由による。第１トランジスタ素子３は、露出している電極の周囲にパッケージ９の樹脂が充填されている。樹脂と金属では線膨張係数が異なる。樹脂と接合層の境界には、線熱膨張係数の相違に起因する応力が発生する。接合層８ａと第１トランジスタ素子３との界面の金属間化合物の層が厚いと、接合層８ａの剛性が高くなる。そうすると、第１トランジスタ素子３の樹脂製のパッケージ９に発生する応力が高くなる。高い応力により第１トランジスタ素子３の筐体がダメージを受ける虞がある。それゆえ、第１トランジスタ素子３に接している接合層８ａではヤング率の高い金属間化合物層の厚みを大きくすることは望ましくない。一方、接合層８ｇは、共に金属で作られている第１継手部１３と第２継手部２６を接合する。接合層８ｇに対しては、第１トランジスタ素子３を接合している接合層８ａほどには剛性の制約が厳しくない。即ち、金属製の継手部同士を接合する接合層８ｇは、半導体素子（第１トランジスタ素子３）と導電部材（放熱板１２）を接合する接合層８ａと比較して、ヤング率の高い物質（例えば金属間化合物層や銀焼結材による層）で構成することができる。

金属間化合物Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎ、Ｎｉ３Ｓｎ４は、スズ系はんだ材が加熱されている間に成長する。それゆえ、全ての接合層に同じスズ系はんだ材を用い、接合層８ａ−８ｆでは、スズ系はんだの組成が維持された層が残っているうちに加熱を停止し、接合層８ｇでは全てが金属間化合物層となるまで加熱を継続することで、上記した構造の半導体装置２を容易に製造することができる。そのような製造方法については後述する。

図１０と図１１を使って半導体装置２の変形例を説明する。変形例の半導体装置２ａでは、全てのリードフレームがニッケル層で覆われている。図１０の断面図は、ニッケル層の図示を省略した断面図であり、図５と同じである。図１１は、図１０において符号XIが示す範囲の拡大図である。図１１では一部省略しているが、中間端子１０（放熱板１２と第１継手部１３）の全体がニッケル層１９ｃで覆われており、第２中継板２９（放熱板２５と第２継手部２６）の全体がニッケル層１９ｄで覆われている。また、放熱板１５の全体がニッケル層１９ｅで覆われており、放熱板２２の全体がニッケル層１９ｆで覆われている。ニッケル層１９ｃ、１９ｄ、１９ｅ、１９ｆは、一度のメッキ処理により同時に生成される。半導体装置２ａでは、接合面積の小さい接合層８ｇだけでなく、他の接合層８ａ−８ｆにおいても、導電部材の表面がニッケル層で覆われており、ボイドの発生・成長が抑制される。

次に、図１２から図１７を参照して半導体装置２の一つの製造方法を説明する。図１２に、半導体装置２の製造方法のフローチャート図を示す。この製造方法は、プレス工程（Ｓ２）、メッキ工程（Ｓ３）、配置工程（Ｓ４）、加熱工程（Ｓ５）、パッケージング工程（Ｓ６）を備えている。

＜プレス工程（Ｓ２）＞
この工程では、一枚の銅板（フープ材）をプレス加工によってリードフレーム部品を作る。図１３に、一枚の銅板４１を示す。図１３の銅板４１をプレス機械で加工し、図１４に示すリードフレーム部品４２を製造する。リードフレーム部品４２は、半導体装置２が有するリードフレーム（中間端子１０、正極端子２０、負極端子３０、制御端子８１ａ、制御端子８１ｂ）がランナー部４２ａ、４２ｂで連結された部品である。なお、リードフレーム部品４２の他に、第１中継板２８、第２中継板２９は、このプレス工程において同じフープ材から作られる。

＜メッキ工程（Ｓ３）＞
この工程は、プレス工程の後に実施される。この工程では、リードフレーム部品４２、第１中継板２８、第２中継板２９の全面にニッケルメッキが施される。ニッケルメッキは、電気メッキ法で行われてもよいし、無電解ニッケルメッキ法で行われてもよい。無電解ニッケルメッキ法は、ニッケルを含むメッキ液にリードフレーム部品４２などを浸すメッキ方法である。メッキ液に含まれる還元剤の酸化によって放出される電子により、リードフレーム部品４２などの表面にニッケル被膜が析出される。この方法は、リードフレーム部品などの形状に関わらずに一様な厚みのニッケル被膜が形成できる利点がある。

図１４の符号Ｓｂは、第２中継板２９（図１４では不図示）の第２継手部２６が接合される予定の領域（接合予定領域）を示している。符号Ｓａ１、Ｓａ２は、それぞれ、第１トランジスタ素子３、第１ダイオード素子４が接合される予定の領域（接合予定領域）を示している。符号Ｓｃ１、Ｓｃ２は、それぞれ、第２トランジスタ素子５、第２ダイオード素子６が接合される予定の領域（接合予定領域）を示している。プレス後にニッケルメッキを施すことで、接合予定領域を含む面（接合面）だけでなく、接合面に続く側面にもニッケル層が形成される。接合面に続く側面にもメッキを施すことで、ボイドの発生と成長を抑制することができる。

＜配置工程（Ｓ４）＞
図１５と図１６を参照して配置工程（Ｓ４）を説明する。この工程では、放熱板１２の上にはんだ材を挟んで第１トランジスタ素子３を積層し、その上にはんだ材を挟んでスペーサ７ａを積層する。第１トランジスタ素子３は、図１４に示した接合予定領域Ｓａ１に積層される。また、放熱板１２の上にはんだ材を挟んで第１ダイオード素子４を積層し、その上にはんだ材を挟んでスペーサ７ｂを積層する。第１ダイオード素子４は、図１４に示した接合予定領域Ｓａ２に積層される。一方、放熱板２２の上にはんだ材を挟んで第２トランジスタ素子５を積層し、その上にはんだ材を挟んでスペーサ７ｃを積層する。第２トランジスタ素子５は、図１４に示した接合予定領域Ｓｃ１に積層される。また、放熱板２２の上にはんだ材を挟んで第２ダイオード素子６を積層し、その上にはんだ材を挟んでスペーサ７ｄを積層する。第２ダイオード素子６は、図１４に示した接合予定領域Ｓｃ２に積層される。次に、スペーサ７ａと７ｂの上にはんだ材を挟んで第１中継板２８を積層する。スペーサ７ｃと７ｄの上にはんだ材を挟んで第２中継板２９を積層する。第２中継板２９は、第２継手部２６が、図１４で示した接合予定領域Ｓｂと重なるように積層される。なお、第１継手部１３と第２継手部２６の間にもはんだ材が挟まれる。

第１継手部１３と第２継手部２６の間には、他のはんだ材よりも厚みが薄いはんだ材が挟まれる。第１継手部１３と第２継手部２６の間のみ、他よりも薄いはんだ材を挟むことで、先に述べたように、接合層８ｇの厚みを他の接合層８ａ−８ｆの厚みよりも薄くすることができ、接合層８ｇにおけるボイドの発生と成長が抑制される。

なお、接合予定領域Ｓｂは、他の接合予定領域Ｓａ１などよりも小さい。それゆえ、第１継手部１３と第２継手部２６の間に挟まれるはんだ材の量は、放熱板１２と第１トランジスタ素子３の間に挟まれるはんだ材の量よりも少なくて済む。第１継手部１３と第２継手部２６の間に挟まれるはんだ材の量は、他の箇所に挟まれるはんだ材の量よりも少なくて済む。より詳しくは、第１継手部１３と第２継手部２６の間に挟まれるスズ系はんだ材の量が、第１トランジスタ素子３と放熱板１２の間に挟まれるスズ系はんだ材の量と、第２トランジスタ素子５と放熱板２５の間に挟まれるスズ系はんだ材の量の双方よりも少なくなるようにはんだ材の量が調整される。この点は、次の加熱工程で効果を奏する。

＜加熱工程（Ｓ５）＞
この工程では、図１６に示した素子とリードフレーム部品４２と放熱板１５、２５のアセンブリを高温炉に入れて所定温度で所定時間加熱する。加熱温度と加熱時間は、接合層８ａ−８ｆではスズ系はんだ材の組成が維持された層が残り、接合層８ｇではスズ系はんだ材の組成が維持された層が消失するように定められる。即ち、加熱は、接合層８ａ−８ｆではスズ系はんだ材の組成が維持された層が残り、接合層８ｇではスズ系はんだ材の組成が維持された層が消失した状態で停止される。接合層８ｇでは、スズ系はんだ材に含まれるスズ（Ｓｎ）の大部分が金属間化合物に変化する。配置工程にて述べたように、第１継手部１３と第２継手部２６の間に挟まれるはんだ材の量は、他の箇所に挟まれるはんだ材の量よりも少ないので、上記のごとく、１回の加熱で、接合層８ｇのみスズ系はんだ材の組成を残さず、他の接合層にスズ系はんだ材の組成が維持された層を残すことが可能となる。接合層８ｇのみ、はんだ材の中のスズをほぼ全て金属間化合物に変化させることで、接合層８ｇにおけるボイドの発生と成長が抑制される。

＜パッケージング工程（Ｓ６）＞
加熱工程にてトランジスタ素子と放熱板等が接合されたアセンブリにプライマリを塗布した後、射出成形金型に入れて樹脂製のパッケージ９を成形する。パッケージ９を成形した後のデバイスを図１７に示す。最後に、リードフレーム部品４２のランナー部４２ａ、４２ｂを図１９の破線ＣＬの箇所で切り離し、図１の半導体装置２が完成する。

リードフレーム部品は、いくつかのリードフレーム（中間端子１０、正極端子２０、負極端子３０、制御端子８１ａ、８１ｂ）をつなげた部品であり、プレス加工で成形される。リードフレームにメッキを施す場合、従来は、加工コストの観点から、プレス加工前のフープ材（一枚の板材）の段階でメッキが施される。メッキ後のフープ材をプレス加工によりリードフレーム部品４２に成形する。そうすると、継手部１３、２６を含む各リードフレームの平坦面（板材の平坦面であり、プレス後の継手部１３の上面１３ａや継手部２６の下面１６ｃ）にはニッケル層が形成されるが、接合面に続く継手部の側面（板材の側面）にはニッケル層が形成されない。第１中継板２８、第２中継板２９についても同様である。上記の製造方法は、従来と異なり、プレス加工にてリードフレーム部品４２などを成形してからメッキを施すので、接合面に続く継手部の側面（板材の側面）にまでメッキ層を有するリードフレームを得ることができる。第１継手部１３と第２継手部２６が小さくなり、それに伴って接合層８ｇの面積が小さくなると、継手部の側面を通じてＥＭ現象が起こり易くなる。例えば、接合面から漏れた接合材が継手部側面に付着し、そこからＥＭ現象が生じ得る。実施例の技術は、これまでニッケル層を設ける必要がなかった継手部の側面にまでニッケル層を設けることで、継手部におけるＥＭ現象を効果的に抑制することができる。

なお、図１２に示した製造方法からメッキ工程（Ｓ３）を除いた製造方法も、ボイド発生・成長を抑制する半導体装置を製造することができる。メッキ工程（Ｓ３）を除いた製造方法で製造された半導体装置は、ニッケル層を有しない。メッキ工程を除いた製造方法によって、第１継手部１３と第２継手部２６との間の接合層８ｇが、スズの金属間加工物のみで構成されているとともに、他の接合層８ａ−８ｆよりも厚みが薄くなっている半導体装置が製造される。その半導体装置の他の接合層８ａ−８ｆには、スズ系はんだ材の組成が維持された層が残っている。こうして製造された半導体装置は、ニッケル層によるボイド抑制効果は得られないが、接合層８ｇが接合層８ａを含むほかの接合層よりも薄いことによるボイド抑制効果が期待できる。また、その半導体装置は、接合層８ｇを構成する物質のヤング率が、接合層８ａが含む物質のヤング率のうち最も小さいヤング率よりも高いことによるボイド抑制効果が期待できる。

（第２実施例）次に、図１８と図１９を参照して第２実施例の半導体装置とその製造方法を説明する。図１８は、第２実施例の半導体装置２ｂの部分断面図である。第２実施例の半導体装置２ｂは、第１実施例の半導体装置２と比べて、ニッケル層を備えない点で相違する。また、第１継手部１３と第２継手部２６の間の接合層１８ｇは、銀焼結材（Ａｇ焼結材）で焼結結合されている。従って、接合層１８ｇには、銀と、銀の金属間化合物の少なくとも一方が含まれる。その他の接合層８ａ−８ｆは、第１実施例と同じく、スズ系はんだ材による層であり、スズ系はんだ材の組成が維持された層を含む。銀（Ａｇ）は、ヤング率がスズよりも高い。それゆえ、第１継手部１３と第２継手部２６の間の接合層１８ｇでは、ボイド抑制効果が期待できる。また、接合層１８ｇの厚みＷｇは、接合層８ａの厚みＷａよりも薄い。他の接合層８ｂ−８ｆの厚みは接合層８ａの厚みＷａとほぼ同じである。このことも、接合層１８ｇにおけるボイドの抑制に寄与する。

図１９に、半導体装置２ｂの製造方法のフローチャートを示す。プレス工程（Ｓ１２）は、図１４のフローチャートにおけるプレス工程Ｓ２と同じである。配置工程（Ｓ１４）では、リードフレーム部品４２に第１トランジスタ素子３などを積層する。その際、第１継手部１３と第２継手部２６の間に銀ペースト（銀焼結材）を塗布する。接合層８ａ−８ｆに相当する隙間には、スズ系はんだ材が配置される。銀ペースト（銀焼結材）は、スズ系はんだ材の厚みよりも薄く塗布される。加熱工程（Ｓ１５）では、配置工程にて銀ペースト（銀焼結材）が塗布されるとともにスズ系はんだ材が挟まれたアセンブリが加熱される。接合層８ａ−８ｆに対応する箇所は、図１２のフローチャートの加熱工程（Ｓ５）にて接系した所定の加熱温度、所定の加熱時間で加熱される。ここでは、接合層８ａ−８ｆに、スズ系はんだ材の組成が維持された層が残るように加熱の温度と時間が調整される。この加熱工程では、第１継手部１３と第２継手部２６の間が局所的に加熱される。ここでの加熱は、例えば、２００℃で１時間、銀ペースト（銀焼結材）をベークキュアする。即ち、銀ペーストを加熱して硬化させ、第１継手部１３と第２継手部２６を接合する。銀ペーストは、焼結結合すると、高融点金属銀に変化する。高融点金属銀の融点は９００℃以上である。こうして、第１継手部１３と第２継手部２６は、高ヤング率で厚みの薄い接合層１８ｇによって接合される。接合層１８ｇは高ヤング率である銀で構成されており、また、厚みＷｇが他の接合層８ａ−８ｆよりも薄い。先に（数１）を参照して説明したように、ヤング率が高いほど、また、厚みが薄いほど、限界電流密度が高くなり、ボイドが発生し難くなる。なお、接合層の厚みは、（数１）における電流経路の配線長さｄｘに相当する。

次に、パッケージング工程（Ｓ１６）にて、接合後のアセンブリにプライマリを塗布した後、そのアセンブリを射出金型に入れ、溶融樹脂を射出してパッケージ９を生成する。最後に、リードフレーム部品のランナー部をカットして半導体装置２ｂが完成する。

実施例で説明した半導体装置のその他のいくつかの特徴を列記する。半導体装置２は、樹脂製のパッケージ９の中に半導体素子（第１トランジスタ素子３、第２トランジスタ素子５など）をモールドしたデバイスである。それらの半導体素子は、許容電流値が１００Ａ以上の所謂パワー半導体素子である。半導体装置２は、パッケージ９の両面に放熱板を備えている。パッケージ９の一方の面に放熱板１５、２５が露出している。パッケージ９の他方の面に放熱板１２、２２が露出している。第１トランジスタ素子３と積層されている放熱板１２がパッケージ９の一方の側に露出しており、第２トランジスタ素子５と積層されている放熱板２５はがパッケージ９の他方の側に露出している。その放熱板１２から伸びる第１継手部１３と放熱板２５から伸びる第２継手部２６がパッケージ９の内部で接合されている。接合層８ａ−８ｆはいずれも、第１トランジスタ３などの半導体素子から放熱板までの伝熱経路の間に位置し、接合層８ｇのみが、半導体素子との間に放熱板を挟む伝熱経路に位置している。

実施例で説明した技術に関する留意点を述べる。先に述べたように、ニッケル層１９ａは、少なくとも、第１継手部１３の接合面（上面１３ａ）と接合面に続く側面１３ｂに形成されていればよい。変形例の半導体装置２ａのように、中間端子１０やその他のリードフレームの全体がニッケル層を有していてもよい。

接合層を構成することができる物質であってスズよりのヤング率が高い物質は、図１１に挙げた他にも、Ａｇ３Ｓｎなどがある。

第１トランジスタ素子３が第１半導体素子の一例に相当し、第２トランジスタ素子５が第２半導体素子の一例に相当する。第１トランジスタ素子３のコレクタ電極３ａが第１電極の一例に相当し、第２トランジスタ素子５のエミッタ電極５ａの一例に相当する。中間端子１０が第１導電部材の一例に相当する。中間端子１０の放熱板１２が第１積層部の一例に相当する。放熱板１２と第１トランジスタ３の間には別の導電部材（例えばスペーサ）が挟まれていてもよい。その場合、放熱板１２と第１トランジスタ３は、複数の接合層を介して接合されていてもよい。

中継板２９が第２導電部材の一例に相当する。放熱板２５が第２積層部の一例に相当する。第２トランジスタ素子５と放熱板２５の間には別の導電部材（例えばスペーサ）が挟まれていてもよく、別の導電部材が挟まれていなくともよい。第２トランジスタ素子５と放熱板２５は、実施例で示したように、複数の接合層（接合層８ｅ、８ｆ）を介して接合されていてもよいし、一つの接合層で直接に接合されていてもよい。接合層８ｇ、１８ｇが中間接合層の一例に相当する。接合層８ａが第１接合層の一例に相当する。接合層８ｅ、８ｆが第２接合層の一例に相当する。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２、２ａ、２ｂ：半導体装置
３：第１トランジスタ素子
３ａ：コレクタ電極
４、６：ダイオード素子
５：第２トランジスタ素子
５ａ：エミッタ電極
７ａ、７ｂ、７ｃ、７ｄ：スペーサ
８ａ：第１接合層
８ｇ：中間接合層
９：パッケージ
１０：中間端子
１２、１５、２２、２５：放熱板
１３、２６：継手部
１９ａ−１９ｆ：ニッケル層
２０：正極端子
２８：第１中継板
２９：第２中継板
３０：負極端子
４２：リードフレーム部品

Claims (8)

1. 第１半導体素子と第２半導体素子が第１導電部材と第２導電部材で電気的に接続されている半導体装置であり、
   前記第１半導体素子の表面に第１電極が配置されており、
   前記第２半導体素子の表面に第２電極が配置されており、
   前記第１導電部材は、前記第１電極の側で前記第１半導体素子と積層されている第１積層部と、前記第１積層部から伸びている第１継手部を有しており、
   前記第２導電部材は、前記第２電極の側で前記第２半導体素子と積層されている第２積層部と、前記第２積層部から伸びているとともに前記第１継手部に対向している第２継手部を有しており、
   前記第１電極と前記第１積層部が第１接合層で接合されており、
   前記第２電極と前記第２積層部が第２接合層で接合されており、
   前記第１継手部と前記第２継手部が中間接合層で接合されており、
   接合面に垂直な方向からみたときに、前記中間接合層の面積が、前記第１接合層の面積と前記第２接合層の面積の双方よりも小さく、
   前記第１継手部の前記第２継手部に対向する第１面と、当該第１面に続く側面と、前記第２継手部の前記第１継手部に対向する第２面と、当該第２面に続く側面が、ニッケル層で覆われていることを特徴とする半導体装置。
2. 前記中間接合層の厚みが、前記第１接合層の厚みと前記第２接合層の厚みの双方よりも薄いことを特徴とする請求項１に記載の半導体装置。
3. 前記中間接合層のヤング率が、前記第１接合層のヤング率と前記第２接合層のヤング率の双方よりも大きいことを特徴とする請求項２に記載の半導体装置。
4. 前記第１接合層と前記第２接合層が、スズ系はんだ材の組成が維持された層を含んでおり、前記中間接合層が、スズの金属間化合物で構成されていることを特徴とする請求項３に記載の半導体装置。
5. 前記第１接合層と前記第２接合層が、スズ系はんだ材の組成が維持された層を含んでおり、前記中間接合層が、銀と銀化合物の少なくとも一方で構成されていることを特徴とする請求項３に記載の半導体装置。
6. 第１半導体素子と第２半導体素子が第１導電部材と第２導電部材で電気的に接続されている半導体装置であり、
   前記第１半導体素子の表面に第１電極が形成されており、
   前記第２半導体素子の表面に第２電極が形成されており、
   前記第１導電部材は、前記第１電極の側で前記第１半導体素子と積層されている第１積層部と、前記第１積層部から伸びている第１継手部を有しており、
   前記第２導電部材は、前記第２電極の側で前記第２半導体素子と積層されている第２積層部と、前記第２積層部から伸びているとともに前記第１継手部に対向している第２継手部を有しており、
   前記第１電極と前記第１積層部が第１接合層で接合されており、
   前記第２電極と前記第２積層部が第２接合層で接合されており、
   前記第１継手部と前記第２継手部が中間接合層で接合されており、
   接合面に垂直な方向からみたときに、前記中間接合層の面積が、前記第１接合層の面積と前記第２接合層の面積の双方よりも小さく、
   前記中間接合層のヤング率が、前記第１接合層のヤング率と前記第２接合層のヤング率の双方よりも大きいことを特徴とする半導体装置。
7. 請求項１に記載の半導体装置の製造方法であり、
   板状部材をプレス加工して、前記第１導電部材と前記第２導電部材を成形し、
   次いで、前記第１面と当該第１面に続く側面と、前記第２面と当該第２面に続く側面にニッケル層を形成することを特徴とする半導体装置の製造方法。
8. 請求項６に記載の半導体装置の製造方法であり、
   前記第１半導体素子と前記第２半導体素子と前記第１導電部材と前記第２導電部材を、スズ系はんだ材を挟んで前記第１半導体素子と前記第１積層部が積層され、スズ系はんだ材を挟んで前記第２半導体素子と前記第２積層部が積層され、スズ系はんだ材を挟んで前記第１継手部と前記第２継手部が対向する位置関係に配置する配置工程と、
   その位置関係で加熱して前記スズ系はんだ材を溶融する加熱工程を備えており、
   前記第１継手部と前記第２継手部の間に挟まれるスズ系はんだ材の量が、前記第１半導体素子と前記第１積層部の間に挟まれるスズ系はんだ材の量と、前記第２半導体素子と前記第２積層部の間に挟まれるスズ系はんだ材の量の双方よりも少なく、
   前記加熱工程では、前記第１継手部と前記第２継手部の間ではスズ系はんだ材の組成が維持された層が消失し、前記第１半導体素子と前記第１積層部の間、及び、前記第２半導体素子と前記第２積層部の間に、スズ系はんだ材の組成が維持された層が残っている状態で加熱を停止することを特徴とする半導体装置の製造方法。