BR102015027684B1 - dispositivo semicondutor e método para fabricação do dispositivo semicondutor - Google Patents

dispositivo semicondutor e método para fabricação do dispositivo semicondutor Download PDF

Info

Publication number
BR102015027684B1
BR102015027684B1 BR102015027684-2A BR102015027684A BR102015027684B1 BR 102015027684 B1 BR102015027684 B1 BR 102015027684B1 BR 102015027684 A BR102015027684 A BR 102015027684A BR 102015027684 B1 BR102015027684 B1 BR 102015027684B1
Authority
BR
Brazil
Prior art keywords
layer
bonding layer
joint part
semiconductor device
electrode
Prior art date
Application number
BR102015027684-2A
Other languages
English (en)
Other versions
BR102015027684A2 (pt
Inventor
Takuya Kadoguchi
Original Assignee
Toyota Jidosha Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Jidosha Kabushiki Kaisha filed Critical Toyota Jidosha Kabushiki Kaisha
Publication of BR102015027684A2 publication Critical patent/BR102015027684A2/pt
Publication of BR102015027684B1 publication Critical patent/BR102015027684B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/351—Pre-treatment of the preform connector
    • H01L2224/3512—Applying permanent coating, e.g. in-situ coating
    • H01L2224/35125—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84009—Pre-treatment of the connector and/or the bonding area
    • H01L2224/8402—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

DISPOSITIVO SEMICONDUTOR E MÉTODO PARA FABRICAÇÃO DO DISPOSITIVO SEMICONDUTOR. A presente invenção refere-se a um dispositivo semicondutor (2) que inclui primeiro e segundos elementos semicondutores (3, 5) e primeiro e segundo membros condutivos (10, 29). Um primeiro eletrodo (3a) no primeiro elemento semicondutor é ligado a uma primeira parte de empilhar (12) do primeiro membro condutivo por uma primeira camada de ligação (8a). Um segundo eletrodo (5b) no segundo elemento semicondutor é ligado a uma segunda parte de empilhar (25) do segundo membro condutivo por uma segunda camada de ligação (8f). Uma primeira parte de junta (13) do primeiro membro condutivo é ligada e uma segunda parte de junta (26) do segundo membro condutivo por uma camada de ligação intermediária (8g). Uma primeira superfície da primeira parte de junta voltada para a segunda parte de junta, uma superfície lateral da primeira parte de junta contínua a partir da primeira superfície, uma segunda superfície da segunda parte de junta voltada para a primeira parte de junta, e uma superfície lateral da segunda parte de junta contínua a partir da segunda superfície são cobertas por camadas de níquel (19a, 19b).

Description

ANTECEDENTES DA INVENÇÃO 1. CAMPO DA INVENÇÃO
[001] O presente relatório descritivo descreve um dispositivo se micondutor e um método para fabricar o dispositivo semicondutor.
2. DESCRIÇÃO DE TÉCNICA RELACIONADA
[002] Por exemplo, o Pedido de Patente Japonesa n° 2012 235081 (JP 2012-235081 A) e o Pedido de Patente Japonesa n° 2013016623 (JP 2013-016623 A) descrevem um dispositivo semicondutor, no qual um primeiro membro condutivo conectado eletricamente a um primeiro eletrodo de um primeiro elemento semicondutor e um segundo membro condutivo conectado eletricamente a um segundo eletrodo de um segundo elemento semicondutor são ligados entre si através de uma camada de ligação. Um material soldador com base em estanho ou similar é usado para a ligação.
[003] O primeiro membro condutivo inclui uma primeira parte de empilhar que é empilhada no primeiro elemento semicondutor no primeiro lado de eletrodo e em uma primeira parte de junta que se estende a partir da primeira parte de empilhar. O segundo membro conduti- vo inclui uma segunda parte de empilhar que é empilhada no segundo elemento semicondutor no segundo lado de eletrodo e uma segunda parte de junta que se estende a partir da segunda parte de empilhar. O primeiro eletrodo e a primeira parte de empilhar são ligados entre si por uma primeira camada de ligação e o segundo eletrodo e a segunda parte de empilhar são ligados entre si por uma segunda camada de ligação. A primeira parte de junta e a segunda parte de junta são ligadas entre si por uma camada de ligação intermediária.
[004] Quando uma corrente flui através superfícies ligadas pro- duzidas a partir de diferentes metais, um fenômeno ocorre no qual átomos de metal se movem de um dos metais para o outro metal e espaços vazios são gerados em um dos metais. Por exemplo, quando corrente flui através de uma superfície limítrofe entre cobre e uma camada de ligação, há instâncias em que metal se move da camada de ligação para o cobre e espaços vazios são formados na camada de ligação. Esse fenômeno é chamado de um fenômeno de eletromigra- ção. Abaixo no presente documento, por conveniência de explicação, o fenômeno de eletromigração é referido como um fenômeno de EM para ser breve. O Pedido de Patente Japonesa n° 2013-175578 (JP 2013-175578 A) descreve uma tecnologia para restringir o fenômeno de EM em um flip chip tal como CPU. No Documento de Patente Japonesa n° 2013-175578 A, uma camada de níquel é formada em um adesivo de eletrodo e um material soldador (saliência soldadora) é montado na camada de níquel para ligar o eletrodo de flip chip ao adesivo de eletrodo. A camada de níquel restringe átomo de metal de se movimentar entre uma camada de solda, que é o material soldador fundido e solidificado, e um material de base do adesivo de eletrodo.
[005] Com demandas por dispositivos semicondutores compac tos, uma primeira parte de junta e uma segunda parte de junta são também diminuídas. Na Figura 22 e Figura 23 da JP 2013-016623 A, um dispositivo semicondutor é descrito, no qual uma parte de junta (chamada de "parte condutiva 90" na JP 2013-016623 A) é menor do que uma parte de empilhar (chamada de "dissipador de calor" na JP 2013-016623 A). Quando uma área da camada de ligação intermediária pela qual a primeira parte de junta e a segunda parte de junta são ligadas entre si, é menor do que uma área da primeira camada de ligação, pela qual o primeiro eletrodo e a primeira parte de empilhar são ligadas uma a outra, é mais provável que o fenômeno de EM ocorra na camada de ligação intermediária. De modo similar, quando a área da camada de ligação intermediária, pela qual a primeira parte de junta e a segunda parte de junta são ligadas entre si, é menor do que uma área da segunda camada de ligação, pela qual o segundo eletrodo e a segunda parte de empilhar são ligadas entre si, é mais provável que o fenômeno de EM ocorra na camada de ligação intermediária.
SUMÁRIO DA INVENÇÃO
[006] Considera-se que a progressão do fenômeno de EM pode ser restringida pela formação da camada de níquel nas respectivas superfícies da primeira parte de junta e da segunda parte de junta, as quais se voltam uma para outra. Contudo, como a primeira parte de junta e a segunda parte de junta são diminuídas e uma área sobreposta da primeira parte de junta e da segunda parte de junta se torna pequena, há instâncias em que o fenômeno de EM progride na camada de ligação intermediária mesmo se a camada de níquel é formada nas respectivas superfícies da primeira parte de junta e da segunda parte de junta, as quais se voltam uma para outra. A invenção fornece um dispositivo semicondutor e um método para fabricar o dispositivo semicondutor, por meio do qual a progressão do fenômeno de EM é restringida na camada de ligação intermediária que liga a primeira parte de junta e a segunda parte de junta entre si.
[007] Um primeiro aspecto da invenção é um dispositivo semi condutor. No dispositivo semicondutor, um primeiro elemento semicondutor e um segundo elemento semicondutor são conectados eletricamente entre si por um primeiro membro condutivo e um segundo membro condutivo. Um primeiro eletrodo é disposto em uma superfície do primeiro elemento semicondutor. Um segundo eletrodo é disposto em uma superfície do segundo elemento semicondutor. O primeiro membro condutivo tem uma primeira parte de empilhar empilhada no primeiro elemento semicondutor e é voltado para o primeiro eletrodo e uma primeira parte de junta que se estende a partir da primeira parte de empilhar. O segundo membro condutivo tem uma segunda parte de empilhar empilhada no segundo elemento semicondutor e é voltado para o segundo eletrodo e uma segunda parte de junta, a segunda parte de junta que se estende a partir da segunda parte de empilhar é voltada para a primeira parte de junta. O primeiro eletrodo e a primeira parte de empilhar são ligados entre si por uma primeira camada de ligação. O segundo eletrodo e a segunda parte de empilhar são ligados entre si por uma segunda camada de ligação. A primeira parte de junta e a segunda parte de junta são ligadas entre si por uma camada de ligação intermediária. Uma área da camada de ligação intermediária é menor do que uma área da primeira camada de ligação e uma área da segunda camada de ligação quando vista em uma direção perpendicular a uma superfície ligada da camada de ligação intermediária. Uma primeira superfície da primeira parte de junta voltada para a segunda parte de junta, uma superfície lateral da primeira parte de junta contínua a partir da primeira superfície, uma segunda superfície da segunda parte de junta voltada para a primeira parte de junta, e uma superfície lateral da segunda parte de junta contínua a partir da segunda superfície são cobertas por camadas de níquel.
[008] O primeiro membro condutivo e o segundo membro conduti- vo podem ser inteiramente cobertos pelas camadas de níquel. Alternati-vamente, somente a primeira superfície e a superfície lateral da mesma e a segunda superfície e a superfície lateral da mesma das partes de junta podem ser cobertas pelas camadas de níquel. Sendo breve, é necessário apenas que pelo menos a primeira superfície e a superfície lateral da mesma e a segunda superfície e a superfície lateral da mesma das partes de junta sejam cobertas pela camada de níquel.
[009] Em geral, no dispositivo semicondutor que tem a estrutura anteriormente mencionada que inclui as partes de junta, o primeiro membro condutivo e o segundo membro condutivo são formados por pressionamento. No caso da fabricação do primeiro membro condutivo e do segundo membro condutivo, cobertos pela camada de níquel, o níquel é laminado em um membro em forma de placa antes do pressi- onamento e o membro em forma de placa laminado com níquel é pressionado. Portanto, o primeiro membro condutivo e o segundo membro condutivo que têm as partes de empilhar e as partes de junta são fabricados. De acordo com o método da técnica relacionada, as superfícies das partes de junta, as quais se voltam uma para outra, são cobertas por uma camada de níquel. Contudo, as superfícies late-rais, as quais são contínuas a partir das superfícies voltadas uma para a outra, não são cobertas pela camada de níquel.
[0010] Constatou-se que, conforme as partes de junta se tornam menores e as superfícies de ligação para a camada de ligação intermediária, portanto, se tornam menores, o fenômeno de EM ocorre através das superfícies laterais das partes de junta. Por exemplo, um material de ligação que escapa entre as superfícies das partes de junta, as quais se voltam uma para outra, é aderido às superfícies laterais das partes de junta e é onde o fenômeno de EM pode ocorrer. No primeiro aspecto da invenção, a progressão do fenômeno de EM nas partes de junta é eficazmente restringida para fornecer a camada de níquel nas superfícies laterais das partes de junta, onde a camada de níquel não foi necessária.
[0011] No primeiro aspecto da invenção, uma espessura da cama da de ligação intermediária pode ser menor do que uma espessura da primeira camada de ligação e uma espessura da segunda camada de ligação.
[0012] Na configuração acima, o módulo de Young da camada de ligação intermediária pode ser maior do que o módulo de Young da primeira camada de ligação e o módulo de Young da segunda camada de ligação.
[0013] Apesar de os detalhes serem fornecidos posteriormente, quanto maior o módulo de Young da camada de ligação se torna, é menos provável que o fenômeno de EM ocorra. A camada de ligação intermediária tem uma alta densidade de corrente devido a sua pequena área. Quando uma camada de ligação intermediária é produzida a partir de uma substância que tem módulo de Young maior do que aquele da primeira camada de ligação e a segunda camada de ligação, a qual tem áreas maiores do que a camada de ligação intermediária, é possível restringir a progressão do fenômeno de EM na camada de ligação intermediária. Depois de cobrir as superfícies das partes de junta, as quais se voltam umas para as outras, e as superfícies laterais contínuas a partir daquelas superfícies com a camada de níquel, a camada de ligação intermediária é produzida a partir de uma substância com módulo de Young grande. Depois, um grande efeito de restrição do fenômeno de EM é esperado. Um efeito inibidor do fenômeno de EM é também esperado somente por estruturar a camada de ligação intermediária a partir de uma substância com maior módulo de Young, sem fornecer a camada de níquel.
[0014] Conforme declarado posteriormente, a primeira camada de ligação inclui uma pluralidade de camadas, cada uma das quais poderia ser formada a partir de substâncias com diferentes módulos de Young. Tipicamente, a primeira camada de ligação pode incluir uma camada que mantém uma composição de um material soldador antes de fundir e uma camada na qual o material soldador é alterado para um composto intermetálico. O módulo de Young de um componente principal do material soldador e o módulo de Young do composto in- termetálico são diferentes. A probabilidade de ocorrência do fenômeno de EM depende da camada produzidos a partir de uma substância com o menor módulo de Young. Quando a primeira camada de ligação inclui uma pluralidade de camadas, o menor módulo de Young dentre os módulos de Young de substâncias que estruturam as respectivas camadas é chamado de módulo de Young da primeira camada de ligação. Isso se aplica também à segunda camada de ligação e à camada de ligação intermediária.
[0015] Na configuração acima, cada uma dentre a primeira cama da de ligação e a segunda camada de ligação pode incluir uma camada que mantém uma composição de um material soldador de estanho. Além disso, a camada de ligação intermediária pode ser produzida a partir de um composto intermetálico de estanho.
[0016] Na configuração acima, cada uma dentre a primeira cama da de ligação e a segunda camada de ligação pode incluir uma camada que mantém uma composição de um material soldador de estanho. Além disso, a camada de ligação intermediária pode ser produzida a partir de pelo menos uma prata e um composto de prata.
[0017] Um segundo aspecto da invenção é um método para fabri car o dispositivo semicondutor de acordo com o primeiro aspecto da invenção. O método para fabricar inclui: formar o primeiro membro condutivo e o segundo membro condutivo por pressionamento de um membro em forma de placa e formar uma camada de níquel na primeira superfície, na superfície lateral contínua a partir da primeira superfície, na segunda superfície e na superfície lateral contínua a partir da segunda superfície após o pressionamento.
[0018] Um terceiro aspecto da invenção é um dispositivo semicon dutor. No dispositivo semicondutor, um primeiro elemento semicondutor e um segundo elemento semicondutor são conectados eletricamente entre si por um primeiro membro condutivo e um segundo membro condutivo. Um primeiro eletrodo é formado em uma superfície do primeiro elemento semicondutor. Um segundo eletrodo é formado em uma superfície do segundo elemento semicondutor. O primeiro membro condutivo tem uma primeira parte de empilhar empilhada no pri- meiro elemento semicondutor e é voltado para o primeiro eletrodo e uma primeira parte de junta que se estende a partir da primeira parte de empilhar. O segundo membro condutivo tem uma segunda parte de empilhar empilhada no segundo elemento semicondutor e é voltado para o segundo eletrodo e uma segunda parte de junta, a segunda parte de junta que se estende a partir da segunda parte de empilhar é voltada para a primeira parte de junta. O primeiro eletrodo e a primeira parte de empilhar são ligados entre si por uma primeira camada de ligação. O segundo eletrodo e a segunda parte de empilhar são ligados entre si por uma segunda camada de ligação. A primeira parte de junta e a segunda parte de junta são ligadas entre si por uma camada de ligação intermediária. Uma área da camada de ligação intermediária é menor do que uma área da primeira camada de ligação e uma área da segunda camada de ligação quando vista em uma direção perpendicular a uma superfície ligada da camada de ligação intermediária. O módulo de Young da camada de ligação intermediária é maior do que o módulo de Young da primeira camada de ligação e o módulo de Young da segunda camada de ligação.
[0019] Um quarto aspecto da invenção é um método para fabricar o dispositivo semicondutor de acordo com o terceiro aspecto da invenção. O método para fabricar inclui: dispor o primeiro elemento semicondutor, o segundo elemento semicondutor, o primeiro membro con- dutivo e o segundo membro condutivo de modo a terem uma relação posicional na qual o primeiro elemento semicondutor e a primeira parte de empilhar são empilhados um no outro através de um primeiro material soldador de estanho, o segundo elemento semicondutor e a segunda parte de empilhar são empilhados um no outro através de um segundo material soldador de estanho e a primeira parte de junta e a segunda parte de junta são voltadas uma para a outra através de um terceiro material soldador de estanho e fundir o primeiro material sol- dador de estanho, o segundo material soldador de estanho e o terceiro material soldador de estanho pelo aquecimento do primeiro material soldador de estanho, do segundo material soldador de estanho e do terceiro material soldador de estanho na relação posicional. Uma quantidade do terceiro material soldador de estanho é menor do que uma quantidade do primeiro material soldador de estanho e uma quantidade do segundo material soldador de estanho. O aquecimento é interrompido em um estado no qual uma camada que mantém uma composição do terceiro material soldador de estanho desaparece entre a primeira parte de junta e a segunda parte de junta, uma camada que mantém uma composição do primeiro material soldador de estanho permanece entre o primeiro elemento semicondutor e a primeira parte de empilhar e uma camada que mantém uma composição do segundo material soldador de estanho permanece entre o segundo elemento semicondutor e a segunda parte de empilhar.
[0020] O módulo de Young é pequeno na camada que mantém a composição do primeiro material soldador de estanho e é possível obter uma relação na qual o módulo de Young da camada de ligação intermediária é maior do que qualquer módulo de Young da primeira camada de ligação e módulo de Young da segunda camada de ligação. Cada material soldador de estanho muda em composto intermetá- lico de estanho devido ao aquecimento. Exemplos do composto inter- metálico de estanho são Cu6Sn5, Cu3Sn e Ni3Sn4 (no caso em que a camada de níquel é formada na superfície do membro de junta). Em qualquer caso, o composto intermetálico tem o módulo de Young maior do que aquele de estanho.
BREVE DESCRIÇÃO DOS DESENHOS
[0021] Características, vantagens e importância técnica e industrial de modalidades exemplificadoras da invenção serão descritas abaixo com referência aos desenhos anexos, nos quais números similares denotam elementos similares, e em que:
[0022] A Figura 1 é uma vista em perspectiva de um dispositivo semicondutor de acordo com a primeira modalidade da invenção;
[0023] A Figura 2 é um diagrama de circuito elétrico do dispositivo semicondutor;
[0024] A Figura 3 é uma vista explodida parcial do dispositivo se micondutor (exceto um pacote);
[0025] A Figura 4 é uma vista em perspectiva do dispositivo semi condutor (exceto o pacote);
[0026] A Figura 5 é uma vista em corte transversal obtida ao longo da linha V-V na Figura 1;
[0027] A Figura 6 é uma vista em planta do dispositivo semicondu tor (exceto o pacote);
[0028] A Figura 7 é uma vista ampliada de uma faixa mostrada pe lo sinal VII na Figura 5;
[0029] A Figura 8A é uma vista em corte ampliada de uma camada de ligação 8g e a Figura 8B é uma vista em corte ampliada de uma camada de ligação 8a;
[0030] A Figura 9 mostra uma comparação do módulo de Young de alguns materiais de ligação;
[0031] A Figura 10 é uma vista em corte de um dispositivo semi condutor de acordo com um exemplo modificado;
[0032] A Figura 11 é uma vista ampliada de uma faixa mostrada pelo sinal XI na Figura 10;
[0033] A Figura 12 é um fluxograma de um método para fabricar o dispositivo semicondutor;
[0034] A Figura 13 é a primeira vista para explicar o método para fabricar o dispositivo semicondutor;
[0035] A Figura 14 é a segunda vista para explicar o método para fabricar o dispositivo semicondutor;
[0036] A Figura 15 é a terceira vista para explicar o método para fabricar o dispositivo semicondutor;
[0037] A Figura 16 é a quarta vista para explicar o método para fabricar o dispositivo semicondutor;
[0038] A Figura 17 é a quinta vista para explicar o método para fabricar o dispositivo semicondutor;
[0039] A Figura 18 é uma vista em corte parcial de um dispositivo semicondutor de acordo com a segunda modalidade da invenção; e
[0040] A Figura 19 é um fluxograma de outro método para fabricar um dispositivo semicondutor.
DESCRIÇÃO DETALHADA DE MODALIDADES
[0041] Abaixo no presente documento, a primeira modalidade da invenção é explicada. Um dispositivo semicondutor 2 da primeira modalidade é explicado com referência aos desenhos. A Figura 1 mostra uma vista em perspectiva do dispositivo semicondutor 2. O dispositivo semicondutor 2 é um dispositivo no qual quatro elementos semicondutores são moldados em um pacote produzido a partir de resina 9. A Figura 2 mostra um diagrama de circuito dentro do dispositivo semicondutor 2. O dispositivo semicondutor 2 tem um circuito que é estruturado a partir de dois transistores TH, TL e dois diodos DH, DL. Os dois transistores TH, TL e os dois diodos DH, DL todos pertencem aos elementos semicondutores de potência. Especificamente, cada um dos transistores TH, TL e dos diodos DH, DL tem corrente permissível de 100 amperes ou mais e é um elemento usado principalmente para conversão de potência. O dispositivo semicondutor 2 é usado tipicamente para um inversor que supre potência elétrica a um motor de tração em um automóvel elétrico, um veículo híbrido, um veículo de célula de combustível e assim por diante.
[0042] Os dois transistores TH, TL são conectados entre si em sé rie. O diodo DH é conectado em antiparalelo com o transistor TH e o diodo DL é conectado em antiparalelo com o transistor TL. Por conveniência de explicação, um dos terminais em ambas as extremidades da conexão em série é denominado como um terminal ALTO e o outro é denominado como um terminal BAIXO. Um ponto médio da conexão em série é denominado como um terminal EXTERNO. Um terminal P 24 na Figura 1 corresponde ao terminal ALTO, um terminal N 34 na Figura 1 corresponde ao terminal BAIXO e um terminal O 14 na Figura 1 corresponde ao terminal EXTERNO. Um terminal de portão GH do transistor TH corresponde a um dos terminais de controle 81a mostrado na Figura 1. Um terminal de portão GL do transistor TL corresponde a um dos terminais de controle 81b mostrado na Figura 1. O resto dos terminais de controle 81a, 81b são elementos de sinalização para monitorar estados dos elementos semicondutores.
[0043] Conforme mostrado na Figura 1, os dissipadores de calor 15, 25 são expostos em uma das superfícies laterais do pacote 9. Uma superfície do dissipador de calor 15 é exposta em uma superfície lateral do pacote 9 e a outra superfície do dissipador de calor 15 é condu- tiva com o primeiro elemento transistor 3 descrito posteriormente e primeiro elemento diodo 4 dento do pacote 9. Uma das superfícies do dissipador de calor 25 é exposta em uma superfície lateral do pacote 9 e a outra superfície do dissipador de calor 25 é condutiva com o segundo elemento transistor 5 descrito posteriormente e segundo elemento diodo 6 dentro do pacote 9. Apesar de escondidos e invisíveis na Figura 1, dois dissipadores de calor 12, 22 são também expostos na outra superfície lateral do pacote 9. A estrutura dentro do pacote 9, incluindo os dissipadores de calor 12, 22, e explicada a seguir.
[0044] A Figura 3 é uma vista dos componentes do dispositivo se micondutor 2 exceto pelo pacote 9 e é uma vista que demonstra dissipadores de calor 15, 25 explodidos. A Figura 4 é uma vista em perspectiva do dispositivo semicondutor 2 exceto pelo pacote 9. Por con- veniência de explicação, uma direção positiva do eixo geométrico X do sistema coordenado no desenho é denominada como "para cima" e uma direção negativa do eixo geométrico X é denominada como "para baixo". Nos desenhos a seguir, as expressões "para cima" e "para baixo" são às vezes usadas.
[0045] Os dois dissipadores de calor 12, 22 são localizados na po sição mais para baixo. O terminal O 14 se estende a partir de uma borda do dissipador de calor 12 e uma primeira parte de junta 13 se estende a partir de outra borda. O dissipador de calor 12, o terminal O 14 e a primeira parte de junta 13 são contínuas. O dissipador de calor 12, o terminal O 14 e a primeira parte de junta 13 são coletivamente chamados de um terminal intermediário 10. O terminal P 24 se estende a partir de uma borda do dissipador de calor 22. O dissipador de calor 22 e o terminal P 24 são contínuos. O dissipador de calor 22 e o terminal P 24 são coletivamente chamados de um terminal de eletrodo positivo 20. O terminal N 34 é disposto entre o terminal O 14 e o terminal P 24. Uma parte de junta 32 se estende a partir de uma borda do terminal N 34. O terminal N 34 e a parte de junta 32 são coletivamente chamados de um terminal de eletrodo negativo 30.
[0046] O primeiro elemento transistor 3 é empilhado e ligado ao dissipador de calor 12. Adicionalmente, o primeiro elemento diodo 4 é empilhado e ligado ao dissipador de calor 12. O primeiro elemento transistor 3 tem um formato de placa plana e os eletrodos são dispostos nas duas superfícies do primeiro elemento transistor 3, respectivamente. Um eletrodo coletor é disposto em uma superfície inferior do primeiro elemento transistor 3 e um eletrodo emissor é disposto em uma superfície superior do primeiro elemento transistor 3. Um eletrodo de portão e outros elementos de sinalização são dispostos na superfície superior do primeiro elemento transistor 3. Um eletrodo cátodo é disposto em uma superfície inferior do primeiro elemento diodo 4 e um eletrodo ânodo é disposto em uma superfície superior do primeiro elemento diodo 4. O dissipador de calor 12 conecta o eletrodo coletor do primeiro elemento transistor 3 ao terminal cátodo do primeiro elemento diodo 4. Um espaçador 7a é ligado ao eletrodo emissor na superfície superior do primeiro elemento transistor 3. Um espaçador 7b é ligado ao eletrodo ânodo na superfície superior do primeiro elemento diodo 4. O dissipador de calor 15 é ligado no espaçador 7a e no espa- çador 7b. O dissipador de calor 15 conecta o eletrodo emissor do primeiro elemento transistor 3 ao eletrodo ânodo do primeiro elemento diodo 4. Uma extremidade de cada um dos fios de ligação 82 é ligada ao eletrodo de portão e a outros elementos de sinalização na superfície superior do primeiro elemento transistor 3. As outras extremidades dos fios de ligação 82 são ligadas aos terminais de controle 81b.
[0047] O segundo elemento transistor 5 é empilhado e ligado ao dissipador de calor 22. Adicionalmente, um segundo elemento diodo 6 é empilhado e ligado no dissipador de calor 22. O segundo elemento transistor 5 tem também um formato de placa plana e eletrodos são dispostos em ambas as superfícies do segundo elemento transistor 5, respectivamente. Um eletrodo coletor é disposto em uma superfície inferior do segundo elemento transistor 5 e um eletrodo emissor é disposto na superfície superior do segundo elemento transistor 5. Um eletrodo de portão e os outros elementos de sinalização são dispostos na superfície superior do segundo elemento transistor 5. Um eletrodo cátodo é disposto em uma superfície inferior do segundo elemento diodo 6 e um eletrodo ânodo é disposto em uma superfície superior do segundo elemento diodo 6. O dissipador de calor 22 conecta o eletrodo coletor do segundo elemento transistor 5 ao eletrodo cátodo do se-gundo elemento diodo 6. Um espaçador 7c é ligado ao eletrodo emissor na superfície superior do segundo elemento transistor 5. Um espa- çador 7d é ligado a um eletrodo ânodo na superfície superior do segundo elemento diodo 6. O dissipador de calor 25 é ligado ao espaça- dor 7c e ao espaçador 7d. O dissipador de calor 25 conecta o eletrodo emissor do segundo elemento transistor 5 ao eletrodo ânodo do segundo elemento diodo 6. Uma extremidade de cada um dos fios de ligação 82 é ligada ao eletrodo de portão e outros elementos de sinalização na superfície superior do segundo elemento transistor 5. As outras extremidades dos fios de ligação 82 são ligadas aos terminais de controle 81a.
[0048] Uma parte de junta 16 se estende a partir de uma borda do dissipador de calor 15. O dissipador de calor 15 e a parte de junta 16 são coletivamente chamados de primeira placa de relé 28. Uma segunda parte de junta 26 se estende a partir de uma borda do dissipador de calor 25. O dissipador de calor 25 e a segunda parte de junta 26 são chamados de segunda placa de relé 29. A parte de junta 16 da primeira placa de relé 28 é voltada e é ligada à parte de junta 32 do terminal de eletrodo negativo 30. A segunda parte de junta 26 da segunda placa de relé 29 é voltada e é ligada à primeira parte de junta 13 do terminal intermediário 10. Como resultado das conexões mencionadas acima, o circuito mostrado na Figura 2 se completa. O primeiro elemento transistor 3 corresponde ao transistor TL na Figura 2 e o segundo elemento transistor 5 corresponde ao transistor TH na Figura 2. O primeiro elemento diodo 4 corresponde ao diodo DL na Figura 2 e o segundo elemento diodo 6 corresponde ao diodo DH na Figura 2.
[0049] O terminal intermediário 10, o terminal de eletrodo positivo 20, o terminal de eletrodo negativo 30, a primeira placa de relé 28, a segunda placa de relé 29 e os terminais de controle 81a, 81b são parcialmente condutivas com os elementos semicondutores tal como o primeiro elemento transistor 3 dentro do pacote 9 e são parcialmente expostos para fora do pacote 9. Esses membros condutivos são coletivamente chamados de armações guias.
[0050] A Figura 5 mostra uma relação de ligação do primeiro ele mento transistor 3, do segundo elemento transistor 5 e das armações guias. A Figura 5 é uma vista em corte obtida ao longo da linha V - V na Figura 1. Conforme declarado anteriormente, o eletrodo coletor 3a é disposto na superfície inferior do primeiro elemento transistor 3 e o eletrodo emissor 3b é disposto na superfície superior do primeiro elemento transistor 3. O dissipador de calor 12 e o eletrodo coletor 3a do primeiro elemento transistor 3 são ligados entre si por uma camada de ligação 8a. O eletrodo emissor 3b do primeiro elemento transistor 3 e o espaçador 7a são ligados entre si por uma camada de ligação 8b. O espaçador 7a e o dissipador de calor 15 são ligados entre si por uma camada de ligação 8c.
[0051] Uma relação de conexão entre o primeiro elemento transis tor 3 e o segundo elemento transistor 5 é como a seguir. O primeiro elemento transistor 3 e o segundo elemento transistor 5 são conectados eletricamente entre si através do terminal intermediário 10 e da segunda placa de relé 29. O eletrodo coletor 3a é disposto na superfície inferior do primeiro elemento transistor 3 e o eletrodo emissor 5b é disposto na superfície superior do segundo elemento transistor 5. O eletrodo coletor 5a é disposto na superfície inferior do segundo elemento transistor 5. O terminal intermediário 10 inclui o dissipador de calor 12, o qual é empilhado ao primeiro elemento transistor 3 no lado do eletrodo coletor 3a e a primeira parte de junta 13 que se estende a partir da borda do dissipador de calor 12. A segunda placa de relé 29 inclui o dissipador de calor 25, o qual é empilhado ao segundo elemento transistor 5 no lado do eletrodo emissor 5b e a segunda parte de junta 26 que se estende a partir da borda do dissipador de calor 25. O espaçador 7c está presente entre o segundo elemento transistor 5 e o dissipador de calor 25. O eletrodo coletor 3a e o dissipador de calor 12 são ligados entre si pela camada de ligação 8a e o eletrodo emissor 5b e o dissipador de calor 25 são ligados entre si pelas camadas de ligação 8e, 8f. A segunda parte de junta 26 e a primeira parte de junta 13 são voltadas um para a outra e são ligadas entre si por uma camada de ligação 8g.
[0052] Apesar de não mostrado na Figura 5, uma camada de ní quel é formada em cada uma das superfícies da primeira parte de junta 13 e a segunda parte de junta 26. A camada de níquel é explicada posteriormente.
[0053] Aqui, áreas das camadas de ligação, as quais conectam eletricamente os elementos transistores 3, 5 entre si, são explicadas em uma vista a partir de uma direção ortogonal às superfícies ligadas. A direção ortogonal às superfícies ligadas corresponde à direção do eixo geométrico X do sistema coordenado nos desenhos. A Figura 6 mostra uma vista em planta do dispositivo semicondutor 2. A Figura 6 é uma vista a partir da direção positiva no eixo geométrico X e corresponde a uma vista a partir da direção ortogonal para as superfícies ligadas. Na Figura 5, o pacote 9 é demonstrado somente pelo contorno de modo que a estrutura dentro do pacote 9 é compreendida. Uma seção obtida ao longo da linha V - V na Figura 6 corresponde à vista seccional na Figura 5.
[0054] Na Figura 6, uma região sombreada mostrado pelo símbolo A indica uma faixa do eletrodo coletor 3a do primeiro elemento transistor 3. Portanto, a região sombreada A corresponde a uma região na qual o eletrodo coletor 3a do primeiro elemento transistor 3 se sobrepõe ao dissipador de calor 12. A região sombreada A corresponde também a uma região da camada de ligação 8a que liga o eletrodo coletor 3a e o dissipador de calor 12 entre si. Uma região sombreada mostrada pelo símbolo B indica uma faixa do eletrodo emissor 5b do segundo elemento transistor 5. A região sombreada B coincide com a faixa do espaçador 7c. A região sombreada B corresponde também a uma região na qual o eletrodo emissor 5b do segundo elemento transistor 5 se sobrepõe ao dissipador de calor 25. A região sombreada B corresponde também a uma região das camadas de ligação 8e, 8f que ligam o eletrodo emissor 5b e o dissipador de calor 25 entre si. Além disso, uma região sombreada mostrada pelo símbolo C indica uma região na qual a primeira parte de junta 13 se sobrepõe à segunda parte de junta 26. A região sombreada C corresponde a uma região da camada de ligação 8g que liga a primeira parte de junta 13 e a segunda parte de junta 26 entre si. Conforme mostrado bem na Figura 6, quando visto em uma direção perpendicular às superfícies ligadas, uma área da camada de ligação 8g (a região sombreada C) é menor do que uma área da camada de ligação 8a (a região sombreada A) que liga o eletrodo coletor 3a e o dissipador de calor 12 entre si. Além disso, quando vista na direção perpendicular às superfícies ligadas, uma área da camada de ligação 8g (a região sombreada C) é menor do que uma área de cada uma das camadas ligadas 8e e 8f (a região sombreada B) a qual liga o eletrodo emissor 5b e o dissipador de calor 25 entre si.
[0055] Valores de corrente permissíveis do primeiro elemento tran sistor 3 e o segundo elemento transistor 5 são 100 amperes ou mais. O tamanho do eletrodo coletor 3a do primeiro elemento transistor 3 é projetado em consideração àqueles valores de corrente permissíveis. Mesmo se corrente em um valor de corrente permissível flui, a geração de espaços vazios na camada de ligação 8a devido ao fenômeno da eletromigra- ção (fenômeno de EM) é improvável. De maneira similar, a geração de espaços vazios nas camadas de ligação 8e, 8f devido ao fenômeno de EM é improvável. Enquanto isso, a região na qual a primeira parte de junta 13 e a segunda parte de junta 26 se sobrepõem uma à outra, ou uma a área da camada de ligação 8g, é menor do que a área de qualquer das camadas de ligação 8a, 8e, 8f. Uma densidade de corrente na camada de ligação 8g se torna maior do que densidades de corrente nas camadas de ligação 8a, 8e, 8f. Portanto, quando corrente flui no primeiro elemento transistor 3 ou o segundo elemento transistor 5, espaços vazios poderiam ser gerados na camada de ligação 8g devido ao fenômeno de EM. Valores de corrente permissíveis do primeiro elemento diodo 4 e do segundo elemento diodo 6 são também 100 amperes ou mais. Quando vista em uma direção perpendicular às superfícies ligadas, uma relação entre a camada de ligação entre o primeiro elemento diodo 4 e o dissipador de calor 12, a camada de ligação entre o segundo elemento diodo 6 e o dissipador de calor 25 e a camada de ligação 8g entre a primeira parte de junta 13 e a segunda parte de junta 26 é a mesma que a mencionada acima.
[0056] O fenômeno de EM é um fenômeno no qual átomos se mo vem um membro condutivo e uma camada de ligação por causa de corrente e espaços vazios (vãos) são, portanto gerados. Conforme espaços vazios crescem, resistência elétrica aumenta. No dispositivo semicondutor 2, a fim de restringir o crescimento de espaços vazios, a camada de níquel é fornecida não somente nas superfícies ligadas, onde uma densidade de corrente se torna grande, mas também em uma superfície lateral que é contínua a partir da superfície ligada. A camada de níquel funciona como uma barreira que previne movimentos de átomos da camada de ligação e do membro condutivo. Para ser específico, no dispositivo semicondutor 2, a camada de níquel é fornecida em uma superfície superior 13a da primeira parte de junta 13 ligada pela camada de ligação 8g e uma superfície lateral 13b que é contínua a partir da superfície superior 13a. De modo similar, a camada de níquel é fornecida em uma superfície inferior 26c da segunda parte de junta 26 ligada pela camada de ligação 8g e uma superfície lateral 26b que é contínua a partir da superfície inferior 26c. Essas camadas de níquel são explicadas em seguida.
[0057] A Figura 7 é uma vista ampliada da faixa mostrada pelo símbolo VII na Figura 5. Conforme mostrado na Figura 7, a superfície superior 13a da primeira parte de junta 13 e a superfície inferior 26c da segunda parte de junta 26 se voltam uma para outra e são ligadas entre si pela camada de ligação 8g. A superfície superior 13a da primeira parte de junta 13 e a superfície lateral 13b contínua a partir da superfície superior 13a são cobertas por uma camada de níquel 19a. A superfície inferior 26c da segunda parte de junta 26 e a superfície lateral 26b contínua a partir da superfície inferior 26c são também cobertas por uma camada de níquel 19b. Observa-se que uma superfície lateral da primeira parte de junta 13 e uma superfície lateral da segunda parte de junta 26, as quais não são mostradas na Figura 7, são também cobertas pelas camadas de níquel.
[0058] Efeitos das camadas de níquel 19a, 19b são explicados. No dispositivo semicondutor 2, um material soldador com base em estanho, tal como um material soldador Sn-Cu e um material soldador Sn- Cu-Ni, é usado como uma ligação material. Quando esse material soldador é fundido ao receber calor e solidificado depois disso, um composto intermetálico de estanho é gerado. Especificamente, o cobre (Cu) que forma os membros condutivos tal como o dissipador de calor 12 e a primeira parte de junta 13 e estanho (Sn), que serve como o material soldador, reagem um com o outro e um composto intermetáli- co tal como Cu6Sn5 e Cu3Sn é gerado. Alternativamente, estanho (Sn) reage com níquel (Ni) da camada de níquel ou níquel (Ni) contido no material soldador com base em estanho e um composto intermetá- lico tal como Ni3Sn4 é gerado. Em resumo, apesar de as camadas de ligação 8a a 8g serem formadas a partir de um material soldador com base em estanho, uma camada de composto intermetálico produzida a partir de Cu6Sn5, Cu3Sn ou Ni3Sn4 é formada na fronteira (uma interface de ligação) com o membro condutivo.
[0059] Átomos de cobre (Cu) que estruturam os membros conduti- vos tal como os dissipadores de calor 12, 15, 22, 25 e a primeira e segunda partes de juntas 13, 26 e átomos de estanho (Sn) contidos no material soldador têm diferentes velocidades de difusão. Portanto, há instâncias em que espaços vazios são gerados na camada de ligação. Quando uma densidade de corrente que flui na camada de ligação é alta, a geração e crescimento de espaços vazios são promovidas. Conforme espaços vazios crescem, a condutividade é deteriorada. Em outras palavras, conforme espaços vazios crescem, resistência elétrica da camada de ligação aumenta. Conforme explicado com referência à Figura 6, a área da camada de ligação 8g entre a primeira parte de junta 13 e a segunda parte de junta 26 é menor do que qualquer das camadas de ligação 8a, 8e, 8f. Assim, uma densidade de corrente que flui na camada de ligação 8g é mais alta, o que causa preocupação quanto ao crescimento de espaços vazios na camada de ligação 8g. Contudo, conforme mostrado na Figura 7, a superfície superior 13a da primeira parte de junta 13, a qual está em contato com a camada de ligação 8g, é coberta pela camada de níquel 19a. A camada de composto interme- tálico Ni3Sn4 anterior é formada na interface de ligação entre a camada de níquel 19a e a camada de ligação 8g. A camada de níquel 19a e a camada de composto intermetálico Ni3Sn4 servem como uma barreira que impede movimentos de átomos. A superfície inferior 26c da segunda parte de junta 26, a qual está em contato com a camada de ligação 8g, também é coberta pela camada de níquel 19b. As camadas de níquel 19a, 19b são laminadas a base de níquel. Na Figura 7, somente uma parte da primeira parte de junta 13 e uma parte da segunda parte de junta 26 são cobertas pelas camadas de níquel. Contudo, todo o terminal intermediário 10 o que inclui a primeira parte de junta 13 pode ser coberto pela camada de níquel. Toda a segunda placa de relé 29 o que inclui a segunda parte de junta 26 pode ser coberta pela camada de níquel. Esses exemplos são descritos posteriormente.
[0060] No dispositivo semicondutor 2, não somente a superfície superior 13a da primeira parte de junta 13, mas também a superfície lateral 13b contínua a partir da superfície superior 13a são cobertas pela camada de níquel 19a. Assim, em um caso em que o material soldador na superfície superior 13a transborda pela superfície lateral 13b, a camada de composto intermetálico Ni3Sn4 é formada na camada de níquel 19a na superfície lateral 13b. Tanto a superfície superior 13a quanto a superfície lateral 13b são cobertas pela camada de níquel 19a e a camada de composto intermetálico Ni3Sn4. Portanto, movimentos de átomos são impedidos não somente na superfície ligada (a superfície superior 13a), mas também na superfície lateral 13b. Se a superfície lateral 13b não é coberta pela camada de níquel 19a, a camada de composto intermetálico Ni3Sn4 é formada na interface de ligação na superfície superior 13a e a camada de um composto inter- metálico diferente (uma camada de Cu6Sn5 ou Cu4Sn) é formada na superfície lateral 13b. Em tal caso, átomos podem se mover entre diferentes compostos intermetálicos, os quais poderiam causar a geração e crescimento de espaços vazios. Ao contrário, no dispositivo semicondutor 2, visto que a superfície superior 13a a qual está em contato com a camada de ligação 8g e a superfície lateral 13b da superfície superior 13a são cobertas pela camada de níquel 19a, o composto in- termetálico Ni3Sn4 é formado na superfície superior 13a e na superfície lateral 13b. Devido ao fato de a camada de níquel 19a cobrir somente a superfície ligada à camada de ligação 8g (a superfície superior 13a), mas também a superfície lateral 13b contínua a partir da su-perfície ligada, a geração e crescimento dos espaços vazios na camada de ligação 8g são restringidos.
[0061] Na segunda parte de junta 26 ligada à primeira parte de junta 13, a camada de níquel 19b cobre a superfície inferior 26c que é voltada para a primeira parte de junta 13 e a superfície lateral 26b contínua a partir da superfície inferior 26c. De modo similar à primeira parte de junta 13, a geração e crescimento de espaços vazios são também restringidas na segunda parte de junta 26 na camada de ligação 8g. Desse modo, no dispositivo semicondutor 2 de acordo com a primeira modalidade, a geração e o crescimento de espaços vazios são restringidos na camada de ligação 8g entre a primeira parte de junta 13 e a segunda parte de junta 26 que são voltadas uma para a outra.
[0062] Diferente das camadas de níquel 19a, 19b, o dispositivo se micondutor 2 tem também mecanismos que restringem a geração de espaços vazios na camada de ligação 8g que ligam a primeira parte de junta 13 e a segunda parte de junta 26 entre si. Uma das mesmas é as espessuras das camadas de ligação. O símbolo Wg na Figura 7 mostra uma espessura da camada de ligação 8g. O símbolo Wa mostra uma espessura da camada de ligação 8a, o símbolo Wb mostra uma espessura da camada de ligação 8b e o símbolo Wc mostra uma espessura da camada de ligação 8c. Adicionalmente, o símbolo Wd mostra uma espessura da camada de ligação 8d e o símbolo We mostra uma espessura da camada de ligação 8e e o símbolo Wf mostra uma espessura da camada de ligação 8f. A espessura Wa a Wf são geralmente as mesmas. Por outro lado, a espessura Wg da camada de ligação 8g é menor do que a espessura Wa da primeira camada de ligação 8a e assim por diante. Quanto mais fina a camada de ligação é, mais devagar espaços vazios crescem. Isso por causa das seguintes razões.
[0063] Sabe-se que o crescimento dos espaços vazios é mais res tringido quando uma densidade crítica de corrente j de uma trajetória de corrente é maior. A densidade crítica de corrente j é expressa pela fórmula numérica 1 abaixo.
Figure img0001
[0064] Os significados dos símbolos na fórmula numérica 1 estão como a seguir.
[0065] j: uma densidade crítica de corrente de uma trajetória de corrente
[0066] Y: módulo de Young de um condutor na trajetória de corrente
[0067] dE: um valor limite elástico do condutor na trajetória de cor rente
[0068] Om: um volume atômico do condutor na trajetória de cor rente
[0069] Z*e: uma carga eficaz da trajetória de corrente
[0070] p: resistividade da trajetória de corrente
[0071] dx: um comprimento de fio da trajetória de corrente
[0072] A densidade crítica de corrente j de cada uma das camadas de ligação 8a a 8g é considerada. Nesse caso, o comprimento de fio dx da trajetória de corrente na fórmula numérica 1 corresponde a uma espessura de cada das camadas de ligação 8a a 8g. Quanto mais curto o comprimento de fio dx da trajetória de corrente é, maior a densidade crítica de corrente j se torna. De forma resumida, a geração e crescimento de espaços vazios são mais restringidos quando a espessura da camada de ligação se torna menor.
[0073] No caso do dispositivo semicondutor 2 da primeira modali dade, os elementos semicondutores tal como o primeiro elemento transistor 3 não é muito afetado mesmo se a espessura Wg da camada de ligação 8g entre a primeira parte de junta 13 e a segunda parte de junta 26 é reduzida para ser menor do que as espessuras Wa a Wf do resto das camadas de ligação 8a a 8f. As razões disso são explicadas abaixo. Visto que as espessuras Wa a Wf das camadas de ligação 8a a 8f são quase as mesmas, a espessura Wa da camada de ligação 8a é usada na seguinte explicação como uma referência. Apesar de o dispositivo semicondutor 2 incluir a pluralidade de elementos semicon- dutores (o primeiro elemento transistor 3, o segundo elemento transistor 5, o primeiro elemento diodo 4 e o segundo elemento diodo 6), o primeiro elemento transistor 3 é usado como uma referência na explicação a seguir.
[0074] Em geral, uma camada de ligação espessa é preferida a fim de reduzir uma carga na camada de ligação causada pelas alterações de temperatura (tensão de temperatura). No dispositivo semicondutor 2, o primeiro elemento transistor 3 é uma fonte de calor. O dispositivo semicondutor 2 inclui também outros elementos semicondutores que servem como fontes de calor. Contudo, conforme declarado anteriormente, o primeiro elemento transistor 3 é, no presente documento, focado por conveniência de explicação. Portanto, não é possível reduzir muito a espessura Wa da primeira camada de ligação 8a perto da fonte de calor do ponto de vista de reduzir uma carga. Por outro lado, a primeira parte de junta 13 está afastada do primeiro elemento transistor 3 que é uma fonte de calor e se estende a partir de uma borda do dissipador de calor 12. Uma parte de aquecimento do primeiro elemento transistor 3 é dissipada através do dissipador de calor 12. Assim, tensão de temperatura aplicada à camada de ligação 8g, a qual liga a primeira parte de junta 13 e a segunda parte de junta 26 entre si, é menor do que a tensão de temperatura aplicada à camada de ligação 8a. Portanto, a camada de ligação 8g pode ser mais fina do que a camada de ligação 8a. O tamanho do elemento semicondutor é decidido dependendo na corrente classificada considerando uma propriedade de dissipação de calor. Especificamente, o tamanho do elemento semicondutor é decidido de modo que a temperatura do elemento em uso não exceda temperatura de junção do elemento.
[0075] Todas as camadas de ligação 8a a 8f são posicionadas en tre os elementos transistores, que servem como fontes de calor e os dissipadores de calor e, portanto, têm maior tensão de temperatura em comparação com a camada de ligação 8g. Portanto, é possível fazer a espessura da camada de ligação 8g menor do que qualquer das camadas de ligação 8a a 8f.
[0076] Em um exemplo, as espessuras Wa a Wf das camadas de ligação 8a a 8f possuem cerca de 100 a 150 mícrons. A camada de ligação 8g tem capacidade de prolongar a tensão de temperatura suficientemente mesmo se a espessura Wg tem 10 mícrons ou menos.
[0077] O dispositivo semicondutor 2 inclui adicionalmente outro mecanismo para restringir a geração de espaços vazios na camada de ligação 8g. O mecanismo é tal que a camada de ligação 8g é estruturada somente a partir de uma camada de composto intermetálico, enquanto cada das camadas de ligação 8a a 8f é estruturada a partir de uma camada que mantém uma composição do material soldador e a camada de composto intermetálico. Quando um material soldador com base em estanho é usado, uma camada de composto intermetálico cresce em uma interface entre uma camada de ligação e um condutor. No caso de um material soldador Su-Cu, uma camada de composto intermetálico de Cu6Sn5 ou Cu3Sn cresce dentro de uma camada de ligação. No caso de um material soldador Su-Cu-Ni, uma camada de composto intermetálico de Cu6Sn5, Cu3Sn ou Ni3Sn4 cresce. Os módulos de Young dessas substâncias são maiores que o módulo de Young de estanho (Sn), um componente principal de um material soldador com base em estanho. Em cada uma das camadas de ligação 8a a 8f, a camada de composto intermetálico mencionada acima é formada na interface da camada de ligação. Ao mesmo tempo, uma camada que mantém uma composição do material soldador permanece entre as camadas do composto intermetálico em ambos os lados. Por outro lado, na camada de ligação 8g, a maioria do estanho dentro do material soldador é alterada para um composto intermetálico de es-tanho e uma camada que mantém uma composição do material solda- dor não permanece. Devido ao fato de não haver a camada que mantém a composição do material soldador, a geração de espaços vazios na camada de ligação 8g é restringida. Esse mecanismo é explicado em seguida.
[0078] Como representativa das camadas de ligação 8a a 8f, a primeira camada de ligação 8a é usada novamente como uma referência na explicação. A Figura 8A mostra uma vista ampliada de uma faixa indicada pelo símbolo VIIIA na Figura 7 e a Figura 8B mostra uma vista ampliada de uma faixa indicada pelo símbolo VIIIB na Figura 7. Ademais, a Figura 9 mostra uma comparação entre módulos de Young do soldador com base em estanho (um soldador com base em Sn) e diversos compostos intermetálicos. Ag na Figura 9 significa prata. Prata será mencionada posteriormente.
[0079] A Figura 8A é uma vista em corte ampliada da camada de ligação 8g entre a primeira parte de junta 13 e a segunda parte de junta 26 e a Figura 8B é uma vista em corte ampliada da camada de ligação 8a entre o dissipador de calor 12 e o primeiro elemento transistor 3. A superfície da primeira parte de junta 13 é coberta pela camada de níquel 19a e a superfície da segunda parte de junta 26 é coberta pela camada de níquel 19b.
[0080] O sombreado em pontos de espaçamento próximos na Fi gura 8A e o da Figura 8B mostram as camadas do composto interme- tálico e o sombreado com pontos de espaçamento largo mostra a camada que mantém a composição do material soldador. A camada de ligação 8g é estruturada inteiramente a partir de uma camada de composto intermetálico 8g-a. Por outro lado, a camada de ligação 8a é estruturada a partir das camadas do composto intermetálico 8a-a formada nas interfaces da camada de ligação e uma camada 8a-b que permanece entre as duas camadas do composto intermetálico 8a-a. As camadas do composto intermetálico 8g-a são camadas do composto intermetálico geradas devido à reação entre o material soldador com base em estanho e o níquel nas camadas de níquel 19a, 19b e especificamente, são formadas de Ni3Sn4. Enquanto isso, a camada de composto intermetálico 8a-a na camada de ligação 8a é uma camada composta gerada devido à reação entre cobre no dissipador de calor 12 e cobre no eletrodo coletor do primeiro elemento transistor 3 e o material soldador com base em estanho e é produzida a partir de Cu6Sn5 ou Cu3Sn. A camada 8a-b intercalada entre as camadas do composto intermetálico 8a-a é uma camada na qual o estanho no material soldador com base em estanho não é alterado para o composto intermetálico e a composição do material soldador é mantida. Resumidamente, o componente principal da camada 8a-b é estanho (Sn).
[0081] Conforme mostrado na Figura 9, os módulos de Young do composto intermetálicos Ni3Sn4, Cu6Sn5 e Cu3Sn são maiores que o módulo de Young do soldador com base em estanho. Conforme evidente a partir da fórmula numérica 1 anteriormente mencionada, quanto maior o módulo de Young for, maior a densidade crítica de corrente j se torna. Quanto maior a densidade crítica de corrente j for, maior a geração e crescimento de espaços vazios serão restringidos. A camada de ligação 8a, a qual é ligada à superfície do eletrodo do primeiro elemento transistor 3, inclui pelo menos a camada que contém estanho com o primeiro módulo de Young (a camada que mantém a composição do material soldador) e a camada de ligação 8g entre a primeira parte de junta 13 e a segunda parte de junta 26 é formada a partir de um composto intermetálico que tem módulo de Young maior do que o primeiro módulo de Young. A probabilidade de geração de espaços vazios devido ao fenômeno de EM depende do módulo de Young mais inferior. Na camada de ligação 8g que não tem camada com base em estanho, a geração e crescimento de espaços vazios são restringidos.
[0082] Efeito similar é obtido também ao formar a camada de liga- ção 8g a partir de material sinterizado de prata em vez do material soldador. Isso se deve ao fato de que, conforme mostrado na Figura 9, o módulo de Young de prata (Ag) é mais alto do que o módulo de Young do material soldador com base em estanho.
[0083] Na camada de ligação 8a, a qual está em contato com o primeiro elemento transistor 3, um aumento em tamanho da camada de composto intermetálico 8a-a com alto módulo de Young não é preferencial. Isso por causa das seguintes razões. No primeiro elemento transistor 3, a resina do pacote 9 é preenchida na periferia do eletrodo exposto. A resina e o metal têm diferentes coeficientes de expansão lineares. A tensão é gerada na fronteira entre a resina e a camada de ligação por causa da diferença em coeficiente de expansão térmica. Quando a camada de composto intermetálico na interface entre a camada de ligação 8a e o primeiro elemento transistor 3 é espessa, a rigidez da camada de ligação 8a se torna alta. Então, a tensão gerada no pacote produzido a partir de resina 9 no primeiro elemento transistor 3 se torna alta e a alta tensão poderia danificar um invólucro do primeiro elemento transistor 3. Portanto, na camada de ligação 8a, a qual está em contato com o primeiro elemento transistor 3, um aumento na espessura da camada do composto intermetálico com alto módulo de Young não é preferencial. Enquanto isso, a camada de ligação 8g liga a primeira parte de junta 13 à segunda parte de junta 26, as quais são ambas produzidas a partir de metal. A rigidez da camada de ligação 8g não é estritamente como a da camada de ligação 8a que liga o primeiro elemento transistor 3. Isso significa que é possível estruturar a camada de ligação 8g, a qual liga as partes de junta metálicas entre si, a partir de uma substância com maior módulo de Young (por exemplo, uma camada de composto intermetálico e uma camada produzida a partir de um material sinterizado de prata), em comparação com a camada de ligação 8a que liga o elemento semicondutor (o primeiro elemento transistor 3) e o membro condutivo (o dissipador de calor 12) entre si.
[0084] Os compostos intermetálicos Cu6Sn5, Cu3Sn, Ni3Sn4 cres cem enquanto o material soldador com base em estanho está sendo aquecido. Portanto, o dispositivo semicondutor 2 que tem a estrutura mencionada anteriormente é facilmente fabricado pelo uso do mesmo material soldador com base em estanho para todas as camadas de ligação, interrompendo o aquecimento enquanto as camadas que mantém a composição do soldador com base em estanho ainda permanecem nas camadas de ligação 8a a 8f e continuam o aquecimento até que todas as camadas de ligação 8g se torne a camada de composto intermetálico. Esse método para fabricar é descrito posteriormente.
[0085] Um exemplo modificado do dispositivo semicondutor 2 é ex plicado ao usar a Figura 10 e Figura 11. Em um dispositivo semicondutor 2a no exemplo modificado, as armações guias são inteiramente cobertas por uma camada de níquel. A vista em corte na Figura 10 é uma vista em corte na qual uma camada de níquel não é mostrada e é a mesma que a Figura 5. A Figura 11 é uma vista ampliada de uma faixa indicada pelo símbolo XI na Figura 10. Apesar de parcialmente não mostrado na Figura 11, um terminal intermediário 10 (um dissipador de calor 12 e uma primeira parte de junta 13) é inteiramente coberto por uma camada de níquel 19c e uma segunda placa de relé 29 (um dissipador de calor 25 e uma segunda parte de junta 26) é inteiramente co-berta por uma camada de níquel 19d. Um dissipador de calor 15 é inteiramente coberto por uma camada de níquel 19e e um dissipador de calor 22 é inteiramente coberto por uma camada de níquel 19f. As camadas de níquel 19c, 19d, 19e, 19f são geradas simultaneamente por uma laminação única. No dispositivo semicondutor 2a, as superfícies dos membros condutivos são cobertas pelas camadas de níquel não somente em uma camada de ligação 8g que tem uma pequena área de ligação, mas também por outras camadas de ligação 8a a 8f. Assim, a geração e o crescimento de espaços vazios são restringidos.
[0086] Em seguida, um método para fabricar o dispositivo semi condutor 2 é explicado com referência à Figura 12 à Figura 17. A Figura 12 mostra um fluxograma do método para fabricar o dispositivo semicondutor 2. Esse método para fabricar inclui uma etapa de pressio- namento (S2), uma etapa de laminar (S3), uma etapa de dispor (S4), uma etapa de aquecer (S5) e uma etapa de empacotar (S6).
[0087] Na etapa de pressionamento (S2), uma placa de cobre (ma terial em aro) é pressionada para formar uma parte de armação guia. A Figura 13 mostra uma placa de cobre 41. A placa de cobre 41 mostrada na Figura 13 é processada por um pressionamento e uma parte de armação guia 42 mostrada na Figura 14 é fabricada. A parte de armação guia 42 é uma parte na qual as armações guias (o terminal intermediário 10, o terminal de eletrodo positivo 20, o terminal de eletrodo negativo 30, os terminais de controle 81a e os terminais de controle 81b) incluídos no dispositivo semicondutor 2 são conectados entre si por partes de corredor 42a, 42b. Diferente da parte de armação guia 42, a primeira placa de relé 28 e a segunda placa de relé 29 são formadas a partir do mesmo material de aro nessa etapa de pressionamento.
[0088] A etapa de laminar (S3) é realizada após a etapa de pressi- onamento. Nessa etapa, o níquel é laminado nas superfícies da parte de armação guia 42 inteiras, na primeira placa de relé 28 e na segunda placa de relé 29. A laminação com níquel pode ser realizada por um método eletrolaminação ou um método de laminação com níquel não elétrico. O método de laminação com níquel não elétrico é um método de laminação no qual a parte de armação guia 42 e assim por diante são imersos em líquido de laminação que contém níquel. Devido aos elétrons emitidos por oxidação de um agente redutor contido no líquido de laminação, um filme de níquel é depositado nas superfícies da parte de armação guia 42 e assim por diante. Uma vantagem desse método é que um filme de níquel que tem uma espessura uniforme é formado independentemente dos formatos da parte de armação guia e assim por diante.
[0089] O símbolo Sb na Figura 14 mostra uma região na qual a segunda parte de junta 26 da segunda placa de relé 29 (não mostrada na Figura 14) será ligada (a região a ser ligada). Os símbolos Sa1, Sa2 mostram regiões nas quais o primeiro elemento transistor 3 e o primeiro elemento diodo 4 serão ligados, respectivamente (regiões a serem ligadas). Os símbolos Sc1, Sc2 mostram regiões nas quais o segundo elemento transistor 5 e o segundo elemento diodo 6 serão ligados, respectivamente (regiões a serem ligadas). Devido ao fato de o níquel ser laminado após o pressionamento, a camada de níquel é formada não somente nas superfícies o que inclui as regiões a serem ligadas (superfícies ligadas) mas também em superfícies laterais contínuas a partir das superfícies ligadas. Devido ao fato de as superfícies laterais contínuas a partir das superfícies ligadas serem laminadas, a geração e o crescimento de espaços vazios são restringidos.
[0090] A etapa de dispor (S4) é explicada com referência à Figura 15 e Figura 16. Nessa etapa, o primeiro elemento transistor 3 é empilhado no dissipador de calor 12 através do material soldador e o espa- çador 7a é empilhado no primeiro elemento transistor 3 através do material soldador. O primeiro elemento transistor 3 é empilhado na região a ser ligada Sa1 mostrada na Figura 14. Adicionalmente, o primeiro elemento diodo 4 é empilhado ao dissipador de calor 12 através do material soldador e o espaçador 7b é empilhado no primeiro elemento diodo 4 através do material soldador. O primeiro elemento diodo 4 é empilhado na região a ser ligada Sa2 mostrada na Figura 14. Enquanto isso, o segundo elemento transistor 5 é empilhado no dissipador de calor 22 através do material soldador e o espaçador 7c é empilhado no segundo elemento transistor 5 através do material soldador. O segundo elemento transistor 5 é empilhado na região a ser ligada Sc1 mostrada na Figura 14. Adicionalmente, o segundo elemento diodo 6 é empilhado no dissipador de calor 22 através do material soldador e o espaçador 7d é empilhado no segundo elemento diodo 6 através do material soldador. O segundo elemento diodo 6 é empilhado na região a ser ligada Sc2 mostrada na Figura 14. Em seguida, a primeira placa de relé 28 é empilhada nos espaçadores 7a e 7b através do material soldador. A segunda placa de relé 29 é empilhada nos espaçadores 7c e 7d através do material soldador. A segunda placa de relé 29 é empilhada de modo que a segunda parte de junta 26 se sobrepõe à região a ser ligada Sb mostrada na Figura 14. O material soldador é também intercalado entre a primeira parte de junta 13 e a segunda parte de junta 26.
[0091] O material soldador, o qual é mais fino do que outros mate riais soldadores, é intercalado entre a primeira parte de junta 13 e a segunda parte de junta 26. Devido ao fato de o material soldador que tem a menor espessura em relação aos outros ser intercalado somente entre a primeira parte de junta 13 e a segunda parte de junta 26, é possível fazer a camada de ligação 8g mais fina do que o resto das camadas de ligação 8a a 8f conforme declarado anteriormente e, desse modo, restringir a geração e o crescimento de espaços vazios na camada de ligação 8g.
[0092] A região a ser ligada Sb é menor do que as outras regiões a serem ligadas Sa1 e assim por diante. Portanto, a quantidade de material soldador intercalado entre a primeira parte de junta 13 e a segunda parte de junta 26 é menos do que a quantidade de material soldador intercalado entre o dissipador de calor 12 e o primeiro elemento transistor 3. A quantidade do material soldador intercalado entre a primeira parte de junta 13 e a segunda parte de junta 26 é menor que as quantidades de materiais soldadores intercalados nos outros locais. Em maiores detalhes, a quantidade do material soldador é ajustada de modo que a quantidade de um material soldador com base em estanho intercalado entre a primeira parte de junta 13 e a segunda parte de junta 26 se torna menor do que a quantidade do material soldador com base em estanho intercalado entre o primeiro elemento transistor 3 e o dissipador de calor 12 e a quantidade do material soldador com base em estanho intercalado entre o segundo elemento transistor 5 e o dissipador de calor 25. Isso produz um efeito na etapa seguinte de aquecer.
[0093] Na etapa de aquecer (S5), uma montagem dos elementos, a parte de armação guia 42 e os dissipadores de calor 15, 25 mostrados na Figura 16 são colocados em uma fornalha de alta temperatura e aquecidos em uma temperatura específica para um período específico. A temperatura de aquecimento e o período de aquecimento são determinados de modo que uma camada que mantém uma composição do material soldador com base em estanho permanece nas camadas de ligação 8a a 8f e de modo que uma camada que mantém a composição do material soldador com base em estanho desaparece na camada de ligação 8g. Resumidamente, o aquecimento é interrompido em um estado no qual uma camada que mantém uma composição do material soldador com base em estanho permanece nas camadas de ligação 8a a 8f e a camada que mantém a composição do ma-terial soldador com base em estanho desaparece na camada de ligação 8g. Na camada de ligação 8g, a maior parte do estanho (Sn) contido no material soldador com base em estanho é alterada para um composto intermetálico. Conforme explicado na etapa de dispor, a quantidade do material soldador da parte entre a primeira parte de junta 13 e a segunda parte de junta 26 é menor que a quantidade do material soldador intercalado nos outros locais. Portanto, conforme decla- rado acima, como resultado de um único aquecimento, a composição do material soldador com base em estanho não permanece somente na camada de ligação 8g e a camada que mantém a composição do material soldador com base em estanho permanece no resto das camadas de ligação. Ao alterar a maior parte do estanho dentro do material soldador em composto intermetálico somente na camada de ligação 8g, a geração e o crescimento de espaços vazios são restringidos na camada de ligação 8g.
[0094] Na etapa de empacotar (S6), após um primário ser aplicado à montagem, na qual os elementos transistores, o dissipadores de calor e assim por diante são reunidos na etapa de aquecer, a montagem é colocada em um molde de injeção e o pacote produzido a partir de resina 9 é formado. O dispositivo após o pacote 9 ser formado é mostrado na Figura 17. Finalmente, as partes de corredor 42a, 42b da parte de armação guia 42 são cortadas nos locais das linhas traço- pontilhadas CL na Figura 17, completando assim o dispositivo semicondutor 2 mostrado na Figura 1.
[0095] A parte de armação guia é uma parte na qual algumas ar mações guias (o terminal intermediário 10, o terminal de eletrodo positivo 20, o terminal de eletrodo negativo 30 e os terminais de controle 81a, 81b) são conectados entre si e é formada por pressionamento. Na técnica relacionada, ao laminar armações guias, a laminação é realizada em um estágio de um material de aro (um material de placa) antes do pressionamento a partir do ponto de vista de custo de processamento. O material de aro laminado é formado na parte de armação guia 42 por pressionamento. Depois, uma camada de níquel é formada nas superfícies planas de cada armação guia o que inclui as partes de junta 13, 26 (superfícies planas de material de placas o que inclui a superfície superior 13a da parte de junta 13 e a superfície inferior 26c da parte de junta 26 após pressionamento). Contudo, a camada de níquel não é formada nas superfícies laterais das partes de junta (superfícies laterais do material de placas), as quais são contínuas a partir das superfícies ligadas. Isso se aplica à primeira placa de relé 28 e à segunda placa de relé 29. Diferente da técnica relacionada, no método para fabricação mencionado acima, a laminação é feita após a parte de armação guia 42 e assim por diante serem formadas por pressio- namento. Portanto, é possível obter armações guias que tem camadas laminadas mesmo em superfícies laterais das partes de junta (superfícies laterais dos materiais de placa), as quais são contínuas a partir das superfícies ligadas. Quando a primeira parte de junta 13 e a segunda parte de junta 26 são pequenas e a área da camada de ligação 8g é reduzida, do mesmo modo, o fenômeno de EM é provável que aconteça através das superfícies laterais das partes de junta. Por exemplo, um material de ligação que escorre a partir da superfície ligada é aderido à superfície lateral da parte de junta e lá é onde o fenômeno de EM poderia ocorrer. A tecnologia de acordo com a primeira modalidade tem capacidade de efetivamente restringir o fenômeno de EM nas partes de junta ao fornecer a camada de níquel mesmo nas superfícies laterais das partes de junta onde as camadas de níquel não foram necessárias.
[0096] Com um método de fabricação, no qual a etapa de laminar (S3) é removida do método para fabricar mostrado na Figura 12, é possível também fabricar um dispositivo semicondutor no qual a geração e o crescimento de espaços vazios são restringidos. Um dispositivo semicondutor, o qual é fabricado em um método para fabricar sem a etapa de laminar (S3), não tem camada de níquel. No método para fabricar sem a etapa de laminar, um dispositivo semicondutor é fabricado, no qual uma camada de ligação 8g entre uma primeira parte de junta 13 e uma segunda parte de junta 26 é estruturada somente a partir de um composto intermetálico de estanho e é mais fino do que outras camadas de ligação 8a a 8f. Em outras camadas de ligação 8a a 8f no dispositivo semicondutor, cada uma das camadas que mantém uma composição de um material soldador com base em estanho per-manece. O dispositivo semicondutor fabricado conforme declarado acima não tem capacidade de obter um efeito inibidor de espaços vazios por uma camada de níquel, mas espera-se que tenha um efeito inibidor de espaços vazios por causa da camada de ligação 8g ser mais fina do que as outras camadas de ligação o que inclui a camada de ligação 8a. Além disso, espera-se que o dispositivo semicondutor tenha um efeito inibidor de espaços vazios porque o módulo de Young de uma substância que estrutura a camada de ligação 8g é mais alta que o menor módulo de Young dentre os módulos de Young de subs-tâncias contidas na camada de ligação 8a.
[0097] Em seguida, um dispositivo semicondutor de acordo com a segunda modalidade e um método para fabricar o dispositivo semicondutor são explicados com referência à Figura 18 e Figura 19. A Figura 18 é uma vista em corte parcial de um dispositivo semicondutor 2b de acordo com a segunda modalidade. O dispositivo semicondutor 2b da segunda modalidade é diferente do dispositivo semicondutor 2 da primeira modalidade no sentido de que não há camada de níquel. Uma camada de ligação 18g entre uma primeira parte de junta 13 e uma segunda parte de junta 26 é ligada por sinterização por um material sinte- rizado de prata (material sinterizado de Ag). Portanto, a camada de ligação 18g contém pelo menos uma prata e um composto intermetálico de prata. O resto das camadas de ligação 8a a 8f são camadas produzidas a partir de um material soldador com base em estanho de modo similar à primeira modalidade e inclui camadas que mantém uma composição do material soldador com base em estanho. O módulo de Young de prata (Ag) é mais alto que de estanho. Portanto, na camada de ligação 18g entre a primeira parte de junta 13 e a segunda parte de junta 26, um efeito inibidor de espaços vazios é esperado. Adicionalmente, uma espessura Wg da camada de ligação 18g é menor do que uma espessura Wa da camada de ligação 8a. As espessuras do resto das camadas de ligação 8b a 8f são geralmente as mesmas que as espessura Wa da camada de ligação 8a. Isso contribui também para restringir espaços vazios na camada de ligação 18g.
[0098] A Figura 19 mostra um fluxograma de um método para fa bricar o dispositivo semicondutor 2b. Uma etapa de pressionamento (S12) é a mesma que a etapa de pressionamento S2 no fluxograma mostrado na Figura 14. Em uma etapa de dispor (S14), um primeiro elemento transistor 3 e assim por diante são empilhados em uma parte de armação guia 42. Naquele momento, uma pasta de prata (um material sinterizado de prata) é aplicada entre a primeira parte de junta 13 e a segunda parte de junta 26. Um material soldador com base em estanho é disposto em vãos que correspondem às camadas de ligação 8a a 8f. A pasta de prata (o material sinterizado de prata) é aplicado para ser mais fino do que a espessura do material soldador com base em estanho. Na etapa de aquecer (S15), uma montagem é aquecida, na qual a pasta de prata (o material sinterizado de prata) é aplicada e o material soldador com base em estanho é intercalado na etapa de dispor. Locais que correspondem às camadas de ligação 8a a 8f são aquecidos à temperatura de aquecimento especificada por um período de aquecimento especificado, os quais são estabelecidos na etapa de aquecer (S5) no fluxograma na Figura 12. Aqui, a temperatura e período de aquecimento são ajustados de modo que as camadas que mantém uma composição do material soldador com base em estanho permanecem nas camadas de ligação 8a a 8f. Nessa etapa de aquecer, um espaço entre a primeira parte de junta 13 e a segunda parte de junta 26 é aquecido localmente. Nesse aquecimento, por exemplo, a pasta de prata (o material sinterizado de prata) é assado e curado a 200 °C por uma hora. Resumidamente, a pasta de prata é aquecida e solidificada e, desse modo ligando a primeira parte de junta 13 e a segunda parte de junta 26. Depois de ligar por sinterização, a pasta de prata é alterada para uma prata metálica com alto ponto de fusão. Um ponto de fusão da prata metálica com alto ponto de fusão é 900 °C ou mais. Desse modo, a primeira parte de junta 13 e a segunda parte de junta 26 são ligadas entre si pela camada de ligação 18g que tem alto módulo de Young e uma pequena espessura. A camada de ligação 18g é produzida a partir de prata que tem módulo de Young grande e a espessura Wg é menor do que aquelas do resto das camadas de ligação 8a a 8f. Conforme explicado com referência à fórmula numérica 1, quanto mais alto o módulo de Young se torna, ou quanto menor a espessura se torna, maior o limite de densidade de corrente se torna. Portanto, a geração de espaços vazios se torna improvável. A espessura da camada de ligação corresponde ao comprimento de fio dx de uma trajetória de corrente na fórmula numérica 1.
[0099] Em seguida, em uma etapa de empacotar (S16), após um primário ser aplicado na montagem após a ligação, a montagem é colocada em um molde para injeção e uma resina fundida é injetada. Assim, um pacote 9 é formado. Finalmente, as partes de corredor de uma parte de armação guia são cortadas e, desse modo, completam o dispositivo semicondutor 2b.
[00100] Diversas outras características dos dispositivos semicondutores explicadas nas modalidades são listadas. O dispositivo semicondutor 2 é um dispositivo no qual os elementos semicondutores (o primeiro elemento transistor 3, o segundo elemento transistor 5 e assim por diante) são moldados no pacote produzido a partir de resina 9. Os elementos semicondutores são também chamados de elementos semicondutores de potência que tem uma corrente permissível de 100 A ou mais. O dispositivo semicondutor 2 tem os dissipadores de calor dos dois lados do pacote 9. Os dissipadores de calor 15, 25 são expostos em uma das superfícies do pacote 9. Os dissipadores de calor 12, 22 são expostos na outra superfície do pacote 9. O dissipador de calor 12 empilhado no primeiro elemento transistor 3 é exposto em uma superfície do pacote 9 e o dissipador de calor 25 empilhado no segundo elemento transistor 5 é exposto na outra superfície do pacote 9. A primeira parte de junta 13 que se estende a partir do dissipador de calor 12 e da segunda parte de junta 26 que se estende a partir do dissipador de calor 25 são reunidos dentro do pacote 9. Todas as camadas de ligação 8a a 8f são posicionadas no meio das trajetórias de transferência de calor dos elementos semicondutores tal como o primeiro elemento transistor 3 aos dissipadores de calor e somente a camada de ligação 8g é posicionada em uma trajetória de transferência de calor na qual os dissipadores de calor são intercalados entre os elementos semicondutores.
[00101] Observações com relação à tecnologia explicada nas modalidades são declaradas abaixo. Conforme explicado anteriormente, a camada de níquel 19a precisa somente ser formada na superfície ligada (a superfície superior 13a) da primeira parte de junta 13 e na superfície lateral 13b contínua a partir da superfície ligada. Como o dispositivo semicondutor 2a de acordo com o exemplo modificado, a camada de níquel pode ser formada inteiramente no terminal intermediário 10 e as outras armações guias.
[00102] Uma substância, a qual pode estruturar a camada de ligação e tem maior módulo de Young do que estanho, inclui Ag3Sn adicionalmente àquelas listadas na Figura 9.
[00103] O primeiro elemento transistor 3 pode ser considerado como um exemplo do primeiro elemento semicondutor. O segundo elemento transistor 5 pode ser considerado como um exemplo do segundo elemento semicondutor. O eletrodo coletor 3a do primeiro elemento transistor 3 pode ser considerado como um exemplo do primeiro eletrodo. O eletrodo emissor 5b do segundo elemento transistor 5 pode ser considerado como um exemplo do segundo eletrodo. O terminal intermediário 10 pode ser considerado como um exemplo do primeiro membro condu- tivo. O dissipador de calor 12 do terminal intermediário 10 pode ser considerado como um exemplo da primeira parte de empilhar. Outro membro condutivo (por exemplo, um espaçador) pode ser intercalado entre o dissipador de calor 12 e o primeiro transistor 3. Nesse caso, o dissipador de calor 12 e o primeiro elemento transistor 3 podem ser ligados entre si através de uma pluralidade de camadas de ligação.
[00104] A placa de relé 29 pode ser considerada como um exemplo do segundo membro condutivo. O dissipador de calor 25 pode ser considerado como um exemplo da segunda parte de empilhar. Outro membro condutivo (por exemplo, um espaçador) pode ou não ser intercalado entre o segundo elemento transistor 5 e o dissipador de calor 25. O segundo elemento transistor 5 e o dissipador de calor 25 podem ser ligados entre si através da pluralidade de camadas de ligação (as camadas de ligação 8e, 8f) conforme mostrado nas modalidades ou pode ser ligado entre si diretamente por uma camada de ligação. As camadas de ligação 8g, 18g podem ser consideradas como exemplos de uma camada de ligação intermediária. A camada de ligação 8a pode ser considerada como um exemplo da primeira camada de ligação. As camadas de ligação 8e, 8f podem ser consideradas como exem-plos da segunda camada de ligação.
[00105] Exemplos específicos da invenção foram explicados em detalhes, mas são exemplos somente e não limitam o escopo das reivindicações. A invenção inclui várias modificações e alterações dos exemplos específicos descritos acima. Os elementos técnicos explicados nesse relatório descritivo e nos desenhos alcançam utilidade técnica independentemente ou com combinações variadas e não são limitados às combinações das modalidades da invenção.

Claims (6)

1. Dispositivo semicondutor (2) no qual um primeiro elemento semicondutor (3) e um segundo elemento semicondutor (5) são conectados eletricamente entre si por um primeiro membro condutivo (10) e um segundo membro condutivo (29), um primeiro eletrodo (3a) é disposto em uma superfície do primeiro elemento semicondutor, um segundo eletrodo (5b) é disposto em uma superfície do segundo elemento semicondutor, o primeiro membro condutivo tem uma primeira parte de empilhar (12) empilhada no primeiro elemento semicondutor sendo voltado para o primeiro eletrodo, e uma primeira parte de junta (13) se estendendo a partir da primeira parte de empilhar, o segundo membro condutivo tem uma segunda parte de empilhar (25) empilhada no segundo elemento semicondutor sendo voltado para o segundo eletrodo e uma segunda parte de junta (26), a segunda parte de junta se estendendo a partir da segunda parte de empilhar sendo voltada para a primeira parte de junta, o primeiro eletrodo e a primeira parte de empilhar são ligados entre si por uma primeira camada de ligação (8a), o segundo eletrodo e a segunda parte de empilhar são ligados entre si por uma segunda camada de ligação (8f), a primeira parte de junta e a segunda parte de junta são ligadas entre si por uma camada de ligação intermediária (8g), uma área da camada de ligação intermediária é menor que uma área da primeira camada de ligação e que uma área da segunda camada de ligação quando vista em uma direção perpendicular a uma superfície ligada da camada de ligação intermediária, e caracterizado pelo fato de que uma primeira superfície da primeira parte de junta é voltada para a segunda parte de junta, uma superfície lateral da primeira parte de junta contínua a partir da primeira superfície, uma segunda superfície da segunda parte de junta é voltada para a primeira parte de junta e uma superfície lateral da segunda parte de junta contínua a partir da segunda superfície são cobertas por camadas de níquel (19a, 19b).
2. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que uma espessura da camada de ligação intermediária é menor do que uma espessura da primeira camada de ligação e uma espessura da segunda camada de ligação.
3. Dispositivo semicondutor, de acordo com a reivindicação 2, caracterizado pelo fato de que o módulo de Young da camada de ligação intermediária é maior do que o módulo de Young da primeira camada de ligação e o módulo de Young da segunda camada de ligação.
4. Dispositivo semicondutor, de acordo com a reivindicação 3, caracterizado pelo fato de que cada uma dentre a primeira camada de ligação e a segunda camada de ligação incluem uma camada que mantém uma composição de um material soldador de estanho, e a camada de ligação intermediária é produzida a partir de um composto intermetálico de estanho.
5. Dispositivo semicondutor, de acordo com a reivindicação 3, caracterizado pelo fato de que cada uma dentre a primeira camada de ligação e a segunda camada de ligação inclui uma camada que mantém uma composição de um material soldador de estanho, e a camada de ligação intermediária é produzida a partir de pelo menos um dentre prata e um composto de prata.
6. Método para fabricar o dispositivo semicondutor como definido na reivindicação 1, caracterizado pelo fato de que compre- ende: formar o primeiro membro condutivo e o segundo membro condutivo pressionando-se um membro em forma de placa; e formar uma camada de níquel na primeira superfície, na superfície lateral contínua a partir da primeira superfície, na segunda superfície e na superfície lateral contínua a partir da segunda superfície depois do pressionamento.
BR102015027684-2A 2014-11-04 2015-11-03 dispositivo semicondutor e método para fabricação do dispositivo semicondutor BR102015027684B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-224009 2014-11-04
JP2014224009A JP6152842B2 (ja) 2014-11-04 2014-11-04 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
BR102015027684A2 BR102015027684A2 (pt) 2016-05-24
BR102015027684B1 true BR102015027684B1 (pt) 2020-12-08

Family

ID=54427610

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102015027684-2A BR102015027684B1 (pt) 2014-11-04 2015-11-03 dispositivo semicondutor e método para fabricação do dispositivo semicondutor

Country Status (9)

Country Link
US (1) US9847311B2 (pt)
EP (1) EP3018711B1 (pt)
JP (1) JP6152842B2 (pt)
KR (1) KR101759398B1 (pt)
CN (1) CN105575937B (pt)
AU (2) AU2015252033A1 (pt)
BR (1) BR102015027684B1 (pt)
MY (1) MY173532A (pt)
RU (1) RU2612944C1 (pt)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
JP6730450B2 (ja) * 2016-12-06 2020-07-29 株式会社東芝 半導体装置
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
JP7027983B2 (ja) * 2018-03-15 2022-03-02 株式会社デンソー リードフレーム
CN110323142B (zh) 2018-03-29 2021-08-31 台达电子工业股份有限公司 功率模块及其制造方法
JP7077893B2 (ja) * 2018-09-21 2022-05-31 株式会社デンソー 半導体装置
US10861816B2 (en) 2018-10-18 2020-12-08 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a mesh bond material and methods of forming thereof
US10700036B2 (en) 2018-10-19 2020-06-30 Toyota Motor Engineering & Manufacturing North America, Inc. Encapsulated stress mitigation layer and power electronic assemblies incorporating the same
DE112018008134T5 (de) * 2018-11-12 2021-07-29 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
JP7313315B2 (ja) * 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
JP2024035598A (ja) * 2022-09-02 2024-03-14 株式会社デンソー 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116332B2 (ja) * 1995-12-18 2000-12-11 株式会社神戸製鋼所 はんだダイボンディング用ニッケルめっき銅合金リードフレーム
JP2001326312A (ja) * 2000-05-17 2001-11-22 Azuma Denka:Kk 半導体集積回路用リードフレーム
JP4403665B2 (ja) 2001-03-14 2010-01-27 三菱電機株式会社 半導体装置
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP4127550B2 (ja) * 2005-06-06 2008-07-30 三菱電機株式会社 パワーユニット
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
RU2458431C2 (ru) * 2008-02-14 2012-08-10 Мицубиси Хэви Индастриз, Лтд. Модуль полупроводникового элемента и способ его изготовления
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
US8497572B2 (en) * 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5488541B2 (ja) 2011-07-04 2014-05-14 株式会社デンソー 半導体装置
JP2013175578A (ja) 2012-02-24 2013-09-05 Kyocera Corp 配線基板および半導体装置
US9312211B2 (en) * 2012-03-07 2016-04-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP5966979B2 (ja) 2013-03-14 2016-08-10 株式会社デンソー 半導体装置及びその製造方法
JP5678980B2 (ja) * 2013-03-18 2015-03-04 大日本印刷株式会社 回路部材の製造方法

Also Published As

Publication number Publication date
EP3018711A8 (en) 2016-08-10
US9847311B2 (en) 2017-12-19
JP6152842B2 (ja) 2017-06-28
MY173532A (en) 2020-01-31
EP3018711A1 (en) 2016-05-11
EP3018711B1 (en) 2019-04-17
JP2016092166A (ja) 2016-05-23
AU2015252033A1 (en) 2016-05-19
BR102015027684A2 (pt) 2016-05-24
KR20160052434A (ko) 2016-05-12
AU2017248560A1 (en) 2017-11-09
CN105575937B (zh) 2018-06-12
KR101759398B1 (ko) 2017-07-31
CN105575937A (zh) 2016-05-11
AU2017248560B2 (en) 2018-11-08
US20160126205A1 (en) 2016-05-05
RU2612944C1 (ru) 2017-03-14

Similar Documents

Publication Publication Date Title
BR102015027684B1 (pt) dispositivo semicondutor e método para fabricação do dispositivo semicondutor
US7535092B2 (en) Si power device mounted on a substrate including arrangements to prevent damage to connection layers due to heat treatment
JP5971263B2 (ja) 半導体装置
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP5845336B2 (ja) 半導体装置及びその製造方法
US11710709B2 (en) Terminal member made of plurality of metal layers between two heat sinks
US20120307541A1 (en) Power converter, semiconductor device, and method for manufacturing power converter
CN108780792B (zh) 功率模块及其制造方法以及功率电子器件及其制造方法
DE102018104509A1 (de) Halbleitervorrichtung
CN108573937B (zh) 半导体装置
US20170162482A1 (en) Semiconductor device
WO2022024567A1 (ja) 半導体装置
WO2023202224A1 (zh) 一种功率模块及车载功率电路
JP6380561B2 (ja) 半導体モジュール
JP2006190728A (ja) 電力用半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP2007288044A (ja) 半導体装置
US10522638B2 (en) Semiconductor chip and power module, and manufacturing method of the same
US20230136604A1 (en) Semiconductor device
WO2020184383A1 (ja) 半導体装置
JP2023078915A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 03/11/2015, OBSERVADAS AS CONDICOES LEGAIS.