JP2576426B2 - 半導体装置のボンディング方法及びボンディング装置 - Google Patents
半導体装置のボンディング方法及びボンディング装置Info
- Publication number
- JP2576426B2 JP2576426B2 JP6265561A JP26556194A JP2576426B2 JP 2576426 B2 JP2576426 B2 JP 2576426B2 JP 6265561 A JP6265561 A JP 6265561A JP 26556194 A JP26556194 A JP 26556194A JP 2576426 B2 JP2576426 B2 JP 2576426B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- electrodes
- bonding tool
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78313—Wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のボンディ
ング方法及びそのボンディング装置に係わり、特にフィ
ルムキャリア型半導体装置のインナーリードボンディン
グ（以下、ＩＬＢ、と称す）の方法及びそのボンディン
グ装置に関する。
ング方法及びそのボンディング装置に係わり、特にフィ
ルムキャリア型半導体装置のインナーリードボンディン
グ（以下、ＩＬＢ、と称す）の方法及びそのボンディン
グ装置に関する。
【０００２】
【従来の技術】従来フィルムキャリア型半導体装置は搬
送及び位置決め用のスプロケットホールと半導体チップ
が入るデバイスホールを有するポリイミドやポリエステ
ル、ガラスエポキシ等の絶縁フィルムをベースフィルム
とし、このベースフィルム上に接着材を介して銅等の金
属箔を接着し、この金属箔をエッチング等により所望の
形状のリード（インナーリードおよびアウターリード）
を形成し、インナーリードと半導体チップ上の金属突起
物状の電極であるバンプ電極とを熱圧着法又は共晶法に
よるＩＬＢにより接続し、フィルムキャリアテープの状
態で電気的選別やＢＴ試験を実施し、次にアウターリー
ドを所望の長さに切断する。
送及び位置決め用のスプロケットホールと半導体チップ
が入るデバイスホールを有するポリイミドやポリエステ
ル、ガラスエポキシ等の絶縁フィルムをベースフィルム
とし、このベースフィルム上に接着材を介して銅等の金
属箔を接着し、この金属箔をエッチング等により所望の
形状のリード（インナーリードおよびアウターリード）
を形成し、インナーリードと半導体チップ上の金属突起
物状の電極であるバンプ電極とを熱圧着法又は共晶法に
よるＩＬＢにより接続し、フィルムキャリアテープの状
態で電気的選別やＢＴ試験を実施し、次にアウターリー
ドを所望の長さに切断する。
【０００３】このとき、リードの数が多い多数ピンの場
合はリードのアウターリードボンディング部の変形を防
止するためにフィルムキャリアテープを構成しているポ
リイミド等の絶縁フィルムをアウターリードの外端に残
す方法が用いられること多いい。ついで、例えばプリン
ト基板や一般リードフレーム上のボンディングパッドに
アウターリードボンディングを行なう。
合はリードのアウターリードボンディング部の変形を防
止するためにフィルムキャリアテープを構成しているポ
リイミド等の絶縁フィルムをアウターリードの外端に残
す方法が用いられること多いい。ついで、例えばプリン
ト基板や一般リードフレーム上のボンディングパッドに
アウターリードボンディングを行なう。
【０００４】このようなフィルムキャリア型半導体装置
はボンディング等の組立と電気的選別作業の自動化が容
易で、量産性が優れている等の利点を有している。
はボンディング等の組立と電気的選別作業の自動化が容
易で、量産性が優れている等の利点を有している。
【０００５】次に半導体チップのバンプ電極とフィルム
キャリアテープ上のインナーリードとの接続、すなわち
ＩＬＢの方法について説明する。
キャリアテープ上のインナーリードとの接続、すなわち
ＩＬＢの方法について説明する。
【０００６】図７（Ａ）は従来のフィルムキャリアテー
プの一例の上面図であり、図７（Ｂ）は図７（Ａ）のＡ
−Ａ部の断面図である。
プの一例の上面図であり、図７（Ｂ）は図７（Ａ）のＡ
−Ａ部の断面図である。
【０００７】半導体チップ１上に形成された多数のバン
プ電極２上にフィルムキャリアテープのインナーリード
３をそれぞれ位置合わせし、熱圧着治具であるボンディ
ングツール４を当接して熱と荷重を負荷して多数のバン
プ電極２と多数のインナーリード３とを同時に接続す
る。
プ電極２上にフィルムキャリアテープのインナーリード
３をそれぞれ位置合わせし、熱圧着治具であるボンディ
ングツール４を当接して熱と荷重を負荷して多数のバン
プ電極２と多数のインナーリード３とを同時に接続す
る。
【０００８】このような方法はバンプ電極の数と無関係
に一度で同時に行なうため、熱と荷重が負荷されるボン
ディングツールは熱分布の均一性と荷重を均一に負荷す
る必要からインナーリードに接触する面は均一な面、つ
まり平坦度が要求され、半導体チップ上のバンプ電極は
その高さのバラツキを小さくすること、またフィルムキ
ャリアテープのインナーリードもその高さのバラツキを
小さくすることが要求される。
に一度で同時に行なうため、熱と荷重が負荷されるボン
ディングツールは熱分布の均一性と荷重を均一に負荷す
る必要からインナーリードに接触する面は均一な面、つ
まり平坦度が要求され、半導体チップ上のバンプ電極は
その高さのバラツキを小さくすること、またフィルムキ
ャリアテープのインナーリードもその高さのバラツキを
小さくすることが要求される。
【０００９】一方でＩＣは高集積化、高機能化が進んで
そのＩＣチップ、すなわち半導体チップの外形サイズが
大型化されており、これに伴ないバンプ電極数も例えば
３００〜６００個にのぼるものが開発されつつある。
そのＩＣチップ、すなわち半導体チップの外形サイズが
大型化されており、これに伴ないバンプ電極数も例えば
３００〜６００個にのぼるものが開発されつつある。
【００１０】このようなＩＣのフィルムキャリア型半導
体装置を従来のＩＬＢ方法で行なう場合には、多数のバ
ンプ電極とインナーリードとの接続もこの接続数にかか
わらず一度で同時に行なう方法であるため、１電極（１
接続点）当りの必要な荷重はほとんど同じで多数ピン化
に比例してボンディングツールに必要な荷重が大きくな
ってしまい、例えば１接続当り０．１ｋｇとすると６０
０ピンのＩＣでは６０ｋｇも必要となる。
体装置を従来のＩＬＢ方法で行なう場合には、多数のバ
ンプ電極とインナーリードとの接続もこの接続数にかか
わらず一度で同時に行なう方法であるため、１電極（１
接続点）当りの必要な荷重はほとんど同じで多数ピン化
に比例してボンディングツールに必要な荷重が大きくな
ってしまい、例えば１接続当り０．１ｋｇとすると６０
０ピンのＩＣでは６０ｋｇも必要となる。
【００１１】また接続に必要なボンディングツールの熱
分布は、半導体チップの外形サイズが１０〜１５ｍｍ□
（すなわち一辺が１０〜１５ｍｍの平方形）と大型化さ
れても均一であることが必要とされ、その要求精度は±
５〜７℃である。
分布は、半導体チップの外形サイズが１０〜１５ｍｍ□
（すなわち一辺が１０〜１５ｍｍの平方形）と大型化さ
れても均一であることが必要とされ、その要求精度は±
５〜７℃である。
【００１２】このようにＩＣの高集積化、高機能化によ
るその半導体チップの大型化・多ピン化に伴って、熱圧
着時の荷重の増大、ボンディングツールの熱分布の均一
性の向上、ボンディングツールの平坦度の向上が必要と
なるため、以下の欠点が顕著化してくる。
るその半導体チップの大型化・多ピン化に伴って、熱圧
着時の荷重の増大、ボンディングツールの熱分布の均一
性の向上、ボンディングツールの平坦度の向上が必要と
なるため、以下の欠点が顕著化してくる。
【００１３】すなわち、半導体チップのバンプ電極の製
造上の精度、特に厚さのバラツキおよびボンディングツ
ールやＩＬＢ装置の精度が必要とされ、特に傾き又は平
坦度、平行度などの不備からＩＬＢ時に数個から数十個
のバンプ電極のみに瞬時的に荷重や熱が集中して強大な
ストレスを受けてバンプ電極が隣りのバンプ電極と短絡
をおこしたり、シリコン基板または絶縁膜とバンプ電極
界面からバンプ電極が剥離をおこし下面側の接続強度の
低下やＩＣそのものの破壊となる。
造上の精度、特に厚さのバラツキおよびボンディングツ
ールやＩＬＢ装置の精度が必要とされ、特に傾き又は平
坦度、平行度などの不備からＩＬＢ時に数個から数十個
のバンプ電極のみに瞬時的に荷重や熱が集中して強大な
ストレスを受けてバンプ電極が隣りのバンプ電極と短絡
をおこしたり、シリコン基板または絶縁膜とバンプ電極
界面からバンプ電極が剥離をおこし下面側の接続強度の
低下やＩＣそのものの破壊となる。
【００１４】また一方では、ＩＬＢ時の荷重や熱が不足
し、バンプ電極とインナーリードとの界面からの剥離が
発生し、これは上面側の接続強度の低下となる。この傾
向は半導体チップの大型化、多ピン化に伴なって顕著化
して、その信頼性を著しく低下させることになる。
し、バンプ電極とインナーリードとの界面からの剥離が
発生し、これは上面側の接続強度の低下となる。この傾
向は半導体チップの大型化、多ピン化に伴なって顕著化
して、その信頼性を著しく低下させることになる。
【００１５】このように多数のバンプ電極とインナーリ
ードとを同時に接続する方法では接続信頼性を低下させ
る問題があり、バンプ電極およびインナーリードの特に
厚さ方向の精度向上やボンディングツールおよびＩＬＢ
装置の特に平行度に対する精度向上の対策は半導体チッ
プの大型化、多ピン化と共に困難となっている。
ードとを同時に接続する方法では接続信頼性を低下させ
る問題があり、バンプ電極およびインナーリードの特に
厚さ方向の精度向上やボンディングツールおよびＩＬＢ
装置の特に平行度に対する精度向上の対策は半導体チッ
プの大型化、多ピン化と共に困難となっている。
【００１６】この問題に対して半導体チップ上に配設さ
れた複数個のバンプ電極とこのバンプ電極のそれぞれと
一対に対応する複数個のフィルムキャリアテープのイン
ナーリードとの接続を複数回に分割して熱圧着する方法
が開発されている。この方法をシングルポイントＩＬＢ
と称している。
れた複数個のバンプ電極とこのバンプ電極のそれぞれと
一対に対応する複数個のフィルムキャリアテープのイン
ナーリードとの接続を複数回に分割して熱圧着する方法
が開発されている。この方法をシングルポイントＩＬＢ
と称している。
【００１７】図８はシングルポイントＩＬＢを示す図で
あり、図８（Ａ）は上面図、図８（Ｂ）は図８（Ａ）の
Ｂ−Ｂ部の断面図である。
あり、図８（Ａ）は上面図、図８（Ｂ）は図８（Ａ）の
Ｂ−Ｂ部の断面図である。
【００１８】半導体チップ１上に形成された多数のバン
プ電極２上にフィルムキャリアテープのインナーリード
３をそれぞれ位置合わせしてから熱と荷重が負荷された
ボンディングツール４１により、各バンプ電極２と各イ
ンナーリード３の一対ずつを順次繰り返し接続する。
プ電極２上にフィルムキャリアテープのインナーリード
３をそれぞれ位置合わせしてから熱と荷重が負荷された
ボンディングツール４１により、各バンプ電極２と各イ
ンナーリード３の一対ずつを順次繰り返し接続する。
【００１９】このようなバンプ電極とインナーリードの
一組ずつのＩＬＢ、すなわちシングルポイントＩＬＢの
方法では、ＩＬＢ装置には複雑な機械的な機構が不要
で、これによりＩＬＢ装置の小型化、低価格化が可能と
なる。また、半導体チップの外形寸法に対してボンディ
ングツールの外形寸法が非常に小さくなる。例えば半導
体チップの外形寸法が１５ｍｍ□でもボンディングツー
ルの先端外形寸法は０．１ｍｍ□となり、このためにボ
ンディングツールの先端部の熱分布は±１℃以内に納ま
り、またボンディングツールに負荷される荷重も１００
ｇから数１００ｇですむようになる。さらにボンディン
グツールと半導体チップ上のバンプ電極との平行度も容
易に調整することができる。
一組ずつのＩＬＢ、すなわちシングルポイントＩＬＢの
方法では、ＩＬＢ装置には複雑な機械的な機構が不要
で、これによりＩＬＢ装置の小型化、低価格化が可能と
なる。また、半導体チップの外形寸法に対してボンディ
ングツールの外形寸法が非常に小さくなる。例えば半導
体チップの外形寸法が１５ｍｍ□でもボンディングツー
ルの先端外形寸法は０．１ｍｍ□となり、このためにボ
ンディングツールの先端部の熱分布は±１℃以内に納ま
り、またボンディングツールに負荷される荷重も１００
ｇから数１００ｇですむようになる。さらにボンディン
グツールと半導体チップ上のバンプ電極との平行度も容
易に調整することができる。
【００２０】しかしながらこのように熱と荷重のみに依
存する方法では、高温、高荷重を必要とするから、下地
の絶縁膜あるいはその下のシリコン基板にクラックが発
生する危険を有する。
存する方法では、高温、高荷重を必要とするから、下地
の絶縁膜あるいはその下のシリコン基板にクラックが発
生する危険を有する。
【００２１】このために超音波振動を付加することによ
り比較的低温、低荷重で接続する方法が開発されてい
る。
り比較的低温、低荷重で接続する方法が開発されてい
る。
【００２２】図９は超音波振動によるシングルポイント
ＩＬＢ方法を行なう従来のボンディング装置の概略図で
ある。同図において、シングルポイントＩＬＢ用ボンデ
ィング装置本体５に超音波振動部１１と結合したホーン
７を有するボンディングヘッド６が載置され、ホーン７
がＹ方向に超音波振動するようになっている。またデバ
イスホール９が配列されたフィルムキャリアテープ８が
リール１０からリール１０′に順次搬送される。
ＩＬＢ方法を行なう従来のボンディング装置の概略図で
ある。同図において、シングルポイントＩＬＢ用ボンデ
ィング装置本体５に超音波振動部１１と結合したホーン
７を有するボンディングヘッド６が載置され、ホーン７
がＹ方向に超音波振動するようになっている。またデバ
イスホール９が配列されたフィルムキャリアテープ８が
リール１０からリール１０′に順次搬送される。
【００２３】図１０の上面図および図１１の断面図を参
照して、ホーン７の先端部下に位置したデバイスホール
９内に載置された半導体チップ１の各電極（バンプ電極
あるいはボンディングパッド）２とインナーリード３の
先端部とが、ホーン７に取り付けられ超音波振動が印加
されたボンディングツール４２により順次接続される。
接続においてヒータ台座１６上の半導体チップ１は例え
ば１５０℃と低温加熱されており、またボンディングツ
ール４２により例えば３０ｇの低荷重が印加される。
照して、ホーン７の先端部下に位置したデバイスホール
９内に載置された半導体チップ１の各電極（バンプ電極
あるいはボンディングパッド）２とインナーリード３の
先端部とが、ホーン７に取り付けられ超音波振動が印加
されたボンディングツール４２により順次接続される。
接続においてヒータ台座１６上の半導体チップ１は例え
ば１５０℃と低温加熱されており、またボンディングツ
ール４２により例えば３０ｇの低荷重が印加される。
【００２４】そしてすべての電極のボンディングの際
に、半導体チップ１の端辺と垂直もしくは平行のＹ方向
１４に例えば６０ｋＨｚの超音波振動が印加される。す
なわち半導体チップ１はフィルムキャリアテープが搬送
されるの長尺方向のＸ方向に直線状に延在する端辺１０
１，１０３と短尺方向のＹ方向に直線状に延在する端辺
１０２，１０４により囲まれた四辺平面形状であり、超
音波の振動方向１４は端辺１０１，１０３と垂直で端辺
１０２，１０４と平行である。
に、半導体チップ１の端辺と垂直もしくは平行のＹ方向
１４に例えば６０ｋＨｚの超音波振動が印加される。す
なわち半導体チップ１はフィルムキャリアテープが搬送
されるの長尺方向のＸ方向に直線状に延在する端辺１０
１，１０３と短尺方向のＹ方向に直線状に延在する端辺
１０２，１０４により囲まれた四辺平面形状であり、超
音波の振動方向１４は端辺１０１，１０３と垂直で端辺
１０２，１０４と平行である。
【００２５】
【発明が解決しようとする課題】図１２は図１０のボン
ディング中の状態を示す図であり、（Ａ）は図１０のＡ
−Ａ′部の拡大断面図、（Ｂ）は図１０のＢ−Ｂ′部の
拡大断面図である。
ディング中の状態を示す図であり、（Ａ）は図１０のＡ
−Ａ′部の拡大断面図、（Ｂ）は図１０のＢ−Ｂ′部の
拡大断面図である。
【００２６】ホーン７に取り付けられたボンディングツ
ール４２はホーン７が延在する方向のＹ方向（方向１
４）にのみに超音波振動する。
ール４２はホーン７が延在する方向のＹ方向（方向１
４）にのみに超音波振動する。
【００２７】したがってインナーリード３がＹ方向に延
在する図１２（Ａ）に示す箇所においてはインナーリー
ド３の長手方向に超音波が印加され、インナーリード３
がＸ方向に延在する図１２（Ｂ）に示す箇所においては
インナーリード３の幅方向に超音波が印加される。
在する図１２（Ａ）に示す箇所においてはインナーリー
ド３の長手方向に超音波が印加され、インナーリード３
がＸ方向に延在する図１２（Ｂ）に示す箇所においては
インナーリード３の幅方向に超音波が印加される。
【００２８】このような超音波ボンディング方法ではボ
ンディングに必要な熱と荷重を低く設定することが可能
であるが、インナーリードがＸ方向に延在する図１２
（Ｂ）に示す箇所においては、電極２に対してインナー
リード３の位置ずれが起こり易くＩＬＢ不良が発生する
確率が大きくなるという欠点がある。
ンディングに必要な熱と荷重を低く設定することが可能
であるが、インナーリードがＸ方向に延在する図１２
（Ｂ）に示す箇所においては、電極２に対してインナー
リード３の位置ずれが起こり易くＩＬＢ不良が発生する
確率が大きくなるという欠点がある。
【００２９】その理由は、Ｘ方向のインナーリード中心
に対してわずかに（例えば±１０μｍ程度）ボンディン
グツールの先端位置がズレた場合、インナーリードが電
極に完全に密着する前に超音波方向１４に移動してしま
うからである。
に対してわずかに（例えば±１０μｍ程度）ボンディン
グツールの先端位置がズレた場合、インナーリードが電
極に完全に密着する前に超音波方向１４に移動してしま
うからである。
【００３０】最近、半導体チップ１の外形サイズが大型
化になり、これに伴ない半導体チップの電極２の数も例
えば２００〜６００個さらには７００〜１０００個にの
ぼるものが開発されつつあるが、このような多数ピンに
なるとインナーリードの幅が狭くなるので上記Ｘ方向の
インナーリードの位置ずれがさらに発生しやすくなり、
その接続信頼性を低下させる問題が顕著化してくる。
化になり、これに伴ない半導体チップの電極２の数も例
えば２００〜６００個さらには７００〜１０００個にの
ぼるものが開発されつつあるが、このような多数ピンに
なるとインナーリードの幅が狭くなるので上記Ｘ方向の
インナーリードの位置ずれがさらに発生しやすくなり、
その接続信頼性を低下させる問題が顕著化してくる。
【００３１】本発明の目的は、電極に対するインナーリ
ードの位置ずれによるＩＬＢ不良が電極の配列方向に起
因して発生することが無い半導体装置のボンディング方
法及びそのボンディング装置を提供することである。
ードの位置ずれによるＩＬＢ不良が電極の配列方向に起
因して発生することが無い半導体装置のボンディング方
法及びそのボンディング装置を提供することである。
【００３２】
【課題を解決するための手段】本発明の特徴は、平面形
状が４辺形の半導体チップの直線状の端辺に平行に配列
された多数の電極、すなわち多数のバンプ電極あるいは
多数のボンディングパッドのそれぞれにインナーリード
をボンディングツールにより逐次接続する半導体装置の
ボンディング方法において、前記ボンディングツールに
前記端辺に対して斜め方向に振動を与えながら前記電極
と前記インナーリードとを接続し、かつ、前記電極が前
記端辺に平行な第１および第２の配列に分布した千鳥配
列となっており、第１および第２の配列にそれぞれに属
しかつたがいに近くに位置する一対の電極とそれぞれの
インナーリードとを同時に接続する半導体装置のボンデ
ィング方法にある。この場合は前記ボンディングツール
の先端部に前記一対の電極に対応する一対の突起が形成
されていることが好ましい。
状が４辺形の半導体チップの直線状の端辺に平行に配列
された多数の電極、すなわち多数のバンプ電極あるいは
多数のボンディングパッドのそれぞれにインナーリード
をボンディングツールにより逐次接続する半導体装置の
ボンディング方法において、前記ボンディングツールに
前記端辺に対して斜め方向に振動を与えながら前記電極
と前記インナーリードとを接続し、かつ、前記電極が前
記端辺に平行な第１および第２の配列に分布した千鳥配
列となっており、第１および第２の配列にそれぞれに属
しかつたがいに近くに位置する一対の電極とそれぞれの
インナーリードとを同時に接続する半導体装置のボンデ
ィング方法にある。この場合は前記ボンディングツール
の先端部に前記一対の電極に対応する一対の突起が形成
されていることが好ましい。
【００３３】本発明の他の特徴は、半導体チップの直線
状の端辺に平行に配列されて該半導体チップに形成され
た電極にインナーリードを押しつけるボンディングツー
ルを具備する半導体装置のボンディング装置において、
前記ボンディングツールは前記端辺に対して斜め方向に
超音波振動し、かつ、前記ボンディングツールの先端部
に一対の電極に対応する一対の突起が形成されて一対の
電極とそれぞれのインナーリードを同時に接合できるよ
うにした半導体装置のボンディング装置にある。
状の端辺に平行に配列されて該半導体チップに形成され
た電極にインナーリードを押しつけるボンディングツー
ルを具備する半導体装置のボンディング装置において、
前記ボンディングツールは前記端辺に対して斜め方向に
超音波振動し、かつ、前記ボンディングツールの先端部
に一対の電極に対応する一対の突起が形成されて一対の
電極とそれぞれのインナーリードを同時に接合できるよ
うにした半導体装置のボンディング装置にある。
【００３４】
【実施例】以下、図面を参照して本発明を説明する。
【００３５】図１および図２は本発明に関係のある技術
を説明する図であり、図１はボンディング装置を示す概
略図、図２はボンディング方法を示す上面図である。
を説明する図であり、図１はボンディング装置を示す概
略図、図２はボンディング方法を示す上面図である。
【００３６】図１において、シングルポイントＩＬＢ用
ボンディング装置本体５に超音波振動部１１に結合した
ホーン７を具備したボンディングヘッド６が載置されて
いる。圧電振動子（水晶など）や電歪振動子（ＢａＴｉ
Ｏ3 など）が設けられた超音波振動部１１によりホーン
７に例えば６０ｋＨｚの超音波振動をその延在方向にあ
たえる。
ボンディング装置本体５に超音波振動部１１に結合した
ホーン７を具備したボンディングヘッド６が載置されて
いる。圧電振動子（水晶など）や電歪振動子（ＢａＴｉ
Ｏ3 など）が設けられた超音波振動部１１によりホーン
７に例えば６０ｋＨｚの超音波振動をその延在方向にあ
たえる。
【００３７】またデバイスホール９が配列されたフィル
ムキャリアテープ８がリール１０からリール１０′にＸ
方向を順次搬送される。
ムキャリアテープ８がリール１０からリール１０′にＸ
方向を順次搬送される。
【００３８】ホーン７の先端部下に位置したデバイスホ
ール９内に載置された半導体チップ１の各電極（半導体
チップ内のＩＣに接続されたバンプ電極やボンディング
パッド）２とインナーリード３の先端部とが、ホーン７
の先端部に取り付けられ超音波振動がホーンを通して超
音波振動部から印加されたボンディングツール４２によ
り順次接続される。接続においてヒータ台座（図１，２
では図示省略）上の半導体チップ１は例えば１５０℃と
低温加熱されており、またボンディングツール４２によ
り例えば３０ｇの低荷重が印加される。
ール９内に載置された半導体チップ１の各電極（半導体
チップ内のＩＣに接続されたバンプ電極やボンディング
パッド）２とインナーリード３の先端部とが、ホーン７
の先端部に取り付けられ超音波振動がホーンを通して超
音波振動部から印加されたボンディングツール４２によ
り順次接続される。接続においてヒータ台座（図１，２
では図示省略）上の半導体チップ１は例えば１５０℃と
低温加熱されており、またボンディングツール４２によ
り例えば３０ｇの低荷重が印加される。
【００３９】図１、図２において、フィルムキャリアテ
ープ８が搬送される方向（Ｘ方向）に対してボンディン
グヘッド６が角度θ1 傾斜して載置されホーン７が角度
θ1傾斜して延在しているから、超音波が角度θ1 方向
に傾斜して振動する。
ープ８が搬送される方向（Ｘ方向）に対してボンディン
グヘッド６が角度θ1 傾斜して載置されホーン７が角度
θ1傾斜して延在しているから、超音波が角度θ1 方向
に傾斜して振動する。
【００４０】図２を参照して、半導体チップ１はフィル
ムキャリアテープが搬送される長尺方向のＸ方向に直線
状に延在する端辺１０１，１０３と短尺方向のＹ方向に
直線状に延在する端辺１０２，１０４により囲まれた四
辺平面形状であり、各端辺に平行にそってたとえば１０
０μｍ□（すなわち一辺が１００μｍの平方形）の電極
２が配列されている。したがってホーン７の先端部に取
り付けられたボンディングツール４２により角度θ1 傾
斜した方向１４に６０ｋＨｚの超音波振動が印加されて
１５０℃の低温加熱、３０ｇの低加重によりこれらの電
極２とその上のインナーリ−３とが接続される。
ムキャリアテープが搬送される長尺方向のＸ方向に直線
状に延在する端辺１０１，１０３と短尺方向のＹ方向に
直線状に延在する端辺１０２，１０４により囲まれた四
辺平面形状であり、各端辺に平行にそってたとえば１０
０μｍ□（すなわち一辺が１００μｍの平方形）の電極
２が配列されている。したがってホーン７の先端部に取
り付けられたボンディングツール４２により角度θ1 傾
斜した方向１４に６０ｋＨｚの超音波振動が印加されて
１５０℃の低温加熱、３０ｇの低加重によりこれらの電
極２とその上のインナーリ−３とが接続される。
【００４１】この半導体チップ１上に配設された電極２
とそれぞれ一対に対応するインナーリード３をボンディ
ング装置内に設けられた機械的な位置出し機構やパター
ンマッチング等の認識機構により位置合わせし、ボンデ
ィングツール４２により電極２とインナーリード３とを
順次接続する。
とそれぞれ一対に対応するインナーリード３をボンディ
ング装置内に設けられた機械的な位置出し機構やパター
ンマッチング等の認識機構により位置合わせし、ボンデ
ィングツール４２により電極２とインナーリード３とを
順次接続する。
【００４２】図２に示すように半導体チップ１上に配設
されている電極２が各端辺１０１〜１０４に単列状の場
合、ボンディングツール４２をホーン７とともに回転さ
せる等のことは不要で任意の電極２とインナーリード３
の対のＩＬＢによる接続を全て完了する。
されている電極２が各端辺１０１〜１０４に単列状の場
合、ボンディングツール４２をホーン７とともに回転さ
せる等のことは不要で任意の電極２とインナーリード３
の対のＩＬＢによる接続を全て完了する。
【００４３】ボンディングツール４２はＩＬＢ中はイン
ナーリード３の上面に接触し、ボンディングツール４２
に印加される超音波振動、加重およびヒーター台座（図
１，２では図示省略）からの熱によりＩＬＢが行われる
が、ホーン７の傾斜θ1 が約４５度であるときには、図
２に示すように、全てのインナーリ−ド３と電極２との
対において超音波振動の方向１４は約４５度となる。
ナーリード３の上面に接触し、ボンディングツール４２
に印加される超音波振動、加重およびヒーター台座（図
１，２では図示省略）からの熱によりＩＬＢが行われる
が、ホーン７の傾斜θ1 が約４５度であるときには、図
２に示すように、全てのインナーリ−ド３と電極２との
対において超音波振動の方向１４は約４５度となる。
【００４４】これによりＸ方向およびＹ方向にそれぞれ
延在するインナーリードにはＸ方向、Ｙ方向にかかわら
ず同じ方向の超音波振動が印加され同じ接続条件とな
る。
延在するインナーリードにはＸ方向、Ｙ方向にかかわら
ず同じ方向の超音波振動が印加され同じ接続条件とな
る。
【００４５】以上説明したように半導体チップ上の電極
とインナーリードとのボンディング方法、つまりＩＬＢ
の方法において、半導体チップの各端辺に対して４５°
の斜めに超音波振動を与えて電極とインナーリードとを
接合することにより、従来の問題点であるＸ方向のイン
ナーリードとＹ方向のインナーリードとによりリードの
位置ずれ具合が異なり特に超音波振動が幅方向に印加さ
れるリード位置ずれが発生するという不都合な現象を防
止し、信頼性の低下および製造歩留の低下を防止するこ
とが可能となる。
とインナーリードとのボンディング方法、つまりＩＬＢ
の方法において、半導体チップの各端辺に対して４５°
の斜めに超音波振動を与えて電極とインナーリードとを
接合することにより、従来の問題点であるＸ方向のイン
ナーリードとＹ方向のインナーリードとによりリードの
位置ずれ具合が異なり特に超音波振動が幅方向に印加さ
れるリード位置ずれが発生するという不都合な現象を防
止し、信頼性の低下および製造歩留の低下を防止するこ
とが可能となる。
【００４６】図３は本発明に関係のある他の技術を説明
するための上面図である。尚、図３において図１および
図２と同一もしくは類似の箇所は同じ符号を付けてある
から重複する説明は省略する。
するための上面図である。尚、図３において図１および
図２と同一もしくは類似の箇所は同じ符号を付けてある
から重複する説明は省略する。
【００４７】図３では、ホーン７の延在方向θが４５°
に限定しないある範囲θ2 〜θ3 、例えば３０°〜６０
°でもよいことを示している。すなわち従来のＩＬＢで
はＸ方向に延在するインナーリード３に対する超音波振
動の方向がθ＝９０°であったのに対し、このθが９０
°よりも少さくなればなる程、Ｘ方向に延在するインナ
ーリードのＩＬＢにおけるリード位置ずれ発生率が少な
くなるからである。このことは図３に示すような平面形
状が正方形の半導体チップ１に限らず平面形状が長方形
の半導体チップ１においても同様である。
に限定しないある範囲θ2 〜θ3 、例えば３０°〜６０
°でもよいことを示している。すなわち従来のＩＬＢで
はＸ方向に延在するインナーリード３に対する超音波振
動の方向がθ＝９０°であったのに対し、このθが９０
°よりも少さくなればなる程、Ｘ方向に延在するインナ
ーリードのＩＬＢにおけるリード位置ずれ発生率が少な
くなるからである。このことは図３に示すような平面形
状が正方形の半導体チップ１に限らず平面形状が長方形
の半導体チップ１においても同様である。
【００４８】また図３において、配列を構成しかつ半導
体チップの角部近傍に位置する電極に接続されるインナ
ーリード３１のように前記端辺に対して斜め方向に延在
している場合もあるが、図３に示す２本のインナーリー
ド３１のようにその延在方向が例えば約４５°のときは
インナーリード対して平行に超音波振動が印加されリー
ド位置ずれが発生しにくいので問題となることはない。
体チップの角部近傍に位置する電極に接続されるインナ
ーリード３１のように前記端辺に対して斜め方向に延在
している場合もあるが、図３に示す２本のインナーリー
ド３１のようにその延在方向が例えば約４５°のときは
インナーリード対して平行に超音波振動が印加されリー
ド位置ずれが発生しにくいので問題となることはない。
【００４９】次に図４〜図６を参照して本発明の実施例
を説明する。図４は上面図、図５は図４のＩＬＢボンデ
ィング部１２の拡大断面図、図６はボンディングツール
の側面図である。尚、図４〜図６において図１および図
２と同一もしくは類似の箇所は同じ符号を付けてあるか
ら重複する説明は省略する。
を説明する。図４は上面図、図５は図４のＩＬＢボンデ
ィング部１２の拡大断面図、図６はボンディングツール
の側面図である。尚、図４〜図６において図１および図
２と同一もしくは類似の箇所は同じ符号を付けてあるか
ら重複する説明は省略する。
【００５０】図４においてθ4 ＝θ5 ＝４５°となるよ
うに配置し、図４の千鳥配置電極間距離Ｄ1 と図５のボ
ンディングツール４２の先端部突起１３間の距離Ｄ2 と
を等しく（Ｄ1 ＝Ｄ2 ）するように配置する。
うに配置し、図４の千鳥配置電極間距離Ｄ1 と図５のボ
ンディングツール４２の先端部突起１３間の距離Ｄ2 と
を等しく（Ｄ1 ＝Ｄ2 ）するように配置する。
【００５１】このように配置することにより、第１の実
施例で説明したようにヒータ台座１６上のＩＬＢにおい
て、Ｘ方向、Ｙ方向のインナーリードにかかわらず同一
方向の超音波振動が各インナーリードに印加されるので
位置ずれを防止できる。さらにこの実施例ではワンポイ
ントずつの接続（ＩＬＢ）ではなく２個ずつの接続が可
能となるからＩＬＢの全体の作業時間が短縮される。例
えば、ワンポイントずつの接続に０．１秒必要である場
合に、２個ずつ接続することにより１個の接続は相対的
に半分の０．０５秒で良いことになる。
施例で説明したようにヒータ台座１６上のＩＬＢにおい
て、Ｘ方向、Ｙ方向のインナーリードにかかわらず同一
方向の超音波振動が各インナーリードに印加されるので
位置ずれを防止できる。さらにこの実施例ではワンポイ
ントずつの接続（ＩＬＢ）ではなく２個ずつの接続が可
能となるからＩＬＢの全体の作業時間が短縮される。例
えば、ワンポイントずつの接続に０．１秒必要である場
合に、２個ずつ接続することにより１個の接続は相対的
に半分の０．０５秒で良いことになる。
【００５２】すなわち例えば５００リードの接続を要す
る多数ピンのＩＣの半導体チップでは５０秒必要であっ
た作業時間を２５秒にすることが可能となり、ＩＣのピ
ン数が多数になればなるほど作業性、生産性が向上した
半導体装置のボンディング方法となる。
る多数ピンのＩＣの半導体チップでは５０秒必要であっ
た作業時間を２５秒にすることが可能となり、ＩＣのピ
ン数が多数になればなるほど作業性、生産性が向上した
半導体装置のボンディング方法となる。
【００５３】
【発明の効果】以上説明したように本発明は、半導体チ
ップのバンプ電極やボンディングパッドの電極にインナ
ーリードをダブルポイントボンディングツールで押し付
け、このボンディングツールで半導体チップの直線状の
端辺に対して斜め方向に超音波振動を与えて半導体チッ
プの電極とインナーリードとを接続する工程を有するボ
ンディング方法である。したがって、電極に対するイン
ナーリードのＩＬＢによる位置ずれを小さくすることが
可能となり、これにより接続信頼性の低下や製造歩留の
低下を防止することができる。
ップのバンプ電極やボンディングパッドの電極にインナ
ーリードをダブルポイントボンディングツールで押し付
け、このボンディングツールで半導体チップの直線状の
端辺に対して斜め方向に超音波振動を与えて半導体チッ
プの電極とインナーリードとを接続する工程を有するボ
ンディング方法である。したがって、電極に対するイン
ナーリードのＩＬＢによる位置ずれを小さくすることが
可能となり、これにより接続信頼性の低下や製造歩留の
低下を防止することができる。
【００５４】さらに本発明のＩＬＢ方法は、ダブルポイ
ントボンディングツールを用いるからボンディング時間
を約半分に減少させることになり、生産性を大幅に向上
させることができるという効果も有する。
ントボンディングツールを用いるからボンディング時間
を約半分に減少させることになり、生産性を大幅に向上
させることができるという効果も有する。
【図１】本発明に関係のある技術におけるボンディング
装置を示す概略図である。
装置を示す概略図である。
【図２】本発明に関係のある技術のボンディング方法を
示す上面図である。
示す上面図である。
【図３】本発明に関係のある他の技術のボンディング方
法を示す上面図である。
法を示す上面図である。
【図４】本発明の実施例のボンディング方法を示す上面
図である。
図である。
【図５】本発明の実施例のボンディング部を拡大して示
す断面図である。
す断面図である。
【図６】本発明の実施例のボンディングツールを示す側
面図である。
面図である。
【図７】従来技術を示す図であり、（Ａ）は上面図、
（Ｂ）は（Ａ）のＡ−Ａ部の断面図である。
（Ｂ）は（Ａ）のＡ−Ａ部の断面図である。
【図８】他の従来技術を示す図であり、（Ａ）は上面
図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図である。
図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図である。
【図９】別の従来技術におけるボンディング装置を示す
概略図である。
概略図である。
【図１０】別の従来技術のボンディング方法を示す上面
図である。
図である。
【図１１】図１０の断面を示す断面図である。
【図１２】図１０のボンディング中の状態を示す図であ
り、（Ａ）は図１０のＡ−Ａ′部の一部を拡大した断面
図、（Ｂ）は図１０のＢ−Ｂ′部の一部を拡大した断面
図である。
り、（Ａ）は図１０のＡ−Ａ′部の一部を拡大した断面
図、（Ｂ）は図１０のＢ−Ｂ′部の一部を拡大した断面
図である。
１ 半導体チップ ２ 電極（バンプ電極やボンディングパッド） ３，３１ インナーリード ４，４１，４２ ボンディングツール ５ ＩＬＢ用ボンディング装置本体 ６ ボンディングヘッド ７ ホーン ８ フィルムキャリアテープ ９ デバイスホール １０，１０′ リール １１ 超音波振動部 １２ ＩＬＢ部 １３ ボンディングツール先端部の突起 １４ 超音波振動の方向 １５ ボンディングツールの先端部 １６ ヒータ台座 １０１，１０２，１０３，１０４ 半導体チップの端
辺 θ1 ，θ2 ，θ3 ，θ4 半導体チップの端辺に対す
るホーンの傾き θ5 半導体チップの端辺に対する千鳥配列電極の中
心間を結ぶ線の傾き Ｄ1 千鳥配列電極の中心間の距離 Ｄ2 ボンディングツールの先端部の一対の突起間の
距離
辺 θ1 ，θ2 ，θ3 ，θ4 半導体チップの端辺に対す
るホーンの傾き θ5 半導体チップの端辺に対する千鳥配列電極の中
心間を結ぶ線の傾き Ｄ1 千鳥配列電極の中心間の距離 Ｄ2 ボンディングツールの先端部の一対の突起間の
距離
Claims (3)
- 【請求項１】 平面形状が４辺形の半導体チップの直線
状の端辺に平行に配列された多数の電極のそれぞれにイ
ンナーリードをボンディングツールにより逐次接続する
半導体装置のボンディング方法において、前記ボンディ
ングツールに前記端辺に対して斜め方向に超音波振動を
与えながら前記電極と前記インナーリードを接続し、か
つ、前記電極は前記端辺に平行な第１および第２の配列
に分布した千鳥配列となっており、第１および第２の配
列にそれぞれに属しかつたがいに近くに位置する一対の
電極とそれぞれのインナーリードとを同時に接続するこ
とを特徴とする半導体装置のボンディング方法。 - 【請求項２】 前記ボンディングツールの先端部には前
記一対の電極に対応する一対の突起が形成されているこ
とを特徴とする請求項１記載の半導体装置のボンディン
グ方法。 - 【請求項３】 半導体チップの直線状の端辺に平行に配
列されて該半導体チップに形成された電極にインナーリ
ードを押しつけるボンディングツールを具備する半導体
装置のボンディング装置において、前記ボンディングツ
ールは前記端辺に対して斜め方向に超音波振動し、か
つ、前記ボンディングツールの先端部には一対の電極に
対応する一対の突起が形成されていることを特徴とする
半導体装置のボンディング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265561A JP2576426B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体装置のボンディング方法及びボンディング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265561A JP2576426B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体装置のボンディング方法及びボンディング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08124974A JPH08124974A (ja) | 1996-05-17 |
| JP2576426B2 true JP2576426B2 (ja) | 1997-01-29 |
Family
ID=17418827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6265561A Expired - Lifetime JP2576426B2 (ja) | 1994-10-28 | 1994-10-28 | 半導体装置のボンディング方法及びボンディング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576426B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471175B1 (ko) * | 1998-04-02 | 2005-06-01 | 삼성전자주식회사 | 한 쌍의 기준면을 갖는 빔 리드용 본드 헤드 |
| JP4601128B2 (ja) * | 2000-06-26 | 2010-12-22 | 株式会社光波 | Ｌｅｄ光源およびその製造方法 |
| JP2002009349A (ja) * | 2000-06-26 | 2002-01-11 | Koha Co Ltd | Ｌｅｄ面発光装置およびその製造方法 |
| JP2002158258A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | 半導体装置、及び半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521807Y2 (ja) * | 1988-06-17 | 1993-06-04 | ||
| JP2525243B2 (ja) * | 1989-04-17 | 1996-08-14 | 株式会社新川 | タブテ―プへの半導体素子接合方法 |
| JPH03124039A (ja) * | 1989-10-06 | 1991-05-27 | Mitsubishi Electric Corp | ワイヤボンデイング方法 |
| JP2976604B2 (ja) * | 1991-08-23 | 1999-11-10 | 松下電器産業株式会社 | フィルムキャリアのリード部のボンディング装置 |
| JPH0669290A (ja) * | 1992-05-28 | 1994-03-11 | Nec Corp | ワイヤボンディング装置およびワイヤボンディング方法 |
-
1994
- 1994-10-28 JP JP6265561A patent/JP2576426B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08124974A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100686315B1 (ko) | 전자 회로 장치의 제조 방법 | |
| JP4079456B2 (ja) | 半導体装置 | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| JP2576426B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP2674501B2 (ja) | シングル・ポイント・ボンディング方法 | |
| JPH02292837A (ja) | 相互接続構造の基板 | |
| JP3196845B2 (ja) | バンプ電極形成方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003007773A (ja) | ボンディングツールおよびボンディング方法 | |
| JP2002016168A (ja) | 実装用基板およびそれを用いた半導体モジュール | |
| JP4203193B2 (ja) | 半導体素子の実装方法 | |
| JP3538705B2 (ja) | 電子部品の製造方法 | |
| JPH09213754A (ja) | 電子部品の熱圧着装置および熱圧着方法 | |
| JP3087890B2 (ja) | ボンディング装置およびボンディング方法 | |
| JP2712592B2 (ja) | ボンディング・ツールとその固定方法 | |
| JPH04359442A (ja) | Ｔａｂテープのバンプ形成方法 | |
| JP2000150556A (ja) | バンプ電極形成方法 | |
| JPH10303223A (ja) | 半導体装置の実装方法およびこの実装方法によって得られる半導体装置の実装構造 | |
| JPH0384941A (ja) | 半導体装置の製造方法 | |
| JP2002280420A (ja) | 半導体装置用ボンディングツール | |
| JP2001007154A (ja) | 半導体装置の実装構造および実装方法 | |
| JPH0287639A (ja) | 回路基板構造 | |
| JPH05136192A (ja) | 電子部品の実装方法 | |
| JPH0529401A (ja) | フイルムキヤリア半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |