JPH05136192A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH05136192A JPH05136192A JP32534391A JP32534391A JPH05136192A JP H05136192 A JPH05136192 A JP H05136192A JP 32534391 A JP32534391 A JP 32534391A JP 32534391 A JP32534391 A JP 32534391A JP H05136192 A JPH05136192 A JP H05136192A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- electronic component
- circuit
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 フリップチップを回路基板に実装するとき
に、バンプの破壊を発生することなくチップと回路パタ
ーンとを一括配線できるようにする。 【構成】 チップ１のバンプ２を回路基板３上の回路パ
ターン４に位置合わせして接着固定し、回路パターン４
とバンプ２とを可撓性の結線基板１１上に形成された結
線パターン１２を介して熱圧着により結線する。
に、バンプの破壊を発生することなくチップと回路パタ
ーンとを一括配線できるようにする。 【構成】 チップ１のバンプ２を回路基板３上の回路パ
ターン４に位置合わせして接着固定し、回路パターン４
とバンプ２とを可撓性の結線基板１１上に形成された結
線パターン１２を介して熱圧着により結線する。
Description
【０００１】
【産業上の利用分野】本発明は電子部品の実装方法に係
り、特にフリップチップを回路基板に実装する電子部品
の実装方法に関する。
り、特にフリップチップを回路基板に実装する電子部品
の実装方法に関する。
【０００２】
【従来の技術】フリップチップＩＣ（以下ＦＣと称す
る）は一般に図１３に示すように、角板状のチップ１の
片面に外周に沿って多数の図示しない接点が設けられて
おり、それぞれの接点は半田層（以下バンプと称する）
２で被覆されている。
る）は一般に図１３に示すように、角板状のチップ１の
片面に外周に沿って多数の図示しない接点が設けられて
おり、それぞれの接点は半田層（以下バンプと称する）
２で被覆されている。
【０００３】上記のように構成されたＦＣを回路基板に
実装するとき、従来は図１４に示すように回路基板３に
各バンプ２に対応して形成された回路パターン４上にバ
ンプ２が設けられた面を下側にしてチップ１を載置し、
バンプ２を回路パターン４に精度よく位置合わせした
後、バンプ２を加熱溶融して直接回路接続を行なってい
た。
実装するとき、従来は図１４に示すように回路基板３に
各バンプ２に対応して形成された回路パターン４上にバ
ンプ２が設けられた面を下側にしてチップ１を載置し、
バンプ２を回路パターン４に精度よく位置合わせした
後、バンプ２を加熱溶融して直接回路接続を行なってい
た。
【０００４】または図１５に示すようにチップ１をバン
プ２が設けられた面を上側にして回路基板３上に載置接
着し、バンプ２と回路パターン４に形成されたバンプ５
とを、直径数１０μｍの金などの金属線６で結線してい
た。
プ２が設けられた面を上側にして回路基板３上に載置接
着し、バンプ２と回路パターン４に形成されたバンプ５
とを、直径数１０μｍの金などの金属線６で結線してい
た。
【０００５】
【発明が解決しようとする課題】しかしながら図１４に
示す従来の実装方法によると、チップ１は通常シリコン
を主体として構成されており、回路基板３は例えばガラ
エポ樹脂などで形成されていて、それぞれの熱膨張係数
が異なる。このためバンプ２を溶融するために加熱する
と、冷却時にストレスのためにバンプ２の部分に亀裂や
破損を生じるおそれがあった。このためバンプ２の材
質、径、高さ及び回路基板３の材質などが制約され製造
が困難になるという問題があった。
示す従来の実装方法によると、チップ１は通常シリコン
を主体として構成されており、回路基板３は例えばガラ
エポ樹脂などで形成されていて、それぞれの熱膨張係数
が異なる。このためバンプ２を溶融するために加熱する
と、冷却時にストレスのためにバンプ２の部分に亀裂や
破損を生じるおそれがあった。このためバンプ２の材
質、径、高さ及び回路基板３の材質などが制約され製造
が困難になるという問題があった。
【０００６】また図１５に示す従来の実装方法による
と、上記のような制約を受けることはないが、バンプ２
と回路パターン４とを１つづつ金属線６で結線しなけれ
ばならず、工数が増大して量産に適しないという問題が
あった。しかも金属線６に金を用いているためコスト高
になる欠点もあった。
と、上記のような制約を受けることはないが、バンプ２
と回路パターン４とを１つづつ金属線６で結線しなけれ
ばならず、工数が増大して量産に適しないという問題が
あった。しかも金属線６に金を用いているためコスト高
になる欠点もあった。
【０００７】本発明はこのような状況に鑑みてなされた
もので、バンプの破壊を発生させることなくチップと回
路パターンとを一括配線することができ、量産性を向上
させコストを低減することのできる電子部品の実装方法
を提供することを目的とする。
もので、バンプの破壊を発生させることなくチップと回
路パターンとを一括配線することができ、量産性を向上
させコストを低減することのできる電子部品の実装方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の電子部品の実装
方法は、電子部品としてのフリップチップ１の一面に外
周に沿って設けられ、それぞれ半田層としてのバンプ２
で被覆された複数個の接点と、回路基板３に形成された
回路パターン４とを接続して、フリップチップ１を回路
基板３に実装する電子部品の実装方法において、接点と
回路パターン４との位置合わせを行ない、バンプ２を上
面にしてチップ１を回路基板３上に接着固定する第１の
工程と、接点と回路パターン４とを結線する結線パター
ン１２が形成された可撓性の結線基板１１を、回路基板
３上の結線位置に位置決めし、熱圧着により結線を行な
う第２の工程とからなることを特徴とする。
方法は、電子部品としてのフリップチップ１の一面に外
周に沿って設けられ、それぞれ半田層としてのバンプ２
で被覆された複数個の接点と、回路基板３に形成された
回路パターン４とを接続して、フリップチップ１を回路
基板３に実装する電子部品の実装方法において、接点と
回路パターン４との位置合わせを行ない、バンプ２を上
面にしてチップ１を回路基板３上に接着固定する第１の
工程と、接点と回路パターン４とを結線する結線パター
ン１２が形成された可撓性の結線基板１１を、回路基板
３上の結線位置に位置決めし、熱圧着により結線を行な
う第２の工程とからなることを特徴とする。
【０００９】
【作用】上記構成の電子部品の実装方法においては、チ
ップ１のバンプ２と回路基板３の回路パターン４とは、
可撓性の結線基板１１に形成された結線パターン１２を
介して接続されているので、チップ１と回路パターン４
とは一括配線することができる。しかも実装時にバンプ
２を加熱しても結線基板１１がチップ１と回路基板３と
の熱膨張差を吸収するので、バンプ２が破壊されること
はない。
ップ１のバンプ２と回路基板３の回路パターン４とは、
可撓性の結線基板１１に形成された結線パターン１２を
介して接続されているので、チップ１と回路パターン４
とは一括配線することができる。しかも実装時にバンプ
２を加熱しても結線基板１１がチップ１と回路基板３と
の熱膨張差を吸収するので、バンプ２が破壊されること
はない。
【００１０】
【実施例】以下、本発明の電子部品の実装方法の一実施
例を図面を参照して説明する。
例を図面を参照して説明する。
【００１１】図１乃至図５に本発明の一実施例の工程を
示す。これらの図において、図１４に示す従来例の部分
と対応する部分には同一の符号を付してあり、その説明
は適宜省略する。本実施例の特徴はチップ１に設けられ
たバンプ２と回路基板３に形成された回路パターン４と
を、可撓性結線基板１１に形成された結線パターン１２
を介して接続した点にある。
示す。これらの図において、図１４に示す従来例の部分
と対応する部分には同一の符号を付してあり、その説明
は適宜省略する。本実施例の特徴はチップ１に設けられ
たバンプ２と回路基板３に形成された回路パターン４と
を、可撓性結線基板１１に形成された結線パターン１２
を介して接続した点にある。
【００１２】回路基板３の上面にはＦＣチップ１が嵌合
するほぼ正方形状の凹部１３が形成されており、凹部１
３の四周に沿った回路基板３上に回路パターン４が形成
されている。まず第１の工程において、図１及び図２に
示すように回路基板３の凹部１３にチップ１を固定する
ための接着剤１４を塗布する。次にバンプ２が形成され
たチップ１をバンプ２の面を上にして凹部１３内に嵌合
し、バンプ２と回路パターン４との接続箇所を精度よく
位置合わせした後、接着剤１４を固化させてチップ１を
回路基板３上に固定実装する。
するほぼ正方形状の凹部１３が形成されており、凹部１
３の四周に沿った回路基板３上に回路パターン４が形成
されている。まず第１の工程において、図１及び図２に
示すように回路基板３の凹部１３にチップ１を固定する
ための接着剤１４を塗布する。次にバンプ２が形成され
たチップ１をバンプ２の面を上にして凹部１３内に嵌合
し、バンプ２と回路パターン４との接続箇所を精度よく
位置合わせした後、接着剤１４を固化させてチップ１を
回路基板３上に固定実装する。
【００１３】次に第２の工程において、図３に示すよう
にバンプ２及び回路パターン４と整合する位置に結線パ
ターン１２が形成された可撓性の結線基板１１を、結線
パターン１２を下向きにして回路基板３上に載置する。
なお結線基板１１は耐熱性ポリイミド樹脂などでフィル
ム状に形成したものを用い、結線パターン１２は銅箔を
フォトエッチング法または印刷法で所定の形状にしたも
のを用いる。そして結線パターン１２がバンプ２及び回
路パターン４に精度よく一致するように、結線基板１１
の位置決めを行なう。
にバンプ２及び回路パターン４と整合する位置に結線パ
ターン１２が形成された可撓性の結線基板１１を、結線
パターン１２を下向きにして回路基板３上に載置する。
なお結線基板１１は耐熱性ポリイミド樹脂などでフィル
ム状に形成したものを用い、結線パターン１２は銅箔を
フォトエッチング法または印刷法で所定の形状にしたも
のを用いる。そして結線パターン１２がバンプ２及び回
路パターン４に精度よく一致するように、結線基板１１
の位置決めを行なう。
【００１４】次に熱圧着ツール１５を用いて結線基板１
１をチップ１及び回路基板３に対して加熱押圧し、チッ
プ１に形成されたバンプ２と回路基板３の回路パターン
４に形成されたバンプ１６を溶融して、バンプ２、結線
パターン１２及び回路パターン４の熱接合を行なう。こ
の結果図４及び図５に示すように、結線基板１１を介し
てＦＣチップ１は回路基板３に実装される。
１をチップ１及び回路基板３に対して加熱押圧し、チッ
プ１に形成されたバンプ２と回路基板３の回路パターン
４に形成されたバンプ１６を溶融して、バンプ２、結線
パターン１２及び回路パターン４の熱接合を行なう。こ
の結果図４及び図５に示すように、結線基板１１を介し
てＦＣチップ１は回路基板３に実装される。
【００１５】本実施例によれば、ＦＣチップ１のバンプ
２と回路基板３の回路パターン４とを、可撓性の結線基
板１１に形成された結線パターン１２を介して一括配線
することができ、量産性を向上させることができる。ま
たワイヤボンディングの場合のような金などの高価な材
料を使用しないので、コストを低減することができる。
さらに結線基板１１が可撓性であるので、実装時にバン
プ２を加熱しても結線基板１１がチップ１と回路基板３
との熱膨張差を吸収し、バンプ２が破壊されることはな
い。
２と回路基板３の回路パターン４とを、可撓性の結線基
板１１に形成された結線パターン１２を介して一括配線
することができ、量産性を向上させることができる。ま
たワイヤボンディングの場合のような金などの高価な材
料を使用しないので、コストを低減することができる。
さらに結線基板１１が可撓性であるので、実装時にバン
プ２を加熱しても結線基板１１がチップ１と回路基板３
との熱膨張差を吸収し、バンプ２が破壊されることはな
い。
【００１６】上記実施例ではチップ１が回路基板３に形
成された凹部１３に嵌合される場合について説明した
が、図６乃至図１０に示すようにチップ１を回路基板３
の表面に直接実装してもよい。実装方法は図１乃至図５
に示す実施例の場合と同様であるので、対応する部分に
は同一の符号を付して示し、その説明を省略する。但し
この場合の結線基板１１には、チップ１のバンプ２と回
路パターン４のバンプ１６とに当接するように、四周に
沿って段差部１１ａが形成されている。
成された凹部１３に嵌合される場合について説明した
が、図６乃至図１０に示すようにチップ１を回路基板３
の表面に直接実装してもよい。実装方法は図１乃至図５
に示す実施例の場合と同様であるので、対応する部分に
は同一の符号を付して示し、その説明を省略する。但し
この場合の結線基板１１には、チップ１のバンプ２と回
路パターン４のバンプ１６とに当接するように、四周に
沿って段差部１１ａが形成されている。
【００１７】なお結線基板１１に形成された結線パター
ン１２は直線状に限定されず、例えば図１１に示すよう
にＳ字状であってもよく、図１２に示すように山形であ
ってもよい。
ン１２は直線状に限定されず、例えば図１１に示すよう
にＳ字状であってもよく、図１２に示すように山形であ
ってもよい。
【００１８】
【発明の効果】以上説明したように、本発明の電子部品
の実装方法によれば、チップに形成されたバンプと回路
基板に形成された回路パターンとを、可撓性の結線基板
に形成された結線パターンを介して接続したので、容易
に一括配線を行なうことができ、量産性を向上しコスト
を低減することができる。また実装時の加熱によるバン
プの破壊の発生も防止できる。
の実装方法によれば、チップに形成されたバンプと回路
基板に形成された回路パターンとを、可撓性の結線基板
に形成された結線パターンを介して接続したので、容易
に一括配線を行なうことができ、量産性を向上しコスト
を低減することができる。また実装時の加熱によるバン
プの破壊の発生も防止できる。
【図１】本発明の電子部品の実装方法の一実施例の接着
剤塗布工程を示す斜視図
剤塗布工程を示す斜視図
【図２】本発明の一実施例のチップ実装工程を示す斜視
図
図
【図３】本発明の一実施例の結線基板の装着工程を示す
斜視図
斜視図
【図４】本発明の一実施例のチップ実装状態を示す平面
図
図
【図５】図４の縦断面図
【図６】本発明の電子部品の実装方法の他の実施例の接
着剤塗布工程を示す斜視図
着剤塗布工程を示す斜視図
【図７】本発明の他の実施例のチップ実装工程を示す斜
視図
視図
【図８】本発明の他の実施例の結線基板の装着工程を示
す斜視図
す斜視図
【図９】本発明の他の実施例のチップ実装状態を示す平
面図
面図
【図１０】図９の縦断面図
【図１１】図３に示す結線パターンの形状の他の一例を
示す平面図
示す平面図
【図１２】図３に示す結線パターンの形状の別の一例を
示す斜視図
示す斜視図
【図１３】フリップチップの一例の構成を示す斜視図
【図１４】従来のフリップチップの実装構造の一例を示
す正面図
す正面図
【図１５】従来のフリップチップの実装構造の他の一例
を示す正面図
を示す正面図
１ チップ ２ バンプ（半田層） ３ 回路基板 ４ 回路パターン １１ 結線基板 １２ 結線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 節子 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (1)
- 【請求項１】 電子部品のチップの一面に外周に沿って
設けられ、それぞれ半田層で被覆された複数個の接点
と、回路基板に形成された回路パターンとを接続して、
前記電子部品を前記回路基板に実装する電子部品の実装
方法において、 前記接点と前記回路パターンとの位置合わせを行ない、
前記半田層を上面にして前記チップを前記回路基板上に
接着固定する第１の工程と、 前記接点と前記回路パターンとを結線する結線パターン
が形成された可撓性の結線基板を、前記回路基板上の結
線位置に位置決めし、熱圧着により結線を行なう第２の
工程とからなることを特徴とする電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32534391A JPH05136192A (ja) | 1991-11-13 | 1991-11-13 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32534391A JPH05136192A (ja) | 1991-11-13 | 1991-11-13 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136192A true JPH05136192A (ja) | 1993-06-01 |
Family
ID=18175754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32534391A Pending JPH05136192A (ja) | 1991-11-13 | 1991-11-13 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2014188493A1 (ja) * | 2013-05-20 | 2017-02-23 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
-
1991
- 1991-11-13 JP JP32534391A patent/JPH05136192A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2014188493A1 (ja) * | 2013-05-20 | 2017-02-23 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US6001493A (en) | Substrate for transferring bumps and method of use | |
| US5773896A (en) | Semiconductor device having offsetchips | |
| US20050167834A1 (en) | Semiconductor device including semiconductor element mounted on another semiconductor element | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JPH08236584A (ja) | 半導体装置 | |
| JPH11121507A (ja) | 半導体装置およびその製造方法 | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JPH0997856A (ja) | 半導体装置 | |
| US5844319A (en) | Microelectronic assembly with collar surrounding integrated circuit component on a substrate | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5643802A (en) | Method of producing a semiconductor device by gang bonding followed by point bonding | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JPH05136192A (ja) | 電子部品の実装方法 | |
| JP2002057279A (ja) | 半導体装置、積層型半導体装置及びその製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH07161746A (ja) | 半導体装置及びその製造方法 | |
| JP2800806B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JPH1074803A (ja) | 電子部品及びその実装方法 | |
| JPH10303223A (ja) | 半導体装置の実装方法およびこの実装方法によって得られる半導体装置の実装構造 | |
| JPH07114223B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010326 |