JPH02292837A - 相互接続構造の基板 - Google Patents
相互接続構造の基板Info
- Publication number
- JPH02292837A JPH02292837A JP2063935A JP6393590A JPH02292837A JP H02292837 A JPH02292837 A JP H02292837A JP 2063935 A JP2063935 A JP 2063935A JP 6393590 A JP6393590 A JP 6393590A JP H02292837 A JPH02292837 A JP H02292837A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- row
- interconnect structures
- conductive
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000011521 glass Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000010453 quartz Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000000057 synthetic resin Substances 0.000 claims abstract description 6
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000003491 array Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract 1
- 239000003795 chemical substances by application Substances 0.000 abstract 1
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は導電接触、特に圧力接触を用いる導電接続を実
現する導電相互接続構造の複数の行からなる基板に関す
るものである。
現する導電相互接続構造の複数の行からなる基板に関す
るものである。
本発明は更にこのような基板が支持基体上にマウントさ
れる装置に関するものである。
れる装置に関するものである。
冒頭に記載のような型の基板は特開昭６０− ２６２４
３０号に記載されている。適切な前記基板は、いわゆる
フリップ・チップ方式（ｆａｃｅ−ｄｏｗｎ ｂｏｎｄ
ｉｎｇ）を用いて支持基体上に設けられた集積回路であ
る。
３０号に記載されている。適切な前記基板は、いわゆる
フリップ・チップ方式（ｆａｃｅ−ｄｏｗｎ ｂｏｎｄ
ｉｎｇ）を用いて支持基体上に設けられた集積回路であ
る。
前記相互接続構造又はバンプ（ｂｕｍｐ）は前記支持基
体上の導体トラックと導電接触を形成する。前記特許公
開公報において圧力接触は前記支持基体と前記集積回路
とのあいだの熱硬化性樹脂を用いて維持され、この熱硬
化性樹脂は前記接触が形成された後に硬化される。
体上の導体トラックと導電接触を形成する。前記特許公
開公報において圧力接触は前記支持基体と前記集積回路
とのあいだの熱硬化性樹脂を用いて維持され、この熱硬
化性樹脂は前記接触が形成された後に硬化される。
このような接続における問題は熱的挙動である。
合成樹脂、支持基体、基板及び前記相互接続構造（バン
ブ）の材料の異なる熱膨張係数により、湾曲が顕著に前
記基板及び前記支持基体に生じるので前記接触領域の前
記圧力は一定ではない。これは信頼性のない接触を生じ
させる。
ブ）の材料の異なる熱膨張係数により、湾曲が顕著に前
記基板及び前記支持基体に生じるので前記接触領域の前
記圧力は一定ではない。これは信頼性のない接触を生じ
させる。
本発明による第一の基板は、前記相互接続構造がもっぱ
ら実質的に相互距離ｄが等しい少なくとも１行に存在し
、前記基板は相互接続構造の少なくとも１行からなる少
なくとも３本の平行列の配列を有し、これらの列配列を
互いに少なくとも５ｄの間隔に離間する。
ら実質的に相互距離ｄが等しい少なくとも１行に存在し
、前記基板は相互接続構造の少なくとも１行からなる少
なくとも３本の平行列の配列を有し、これらの列配列を
互いに少なくとも５ｄの間隔に離間する。
本発明による第二の基板は、前記相互接続構造がもっぱ
ら実質的に相互距離ｄが等しい少なくとも１行に存在し
、前記基板は相互接続構造の少なくとも２行からなる少
なくとも２列の平行列配列を有し、これらの列配列を互
いに少なくとも５ｄの間隔に離間する。
ら実質的に相互距離ｄが等しい少なくとも１行に存在し
、前記基板は相互接続構造の少なくとも２行からなる少
なくとも２列の平行列配列を有し、これらの列配列を互
いに少なくとも５ｄの間隔に離間する。
本発明は、異なる圧力法を用いる複数の行又は列の圧力
接触の処理が前記基板又はこれに結合される弾性媒体の
弾性張力及び前記支持基体の弾性張力の最適な分布をも
たらす。行（列配列）に配列された圧力接触は、実質的
には同一平面内にあり、一方前記行（列配列）間で前記
基板及び前記支持基体のどちらか一方を変形する。更に
又、前記圧力分布の一部は、既に前記基板又は前記支持
基体に機械的に結合された弾性媒体に吸収されるであろ
う。
接触の処理が前記基板又はこれに結合される弾性媒体の
弾性張力及び前記支持基体の弾性張力の最適な分布をも
たらす。行（列配列）に配列された圧力接触は、実質的
には同一平面内にあり、一方前記行（列配列）間で前記
基板及び前記支持基体のどちらか一方を変形する。更に
又、前記圧力分布の一部は、既に前記基板又は前記支持
基体に機械的に結合された弾性媒体に吸収されるであろ
う。
前記圧力接触の圧力は、例えば接着剤またはクランピン
グ構造を用いて維持することも出来る。
グ構造を用いて維持することも出来る。
本願と同時に出願されたオランダ特許出願番号８９００
６７５号出願に記載された相互接続構造が好ましくは選
択される。従って本発明による基板の好ましい実施例は
、相互接続構造がその周囲に沿ってその最大の高さを有
し、その周囲に沿って実質的に該表面領域は球面状突起
を備えることを特徴とする。
６７５号出願に記載された相互接続構造が好ましくは選
択される。従って本発明による基板の好ましい実施例は
、相互接続構造がその周囲に沿ってその最大の高さを有
し、その周囲に沿って実質的に該表面領域は球面状突起
を備えることを特徴とする。
この場合前記相互接続構造は好ましくは１００μｍの最
大直径を有する円形であり、一方断面において最大の高
さは１０μｍである。他の表面（正方形、六角形、八角
形）も選択的に可能である。
大直径を有する円形であり、一方断面において最大の高
さは１０μｍである。他の表面（正方形、六角形、八角
形）も選択的に可能である。
前記基板は好ましくは半導体基体、例えば集積回路が形
成されたシリコンであり、一方前記支持基体はガラス又
は石英で形成されてもよく、又必要に応じて液晶表示装
置のための支持プレートを形成してもよい。セラミック
材料、合成樹脂、又はポリイミドを前記支持基体の材料
として選択してもよい。
成されたシリコンであり、一方前記支持基体はガラス又
は石英で形成されてもよく、又必要に応じて液晶表示装
置のための支持プレートを形成してもよい。セラミック
材料、合成樹脂、又はポリイミドを前記支持基体の材料
として選択してもよい。
本発明をいくつかの実施例により図面を参照し詳細に説
明する。
明する。
第１図は本発明による基板の概略的な平面図、第２図は
接着剤を用いて支持基体に固定された基板の第１図の線
■一■上の概略的な断面、第３図はクランピング構造を
用いて固定された前記同一基板を概略的に示し、第４図
は第３図の構造の変形例を概略的に示し、一方第５図な
いし第７図は前記相互接続構造のいろいろな配列を示す
。
接着剤を用いて支持基体に固定された基板の第１図の線
■一■上の概略的な断面、第３図はクランピング構造を
用いて固定された前記同一基板を概略的に示し、第４図
は第３図の構造の変形例を概略的に示し、一方第５図な
いし第７図は前記相互接続構造のいろいろな配列を示す
。
第１図は、例えば半導体基体（ＩＣ）のような基板２の
上に相互接続構造（バンブ）３の分布を示す平面図であ
る。前記基板２は、本発明による本実施例の場合、相互
距離がｄで、例えば一つの平行の行で、２つの行間の距
離が約５ｄであるように行に配列されたバンプ３を有す
る。前記基板は、外部接続のためのボンディングパッド
領域に前記バンプが存在する例えば集積回路からなる。
上に相互接続構造（バンブ）３の分布を示す平面図であ
る。前記基板２は、本発明による本実施例の場合、相互
距離がｄで、例えば一つの平行の行で、２つの行間の距
離が約５ｄであるように行に配列されたバンプ３を有す
る。前記基板は、外部接続のためのボンディングパッド
領域に前記バンプが存在する例えば集積回路からなる。
本実施例において、前記バンブ３は本出願と同時に出願
されたオランダ特許出願番号第８９００６７５号に記載
のように浮き出たエッジと滑らかな球面状突起で形成さ
れる。これはこのようなバンプが特に圧力接触に適する
ことを表す。前記オランダ特許出願番号８９００６７５
号に記載されるように、ここでは参考として加味される
が、前記相互接続パターン（バンブ）３は好ましくは円
形で、最大直径１００μｍ１断面の最大の高さ６μｍで
ある。
されたオランダ特許出願番号第８９００６７５号に記載
のように浮き出たエッジと滑らかな球面状突起で形成さ
れる。これはこのようなバンプが特に圧力接触に適する
ことを表す。前記オランダ特許出願番号８９００６７５
号に記載されるように、ここでは参考として加味される
が、前記相互接続パターン（バンブ）３は好ましくは円
形で、最大直径１００μｍ１断面の最大の高さ６μｍで
ある。
第２図は、導体トラック（図示されていない）が存在す
る支持基体４上に、前記導体トラックが導電的に前記バ
ンブ３を介して前記基板２ （例えばシリコンの）の上
に形成された半導体集積回路の外部端子に接続される前
記基板２の断面を示す。
る支持基体４上に、前記導体トラックが導電的に前記バ
ンブ３を介して前記基板２ （例えばシリコンの）の上
に形成された半導体集積回路の外部端子に接続される前
記基板２の断面を示す。
接着剤５又は硬化された合成樹脂接着剤を介して、前記
基板２と前記支持基体４との間の圧力は前記バンブ３の
領域で維持される。例えばガラスの前記支持基体４と同
様に前記基板の機械的な張力は、周囲の条件（温度、湿
度）の変化による前記接着層５の厚さの変化がこれらの
機械的な張力により生ずる変化に関連して小さいままで
あるという条件のもとで、バンプ３の行の領域で所望の
圧力を維持する。この様にして得られた実質的に一定の
圧力は、前記支持基体４上の前記バンブ３と導体トラッ
クとの間の導電圧力接触をバンプ３の行の領域に於いて
維持する。必要であれば前記接着層５は前記バンプ３の
間の表面領域全体に延在してもよい。
基板２と前記支持基体４との間の圧力は前記バンブ３の
領域で維持される。例えばガラスの前記支持基体４と同
様に前記基板の機械的な張力は、周囲の条件（温度、湿
度）の変化による前記接着層５の厚さの変化がこれらの
機械的な張力により生ずる変化に関連して小さいままで
あるという条件のもとで、バンプ３の行の領域で所望の
圧力を維持する。この様にして得られた実質的に一定の
圧力は、前記支持基体４上の前記バンブ３と導体トラッ
クとの間の導電圧力接触をバンプ３の行の領域に於いて
維持する。必要であれば前記接着層５は前記バンプ３の
間の表面領域全体に延在してもよい。
第３図に示す装置において、前記平板（ｐｌａｔｅｓ）
？、８を止金で固定する（クランブ接合する）クラン
ピング構造（ｃｌａｍｐｉｎｇ ｃｏｎｓｔｒｕｃｔｉ
ｏｎ，矢印１０を用いて概略的に示す》を用いて前記バ
ンブ３の領域での圧力を維持する。弾性媒体６は前記基
板２と前記上方の平板７との間に存在する。
？、８を止金で固定する（クランブ接合する）クラン
ピング構造（ｃｌａｍｐｉｎｇ ｃｏｎｓｔｒｕｃｔｉ
ｏｎ，矢印１０を用いて概略的に示す》を用いて前記バ
ンブ３の領域での圧力を維持する。弾性媒体６は前記基
板２と前記上方の平板７との間に存在する。
弾性媒体６は又前記支持基体４ （ガラス板、石英板）
と前記下方の平板８との間においても存在する。
と前記下方の平板８との間においても存在する。
この場合、様々な色々な可能性がある。前記媒体５、６
が薄い層として形成される場合、前記圧力はバンプ３
（自己整合構造）の行領域に集中する。より厚い層の場
合には、前記圧力は実質的に比例分布する。前記基板又
は前記支持基体の弾性変形は、主としてバンブの行の間
に生ずる。この合成張力はバンプの行の領域で前記圧力
を増加する傾向がある。
が薄い層として形成される場合、前記圧力はバンプ３
（自己整合構造）の行領域に集中する。より厚い層の場
合には、前記圧力は実質的に比例分布する。前記基板又
は前記支持基体の弾性変形は、主としてバンブの行の間
に生ずる。この合成張力はバンプの行の領域で前記圧力
を増加する傾向がある。
第４図は、前記弾性媒体５が省略され前記上方の平板７
がバンブ３の行の間に突起形状９を有する装置を示す。
がバンブ３の行の間に突起形状９を有する装置を示す。
前記突起形状９は前記基板２に張力を生じさせるので、
一定の圧力をバンプの行の領域に維持する（第２図の状
態と比較）。必要であれば、弾性媒体は前記支持基体４
と前記下方の平板８との間に設けることもできる。
一定の圧力をバンプの行の領域に維持する（第２図の状
態と比較）。必要であれば、弾性媒体は前記支持基体４
と前記下方の平板８との間に設けることもできる。
第５図は前記基板２を横切る前記バンプ３の他の分布を
示すもので、バンブ３の２つの行からなる１列の配列１
１を有する中心行を備える。これが第１図ないし第４図
に示す装置において実現されたのと同様の利点を有する
。１列配列当たりの行の数と同様に列配列当たりの数は
当然広げられる。
示すもので、バンブ３の２つの行からなる１列の配列１
１を有する中心行を備える。これが第１図ないし第４図
に示す装置において実現されたのと同様の利点を有する
。１列配列当たりの行の数と同様に列配列当たりの数は
当然広げられる。
これを第６図に概略的に示す。
前記利点は、前記基板２がバンプ３の２行く又は必要で
あればそれ以上）の２列の配列のみを有する第７図によ
る分布でも実現できる。
あればそれ以上）の２列の配列のみを有する第７図によ
る分布でも実現できる。
上記構造は、例えばガラスまたは石英基板のような硬い
基板上にフェース・ダウン・ボンディング方式を用いて
多くの外部端子を有するＩＣを設けるために有利に用い
ることができる。前記ガラスまたは石英は、例えば（液
晶）表示装置のような更に大きな組立の一部を構成する
ことができるが、しかしこれは又前記フェース・ダウン
・ボンディング方式を用いて前記支持基体に固定される
一つまたはそれ以上の多くの電子回路素子のための支持
基体としても用いることが出来る。
基板上にフェース・ダウン・ボンディング方式を用いて
多くの外部端子を有するＩＣを設けるために有利に用い
ることができる。前記ガラスまたは石英は、例えば（液
晶）表示装置のような更に大きな組立の一部を構成する
ことができるが、しかしこれは又前記フェース・ダウン
・ボンディング方式を用いて前記支持基体に固定される
一つまたはそれ以上の多くの電子回路素子のための支持
基体としても用いることが出来る。
圧力接触を上記実施例において説明したけれども、上記
の利点は前記列配列の領域での接着接触を用いて実現す
ることも可能である。
の利点は前記列配列の領域での接着接触を用いて実現す
ることも可能である。
第１図は本発明による基板の概略的な平面図、第２図は
接着剤を用いて支持基体に固定された基板の第１図の線
■一■上の概略的な断面、第３図はクランピング構造を
用いて固定された前記同一基板を概略的に示し、第４図
は第３図の構造の変形例を概略的に示し、一方第５図な
いし第７図は前記相互接続構造のいろいろな配列を示す
。 ２・・・基板、 ３・・・バンプ、 ４・・・支持
基体、５・・・接着層、 ７、８・・・平板、６・・
・弾性媒体、９・・・突起形状、 １０・・・クランピ
ング構造、１１・・・配列。 ２ 基板， ４ 支持菖体 ６・弾性媒体 ９・突起形状 ３バンブ， ５・接着層． ７．８・・平板９ １０・クラン〔ンジ１１ｉ！！＋， ２・１Ｓ板，３６ンフ， ５ 接着層，１１・配列。 １−ＩＩ−ＰＨαＢ９−００５ ２−ｎ−ＰＨ［Ｌ［ｌ！ｌ−０［１５
接着剤を用いて支持基体に固定された基板の第１図の線
■一■上の概略的な断面、第３図はクランピング構造を
用いて固定された前記同一基板を概略的に示し、第４図
は第３図の構造の変形例を概略的に示し、一方第５図な
いし第７図は前記相互接続構造のいろいろな配列を示す
。 ２・・・基板、 ３・・・バンプ、 ４・・・支持
基体、５・・・接着層、 ７、８・・・平板、６・・
・弾性媒体、９・・・突起形状、 １０・・・クランピ
ング構造、１１・・・配列。 ２ 基板， ４ 支持菖体 ６・弾性媒体 ９・突起形状 ３バンブ， ５・接着層． ７．８・・平板９ １０・クラン〔ンジ１１ｉ！！＋， ２・１Ｓ板，３６ンフ， ５ 接着層，１１・配列。 １−ＩＩ−ＰＨαＢ９−００５ ２−ｎ−ＰＨ［Ｌ［ｌ！ｌ−０［１５
Claims (1)
- 【特許請求の範囲】 １、導電接触、特に圧力接触を用いる導電接続を実現す
る導電相互接続構造の複数の行からなる基板において、 前記相互接続構造が、もっぱら実質的に相互距離ｄが等
しい少なくとも１行に存在し、前記基板は相互接続構造
の少なくとも１行からなる少なくとも３本の平行列の配
列を有し、これらの列配列を互いに少なくとも５ｄの間
隔に離間することを特徴とする基板。 ２、導電接触、特に圧力接触を用いる導電接続を実現す
る導電相互接続構造の複数の行からなる基板において、 前記相互接続構造が、もっぱら実質的に相互距離ｄが等
しい少なくとも１行に存在し、前記基板は相互接続構造
の少なくとも２行からなる少なくとも２列の平行列配列
を有し、これらの列配列を互いに少なくとも５ｄの間隔
に離間することを特徴とする基板。 ３、特許請求の範囲第１項に記載の基板において、少な
くとも１列の配列が相互接続構造の１行のみからなるこ
とを特徴とする基板。 ４、特許請求の範囲第１項ないし第３項の何れか１項に
記載の基板において、各行は少なくとも６個の相互接続
構造からなることを特徴とする基板。 ５、特許請求の範囲第１項ないし第４項の何れか１項に
記載の基板において、２個の行間の相互距離が少なくと
も１０ｄであることを特徴とする基板。 ６、特許請求の範囲第１項ないし第５項の何れか１項に
記載の基板において、前記相互接続構造がその周囲に沿
ってその最大の高さを有し、その周囲に沿って実質的に
該表面領域は球面状突起を備えることを特徴とする基板
。 ７、特許請求の範囲第６項に記載の基板において、相互
接続構造が断面において最大の高さが１０μｍであるこ
とを特徴とする基板。 ８、特許請求の範囲第６項または第７項に記載の基板に
おいて、前記相互接続構造が平面において実質的に六角
形、八角形または円形であるとを特徴とする基板。 ９、特許請求の範囲第１項ないし第８項の何れか１項に
記載の基板において、前記基板は半導体材料であること
を特徴とする基板。 １０、導体パターンを備える支持基体からなる装置にお
いて、前記導体パターンが特許請求の範囲第１項ないし
第９項の何れか１項に記載の基板に接触点領域において
導電的に接合されることを特徴とする装置。 １１、特許請求の範囲第１０項に記載の装置において、
前記基板と前記支持基体との間の圧力を接着剤または合
成樹脂を用いて圧力接触として維持することを特徴とす
る装置。 １２、特許請求の範囲第１０項に記載の装置において、
前記圧力接触の圧力をクランピング構造を用いて維持す
ることを特徴とする装置。 １３、特許請求の範囲第１２項に記載の装置において、
前記支持基体と前記クランピング構造のクランピング板
との間が弾性媒体からなることを特徴とする装置。 １４、特許請求の範囲第１２項又は第１３項に記載の装
置において、前記基板と前記クランピング構造のクラン
ピング板との間が弾性媒体からなることを特徴とする装
置。 １５、特許請求の範囲第１２項または第１３項に記載の
装置において、前記列配列間の前記基板の前記クランピ
ング板が前記基板に対向する突起を備えることを特徴と
する装置。 １６、特許請求の範囲第１０項ないし第１５項の何れか
１項に記載の装置において、前記支持基体をガラス、石
英、セラミック材料、ポリイミド又は合成樹脂で形成す
ることを特徴とする装置。 １７、駆動電極を備える２個の支持基体間に液晶材料を
備え、２個の前記支持基体の一方の駆動電極が実際の表
示部分の表面領域にわたり延在する液晶表示装置におい
て、前記表示装置が特許請求の範囲第１０項ないし第１
５項の何れか１項に記載の装置からなることを特徴とす
る液晶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900676A NL8900676A (nl) | 1989-03-20 | 1989-03-20 | Substraat met interconnectiestructuren. |
| NL8900676 | 1989-03-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02292837A true JPH02292837A (ja) | 1990-12-04 |
Family
ID=19854321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2063935A Pending JPH02292837A (ja) | 1989-03-20 | 1990-03-13 | 相互接続構造の基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5061984A (ja) |
| EP (1) | EP0389040A1 (ja) |
| JP (1) | JPH02292837A (ja) |
| KR (1) | KR0160960B1 (ja) |
| NL (1) | NL8900676A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2867209B2 (ja) * | 1993-08-27 | 1999-03-08 | 日東電工株式会社 | フレキシブル回路基板と接触対象物との接続方法およびその構造 |
| DE19529490A1 (de) * | 1995-08-10 | 1997-02-13 | Fraunhofer Ges Forschung | Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips |
| US6007348A (en) | 1996-05-07 | 1999-12-28 | Advanced Intercommunications Corporation | Solder ball terminal |
| TW406454B (en) | 1996-10-10 | 2000-09-21 | Berg Tech Inc | High density connector and method of manufacture |
| DE10120029A1 (de) * | 2001-02-13 | 2002-08-29 | Pac Tech Gmbh | Presskontaktierung von Mikrochips |
| JP6369054B2 (ja) * | 2014-03-03 | 2018-08-08 | 東京エレクトロン株式会社 | 基板載置装置及び基板処理装置 |
| RU2758577C1 (ru) * | 2021-03-17 | 2021-10-29 | Федеральное государственное бюджетное учреждение науки Институт физики твердого тела Российской академии наук (ИФТТ РАН) | Способ изготовления контактов к тонким трёхмерным чешуйкам слоистых кристаллов |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5237744A (en) * | 1975-09-19 | 1977-03-23 | Seiko Epson Corp | Electronic desk computer with liquid crystal display |
| JPS58173790A (ja) * | 1982-04-06 | 1983-10-12 | シチズン時計株式会社 | 表示装置と半導体装置の接続構造 |
| US4604644A (en) * | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
-
1989
- 1989-03-20 NL NL8900676A patent/NL8900676A/nl not_active Application Discontinuation
-
1990
- 1990-03-13 JP JP2063935A patent/JPH02292837A/ja active Pending
- 1990-03-14 EP EP90200606A patent/EP0389040A1/en not_active Withdrawn
- 1990-03-17 KR KR1019900003583A patent/KR0160960B1/ko not_active IP Right Cessation
- 1990-03-20 US US07/496,477 patent/US5061984A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0389040A1 (en) | 1990-09-26 |
| NL8900676A (nl) | 1990-10-16 |
| KR0160960B1 (ko) | 1999-02-01 |
| US5061984A (en) | 1991-10-29 |
| KR900015281A (ko) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
| US9984901B2 (en) | Method for making a microelectronic assembly having conductive elements | |
| US7554206B2 (en) | Microelectronic packages and methods therefor | |
| US20030218793A1 (en) | Micro mirror unit including mirror substrate and wiring substrate spaced by conductive spacer | |
| US6303998B1 (en) | Semiconductor device having a chip mounted on a rectangular substrate | |
| JP2003258154A (ja) | 半導体素子の実装構造 | |
| US7427812B2 (en) | Semiconductor device with increased number of external connection electrodes | |
| JPH02292837A (ja) | 相互接続構造の基板 | |
| US5962924A (en) | Semi-conductor die interconnect | |
| US8227915B2 (en) | Bump structure, chip package structure including the same and method of manufacturing the same | |
| JP2002141459A (ja) | 半導体装置および製造方法 | |
| KR20040014166A (ko) | 회로장치의 연결 방법 및 이 회로장치의 어셈블리 | |
| JP3393527B2 (ja) | はんだバンプの接続方法及び加圧治具 | |
| US7094966B2 (en) | Packaging integrated circuits with adhesive posts | |
| JP2576426B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP3897498B2 (ja) | 検査用基板及び検査方法 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP2955870B2 (ja) | バンプを具備する基板 | |
| JPS60126856A (ja) | 半導体装置の組立方法 | |
| JP2007266644A (ja) | 半導体チップの実装構造 | |
| JPH0685003A (ja) | 半導体装置およびその製造方法 | |
| JPH05136192A (ja) | 電子部品の実装方法 | |
| JPS611038A (ja) | 半導体装置の製造方法 | |
| JP2003158216A (ja) | 回路配線基板及びこれを用いた半導体装置 |