KR0160960B1 - 상호접속 구조물을 구비한 기판을 포함하는 전자장치 - Google Patents

상호접속 구조물을 구비한 기판을 포함하는 전자장치 Download PDF

Info

Publication number
KR0160960B1
KR0160960B1 KR1019900003583A KR900003583A KR0160960B1 KR 0160960 B1 KR0160960 B1 KR 0160960B1 KR 1019900003583 A KR1019900003583 A KR 1019900003583A KR 900003583 A KR900003583 A KR 900003583A KR 0160960 B1 KR0160960 B1 KR 0160960B1
Authority
KR
South Korea
Prior art keywords
substrate
support
interconnect structures
electronic device
line arrays
Prior art date
Application number
KR1019900003583A
Other languages
English (en)
Other versions
KR900015281A (ko
Inventor
아난다 쉬라이포겔 라이너
게라르두스 마리아 반 케쎌 코르넬리스
보우만 얀
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR900015281A publication Critical patent/KR900015281A/ko
Application granted granted Critical
Publication of KR0160960B1 publication Critical patent/KR0160960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

내용 없음.

Description

상호 접속 구조물을 구비한 기판을 포함하는 전자 장치
제1도는 본 발명에 따른 개략 평면도.
제2도는 점착 접합체에 의해 지지체에 고정된 제1도의 기판에서 선 II-II을 따른 개략 단면도.
제3도는 클램필 구조물에 의해 고정된 동일 기판의 개략 단면도.
제4도는 제3도의 구조물을 수정하여 도시한 개략 단면도.
제5도, 제6도, 제7도는 상호 접속 구조물의 다양한 배열을 도시한 도시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 3 : 상호 접속 구조물(범프)
4 : 지지체 5 : 점착 접합제
6 : 탄성매체 7 : 상부 플레이트
8 : 하부 플레이트
본 발명은 도전성 접촉 특히, 압력 접촉에 의해 전기 전도 접속을 실시하기 위한 도전성 상호 접속 구조물의 복수개의 열(row)을 포함하는 기판에 관한 것이다.
또한, 본 발명을 이러한 기판이 지지체상에 장착되는 전자 장치에 관한 것이다.
서두에 서술된 형태의 기판은 1980년 일본 공개공보 제 262430호에 기술되어 있다. 상기 관련된 기판은 소위 플립칩 기술 (filp-chip technique)[페이스 다운 결합(face-down bonding)]에 의해 지지체 상에 제공된 집적 회로이다. 상호 접속 구조물 또는 범프는, 지지체 상에서 도체 트랙과 도전성 접촉을 형성한다. 상기 공개 공보에 기술된 압력 접촉은 그 요구된 압력이 지지체와 집적회로 사이의 열 경화성 수지에 의해 유지되므로써 실시되며, 상기 수지는 접촉을 형성한 후 경화된다.
이러한 접속에서의 문제점은 열 반응이다. 수지, 지지체, 기판, 상호 접속 구조물의 재료에 따른 상이한 팽창계수로 인하여, 기판 및 지지체에서 굴곡이 현저하게 발생되기 때문에 결국 접촉 영역에서의 압력이 일정치 않다. 이것은 신뢰할 수 없는 접촉을 제공하게 된다.
본 발명에 따른 제1기판은, 상호 접속 구조물이 거의 동일한 상호 거리(d)에서 적어도 한 열에 배타적으로 위치되고, 상기 기판이 적어도 한 열의 상호 접속 구조물을 포함하는 3개의 평행한 라인 배열을 갖고, 상기 라인 배열이 적어도 5d만큼 상호 이격되는 것을 특징으로 한다.
본 발명에 따른 제2기판은, 상호 접속 구조물이 거의 동일한 상호 거리(d)에서 적어도 한 열에 배타적으로 위치되고, 기판이 하나의 라인 배열에서 적어도 2 열의 상호 접속 구조물을 포함하는 적어도 2개의 평행한 라인 배열을 갖고, 상기 라인 배열이 적어도 5d만큼 상호 이격되는 것을 특징으로 한다.
본 발명은, 다수의 열 또는 라인 배열에서 상이한 압력 방법에 의한 압력 접촉을 제공하므로써 기판이나 기판에 연결된 탄성매체에서의 탄성 장력과 지지체에서의 탄성 장력이 적절하게 배치될 수 있다는 인식에 입각한 것이다. 열(라인 배열)에 배열된 압력 접촉은 열(라인 배열)사이의 기판과 지지체가 변형될 동안 거의 동일 평면상에 유지된다. 또한 압력 배치의 일부는 기판이나 지지체에 기계적으로 연결된 탄성 매체에 이미 흡수되어 있다.
압력 접촉을 위한 압력은 예를 들어 점차 접합체 또는 클램핑 구조물에 의해 유지된다.
본 발명과 동시에 출원된 출원번호 제 PHQ 89004호에 서술된 상호 접속 구조물이 양호하게 선정된다. 그러므로, 본 발명에 따른 기판의 양호한 실시예는, 상호 접속 구조물이 그 원주를 따라 가장 높은 높이를 갖고, 그 표면 영역이 상기 원주를 따라 거의 구형의 돌출부를 갖는 것을 특징으로 한다.
이 경우에, 상호 접속 구조물은 100㎛의 최대 직경을 갖는 원형이 적당하며, 단면하여 투시했을 때 그 최대 높이는 10㎛이다. 다른 표면(4각형, 6각형, 8각형)또한 선택적으로 가능하다.
기판은 예를 들어, 집적 회로가 실현되는 실리콘으로 형성된 반도체 몸체가 유리하며, 지지체는 유리 또는 석영으로 제작되며, 전환시키면 액정 디스플레이용지지 플레이트가 된다.
본 발명은 첨부된 도면과 실시예를 참조로 상세히 서술될 것이다.
제1도는 기판(2), 예를 들어 반도체 몸체(IC)상에 상호 접속 구조물(범프)(3)의 배치를 도시한 평면도이다. 기판(2)은 본 발명에 따라 열, 본 실시예에서는 열 사이에 거리가 5d일 때 상호 거리(d)에서 단일의 평행한 열(row)로 배치된 범프(3)를 갖는다. 기판은 외부 접속을 위해 예를 들어 범프가 결합 패드의 영역에 위치되는 집적 회로를 포함한다. 이러한 실시예에서, 범프(3)는 동시에 제출된 출원번호 제 PHQ89004호에 서술된 높은 원주부 및 부드러운 구형 돌출부로 형성된다. 이것은 특히 범프가 입력 접촉에 적합하도록 작용한다. 여기서 참조로 인용된 출원번호 제 PHQ89004호에 서술되듯이, 상호 접속 패턴(범프)은 원형이 바람직하고, 그 최대 직경은 100㎛이며, 단면하여 투시했을 때 그 최대 높이는 6㎛이다.
제2도는 도체 트랙(도시되지 않음)이 형성된 지지체(4)를 갖는 단면 도시된 기판(2)을 도시하는데, 상기 지지체(4)상에는 범프(3)에 의해 기판(2)(예컨대 실리콘으로 형성된)에 형성된 집적 반도체 회로의 외부 단자에 전기 전도방법으로 접속된다.
기판(2)과 지지체(4)사이의 압력은 점착 접합체(5) 또는 수지 접합제에 의해 범프(3)의 영역에서 유지된다. 만약 주변조건(온도, 습도)의 변화에 기인한 점착 접합체(5)의 두께 변화가 장력에 의한 변형보다 작게 유지되면, 예컨대 유리로 형성된 지지체(4)와 마찬가지로 기판(2)에서의 기계적 장력은 범프(3)열의 영역에서 요구된 압력을 유지시킨다. 이와 같이 형성된 거의 일정한 압력은 지지체(4)상에서 범프(3)와 도체 트랙사이의 범프(3)열의 영역에서 전기 전도 압력 접촉을 유지한다. 만일 필요하다면, 점착층은 범프(3)사이에서 전체표면 영역상으로 연장 가능하다.
제3도의 장치에서, 범프(3)영역에서의 압력은 플레이트를 클램프하는 클램핑 구조물(화살표 10으로 도시)에 의해 유지된다. 탄성매체(6)는 기판(2)과 상부 플레이트(7)사이에 위치된다. 또한 탄성매체(6)는 지지체(4)(유리 플레이트, 석영 플레이트)와 하부 플레이트(8)사이에 위치된다.
이 경우에 다양한 가능성이 존재한다. 만일 상기 매체가 얇은 층으로 형성된다면, 압력은 범프(3)열의 영역에 집중될 것이다(자체 조정 구조물).
훨씬 두꺼운 층이라면, 압력은 거의 비례적으로 분포하게 된다. 기판 또는 지지체의 탄성 변형은 주로 범프의 열 사이에서 발생한다. 합성 장력은 범프 열의 영역에서 압력을 증가시킨다.
제4도는 탄성 매체가 생략되고, 상부 플레이트(7)가 범프(3)의 열 사이에서 돌출된 프로필(9)을 갖는 장치를 도시한다. 프로필(9)은 일정 압력이 범프열의 영역에서 유지된 기판에서 장력을 다시 초래한다(제2도의 상태와 비교). 만일 필요하다면, 상기 탄성 매체가 지지체(4)와 하부 플레이트(8)사이에 제공될 수 있다.
제5도는 기판(20을 횡단하는 범프(3)의 다른 배치를 도시하는데, 상기 기판(2)은 2열의 범프(3)를 포함하는 하나의 라인 배열(11)을 갖는 중심 열을 갖는다. 이것은 제1 내지 4도에 도시된 실시예와 동일한 장점을 갖는다. 라인 배열에 의한 열 수와 마찬가지로 라인 배열수 또한 연장된다. 제6도에 이것이 개략적으로 도시되어 있다.
상기 장점은, 기판(2)이 2열(필요하다면 그 이상)범프(3)의 2 라인 배열(11)을 갖는 제7도에 따른 배치에 의해 실현된다.
상기 서술된 구조물은, 예를들어 유리, 석영 기판 등의 단단한 기판상에서 페이스 다운 결합에 의해 IC에 많은 외부 단자를 제공하기 위해 양호하게 사용될 수 있다. 유리 또는 석영은 예컨대(액정)디스플레이 장치등의 대형 조립체의 일부를 형성하고 또한 다수의 전기 회로 소자를 위한 지지체로 이용되며, 하나 이상의 전기 회로 소자는 상기 페이스 다운 결합방법에 의해 지지체에 보호된다.
압력 접촉이 실시예에 서술되었지만, 상술의 장점은 라인 배열의 영역에서 점착 접촉에 의해 실시된다.

Claims (6)

  1. 지지체(4)의 대향면상에서 도전성 트랙과의 전기접촉을 실시하기 위해 복수개의 융기된 도전성 상호접속 구조물(3)을 포함하는 기판(2)을 구비한 전자 장치에 있어서, 상호 접속 구조물(3)은 적어도 2개의 평행한 라인 배열로 배치되며, 상기 라인 배열의 각각은 적어도 1열의 상호 접속 구조물을 포함하며, 상기 2개의 라인 배열사이의 영역에서 기판(2)과 지지체(4)는 가압되며, 상기 영역에서 기판(2)과 지지체(4)사이의 최단거리는 융기된 상호 접속 구조물의 높이보다 작기 때문에 상호 접속 구조물(3)과 도전성 트랙사이에서 압력 접촉이 이루어지며, 상기 접촉 영역은 거의 평면인 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서, 상기 압력 관계는 기판과 지지체 사이에서 접착제나 수지층에 의해 지지되는 것을 특징으로 하는 전자 장치.
  3. 제1항에 있어서, 상기 장치는 액정 디스플레이 장치인 것을 특징으로 하는 전자 장치.
  4. 제1항에 있어서, 상기 상호 접속 구조물은 거의 동일한 상호 거리(d)로 위치되며, 상기 기판은 적어도 1열의 상호 접속 구조물을 포함하는 3개의 평행한 라인 배열을 가지며, 상기 라인 배열은 적어도 5d 만큼 서로 각각 이격되는 것을 특징으로 하는 전자 장치.
  5. 제1항에 있어서, 적어도 1열의 상호접속 구조물 거의 동일한 상호 거리(d)로 위치되며, 기판은 1라인 배열에서 적어도 2열의 상호 접속 구조물을 포함하는 2개의 평행한 라인 배열을 가지며, 상기 라인 배열은 적어도 5d 만큼 서로 각각 이격되는 것을 특징으로 하는 전자 장치.
  6. 제1항에 있어서, 각각의 상호접속 구조물은 그 원주를 따라 가장 큰 높이를 갖고, 그 표면 영역은 원주를 따라 구형의 돌출부를 갖는 것을 특징으로 하는 전자 장치.
KR1019900003583A 1989-03-20 1990-03-17 상호접속 구조물을 구비한 기판을 포함하는 전자장치 KR0160960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900676 1989-03-20
NL8900676A NL8900676A (nl) 1989-03-20 1989-03-20 Substraat met interconnectiestructuren.

Publications (2)

Publication Number Publication Date
KR900015281A KR900015281A (ko) 1990-10-26
KR0160960B1 true KR0160960B1 (ko) 1999-02-01

Family

ID=19854321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003583A KR0160960B1 (ko) 1989-03-20 1990-03-17 상호접속 구조물을 구비한 기판을 포함하는 전자장치

Country Status (5)

Country Link
US (1) US5061984A (ko)
EP (1) EP0389040A1 (ko)
JP (1) JPH02292837A (ko)
KR (1) KR0160960B1 (ko)
NL (1) NL8900676A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867209B2 (ja) * 1993-08-27 1999-03-08 日東電工株式会社 フレキシブル回路基板と接触対象物との接続方法およびその構造
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
US6007348A (en) * 1996-05-07 1999-12-28 Advanced Intercommunications Corporation Solder ball terminal
SG71046A1 (en) 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
DE10120029A1 (de) * 2001-02-13 2002-08-29 Pac Tech Gmbh Presskontaktierung von Mikrochips
JP6369054B2 (ja) * 2014-03-03 2018-08-08 東京エレクトロン株式会社 基板載置装置及び基板処理装置
RU2758577C1 (ru) * 2021-03-17 2021-10-29 Федеральное государственное бюджетное учреждение науки Институт физики твердого тела Российской академии наук (ИФТТ РАН) Способ изготовления контактов к тонким трёхмерным чешуйкам слоистых кристаллов

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237744A (en) * 1975-09-19 1977-03-23 Seiko Epson Corp Electronic desk computer with liquid crystal display
JPS58173790A (ja) * 1982-04-06 1983-10-12 シチズン時計株式会社 表示装置と半導体装置の接続構造
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making

Also Published As

Publication number Publication date
EP0389040A1 (en) 1990-09-26
JPH02292837A (ja) 1990-12-04
US5061984A (en) 1991-10-29
NL8900676A (nl) 1990-10-16
KR900015281A (ko) 1990-10-26

Similar Documents

Publication Publication Date Title
US6370032B1 (en) Compliant microelectronic mounting device
US6265775B1 (en) Flip chip technique for chip assembly
US5477933A (en) Electronic device interconnection techniques
US7939934B2 (en) Microelectronic packages and methods therefor
US8531039B2 (en) Micro pin grid array with pin motion isolation
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
EP0660383B1 (en) Electronic device package
US6358627B2 (en) Rolling ball connector
EP0852397B1 (en) Cantilevered ball connection for integrated circuit chip package
US7893550B2 (en) Semiconductor package comprising alignment members
US8183693B2 (en) Electronic device, method of producing the same, and semiconductor device
KR100278479B1 (ko) 엑스레이 디텍터 및 그 제조방법_
KR0160960B1 (ko) 상호접속 구조물을 구비한 기판을 포함하는 전자장치
US5962924A (en) Semi-conductor die interconnect
KR100549409B1 (ko) 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
KR100496841B1 (ko) 엘라스토머 전기 커넥터
JPH10308413A (ja) 電子部品及び電子部品搭載モジュール
US6831361B2 (en) Flip chip technique for chip assembly
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法
JPH07254632A (ja) 半導体装置及びその製造方法
JP2862081B2 (ja) Ｉｃチップの実装構造
KR0164065B1 (ko) 이방성 도전 고무
JPH0582523A (ja) 転写バンプ電極
JPH04312774A (ja) 電気接続用コネクタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20010801

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee