DE19529490A1 - Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips - Google Patents

Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips

Info

Publication number
DE19529490A1
DE19529490A1 DE19529490A DE19529490A DE19529490A1 DE 19529490 A1 DE19529490 A1 DE 19529490A1 DE 19529490 A DE19529490 A DE 19529490A DE 19529490 A DE19529490 A DE 19529490A DE 19529490 A1 DE19529490 A1 DE 19529490A1
Authority
DE
Germany
Prior art keywords
chip
carrier substrate
adhesive layer
contact areas
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19529490A
Other languages
English (en)
Inventor
Rolf Aschenbrenner
Elke Zakel
Hans-Hermann Oppermann
Ghassem Azdasht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19529490A priority Critical patent/DE19529490A1/de
Priority to PCT/EP1996/003351 priority patent/WO1997006557A1/de
Priority to US09/011,570 priority patent/US6107118A/en
Publication of DE19529490A1 publication Critical patent/DE19529490A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Chipkontak­ tierungsverfahren, auf damit hergestellte elektronische Schaltungen und auf ein Trägersubstrat zur Kontaktierung von Chips.
Im Stand der Technik sind bereits Chipkontaktierungsverfah­ ren bekannt, die im Vergleich zu herkömmlichen Drahtkontak­ tierungsverfahren eine erhebliche Steigerung der Packungs- und Anschlußdichten ermöglichen. Beispiele für solche be­ kannte Verfahren sind das TAB-Verfahren (Tape Automated Bonding = automatisches Filmbonden) und das Flip-Chip-Kon­ taktierungsverfahren.
Bei diesen bekannten Verfahren werden durch kürzere Signal­ laufzeiten bei geringeren Signalverlusten elektrisch para­ sitäre Effekte erheblich reduziert.
Beim TAB-Verfahren handelt es sich um eine automatische, simultane Kontaktierungstechnik, bei der der Chip über Kon­ takthöcker (sogenannte "Bumps") mit einer Leiterbahnstruktur auf beispielsweise einem Polyimidfilm (Tape) verbunden wird. Zur Befestigung der mit Kontakthöckern (Bumps) versehenen Chips an dem Tape (auch als "Inner Lead Bonding" bezeichnet) werden die Kontakthöcker und die Leiterbahnen durch eine Thermode mit einem definierten Temperatur-Druck-Zeit-Profil (auch als Thermokompressionsbonden, "TC", bezeichnet) mit­ einander verbunden.
Bei dem Flip-Chip-Kontaktierungsverfahren wird ein Chip, der beispielsweise eine integrierte Schaltung aufweist, mit der aktiven Seite auf dem Substrat befestigt (als "face down" bezeichnet). Die elektrische Verbindung wird auch hier durch metallische Kontakthöcker hergestellt, die sich auf dem Chip oder in einigen Fällen auch auf dem Substrat befinden können.
Der Nachteil der oben beschriebenen Prozesse, die Kontakt­ höcker verwenden (sogenannte "Bumping-Prozesse"), besteht darin, daß diese eine Kosten-intensive Ausrüstung für die Photolithographie, die Dünnfilmmetallisierung und die Gal­ vanik benötigen, deren wirtschaftlicher Einsatz jedoch erst bei entsprechend hohen Stückzahlen gewährleistet ist.
Ein weiteres im Stand der Technik bekanntes Verfahren ist in der US-A-4,842,662 beschrieben, bei der das bei den Bum­ ping-Prozessen auftretende Problem durch ein TAB-Verfahren beseitigt wird, das keine Kontakthöcker verwendet (ein "Bumpless"-TAB-Verfahren). Hierzu wird eine Leiterbahnstruk­ tur beispielsweise direkt auf eine Aluminiumanschlußfläche eines Chips durch die sogenannte Thermokompression gebondet.
Dieses Verfahrens ist dahingehend nachteilig, daß beim Ther­ mokompressionsbondenhohe Temperaturen und große Spannungen entstehen, die durch die Druckkraft von etwa 50 N/mm² wäh­ rend des Bondens erzeugt werden. Dies führt zu einer Be­ lastung des unterliegenden Schichtsystems, was zu Rissen und Bauelementausfällen führen kann.
Ausgehend von dem oben beschriebenen Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Chip­ kontaktierungsverfahren zu schaffen, das eine Kontaktierung bei niedrigen Temperaturen und niedrigem Druck auf einfache, schnelle und kostengünstige Art ermöglicht.
Diese Aufgabe wird durch ein Chipkontaktierungsverfahren nach Anspruch 1 gelöst.
Die vorliegende Erfindung schafft ein Chip-Kontaktierungs­ verfahren, das folgende Verfahrensschritte aufweist:
  • a) Bereitstellen eines Trägersubstrats, das eine erste Ober­ fläche hat, auf der eine Mehrzahl von leitenden Anschluß­ abschnitten -angeordnet ist, wobei auf- der ersten Oberflä­ che des Trägersubstrats eine nicht-leitende Klebeschicht angeordnet ist;
  • b) Ausrichten des Trägersubstrats mit einem zu kontaktie­ renden Chip derart, daß eine Mehrzahl von leitenden Kon­ taktbereichen auf dem zu kontaktierenden Chip mit den Anschlußabschnitten auf der ersten Oberfläche des Träger­ substrats ausgerichtet ist; und
  • c) Verbinden des Trägersubstrats und des zu kontaktierenden Chips mittels der Klebeschicht bei einem vorbestimmten Druck und einer vorbestimmten Temperatur derart, daß die Anschlußabschnitte des Trägersubstrats und die Kontakt­ bereiche des Chips gegeneinander anliegen.
Der vorliegenden Erfindung liegt ferner die Aufgabe zu­ grunde, eine elektronische Schaltung zu schaffen, bei der ein oder mehrere Chips bei niedriger Temperatur und niedrigem Druck auf einfache, schnelle und kostengünstige Art auf einem Trägersubstrat kontaktiert sind.
Diese Aufgabe wird durch eine elektronische Schaltung nach Anspruch 12 gelöst.
Die vorliegende Erfindung schafft eine elektronische Schal­ tung, mit
  • - einem Chip mit leitenden Kontaktbereichen; und
  • - einem Trägersubstrat, auf dessen erster Oberfläche, die den Kontaktbereichen des Chips zugewandt ist, eine nicht­ leitende Klebeschicht und eine Mehrzahl von leitenden An­ schlußabschnitten angeordnet ist, wobei die Klebeschicht die Mehrzahl von Anschlußabschnitten zumindest teilweise bedeckt;
    wobei die Kontaktbereiche des Chips und die Anschlußab­ schnitte des Trägersubstrats durch die aufgrund der Klebe­ schicht bewirkte Klebekraft in elektrischem Kontakt zuein­ ander gegeneinander anliegen.
Der vorliegenden Erfindung liegt weiterhin die Aufgabe zu­ grunde, ein Trägersubstrat zur Kontaktierung von Chips zu schaffen, mit dem eine einfache, schnelle und kostengünstige Kontaktierung von Chips bei einer niedrigen Temperatur und niedrigem Druck ermöglicht wird.
Diese Aufgabe wird durch ein Trägersubstrat nach Anspruch 13 gelöst.
Die vorliegende Erfindung schafft ein Trägersubstrat zur Kontaktierung von Chips, mit
  • - einer Mehrzahl von Anschlußabschnitten, die auf einer er­ sten Oberfläche des Trägersubstrats angeordnet sind, wobei die Struktur der Anschlußabschnitte einer Struktur von Kontaktbereichen auf dem zu kontaktierenden Chip ent­ spricht; und
  • - einer Temperatur-aushärtenden Klebeschicht, die auf der ersten Oberfläche des Trägersubstrats angeordnet ist.
Ein Vorteil des Verfahrens der vorliegenden Erfindung be­ steht darin, daß durch die Verwendung von Klebeprozessen bei der Befestigung von Chips an dem Trägersubstrat ein Flußmit­ tel-freies Verfahren bei niedriger Temperatur ermöglicht wird, wodurch dessen Verwendung für flexible Substrate mit einer niedrigen Glasübergangstemperatur ermöglicht wird.
Ein weiterer Vorteil des Verfahrens der vorliegenden Erfin­ dung besteht darin, daß durch die Klebetechnologie gemäß der vorliegenden Erfindung die Verwendung einer ganzen Reihe von kostengünstigen Materialien für das Substrat, wie z. B. Poly­ ester, ermöglicht wird.
Gegenüber dem oben beschriebenen Flip-Chip-Kontaktierungs­ verfahren besteht ein zusätzlicher der Vorteil des Verfah­ rens der vorliegenden Erfindung darin, daß keine Kontakt­ höcker zur Kontaktierung notwendig sind.
Gegenüber dem oben beschriebenen TAB-Kontaktierungsverfahren besteht der Vorteil des Verfahrens der vorliegenden Erfin­ dung darin, daß wesentlich niedrigere Temperaturen und Drüc­ ke erforderlich sind, um die Kontaktierung durchzuführen.
Bevorzugte Weiterbildungen der vorliegenden Erfindung sind in den Unteransprüchen definiert.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1a und Fig. 1b Schritte des Verfahrens zur Herstellung einer elektronischen Schaltung gemäß einem Aus­ führungsbeispiel der vorliegenden Erfindung; und
Fig. 2a bis 2c Darstellungen des Trägersubstrats zur Kon­ taktierung von Chips gemäß der vorliegenden Erfin­ dung.
Anhand der Fig. 1 wird nachfolgend das erfindungsgemäße Chipkontaktierungsverfahren näher beschrieben.
Bei einem ersten Schritt wird ein Trägersubstrat 100 bereit­ gestellt. Auf einer Oberfläche 102 des Trägersubstrats ist eine Mehrzahl von leitenden Anschlußabschnitten 104 angeord­ net. Auf der ersten Oberfläche 102 des Trägersubstrats 100 ist ferner eine nicht-leitende Klebeschicht 106 angeordnet.
Bei einem zweiten Schritt, der in Fig. 1a dargestellt ist, wird das Trägersubstrat 100 mit einem zu kontaktierenden Chip 108 ausgerichtet. Diese Ausrichtung wird derart durch­ geführt, daß eine Mehrzahl von leitenden Kontaktbereichen 110, die auf einer Oberfläche 112 des Chips 108 angeordnet sind, mit den Anschlußabschnitten 104 auf der ersten Ober­ fläche 102 des Trägersubstrats 100 ausgerichtet ist.
Bei einem dritten Schritt, der in Fig. 1b dargestellt ist, wird das Trägersubstrat 100 und der zu kontaktierende Chip 108 mittels der Klebeschicht 106 bei einem vorbestimmten Druck und einer vorbestimmten Temperatur verbunden, so daß die Anschlußabschnitte 108 des Trägersubstrats 100 und die Kontaktbereiche 110 des Chips 108 gegeneinander anliegen.
Es wird darauf hingewiesen, daß bei dem in Fig. 1 darge­ stellten Ausführungsbeispiel das Trägersubstrat 100 aus einem flexiblen Material hergestellt ist.
Das Trägersubstrat 100 kann aus Polyester oder Polyimid be­ stehen.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel sind die Anschlußabschnitte 104 aus Kupfer hergestellt und sind galvanisch vergoldet. Es ist offensichtlich, daß auch andere leitende Materialien zur Herstellung der Anschlußabschnitte 104 geeignet sind.
Die Kontaktbereiche 110 auf dem Chip 108 sind bei dem in Fig. 1 dargestellten Ausführungsbeispiel aus Aluminium her­ gestellt. Es sind jedoch auch andere geeignete leitende Materialien zur Herstellung der Kontaktbereiche 110 möglich.
Die Klebeschicht 106 ist gemäß einem bevorzugten Ausfüh­ rungsbeispiel der vorliegenden Erfindung als Klebefolie aus­ geführt.
Die Klebeschicht besteht bei einem weiteren Ausführungsbei­ spiel der vorliegenden Erfindung aus einem Temperatur-aus­ härtenden Klebemittel.
Wie es in Fig. 1 dargestellt ist, überdeckt bei diesem Aus­ führungsbeispiel die Klebeschicht 106 die Anschlußabschnitte 104 zumindest teilweise. Bei anderen Ausführungsbeispielen ist dies nicht erforderlich, d. h. die Klebeschicht 106 be­ deckt die Anschlußabschnitte 104 nicht.
Nachfolgend wird anhand der Fig. 1b der dritte Schritt des erfindungsgemäßen Verfahrens näher beschrieben.
Nachdem das Trägersubstrat 100 mit dem zu kontaktierenden Chip 108 ausgerichtet ist, wird in einem ersten Teilschritt das Trägersubstrat 100 auf dem zu kontaktierenden Chip 108 angeordnet. Anschließend wird der Chip 108 mit einem vor­ bestimmten Druck beaufschlagt, wie dies durch den Pfeil 114 dargestellt ist. Nachfolgend wird eine vorbestimmte Tempe­ ratur angelegt, um die Klebeschicht 106 zu aktivieren. Durch die Aktivierung der Klebeschicht wird ermöglicht, daß der Kontaktbereich 110 des Chips 108 gegen den Anschlußabschnitt 104 anliegt. Nachdem die Klebeschicht 106 aktiviert ist, wird der vorbestimmte Druck aufrechterhalten, bis die Klebe­ schicht 106 ausgehärtet ist, um sicherzustellen, daß sich der Anschlußabschnitt 104 während des Aushärtens der Klebe­ schicht 106 nicht von dem Kontaktbereich 108 entfernt.
Erst nachdem die Klebeschicht 106 vollständig ausgehärtet ist, wird der vorbestimmte Druck von dem Chip entfernt.
Mit anderen Worten basiert das erfindungsgemäße Verfahren auf einer nicht-leitenden, Temperatur-aushärtenden Kleb­ stoff-Folie, bei dem ein kontakthöckerloser Chip 108 unter einer vorbestimmten Hitze (Temperatur) und einem vorbestimm­ ten Druck mit einem Substrat 100 verbunden wird. Der ange­ legte Druck wird solange aufrechterhalten, bis der Chip 108 durch Aushärten des Klebstoffs 104 fixiert ist, und der Chip 108 leitend mit dem Trägersubstrat 100 verbunden ist.
Es wird darauf hingewiesen, daß der elektrische Kontakt ge­ mäß der vorliegenden Erfindung nicht auf einer metallischen Verschweißung zwischen der Leiterbahn 104 und der Bondpad- Metallisierung 110 basiert, sondern daß der elektrische Kon­ takt allein durch einen reinen Druckkontakt hergestellt ist, wobei der Druckkontakt durch die Klebekraft der Klebeschicht 106 aufrechterhalten wird.
Wie es bereits erwähnt wurde, kann als Trägersubstrat 100, wie beim TAB-Bonden, ein Filmstreifen aus Polyimid verwendet werden, dessen Kupferanschlußleitungen 104 galvanisch ver­ goldet sind. Die Metallisierung auf den Bondpads 110 des Chips 108 ist normalerweise Aluminium.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel wird bei dem oben beschriebenen Verfahren Gold auf Aluminium ge­ bondet, wobei für den Bondvorgang zuerst die Aluminiumbond­ pads auf dem Chip 108 über den Leiterbahnen 104 justiert werden und anschließend wird ein Flip-Chip-Bonder mit einem definierten Temperatur-Druck-Zeit-Profil auf die Anschluß­ leitungen 104 abgesenkt, so daß eine simultane bzw. gleich­ zeitige Kontaktierung aller Anschlüsse, d. h. eine simultane Verbindung aller Kontaktbereiche des Chips 108 mit den An­ schlußabschnitten 104, ermöglicht wird.
Wie es bereits erwähnt wurde, wird das erfindungsgemäße Ver­ fahren bei deutlich niedrigeren Temperaturen und Drücken ausgeführt als herkömmliche Bond-Verfahren.
Bevorzugterweise liegt der beispielsweise an den Chip an­ gelegte Druck im Bereich von 0,5 N/mm² bis 2,5 N/mm², und die angelegte Temperatur liegt bevorzugterweise im Bereich von 100°C bis 200°C.
Anhand der Fig. 1b wird nachfolgend eine elektronische Schaltung gemäß der vorliegenden Erfindung näher beschrie­ ben.
Die erfindungsgemäße Schaltung ist in der Gesamtheit mit dem Bezugszeichen 116 bezeichnet.
Wie es durch die abgebrochenen Kanten 118 dargestellt ist, ist in Fig. 1b lediglich ein Ausschnitt einer größeren elektronischen Schaltung dargestellt.
Die erfindungsgemäße elektronische Schaltung 116 umfaßt einen oder mehrere Chips 108, die leitende Kontaktbereiche 110 aufweisen. Ferner umfaßt die elektronische Schaltung 116 ein Trägersubstrat 100, auf dessen erster Oberfläche 102, die den Kontaktbereichen 110 der bzw. des Chips 108 zuge­ wandt ist, eine nicht-leitende Klebeschicht 106 und eine Mehrzahl von leitenden Anschlußabschnitten 104 angeordnet ist, wobei die Klebeschicht die Mehrzahl von Anschlußab­ schnitten 104 zumindest teilweise bedeckt. Die Kontaktbe­ reiche 110 des bzw. der Chips 108 und die Anschlußabschnitte 104 des Trägersubstrats 100 sind aufgrund der durch die Klebeschicht bewirkte Klebekraft in elektrischem Kontakt zu­ einander angeordnet. Es wird darauf hingewiesen, daß, wie es bereits beschrieben wurde, dieser elektrische Kontakt nicht auf einer metallischen Verschweißung zwischen den Kontaktbe­ reichen 110 und den Anschlußabschnitten 104 besteht, sondern daß es sich hierbei um einen reinen Druckkontakt handelt, der durch die Klebekraft aufrechterhalten wird.
Anhand der Fig. 2 wird nachfolgend ein Trägersubstrat gemäß der vorliegenden Erfindung näher beschrieben.
Es wird darauf hingewiesen, daß in Fig. 2 für gleiche Ele­ mente dieselben Bezugszeichen wie in Fig. 1 verwendet werden.
In Fig. 2a ist ein Trägersubstrat 100 dargestellt, das eine erste Oberfläche 102 aufweist, auf der eine Mehrzahl von An­ schlußabschnitten 104 in einer vorbestimmten Struktur ange­ ordnet sind.
Es wird darauf hingewiesen, daß das anhand der Fig. 2 be­ schriebene Trägersubstrat aus denselben Materialien bestehen kann, wie das anhand von Fig. 1 beschriebene Trägersubstrat und auch dieselben Eigenschaften aufweisen kann wie dieses.
In Fig. 2b ist das Trägersubstrat 102 mit den Anschlußab­ schnitten 104 gezeigt, wobei eine Klebeschicht 106 auf der ersten Oberfläche 102 derart angeordnet ist, daß die An­ schlußabschnitte 104 zumindest teilweise von der Klebe­ schicht 106 bedeckt sind.
Es wird darauf hingewiesen, daß die teilweise Bedeckung der Anschlußabschnitte 104 durch die Klebeschicht kein zwingen­ des Merkmal ist.
Die Klebeschicht 106 kann eine Temperatur-aushärtende Klebe­ schicht sein.
Es wird darauf hingewiesen, daß bei dem erfindungsgemäßen Trägersubstrat zur Kontaktierung von Chips die Struktur der Anschlußabschnitte 104 derart ausgewählt ist, daß eine prob­ lemlose Kontaktierung dieser Anschlußabschnitte mit einer Struktur von Kontaktbereichen auf einem zu kontaktierenden Chip möglich ist.
In Fig. 2c ist ein Schnitt entlang der Linie A-B in Fig. 2b dargestellt.
In Fig. 2c ist deutlich zu erkennen, daß die Klebeschicht 106 die Anschlußabschnitte 104 teilweise bedeckt.
Es wird darauf hingewiesen, daß die vorliegende Erfindung nicht auf die beschriebenen Materialien zur Herstellung des Trägersubstrats 100 beschränkt ist, sondern daß auch andere geeignete Materialien verwendet werden können. Insbesondere können mit der vorliegenden Erfindung auch kostengünstige Materialien für das Trägersubstrat verwendet werden.
Ferner sei hervorgehoben, daß alle oben angeführten Materia­ lien lediglich als Beispiele angegeben sind und daß andere, geeignete Materialien ebenso verwendet werden können.

Claims (13)

1. Chipkontaktierungsverfahren, gekennzeichnet durch fol­ gende Verfahrensschritte:
  • a) Bereitstellen eines Trägersubstrats (100), das eine erste Oberfläche (102) hat, auf der eine Mehrzahl von leitenden Anschlußabschnitten (104) angeordnet ist, wobei auf der ersten Oberfläche (102) des Trägersub­ strats (100) eine nicht-leitende Klebeschicht (106) angeordnet ist;
  • b) Ausrichten des Trägersubstrats (100) mit einem zu kontaktierenden Chip (108) derart, daß eine Mehrzahl von leitenden Kontaktbereichen (110) auf dem zu kon­ taktierenden Chip (108) mit den Anschlußabschnitten (104) auf der ersten Oberfläche (102) des Trägersub­ strats (100) ausgerichtet ist; und
  • c) Verbinden des Trägersubstrats (100) und des zu kon­ taktierenden Chips (108) mittels der Klebeschicht (106) bei einem vorbestimmten Druck und einer vor­ bestimmten Temperatur derart, daß die Anschlußab­ schnitte (104) des Trägersubstrats (100) und die Kon­ taktbereiche (110) des Chips (108) gegeneinander an­ liegen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt (c) folgende Schritte aufweist:
  • c1) Anordnen des Trägersubstrats (100) auf den zu kon­ taktierenden Chip (108);
  • c2) Beaufschlagen des Chips (108) mit einem vorbe­ stimmten Druck;
  • c3) Anlegen einer vorbestimmten Temperatur, um die Klebeschicht (106) zu aktivieren; und
  • c4) Aufrechterhalten des vorbestimmten Drucks, bis die Klebeschicht (106) ausgehärtet ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß beim Schritt c) ein Flip-Chip-Bonder verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet,
daß der angelegte Druck im Bereich von 0,5 N/mm² bis 2,5 N/mm² liegt; und
daß die angelegten Temperatur im Bereich von 100°C bis 200°C liegt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß das Trägersubstrat (100) aus einem flexiblen Ma­ terial hergestellt ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß das Trägersubstrat aus Polyester oder Polyimid her­ gestellt ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß die Anschlußabschnitte (104) aus Kupfer hergestellt sind und galvanisch vergoldet sind.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch ge­ kennzeichnet, daß die Kontaktbereiche (110) auf dem Chip (108) aus Aluminium sind.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch ge­ kennzeichnet, daß die Klebeschicht (106) als Klebefolie ausgeführt ist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch ge­ kennzeichnet, daß die Klebeschicht (106) aus einem Temperatur-aus­ härtenden Klebemittel hergestellt ist.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß die Klebeschicht (106) die Anschlußabschnitte (104) zumindest teilweise bedeckt.
12. Elektronische Schaltung, gekennzeichnet durch
  • - einen Chip (108) mit leitenden Kontaktbereichen (116); und
  • - ein Trägersubstrat (100), auf dessen erster Oberfläche (102), die den Kontaktbereichen (110) des Chips (108) zugewandt ist, eine nicht-leitende Klebeschicht (106) und eine Mehrzahl von leitenden Anschlußabschnitten (104) angeordnet ist, wobei die Klebeschicht (106) die Mehrzahl von Anschlußabschnitten (104) zumindest teil­ weise bedeckt;
    wobei die Kontaktbereiche (110) des Chips (108) und die Anschlußabschnitte (104) durch die aufgrund der Klebeschicht (106) bewirkte Klebekraft in elektrischem Kontakt gegeneinander anliegen.
13. Trägersubstrat zur Kontaktierung von Chips, gekennzeich­ net durch
  • - eine Mehrzahl von Anschlußabschnitten (104), die auf einer ersten Oberfläche (102) des Trägersubstrats (100) angeordnet sind, wobei die Struktur der An­ schlußabschnitte (104) einer Struktur von Kontaktbe­ reichen (110) auf dem zu kontaktierenden Chip (108) entspricht; und
  • - eine Temperatur-aushärtende Klebeschicht (106), die auf der ersten Oberfläche (102) des Trägersubstrats (108) angeordnet ist.
DE19529490A 1995-08-10 1995-08-10 Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips Withdrawn DE19529490A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19529490A DE19529490A1 (de) 1995-08-10 1995-08-10 Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
PCT/EP1996/003351 WO1997006557A1 (de) 1995-08-10 1996-07-30 Kontakthöckerloses chipkontaktierungsverfahren und damit hergestellte elektronische schaltung
US09/011,570 US6107118A (en) 1995-08-10 1996-07-30 Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19529490A DE19529490A1 (de) 1995-08-10 1995-08-10 Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips

Publications (1)

Publication Number Publication Date
DE19529490A1 true DE19529490A1 (de) 1997-02-13

Family

ID=7769211

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19529490A Withdrawn DE19529490A1 (de) 1995-08-10 1995-08-10 Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips

Country Status (3)

Country Link
US (1) US6107118A (de)
DE (1) DE19529490A1 (de)
WO (1) WO1997006557A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046296A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zur Herstellung
DE10120029A1 (de) * 2001-02-13 2002-08-29 Pac Tech Gmbh Presskontaktierung von Mikrochips
WO2007134581A1 (de) * 2006-05-19 2007-11-29 Osram Opto Semiconductors Gmbh Elektrisch leitende verbindung mit isolierendem verbindungsmedium

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135265A1 (en) * 2001-02-13 2004-07-15 Elke Zakel Contacting microchips by means of pressure
US20030113947A1 (en) * 2001-12-19 2003-06-19 Vandentop Gilroy J. Electrical/optical integration scheme using direct copper bonding
JP5248518B2 (ja) * 2006-11-24 2013-07-31 フラウンホッファー−ゲゼルシャフト・ツァー・フォデラング・デル・アンゲワンテン・フォーシュング・エー．ファウ． 電子、特に微細電子機能群とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP0389040A1 (de) * 1989-03-20 1990-09-26 Koninklijke Philips Electronics N.V. Substrat mit einer Verbindungsstruktur

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160028A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 電極の接続方法
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
EP0413335B1 (de) * 1989-08-17 1996-05-15 Canon Kabushiki Kaisha Prozess zur gegenseitigen Konnektion von Elektrodenanschlüssen
US4978835A (en) * 1989-08-21 1990-12-18 Microelectronics And Computer Technology Corporation Method of clamping electrical contacts for laser bonding
JP2547895B2 (ja) * 1990-03-20 1996-10-23 シャープ株式会社 半導体装置の実装方法
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5143785A (en) * 1990-08-20 1992-09-01 Minnesota Mining And Manufacturing Company Cyanate ester adhesives for electronic applications
JPH04158573A (ja) * 1990-10-22 1992-06-01 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE4129964C2 (de) * 1991-09-10 2001-05-03 Sel Alcatel Ag Verfahren zur Herstellung einer elektrisch leitenden Befestigung einer integrierten Schaltung auf einer gedruckten Schaltung
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
WO1995010852A1 (en) * 1993-10-12 1995-04-20 Atmel Corporation Bonding of leads directly over chip active areas

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP0389040A1 (de) * 1989-03-20 1990-09-26 Koninklijke Philips Electronics N.V. Substrat mit einer Verbindungsstruktur

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046296A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zur Herstellung
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
US6969917B2 (en) 2000-07-17 2005-11-29 Infineon Technologies Ag Electronic chip component with an integrated circuit and fabrication method
DE10120029A1 (de) * 2001-02-13 2002-08-29 Pac Tech Gmbh Presskontaktierung von Mikrochips
WO2007134581A1 (de) * 2006-05-19 2007-11-29 Osram Opto Semiconductors Gmbh Elektrisch leitende verbindung mit isolierendem verbindungsmedium
US8102060B2 (en) 2006-05-19 2012-01-24 Osram Opto Semiconductors Gmbh Electrically conducting connection with insulating connection medium

Also Published As

Publication number Publication date
WO1997006557A1 (de) 1997-02-20
US6107118A (en) 2000-08-22

Similar Documents

Publication Publication Date Title
US5739053A (en) Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE19941872B4 (de) Elektronikkomponente, wie z.B. ein Akustikoberflächenwellenbauelement, und Verfahren zum Herstellen derselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE4126757A1 (de) Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE19529490A1 (de) Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
DE10059176A1 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Haltleiermodul sowie Verfahren zur Herstellung eines derartigen Zwischenträgers
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
WO2006000180A2 (de) Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
WO2021069459A1 (de) Kontaktieranordnung für ein elektronisches bauteil und verfahren zur herstellung eines elektronischen bauteils
WO1996009647A1 (de) Verfahren zum kontaktieren eines elektronischen bauelementes auf einem substrat
DE102008011394A1 (de) Montageverfahren für elektronische Bauelemente und Montagebaugruppe
DE10134943A1 (de) Elektronisches Leistungsbauteil mit einem Halbleiterchip
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE10133959B4 (de) Elektronisches Bauteil mit Halbleiterchip
DE10012882A1 (de) Verfahren und Vorrichtung zur Aufbringung eines Halbleiter-Chips auf ein Trägerelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal