WO2006000180A2 - Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung - Google Patents

Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung Download PDF

Info

Publication number
WO2006000180A2
WO2006000180A2 PCT/DE2005/001031 DE2005001031W WO2006000180A2 WO 2006000180 A2 WO2006000180 A2 WO 2006000180A2 DE 2005001031 W DE2005001031 W DE 2005001031W WO 2006000180 A2 WO2006000180 A2 WO 2006000180A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
contact
bonding
edge
film
Prior art date
Application number
PCT/DE2005/001031
Other languages
English (en)
French (fr)
Other versions
WO2006000180A3 (de
Inventor
Michael Bauer
Thomas Engling
Alfred Haimerl
Angela Kessler
Joachim Mahler
Wolfgang Schober
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2006000180A2 publication Critical patent/WO2006000180A2/de
Publication of WO2006000180A3 publication Critical patent/WO2006000180A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the invention relates to a bonding foil and a semiconductor component having such a bonding foil, and to a system carrier for producing a multiplicity of such semiconductor components with bonding foil.
  • the semiconductor chip with a contact surface on its rear side is initially brought into a defined position, with respect to a multiplicity of provided bond connections, aligned and finally fixed.
  • This manufacturing section is also called “the bonding”.
  • the multiplicity of bond connections between a multiplicity of contact surfaces on the active upper side of the semiconductor chip and a multiplicity of contact connection surfaces of a system carrier is produced serially by time-consuming steps.
  • This manufacturing section is also called “ubend bonding”.
  • a third production section takes place in which the semiconductor chip with its bond connections is embedded in a plastic housing composition. This manufacturing section is also called “molding”.
  • the object of the invention is to provide a bonding film, with which the manufacturing process can be simplified, with which the manufacturing sections in the so-called "back-end” Kompri ⁇ be reduced and with the process costs can be reduced.
  • a further object of the invention is to specify a semiconductor component which can be produced reliably with a bonding foil in which the number of different materials is reduced.
  • a bonding foil is provided in order to contact a semiconductor chip, in particular its contact areas, with this bonding foil and to equip a semiconductor component with external contacts.
  • the bonding film is larger in its areal extent than the semiconductor chip.
  • the bonding foil has a foil core made of an insulating plastic foil. On at least one side of the film core, a wiring structure with contact pads is arranged. net.
  • the contact pads of the bonding film correspond in arrangement and size of the arrangement and size of justifyflä ⁇ surfaces of the semiconductor chip to be contacted.
  • the contact pads of the bonding film in arrangement and size are congruent to the arrangement and size of Mais ⁇ surfaces of the semiconductor chip to be contacted.
  • the contact pads are electrically connected via wiring lines of the wiring structure to edge pads in an edge region of the bonding foil.
  • the insulating plastic of the film core has properties which make it possible for the bonding film to be adapted to the outer contour of the semiconductor chip by shrinking the bonding film onto the semiconductor chip or by means of vacuum packaging of the semiconductor chip between two bonding films.
  • this bonding film is that it is suitable both for contacting contact surfaces on the upper side of the semiconductor chip and for contacting the large-area contact surface on the back side of the semiconductor chip.
  • a further advantage of this bonding foil is that the edge contact surfaces of the bonding foil can serve as external contacts of a semiconductor component, especially if two bonding foils are placed on the top side and the back side of the semiconductor chip, and thus represent a complete semiconductor housing, wherein the edge contact surfaces of the bonding foils simultaneously can form the outer contacts of the housing.
  • the bonding film With the aid of the bonding film, a serial and time-consuming attachment of bonding wires between contact surfaces is achieved of the semiconductor chip and contact pads of a System ⁇ carrier superfluous. It is only important that the bonding film with its contact pads in the arrangement and size of the arrangement and size of the contact surfaces of the semiconductor chip are designed accordingly, preferably a congruence is provided.
  • the edge region of the bonding film which projects beyond the size of the semiconductor chip, provides extremely flexible external contacts for a semiconductor component with the edge connection surfaces arranged thereon in connection with the wiring lines. Due to the flexibility of the bonding foil, the external contacts, in the form of the edge connection surfaces, are thermoelectrically completely decoupled from the semiconductor chip. Different coefficients of thermal expansion between a system carrier, which can be brought into contact with these edge connection surfaces, and the expansion coefficient of the semiconductor chip can thus no longer have a damaging effect on the connections to the semiconductor chip.
  • the arrangement and the size of the edge connection surfaces correspond to an arrangement and size of edge contact surfaces of a superordinate system carrier.
  • a congruence of the arrangement and size of the corresponding components is also provided here. Since there is no rigid connection between the system carrier and the semiconductor chip due to the larger areal extent of the film compared to the semiconductor chip, different coefficients of thermal expansion of the system carrier and the semiconductor chip can not have a detrimental effect since the bond film with its wiring leads the wiring structure form a flexible connection zwi ⁇ tween the rigid semiconductor chip and the rigid system carrier.
  • the edge connection surfaces can also have a coating for materially bonded connection to the respective edge contact surfaces of a higher-order system carrier.
  • This coating for a cohesive electrical connection can take place simultaneously with the coating of contact pads of the bonding film, so that in a single coating step both the contact pads and the edge pads of the bond foil are possible for simultaneous connection to a semiconductor chip and a higher-order system carrier ⁇ Lich is.
  • a layer of conductive adhesive is preferably applied to the contact pads and / or the edge pads of the bonding film for the coating.
  • a low-melting solder material can also be applied to the contact connection surfaces or the edge connection surfaces as the material for the integral connection, wherein the softening temperature of the film core is greater than or equal to the melting temperature of the solder.
  • the bonding foil for a back contact of a semiconductor chip can be of relatively simple construction, especially as the contact pad, which corresponds to the back contact of the semiconductor chip in its planar extent, can transition into a wiring line which determines the distance between the contact pad and the contact pad Edge connection surface bridges over.
  • the film core can mechanically support the contact connection surface over the entire area and also carry the wiring line and the edge connection contact surface.
  • the Auf ⁇ construction is a little more complex than a bonding film for the back side of the semiconductor chip.
  • the film core of the bonding film has openings for this purpose which correspond in their arrangement to the arrangement of contact surfaces of the semiconductor chip and are smaller in their areal extent than the contact connection areas of the wiring structure.
  • These openings in the film core are filled with a coating material for a cohesive connection to contact surfaces of a semiconductor chip.
  • the openings in the film core are closed to the outside by the contact surfaces which, in their areal extension, extend over the openings in the manner of their nubs.
  • This embodiment of the invention has the advantage that, on the one hand, with the openings in the film core, a sufficient amount of material is provided for a material connection to the contact surfaces of a semiconductor chip and, on the other hand, this coating does not exceed the thickness of the bonding film in its thickness, because the membrane-like contact contact surfaces close the openings on one side.
  • the bonding film thus forms a hatch rim surrounding the semiconductor chip, on which the edge connection surfaces are located as external contacts, while wiring lines from the edge connection surfaces, both to the rear contact of the semiconductor chip and to the contact pads of a semiconductor chip on its Top can run via appropriate Wiri wires.
  • a semiconductor component with bonding films which has a semiconductor chip, wherein the semiconductor chip has on its top and back has tact surfaces.
  • the upper side is covered with a bonding foil which has an insulating foil core towards the semiconductor chip.
  • the bonding film has a wiring structure, so that this wiring structure is arranged insulated from the semiconductor chip.
  • the wiring structure has contact pads which correspond in arrangement and size to the contact surfaces of the semiconductor chip and are preferably congruent.
  • the wiring structure has wiring lines which electrically connect the contact connection surfaces of the bonding film to edge contact surfaces in the edge region of the bonding film.
  • the edge region of the bonding film protrudes beyond the edge of the semiconductor chip, especially since the bonding film in its planar extent is larger than the semiconductor chip of the semiconductor component.
  • the insulating plastic of the film core is adapted to the upper side contours and the edge contours of the semiconductor chip, so that the bonding film closely envelops the semiconductor chip.
  • the semiconductor component has a further bonding film, which has a wiring structure with a large-area contact pad to the back side of the semiconductor chip. This contact pad to the back of the semiconductor chip corresponds in its planar extent of the contact surface of the back of the semiconductor chip.
  • a wiring line also leads from this large-area contact connection surface to an edge connection surface, so that a potential can be applied to the back side of the semiconductor chip via this edge connection surface.
  • Such a semiconductor device with bonding films not only has the advantage of a serious space savings and helps to further improve the miniaturization of the semiconductor components, but opens up the possibility of further reducing the contact surface size of a semiconductor chip.
  • these contact surfaces namely, no more bonding tools in the manufacture of the semiconductor device to use and thus neither a thickness of a bonding wire on the outer dimensions of a bonding tool in the design of a mi ⁇ nimal pitch between contact surfaces on the Obersei ⁇ te of semiconductor chips must be taken into account ,
  • a further advantage of this semiconductor component is that between the external contacts, in the form of edge connection surfaces on the bonding films, and the inner components of the semiconductor component, a mechanical decoupling between external contacts of the semiconductor component and the connection regions to the semiconductor chip is provided by the flexibility of the bonding film.
  • thermo-mechanical decoupling between internal connections of the semiconductor component and external contacts enables universal use of this semiconductor component, regardless of whether the material of a system carrier represents ceramic, plastic or a printed circuit board.
  • a conductive adhesive and low-melting solder paste alloys are suitable as cohesive bonding material, wherein the solder paste alloys are to have a melting point which is equal to or lower than the softening temperature of the film core of the bonding film.
  • the film core of the bonding film has openings which correspond in their arrangement to the arrangement of contact surfaces of the semiconductor chip and are smaller in their areal extent than the contact connection areas of the wiring structure, so that the contact connection surfaces membranar ⁇ these openings cover and thus allow the openings in the film core can be filled with coating material for cohesive connection with the contact surfaces of the semiconductor chip.
  • Another aspect of the invention relates to a system carrier having a plurality of semiconductor component positions arranged in rows and columns.
  • this system carrier can be constructed extremely simply in that each of the semiconductor component positions has openings and has edge contact surfaces in the edge region of these openings.
  • the planar extension of an opening of a semiconductor device position is adapted to a semiconductor component that is packaged in bonding films such that the edge contact surfaces of the system carrier correspond to the edge connection surfaces of the bonding films of the semiconductor component and are connected to one another in a material-locking manner and are preferably congruent to one another.
  • the edge contact surfaces of the system carrier can be arranged on flat conductors of a leadframe or be present on a circuit board of use.
  • edge contact surfaces which correspond in their arrangement and size to the edge connection surfaces of the semiconductor component, can be provided directly on a printed circuit board of a superordinate electronic circuit, without the need for an opening in the printed circuit board.
  • the edge pads of the semiconductor device can then directly bonded to appropriately arranged edge contact surfaces of the parent printed circuit board.
  • a semiconductor component of this type thus also facilitates the mounting of semiconductor components on corresponding circuit boards, especially since the flexible edge connection surfaces of the semiconductor component or the bonding films can adapt to any unevenness of a printed circuit board with a metal structure during assembly.
  • a method for producing a bonding film for semiconductor components with a semiconductor chip has the following method steps. First, an insulating foil core is provided. This film core is coated with a closed metal layer. This coating can be carried out by vapor deposition, by galvanic or currentless cleavage or by chemical vapor deposition. In the next step, this closed Metall ⁇ layer is structured, wherein contact pads are formed, which correspond in arrangement and size of an arrangement and size of contact surfaces of a semiconductor chip and are preferably congruent to each other. These contact connection surfaces are connected via wiring lines of a corresponding wiring structure to edge connection surfaces in the edge region of the bonding film.
  • a coating can be applied to the contact connection surfaces for a cohesive connection to contact surfaces of a semiconductor chip or to edge contact surfaces of a system carrier.
  • price-priced bonding films can be produced inexpensively both for the backside electrode of a semiconductor chip and for the surface-side electrode of a semiconductor chip for connecting these contact surfaces of the semiconductor chip to the edge region of the bonding film.
  • the planar extent of the bonding film is greater than the areal extent of a semiconductor chip, so that the edge regions of the bonding film with its edge connection surfaces extend beyond the semiconductor chip.
  • either the upper side of a semiconductor chip with its contact surfaces with edge surface contacts, which are arranged outside the semiconductor chip and correspondingly have a larger area, can be brought into connection, and in addition it is also possible to provide a large-area chip contact. like the back side electrode of a semiconductor chip, via a corresponding edge connection contact in conjunction with a wiring line to make the contact pad for the back contact.
  • the method has the advantage that contact surfaces of a semiconductor chip in the micrometer range can be contacted with a step size of a few micrometers without problems, which is not possible with the existing bonding technique due to the space requirement of the bonding tool and the thickness of the bonding wires.
  • the subsequent method steps are carried out after a structuring of the wiring structure.
  • openings are made in the film core which are smaller in their areal extent than the contact pads of the wiring structure, so that the contact pads span the openings in the film core in a membrane-like manner.
  • materials are now introduced, which allow a material-locking connection of the contact pads of the bonding film with Kon ⁇ contact surfaces of the semiconductor chip.
  • corresponding openings for the Edge pads of the bonding film may be provided to allow the edge pads of the bonding foil to be bonded to edge contact surfaces of a carrier substrate.
  • a bonding foil is realized which makes possible a simple and fast parallel application of many cohesive connections of the contact surfaces of a semiconductor chip to edge contact surfaces of the bonding foil.
  • the edge connection surfaces of the bonding film are already suitable as external contacts of a semiconductor component.
  • the foil core used is a precrosslinked polyamide film which, upon further crosslinking, engages closely to the contours of a semiconductor chip by heating to a softening temperature.
  • an electrical connection between contact pads and edge pads on one side and pads of a semiconductor chip on the other can be made simultaneously.
  • the introduction of the opening into the film core can be carried out selectively by solvents, by photolithographically first protecting the locations of the film core which are not intended to be opened up to the wiring structure. The dissolution of the film core in the intended windows of a mask is stopped as soon as the solvent reaches the metallic contact pads of the wiring structures.
  • a bonding film is advantageously provided with few but precise patterning steps which shorten the housing construction of a semiconductor component in time and increase the reliability of the bond connections, and enable a further miniaturization of semiconductor components.
  • a method for producing semiconductor components with the bonding films described above has the following procedural steps. First of all, a first bonding foil, as illustrated above, is produced with a large-area contact surface, which corresponds in its planar extent to a contact surface of a back side of the semiconductor chip. In this case, this first bonding film has at least one wiring line which electrically connects the large-area contact pad to an edge pad of the bonding film outside the region of the semiconductor chip.
  • a second bonding foil as described above, is produced, which has contact pads that correspond in their arrangement and size to the contact surfaces of a semiconductor chip.
  • These contact connection surfaces belong to a wiring structure, which moreover has wiring lines via which the contact connection surfaces are connected to edge connection surfaces of the bonding film, these edge connection surfaces being arranged on edges of the bonding film outside the region of the semiconductor chip ,
  • Such a method has the advantage that, with one method step, after two bonding foils of suitable dimensions and suitable wiring structure have been made available, the three production sections, namely "bonding", “pad bonding” and “molding” aticians ⁇ section can be compressed.
  • the thermo-mechanical problem is reduced due to different expansion coefficients, especially since the edge connection surfaces of the bonding foils are connected via flexible connections to the inner wiring components of the semiconductor component.
  • An alternative to this method provides that, after the two bonding films have been produced, the first bonding film with the second bonding film is joined together in its edge regions to form a bonding film pocket into which a semiconductor chip is stored and in which the semiconductor chip is aligned. Subsequently, the bonding film pocket is heated and thereby the cohesive connections of the contact surfaces, both on the top and on the back of the semiconductor chip with the corresponding contact pads of the bonding films, as well as a shrinkage of the bonding films on the contours of the semiconductor chip performed.
  • This method has the advantage over the method described above that a pre-application of a semiconductor chip with its rear-side contact on one of the bonding foils is saved and this cohesive connection of the back side of the semiconductor chip with one of the bonding foils only with the cohesive connection of the contact connection area Chen on the top of the semiconductor chip takes place.
  • These method steps for producing a semiconductor component with bonding films can also be realized by providing a system carrier with corresponding openings. In the edge regions of the openings, the system carrier has edge contact surfaces which are adhesively connected at least to one of these bonding films in order to give the entire bonding process and the incorporation of the semiconductor chip between two bonding films a higher stability. This material-conclusive connection to a system carrier can be canceled again after completion of the semiconductor device.
  • the method for producing a semiconductor component can be further simplified by inserting the chip into an opening or tab between two polymer films, wherein one of the polymer films is a thin adhesive film or a thin adhesive bead on its inside has, to which the back of the semiconductor chip is contacted.
  • the upper side of the semiconductor chip is provided with a protective film depending on the respective product, which in turn has metal connection wires integrated in the film, so that when the chip is installed, the contact surfaces of the semiconductor chip and, on the other hand, connections leading to a system carrier ⁇ ger, be contacted with these wires integrated in the film wiring.
  • the bonding foil can have a pre-hardened foil which hardens while nestling against the contour of the semiconductor chip during heating of the entire system.
  • intermetallic phases can form contact surfaces between corresponding coatings on the bonding film and on the semiconductor chip.
  • it is possible to use two separate films with a lower film is placed directly on a system carrier and the chip is zu ⁇ next attached. Subsequently, a second bonding foil is attached to the system carrier over the semiconductor chip and over the first bonding foil. During the curing process, this second bonding film conforms to the contours of the semiconductor chip, an encapsulation of the semiconductor chip taking place in the form of a type of welding.
  • FIG. 1 shows a schematic cross section through a semiconductor component of a first embodiment of the invention
  • FIG. 2 shows a schematic cross section through a bonding foil pocket with inserted semiconductor chip for producing a semiconductor component according to FIG. 1;
  • FIG. 3 shows a schematic cross section through a bonding film pocket with inserted semiconductor chip under a heat source for producing a semiconductor component according to FIG. 1;
  • FIG. 4 shows a schematic cross section through two bonding foils with a semiconductor chip arranged therebetween for producing a semiconductor component with bonding foils
  • FIG. 5 shows a schematic cross section after connecting the two bonding foils to a bonding foil pocket while fixing the semiconductor chip to produce a semiconductor chip with bonding foils under the action of a heat source
  • FIG. 6 shows a schematic cross section through a semiconductor component after completion of the heating phase according to FIG. 5.
  • FIG. 1 shows a schematic cross section through a semiconductor component 20 of a first embodiment of the invention.
  • the semiconductor device 20 is here spanned between an opening 24 of a system carrier 13.
  • This system carrier 13 essentially serves to assemble and manufacture the semiconductor component 20 and, in principle, can be omitted after completion of the semiconductor component 20.
  • the Halbleiterbau ⁇ part 20 is sandwiched, wherein two bonding films 1 and 21 enclose a semiconductor chip 2.
  • the planar extent of the bonding foils 1 and 21 is greater than the areal extent of the semiconductor chip 2.
  • the upper bonding foil 1 encloses both the upper side 16 of the semiconductor chip 2 and the edge sides 18 of the semiconductor chip 2.
  • It has a foil core 3 made of an insulating plastic on, which is in contact with the upper side 16 and the edge sides 18 of the semiconductor chip 2.
  • the upper bonding foil 1 has a wiring structure 4 which is arranged on the foil core 3.
  • the wiring structure 4 has wiring lines 8 and 9, which connect contact pads 5 and edge pads 10 to one another.
  • the contact pads 5 correspond in arrangement and size contact surfaces 6 on the upper side 16 of the semiconductor chip 2 and are electrically connected via a cohesive coating 7 with the contact surfaces 6.
  • the cohesive coating 7 may comprise a conductive adhesive or a low-melting solder paste which forms intermetallic phases during cohesive bonding.
  • the coating 7 fills the openings 14 in the film core 3
  • the surface extension of these openings 14 is lower than the contact pads 5 of the wiring structure 4.
  • the contact pads 5 cover the openings 14 in the film core 3 like a membrane, which has the advantage that a spatially limited Auf ⁇ fill the openings 14 with a coating 7 of stoff ⁇ conclusive connecting material is precisely possible.
  • the bonded over the opening 24 in the leadframe 13 Bonding film 21 has a large-area contact pad 5, which corresponds to the contact surface 6 on the back 15 of the semiconductor chip 2 in their planar extension.
  • the semiconductor chip 2 can thus be electrically connected to the contact pad 5 of the bonding film 21 over a large area and can be electrically connected to a peripheral contact surface 12 of the system carrier 13 via a wiring line 22.
  • the edge pads 10 of the two bonding films 1 and 21 are technicallytempoflachen the Halbleitererbau ⁇ part 20 represent when the connection to the RandMin- surfaces 12 of the system carrier 13 in the edge region 17 of the Bondfo ⁇ lien 1 and 21 is resolved. In this case, a number of edge connection surfaces 10 are available to the semiconductor device 20 in the edge region 17, which surfaces can be used simultaneously as external contacts of the semiconductor device 20.
  • the two bonding films 1 and 21 with their edge connection surfaces 10 form a semiconductor device housing of extremely small dimensions. Furthermore, it is possible to provide reduced step sizes for contact surfaces 6 on top sides 16 of semiconductor chips 2 when such a bonding film 1 is used, since the step size of the contact surfaces 6 of the semiconductor chip 2 is no longer limited by the width of tools is determined for a bonding of bonding wires. Thus, a further miniaturization of the dimensions of a semiconductor chip 2 is also possible here. In the schematic diagram shown here, the wiring lines 8 and 9 lie on the outer side of the semiconductor component 20 and are thus not protected against damage.
  • FIG. 2 shows a schematic cross section through a bonding film pocket 19 with inserted semiconductor chip 2 for producing a semiconductor component 20 according to FIG. 1.
  • the semiconductor chip 2 is fixed on a lower bonding film 21 with its rear side 15, while the bonding film 1 curves over it and has sufficient space reserve to apply in the further process to the contour of the semiconductor device 20, without the wiring lines 8 and 9 in the process of application to the contour of the semiconductor chip 2 crack or otherwise interrupted.
  • the areal extent of the upper bonding film 1 is greater than the areal extent of the lower bonding film 21, which are already joined together in their edge regions 17.
  • FIG. 3 shows a schematic cross section through a bonding film pocket 19 with inserted semiconductor chip 2 under a heat source 23.
  • the upper bonding film 1 encloses the semiconductor chip 2 and snugly fits against its contours so that the semiconductor device 20, as shown in FIG. 1, arises.
  • FIG. 4 shows an alternative procedure for producing a semiconductor component 20 according to FIG. 1 or FIG. 6.
  • a lower bonding film 21 is stretched over the opening 24 in the system carrier 13, by the edge connection surfaces 10 of the lower bonding film 21 with edge contact surfaces 12 of the Systemträ ⁇ gers 13 are materially connected.
  • both the semiconductor chip 2 and the upper bonding film 1 can now be fixed on the lower bonding film 21 simultaneously in the directions of the arrows A and B.
  • FIG. 5 shows a schematic cross-section after connecting the two bonding films 1 and 21 to a bonding film pocket 19 under fixing of the semiconductor chip 2 with the action of a heat source 23
  • Fixing and cohesive connection both in the edge region 17 and in the central region on the upper side 15 of the semiconductor chip 2 and on the back 15 of the semicon terchips 2 causes.
  • postheating or intensive crosslinking of the film material occurs as a result of the heating, the bonding film conforming in its softening point to the contours of the semiconductor chip 2.
  • the upper contact pads 5 are bonded cohesively via the coating 7 to the contact surfaces 6 of the semiconductor chip 2.
  • the end product is shown in the following figure.
  • FIG. 6 shows a schematic cross-section through a semiconductor component 20 after completion of the heating phase according to FIG. 5.
  • the upper bonding film 1 has completely adhered to the outer contour 11 of the semiconductor chip 2. nestled on both the top 16 and on the edge sides 18.
  • the cohesive connections of the bonding film 1 and 21 to the contact surfaces 6 of the semiconductor chip 2 are produced.
  • the contact surfaces 6 of the semiconductor chip 2 are thus connected to the edge contact surfaces 12 of the system carrier 13 via the cohesive coating 7, the contact connection surfaces 5, the wiring lines 8 and 9 and via edge contact surfaces 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft eine Bondfolie (1, 21) und ein Halbleiterbauteil (20) mit Bondfolie (1, 21), sowie ein Verfahren zu deren Herstellung. Dabei dient die Bondfolie (1, 21) zum Kontaktieren von Halbleiterchips (2), wobei die Bondfolie (1, 21) in ihrer flächigen Erstreckung größer als der Halbleiterchip (2) ist. Im Randbereich (17), der außerhalb des Halbleiterchips (2) angeordnet ist, weist die Bondfolie (1, 21) Randanschlussflächen (10) auf, die über Verdrahtungsleitungen (8, 9) mit Kontaktanschlussflächen (5) in Verbindung stehen. Diese Kontaktanschlussflächen (5) entsprechen in Anordnung und Größe einer Anordnung und Größe von Kontaktflächen (6) des Halbleiterchips (2) und stehen mit diesen stoffschlüssig in Verbindung. Ein Halbleiterbauteil (20) weist zwei Bondfolien (1, 21) auf, wobei eine obere Bondfolie (1) die Oberseiten (16) und Randseiten des Halbleiterchips (2) bedeckt und eine untere Bondfolie (21) die Rückseite (15) des Halbleiterchips (2) kontaktiert und abdeckt.

Description

Beschreibung
Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
Die Erfindung betrifft eine Bondfolie und ein Halbleiterbau¬ teil mit einer derartigen Bondfolie, sowie einen Systemträger zur Herstellung einer Vielzahl derartiger Halbleiterbauteile mit Bondfolie.
Bei der Herstellung von Halbleiterbauteilen sind die letzten drei Herstellungsabschnitte kostenaufwendig und komplex, ins¬ besondere wenn keine Flipchip-Technik anwendbar ist und mit einer Drahtbondtechnik gearbeitet wird. Dazu ist zunächst der Halbleiterchip mit einer Kontaktfläche auf seiner Rückseite in eine definierte Position, in Bezug auf eine Vielzahl vor¬ gesehener Bondverbindungen zu bringen, auszurichten und schließlich zu fixieren. Dieser Herstellungsabschnitt wird auch "die bonding" genannt. Anschließend wird die Vielzahl von Bondverbindungen zwischen einer Vielzahl von Kontaktflä¬ chen auf der aktiven Oberseite des Halbleiterchips und einer Vielzahl von Kontaktanschlussflächen eines Systemträgers durch zeitaufwendige Schritte seriell hergestellt. Dieser Herstellungsabschnitt wird auch "päd bonding" genannt. Ab- schließend erfolgt ein dritter Herstellungsabschnitt, bei dem der Halbleiterchip mit seinen Bondverbindungen in eine Kunst- stoffgehäusemasse eingebettet wird. Dieser Herstellungsab¬ schnitt wird auch "molding" genannt.
Diese drei Herstellungsabschnitte, Justieren und Fixieren ei¬ nes Halbleiterchips auf einem Systemträger, Anbringen der Bondverbindungen und Verpacken des Halbleiterchips mit inne¬ ren Verbindungskomponenten in einem Kunststoffgehäuse sind kostenintensiv, zeitaufwendig und komplex, sowie mit einem hohen Ausschussrisiko verbunden. Zumal jeder Herstellungsab¬ schnitt eine gewisse Fehlerwahrscheinlichkeit mit sich bringt kann die zuverlässige Funktionsfähigkeit des Bauteils im Be- trieb beeinträchtigt werden. Durch die Vielzahl der in den drei Herstellungsschritten zusammengefügten Materialien, die unter anderem einen thermomechanischen "missmatch" verursa¬ chen, ergeben sich im Gesamtprozess unterschiedlichen Belas¬ tungen. Diese werden teilweise bereits schon bei den einzel- nen Herstellungsabschnitten in ein Halbleiterbauteil einge¬ baut, was zu dem oben erwähnten hohen Ausfallrisiko führt.
Aufgabe der Erfindung ist es, eine Bondfolie anzugeben, mit welcher der Fertigungsablauf vereinfacht werden kann, mit der die Herstellungsabschnitte im so genannten "back-end" kompri¬ miert werden und mit der die Verfahrenskosten gesenkt werden können. Ferner ist es Aufgabe der Erfindung, ein zuverlässig herstellbares Halbleiterbauteil mit einer Bondfolie, bei dem die Anzahl unterschiedlicher Materialien vermindert ist, an- zugeben.
Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird eine Bondfolie geschaffen, um mit dieser Bondfolie einen Halbleiterchip, insbesondere dessen Kontakt¬ flächen zu kontaktieren und ein Halbleiterbauteil mit Außen¬ kontakten auszustatten. Dazu ist die Bondfolie in ihrer flä- chigen Erstreckung größer als der Halbleiterchip. Die Bondfo¬ lie weist einen Folienkern aus einer isolierenden Kunststoff¬ folie auf. Auf mindestens einer Seite des Folienkerns ist ei¬ ne Verdrahtungsstruktur mit Kontaktanschlussflächen angeord- net. Die Kontaktanschlussflächen der Bondfolie entsprechen in Anordnung und Größe der Anordnung und Größe von Kontaktflä¬ chen des zu kontaktierenden Halbleiterchips. Vorzugsweise sind die Kontaktanschlussflächen der Bondfolie in Anordnung und Größe kongruent zu der Anordnung und Größe von Kontakt¬ flächen des zu kontaktierenden Halbleiterchips. Außerdem weist die Bondfolie auf ihren Kontaktanschlussflächen eine Beschichtung zur stoffschlüssigen und elektrischen Verbindung mit den Kontaktflächen des Halbleiterchips auf. Ferner sind die Kontaktanschlussflächen über Verdrahtungsleitungen der Verdrahtungsstruktur mit Randanschlussflächen in einem Rand¬ bereich der Bondfolie elektrisch verbunden. Außerdem weist der isolierende Kunststoff des Folienkerns Eigenschaften auf, die es ermöglichen, dass sich die Bondfolie an die Außenkon- tur des Halbleiterchips mittels Aufschrumpfen der Bondfolie auf den Halbleiterchip oder mittels Vakuumverpackung des Halbleiterchips zwischen zwei Bondfolien angepasst werden kann.
Ein Vorteil dieser Bondfolie ist es, dass sie sowohl für das Kontaktieren von Kontaktflächen auf der Oberseite des Halb¬ leiterchips als auch zum Kontaktieren der großflächigen Kon¬ taktfläche auf der Rückseite des Halbleiterchips geeignet ist. Ein weiterer Vorteil dieser Bondfolie ist es, dass die Randanschlussflächen der Bondfolie als Außenkontakte eines Halbleiterbauteils dienen können, zumal wenn zwei Bondfolien auf der Oberseite und der Rückseite des Halbleiterchips ein¬ gesetzt werden, und somit ein komplettes Halbleitergehäuse darstellen, wobei die Randanschlussflächen der Bondfolien gleichzeitig die Außenkontakte des Gehäuses bilden können.
Somit wird mithilfe der Bondfolie ein serielles und zeitauf¬ wendiges Anbringen von Bonddrähten zwischen Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen eines System¬ trägers überflüssig. Es kommt lediglich darauf an, dass die Bondfolie mit ihren Kontaktanschlussflächen in Anordnung und Größe der Anordnung und Größe der Kontaktflächen des Halblei- terchips entsprechend entworfen sind, wobei vorzugsweise eine Kongruenz vorgesehen ist. Der Randbereich der Bondfolie, der über die Größe des Halbleiterchips hinausragt, liefert mit den darauf angeordneten Randanschlussflächen in Verbindung mit den Verdrahtungsleitungen äußerst flexible Außenkontakte für ein Halbleiterbauteil. Durch die Flexibilität der Bondfo¬ lie sind die Außenkontakte, in Form der Randanschlussflächen, thermomechanisch von dem Halbleiterchip vorteilhafterweise vollständig entkoppelt. Unterschiedliche thermische Ausdeh¬ nungskoeffizienten zwischen einem Systemträger, der mit die- sen Randanschlussflächen in Kontakt gebracht werden kann, und dem Ausdehnungskoeffizienten des Halbleiterchips können sich somit nicht mehr schädigend auf die Verbindungen zum Halblei¬ terchip auswirken.
In einer bevorzugten Ausführungsform der Erfindung entspre¬ chen die Anordnung und die Größe der Randanschlussflächen ei¬ ner Anordnung und Größe von Randkontaktflächen eines überge¬ ordneten Systemträgers. Vorzugsweise ist auch hier eine Kon¬ gruenz der Anordnung und Größe der sich entsprechenden Kompo- nenten vorgesehen. Da zwischen Systemträger und dem Halblei¬ terchip aufgrund der größeren flächigen Erstreckung der Bond¬ folie gegenüber dem Halbleiterchip keine starre Verbindung besteht, können sich unterschiedliche thermische Ausdehnungs¬ koeffizienten von Systemträger und Halbleiterchip nicht schä- digend auswirken, da die Bondfolie mit ihren Verdrahtungslei¬ tungen der Verdrahtungsstruktur eine flexible Verbindung zwi¬ schen dem starren Halbleiterchip und dem starren Systemträger bilden. Auch die Randanschlussflächen können wie die Kontaktan¬ schlussflächen eine Beschichtung zur stoffschlüssigen Verbin¬ dung mit den jeweiligen Randkontaktflächen eines übergeordne- ten Systemträgers aufweisen. Diese Beschichtung für eine stoffschlüssige elektrische Verbindung kann gleichzeitig mit der Beschichtung von Kontaktanschlussflächen der Bondfolie erfolgen, sodass in einem einzelnen Beschichtungsschritt so¬ wohl die Kontaktanschlussflächen als auch die Randanschluss- flächen der Bondfolie für das gleichzeitige Verbinden mit ei¬ nem Halbleiterchip und einem übergeordneten Systemträger mög¬ lich wird.
Als stoffschlüssiges Verbindungsmaterial wird für die Be- Schichtung vorzugsweise eine Schicht aus Leitklebstoff auf die Kontaktanschlussflächen und/oder die Randanschlussflächen der Bondfolie aufgebracht. Anstelle des Leitklebstoffs kann als Material für die stoffschlüssige Verbindung auch ein niedrig schmelzendes Lotmaterial auf die Kontaktanschlussflä- chen bzw. die Randanschlussflächen aufgebracht sein, wobei die Erweichungstemperatur des Folienkerns größer oder gleich der Schmelztemperatur des Lotes ist.
Wenn die Erweichungstemperatur des Folienkerns und die Schmelztemperatur des Lotes gleich sind, so ist es möglich, in einem Arbeitsgang das Anschmiegen der Bondfolie an die Kontur eines Halbleiterchips und das stoffschlüssige Verbin¬ den der Kontaktflächen des Halbleiterchips mit den Kontaktan¬ schlussflächen der Bondfolie zu erreichen. Dieses vermindert die Anzahl der Herstellungsschritte bei der Fertigung von Halbleiterbauteilen und hilft gleichzeitig die Kosten und den Raumbedarf für Halbleiterbauteile, die eine derartige Bondfo¬ lie aufweisen, zu vermindern. Die Bondfolie für einen Rückseitenkontakt eines Halbleiter¬ chips kann relativ einfach aufgebaut sein, zumal die Kontakt¬ anschlussfläche, die dem Rückseitenkontakt des Halbleiter- chips in ihrer flächigen Erstreckung entspricht, in eine Ver¬ drahtungsleitung übergehen kann, die den Abstand zwischen der Kontaktanschlussfläche und der Randanschlussfläche über¬ brückt. Dabei kann der Folienkern die Kontaktanschlussfläche vollflächig mechanisch stützen und auch die Verdrahtungslei- tung und die Randanschlusskontaktfläche tragen.
Bei einer erfindungsgemäßen Bondfolie für die Oberseite eines Halbleiterchips, welche einerseits die Kontaktflächen auf der Oberseite des Halbleiterchips kontaktieren soll und anderer- seits ihre Verdrahtungsstruktur von der Oberseite des Halb¬ leiterchips isolieren soll und gleichzeitig die Verdrahtungs¬ struktur über die Randseiten des Halbleiterchips bis hin zu Randanschlussflächen der Bondfolie stützen soll, ist der Auf¬ bau ein wenig komplexer als bei einer Bondfolie für die Rück- seite des Halbleiterchips.
In einer bevorzugten Ausführungsform der Erfindung weist dazu der Folienkern der Bondfolie Öffnungen auf, die in ihrer An¬ ordnung der Anordnung von Kontaktflächen des Halbleiterchips entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen der Verdrahtungsstruktur sind. Diese Öffnungen im Folienkern sind mit einem Beschichtungsma- terial für eine stoffschlüssige Verbindung zu Kontaktflächen eines Halbleiterchips gefüllt. Die Öffnungen in dem Folien- kern sind nach außen, durch die in ihrer flächigen Erstre¬ ckung größeren Kontaktanschlussflächen, die sich mernbranartig über den Öffnungen erstrecken, abgeschlossen. Diese Ausführungsform der Erfindung hat den Vorteil, dass ei¬ nerseits mit den Öffnungen in dem Folienkern eine ausreichen¬ de Menge an Material für eine stoffschlüssige Verbindung zu den Kontaktflächen eines Halbleiterchips bereitgestellt wird und andererseits diese Beschichtung in ihrer Dicke nicht die Dicke der Bondfolie übertrifft, weil die membranartigen Kon¬ taktanschlussflächen die Öffnungen einseitig verschließen.
Im Gegensatz zu Flipchip-Kontaktlösungen, bei denen die Höhe von Lotkugeln auf den Kontaktflächen eines Halbleiterchips den Raumbedarf des Halbleiterbauteils mitbestimmt, kann mit dieser Ausführungsform der Erfindung erreicht werden, dass allein die Dicke der Bondfolie den zusätzlichen Raumbedarf des Halbleiterbauteils gegenüber dem Raumbedarf des nackten Halbleiterchips bestimmt. Da die Dicke der Bondfolie auf we¬ nige Mikrometer beschränkt werden kann, können mit der Bond¬ folie Halbleiterbauteile realisiert werden, die praktisch der Größe und dem Raumbedarf eines Halbleiterchips entsprechen. Es kommen lediglich die Bondfolienrandbereiche hinzu, die Randanschlussflächen aufweisen, welche jedoch gleichzeitig als Außenkontakte der Halbleiterbauteile dienen können. Die Bondfolie bildet somit eine den Halbleiterchip umgebende Hut¬ krempe, auf der sich die Randanschlussflächen als Außenkon¬ takte befinden, während von den Randanschlussflächen Verdrah- tungsleitungen, sowohl zu dem Rückseitenkontakt des Halblei¬ terchips als auch zu den Kontaktanschlussflächen eines Halb¬ leiterchips auf seiner Oberseite über entsprechende Verdrah¬ tungsleitungen laufen können.
In einem weiteren Aspekt der Erfindung wird entsprechend zu derartigen Bondfolien ein Halbleiterbauteil mit Bondfolien geschaffen, das einen Halbleiterchip aufweist, wobei der Halbleiterchip auf seiner Oberseite und seiner Rückseite Kon- taktflächen aufweist. Die Oberseite ist mit einer Bondfolie bedeckt, die zum Halbleiterchip hin einen isolierenden Fo¬ lienkern aufweist. Auf dem Folienkern weist die Bondfolie ei¬ ne Verdrahtungsstruktur auf, sodass diese Verdrahtungsstruk- tur isoliert vom Halbleiterchip angeordnet ist. Die Verdrah¬ tungsstruktur weist im Bereich der Oberseite des Halbleiter¬ chips Kontaktanschlussflächen auf, die in Anordnung und Größe den Kontaktflächen des Halbleiterchips entsprechen und vor¬ zugsweise kongruent sind. Ferner weist die Verdrahtungsstruk- tur Verdrahtungsleitungen auf, welche die Kontaktanschluss¬ flächen der Bondfolie mit Randkontaktflächen im Randbereich der Bondfolie elektrisch verbinden.
Der Randbereich der Bondfolie ragt über den Rand des Halblei- terchips hinaus, zumal die Bondfolie in ihrer flächigen Erstreckung größer ist als der Halbleiterchip des Halbleiter¬ bauteils. Der isolierende Kunststoff des Folienkerns ist an die Oberseitenkonturen und die Randkonturen des Halbleiter¬ chips angepasst, sodass die Bondfolie den Halbleiterchip eng umhüllt. Auf der Unterseite weist das Halbleiterbauteil eine weitere Bondfolie auf, die eine Verdrahtungsstruktur mit ei¬ ner großflächigen Kontaktanschlussfläche zu der Rückseite des Halbleiterchips hin aufweist. Diese Kontaktanschlussfläche zur Rückseite des Halbleiterchips hin entspricht in ihrer flächigen Erstreckung der Kontaktfläche der Rückseite des Halbleiterchips. Auch von dieser großflächigen Kontaktan¬ schlussfläche führt eine Verdrahtungsleitung zu einer Randan¬ schlussfläche, sodass über diese Randanschlussfläche ein Po¬ tential an die Rückseite des Halbleiterchips gelegt werden kann.
Ein derartiges Halbleiterbauteil mit Bondfolien hat nicht nur den Vorteil einer gravierenden Raumersparnis und hilft damit die Miniaturisierung der Halbleiterbauteile weiter zu verbes¬ sern, sondern eröffnet die Möglichkeit, die Kontaktflächen¬ größe eines Halbleiterchips weiter zu verringern. Für das Bonden dieser Kontaktflächen sind nämlich keine Bondwerkzeuge bei der Herstellung des Halbleiterbauteils mehr einzusetzen und somit muss weder auf eine Dicke eines Bonddrahtes noch auf die Außenmaße eines Bondwerkzeugs beim Entwurf einer mi¬ nimalen Schrittweite zwischen Kontaktflächen auf der Obersei¬ te von Halbleiterchips Rücksicht genommen werden.
Ein weiterer Vorteil dieses Halbleiterbauteils besteht darin, dass zwischen Außenkontakten, in Form von Randanschlussflä¬ chen auf den Bondfolien, und den inneren Komponenten des Halbleiterbauteils durch die Flexibilität der Bondfolie eine mechanische Entkopplung zwischen Außenkontakten des Halblei¬ terbauteils und den Anschlussbereichen zum Halbleiterchip vorhanden ist. Somit können Unterschiede im Ausdehnungskoef¬ fizienten zwischen Halbleiterchip und einem übergeordneten Schaltungsträger nicht zu einem Abriss der Bondverbindungen führen, was die Zuverlässigkeit derartiger Halbleiterbauteile erhöht.
Die thermomechanische Entkopplung zwischen Innenanschlüssen des Halbleiterbauteils und Außenkontakten ermöglicht einen universellen Einsatz dieses Halbleiterbauteils, unabhängig davon, ob das Material eines Systemträgers Keramik, Kunst¬ stoff oder eine Leiterplatte darstellt. Als stoffschlüssiges Verbindungsmaterial kommen bei dem Halbleiterbauteil sowohl ein Leitklebstoff in Betracht als auch niedrig schmelzende Lotpastenlegierungen, wobei die Lotpastenlegierungen einen Schmelzpunkt aufweisen sollen, der gleich oder geringer als die Erweichungstemperatur des Folienkerns der Bondfolie ist. Auch für das Halbleiterbauteil ist es von Vorteil, wenn der Folienkern der Bondfolie Öffnungen aufweist, die in ihrer An¬ ordnung der Anordnung von Kontaktflächen des Halbleiterchips entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen der Verdrahtungsstruktur sind, sodass die Kontaktanschlussflächen diese Öffnungen membranar¬ tig abdecken und damit ermöglichen, dass die Öffnungen in dem Folienkern mit Beschichtungsmaterial zur stoffschlüssigen Verbindung mit den Kontaktflächen des Halbleiterchips gefüllt sein können.
Ein weiterer Aspekt der Erfindung betrifft einen Systemträger mit mehreren in Zeilen und Spalten angeordneten Halbleiter¬ bauteilpositionen. Dieser Systemträger kann im Gegensatz zu herkömmlichen Systemträgern äußerst einfach aufgebaut sein, indem jede der Halbleiterbauteilpositionen Öffnungen aufweist und im Randbereich dieser Öffnungen Randkontaktflächen be¬ sitzt. Dabei ist die flächige Erstreckung einer Öffnung einer Halbleiterbauteilposition derart an ein in Bondfolien ver- packtes Halbleiterbauteil angepasst, dass die Randkontaktflä¬ chen des Systemträgers den Randanschlussflächen der Bondfo¬ lien des Halbleiterbauteils entsprechen und miteinander stoffschlüssig verbunden sind und vorzugsweise zueinander kongruent sind. Die Randkontaktflächen des Systemträgers kön- nen auf Flachleitern eines Flachleiterrahmens angeordnet sein oder auf einer Leiterplatte eines Nutzens vorhanden sein.
Ferner können derartige Randkontaktflächen, die in ihrer An¬ ordnung und Größe den Randanschlussflächen des Halbleiterbau- teils entsprechen, direkt auf einer Leiterplatte einer über¬ geordneten elektronischen Schaltung vorgesehen sein, ohne dass eine Öffnung in der Leiterplatte erforderlich ist. Die Randanschlussflächen des Halbleiterbauteils können nämlich dann direkt auf entsprechend angeordnete Randkontaktflächen der übergeordneten Leiterplatte gebondet werden. Ein derarti¬ ges Halbleiterbauteil erleichtert somit auch die Montage von Halbleiterbauteilen auf entsprechenden Leiterplatten, zumal sich die flexiblen Randanschlussflächen des Halbleiterbau¬ teils bzw. der Bondfolien allen Unebenheiten einer Leiter¬ platte mit Metallstruktur bei der Montage anpassen können.
Ein Verfahren zur Herstellung einer Bondfolie für Halbleiter- bauteile mit einem Halbleiterchip weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein isolierender Fo¬ lienkern bereitgestellt. Dieser Folienkern wird mit einer ge¬ schlossenen Metallschicht beschichtet. Dieses Beschichten kann durch Aufdampfen, durch galvanische oder stromlose Ab- schneidung oder durch eine chemische Gasphaseabscheidung er¬ folgen. Im nächsten Schritt wird diese geschlossene Metall¬ schicht strukturiert, wobei Kontaktanschlussflächen gebildet werden, die in Anordnung und Größe einer Anordnung und Größe von Kontaktflächen eines Halbleiterchips entsprechen und vor- zugsweise zueinander kongruent sind. Diese Kontaktanschluss¬ flächen sind über Verdrahtungsleitungen einer entsprechenden Verdrahtungsstruktur mit Randanschlussflächen im Randbereich der Bondfolie verbunden.
Anschließend kann eine Beschichtung auf die Kontaktanschluss¬ flächen für ein stoffschlüssiges Verbinden mit Kontaktflächen eines Halbleiterchips bzw. mit Randkontaktflächen eines Sys¬ temträgers aufgebracht werden. Auf diese Weise können preis¬ werte Bondfolien, sowohl für die Rückseitenelektrode eines Halbleiterchips als auch für die oberflächenseitigen Elektro¬ den eines Halbleiterchips zum Verbinden dieser Kontaktflächen des Halbleiterchips mit dem Randbereich der Bondfolie ange¬ ordneten Randanschlussflächen preiswert hergestellt werden. Dabei ist die flächige Erstreckung der Bondfolie größer als die flächige Erstreckung eines Halbleiterchips, sodass die Randbereiche der Bondfolie mit ihren Randanschlussflächen ü- ber den Halbleiterchip hinausragen.
Somit kann mit einer derartigen Bondfolie entweder die Ober¬ seite eines Halbleiterchips mit deren Kontaktflächen mit Randflächenkontakten, die außerhalb des Halbleiterchips ange¬ ordnet sind und entsprechend eine größere Fläche aufweisen, in Verbindung gebracht werden, und zusätzlich ist es auch möglich, einen großflächigen Chipkontakt, wie die Rückseiten¬ elektrode eines Halbleiterchips, über einen entsprechenden Randanschlusskontakt in Verbindung mit einer Verdrahtungslei¬ tung zu der Kontaktanschlussfläche für den Rückseitenkontakt herzustellen. Das Verfahren weist darüber hinaus den Vorteil auf, dass Kontaktflächen eines Halbleiterchips im Mikrometer¬ bereich bei einer Schrittweite von wenigen Mikrometern prob¬ lemlos kontaktiert werden können, was mit der bisherigen Bondtechnik aufgrund des Raumbedarfs des Bondwerkzeugs und der Dicke der Bonddrähte nicht möglich ist.
Bei einer weiteren Modifikation des Verfahrens werden die nachfolgenden Verfahrensschritte nach einem Strukturieren der Verdrahtungsstruktur durchgeführt. Im Bereich jeder der Kon- taktanschlussflächen werden Öffnungen in den Folienkern ein¬ gebracht, die in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen der Verdrahtungsstruktur sind, sodass die Kontaktanschlussflächen die Öffnungen in dem Folienkern membranartig überspannen. In diese Struktur der Öffnungen werden nun Materialien eingebracht, die ein Stoffschlüssiges Verbinden der Kontaktanschlussflächen der Bondfolie mit Kon¬ taktflächen des Halbleiterchips ermöglichen. Auch im Randbe¬ reich der Bondfolie können entsprechende Öffnungen für die Randanschlussflächen der Bondfolie vorgesehen werden, um zu ermöglichen, dass die Randanschlussflächen der Bondfolie mit Randkontaktflächen eines Trägersubstrats verbunden werden.
Damit wird eine Bondfolie realisiert, die für ein einfaches und schnelles paralleles Aufbringen von vielen stoffschlüssi¬ gen Verbindungen der Kontaktflächen eines Halbleiterchips mit Randanschlussflächen der Bondfolie, ermöglicht. Außerdem sind die Randanschlussflächen der Bondfolie bereits als Außenkon- takte eines Halbleiterbauteils geeignet.
Bei einer weiteren Durchführung des Verfahrens wird als Fo¬ lienkern eine vorvernetzte Polyamidfolie verwendet, die sich beim weiteren Vernetzen durch Erwärmen auf eine Erweichungs- temperatur an die Konturen eines Halbleiterchips eng anlegt. Bei diesem Anlegen kann gleichzeitig eine elektrische Verbin¬ dung zwischen Kontaktanschlussflächen und Randanschlussflä¬ chen auf der einen Seite und Kontaktflächen eines Halbleiter¬ chips auf der anderen Seite erfolgen. Das Einbringen der öff- nung in den Folienkern kann durch Lösungsmittel selektiv er¬ folgen, indem zunächst photolithographisch die Stellen des Folienkerns geschützt werden, die nicht bis zu der Verdrah¬ tungsstruktur hindurch geöffnet werden sollen. Das Auflösen des Folienkerns in den vorgesehenen Fenstern einer Maske wird gestoppt, sobald das Lösungsmittel die metallischen Kontakt¬ anschlussflächen der Verdrahtungsstrukturen erreicht.
In diesem Verfahren wird eine Bondfolie in vorteilhafter Wei¬ se mit wenigen aber präzisen Strukturierungsschritten ge- schaffen, die den Gehäuseaufbau eines Halbleiterbauteils zeitlich verkürzen und die Zuverlässigkeit der Bondverbindun¬ gen steigern, sowie eine weitere Miniaturisierung von Halb¬ leiterbauteilen ermöglichen. Ein Verfahren zur Herstellung von Halbleiterbauteilen mit den oben beschriebenen Bondfolien weist die nachfolgenden Verfah¬ rensschritte auf. Zunächst wird eine erste Bondfolie, wie o- ben dargestellt, mit einer großflächigen Kontaktfläche, die in ihrer flächigen Erstreckung einer Kontaktfläche einer Rückseite des Halbleiterchips entspricht, hergestellt. Dabei weist diese erste Bondfolie mindestens eine Verdrahtungslei¬ tung auf, welche die großflächige Kontaktanschlussfläche mit einer Randanschlussfläche der Bondfolie außerhalb des Be¬ reichs des Halbleiterchips elektrisch verbindet. Anschließend oder parallel wird eine zweite Bondfolie., wie oben beschrie¬ ben, hergestellt, die Kontaktanschlussflächen aufweist, die in ihrer Anordnung und Größe den Kontaktflächen eines HaIb- leiterchips entsprechen. Diese Kontaktanschlussflächen gehö¬ ren zu einer Verdrahtungsstruktur, die darüber hinaus Ver¬ drahtungsleitungen aufweist, über welche die Kontaktan¬ schlussflächen mit Randanschlussflächen der Bondfolie verbun¬ den sind, wobei diese Randanschlussflächen außerhalb des Be- reichs des Halbleiterchips auf Rändern der Bondfolie angeord¬ net sind.
Nach der Herstellung dieser beiden Bondfolien wird nun auf die erste Bondfolie ein Halbleiterchip mit der Kontaktfläche seiner Rückseite auf die großflächige Kontaktanschlussfläche der ersten Bondfolie fixiert. Anschließend wird die zweite Bondfolie über den Halbleiterchip und über die erste Bondfo¬ lie gelegt, wobei genügend Bondfolienmaterial für die zweite Bondfolie vorgesehen wird, womit sich die zweite Bondfolie ohne Abrisse in den Verdrahtungsleitungen zu bilden an die Konturen des Halbleiterbauteils, sowohl auf der Oberseite als auch auf den Randseiten anpassen kann. Im Anschluss daran werden die Randbereiche der Bondfolien zusammengefügt, und schließlich werden die Bondfolien derart erwärmt, dass sich mindestens eine der Bondfolien an die Konturen des Halblei¬ terchips anschmiegt. Gleichzeitig werden stoffschlüssige Ver¬ bindungen über die Beschichtungen der Kontaktanschlussflächen der Bondfolien geschaffen, indem diese Beschichtungen nun stoffschlüssige Verbindungen mit den Kontaktflächen des Halb¬ leiterchips eingehen.
Ein derartiges Verfahren hat den Vorteil, dass mit einem Ver- fahrensschritt, nachdem zwei Bondfolien geeigneter Abmessun¬ gen und geeigneter Verdrahtungsstruktur zur Verfügung ge¬ stellt wurden, die drei Herstellungsabschnitte, nämlich "die bonding", "päd bonding" und "molding" auf einen Herstellungs¬ abschnitt komprimiert werden können. Darüber hinaus ist das thermomechanische Problem aufgrund von unterschiedlichen Aus¬ dehnungskoeffizienten abgemildert, zumal die Randanschluss¬ flächen der Bondfolien über flexible Verbindungen mit den in¬ neren Verdrahtungskomponenten des Halbleiterbauteils verbun¬ den sind.
Eine Alternative zu diesem Verfahren sieht vor, dass nach dem Herstellen der beiden Bondfolien, die erste Bondfolie mit der zweiten Bondfolie in ihren Randbereichen zu einer Bondfolien¬ tasche zusammengefügt werden, in die ein Halbleiterchip ein- gelagert und in der der Halbleiterchip ausgerichtet wird. An¬ schließend wird die Bondfolientasche erwärmt und dabei werden die stoffschlüssigen Verbindungen der Kontaktflächen, sowohl auf der Oberseite als auch auf der Rückseite des Halbleiter¬ chips mit den entsprechenden Kontaktanschlussflächen der Bondfolien, sowie ein Aufschrumpfen der Bondfolien auf die Konturen des Halbleiterchips, durchgeführt. Dieses Verfahren hat gegenüber dem oben geschilderten Verfah¬ ren den Vorteil, dass ein vorab Aufbringen eines Halbleiter¬ chips mit seinem Rückseitenkontakt auf einer der Bondfolien eingespart wird und dieses stoffschlüssige Verbinden der Rückseite des Halbleiterchips mit einer der Bondfolien erst mit dem stoffschlüssigen Verbinden der Kontaktanschlussflä¬ chen auf der Oberseite des Halbleiterchips erfolgt. Diese Verfahrensschritte zur Herstellung eines Halbleiterbauteils mit Bondfolien können auch dadurch realisiert werden, dass ein Systemträger mit entsprechenden Öffnungen zur Verfügung steht. In den Randbereichen der Öffnungen weist der System¬ träger Randkontaktflächen auf, die zumindest mit einer dieser Bondfolien stoffschlüssig verbunden werden, um dem gesamten Bondvorgang und dem Einbau des Halbleiterchips zwischen zwei Bondfolien eine höhere Stabilität zu geben. Diese stoff¬ schlüssige Verbindung zu einem Systemträger kann nach Fertig¬ stellung des Halbleiterbauteils wieder aufgehoben werden.
Zusammenfassend ist festzustellen, dass das Verfahren zur Herstellung eines Halbleiterbauteils weiter vereinfacht wer¬ den kann, indem der Chip in eine Öffnung oder Lasche zwischen zwei Polymerfolien eingelegt wird, wobei eine der Polymerfo¬ lien eine dünne Klebstofffolie oder einen dünnen Klebertrop¬ fen auf ihrer Innenseite aufweist, auf den die Rückseite des Halbleiterchips kontaktiert wird. Die Oberseite des Halblei¬ terchips wird hingegen abhängig von dem jeweiligen Produkt mit einer Schutzfolie versehen, die ihrerseits Metallan¬ schlussdrähte in der Folie integriert hat, sodass bei einem Einbau des Chips einerseits die Kontaktflächen des Halblei- terchips und andererseits Anschlüsse, die zu einem Systemträ¬ ger gehören, mit diesen in die Folie integrierten Verdrah¬ tungsleitungen kontaktiert werden. Die Bondfolie kann als Folienkern eine vorgehärtete Folie aufweisen, die unter Anschmiegen an die Kontur des Halblei¬ terchips beim Erwärmen des gesamten Systems aushärtet. Dabei können sich intermetallische Phasen zwischen entsprechenden Beschichtungen auf der Bondfolie und auf dem Halbleiterchip Kontaktflächen bilden. Andererseits ist es möglich, auch zwei getrennte Folien zu verwenden, wobei eine untere Folie direkt auf einen Systemträger aufgelegt wird und darauf der Chip zu¬ nächst befestigt wird. Anschließend wird eine zweite Bondfo- lie auf den Systemträger über dem Halbleiterchip und über der ersten Bondfolie befestigt. Beim Aushärteprozess schmiegt sich diese zweite Bondfolie an die Konturen des Halbleiter¬ chips an, wobei eine Verkapselung des Halbleiterchips, in Form einer Art Einschweißens, erfolgt. Durch Unterstützen des Einschweißvorgangs mit einem Vakuum kann analog ein Vakuum¬ verschweißen der oberen Bondfolie mit der Kontur der Obersei¬ te und der Randseiten des Halbleiterchips erreicht werden. Dabei unterstützt das angelegte Vakuum das Anschmiegen der oberen Bondfolie an den Halbleiterchip. Mit dieser Erfindung sind die nachfolgenden Vorteile verbunden: 1. Drei Herstellungsabschnitte mit ihren jeweiligen Nachtei¬ len, bezüglich vorab nötiger Abstimmung der einzelnen Ma¬ terialien und der durchzuführenden Prozessabläufe, werden durch einen einzigen Herstellungsabschnitt ersetzt. 2. Durch die hohe Integration der Materialien sinkt die durch das Gehäuse hervorgerufene Fehleranfälligkeit des Halblei¬ terbauteils signifikant. 3. Die Durchlaufzeiten pro Produkt im "back-end" werden dras¬ tisch reduziert. 4. Es können aufgrund der benötigten geringen Dicke der Fo¬ lien sehr dünne Gehäuse realisiert werden. Somit können alle zentralen "back-end"-Prozesse mit einer einzigen integrierten Materialkombination in einem einzigen Verfahrensschritt durchgeführt werden, wobei eine Abstimmung der einzelnen Materialien untereinander entfällt. Ferner kann die Herstellung der Bondfolien mit einer integrierten "die"- und "wire bond"-Funktion von einem Lieferanten angeliefert werden. Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch ein Halb¬ leiterbauteil einer ersten Ausführungsform der Erfin¬ dung;
Figur 2 zeigt einen schematischen Querschnitt durch eine Bondfolientasche mit eingeführtem Halbleiterchip zur Herstellung eines Halbleiterbauteils gemäß Figur 1;
Figur 3 zeigt einen schematischen Querschnitt durch eine Bondfolientasche mit eingefügtem Halbleiterchip unter einer Wärmequelle zur Herstellung eines Halbleiter¬ bauteils gemäß Figur 1;
Figur 4 zeigt einen schematischen Querschnitt durch zwei Bondfolien mit dazwischen angeordnetem Halbleiterchip zur Herstellung eines Halbleiterbauteils mit Bondfo¬ lien;
Figur 5 zeigt einen schematischen Querschnitt nach Verbinden der zwei Bondfolien zu einer Bondfolientasche unter Fixieren des Halbleiterchips zur Herstellung eines Halbleiterchips mit Bondfolien unter Einwirkung einer Wärmequelle; Figur 6 zeigt einen schematischen Querschnitt durch ein Halb¬ leiterbauteil nach Abschluss der Erwärmungsphase ge¬ mäß Figur 5.
Figur 1 zeigt einen schematischen Querschnitt durch ein Halb¬ leiterbauteil 20 einer ersten Ausführungsform der Erfindung. Das Halbleiterbauteil 20 ist hier zwischen einer Öffnung 24 eines Systemträgers 13 aufgespannt. Dieser Systemträger 13 dient im Wesentlichen der Montage und Herstellung des HaIb- leiterbauteils 20 und kann im Prinzip nach Fertigstellung des Halbleiterbauteils 20 weggelassen werden. Das Halbleiterbau¬ teil 20 ist sandwichartig aufgebaut, wobei zwei Bondfolien 1 und 21 einen Halbleiterchip 2 umschließen. Die flächige Erstreckung der Bondfolien 1 und 21 ist größer als die flä- chige Erstreckung des Halbleiterchips 2. Die obere Bondfolie 1 umschließt sowohl die Oberseite 16 des Halbleiterchips 2 als auch die Randseiten 18 des Halbleiterchips 2. Sie weist einen Folienkern 3 aus einem isolierenden Kunststoff auf, der mit der Oberseite 16 und den Randseiten 18 des Halbleiter- Chips 2 in Kontakt ist.
Ferner weist die obere Bondfolie 1 eine Verdrahtungsstruktur 4 auf, die auf dem Folienkern 3 angeordnet ist. Die Verdrah¬ tungsstruktur 4 weist Verdrahtungsleitungen 8 und 9 auf, die Kontaktanschlussflächen 5 und Randanschlussflächen 10 mitein¬ ander verbinden. Die Kontaktanschlussflächen 5 entsprechen in Anordnung und Größe Kontaktflächen 6 auf der Oberseite 16 des Halbleiterchips 2 und sind über eine stoffschlüssige Be- schichtung 7 mit den Kontaktflächen 6 elektrisch verbunden. Die stoffschlüssige Beschichtung 7 kann einen Leitkleber auf¬ weisen oder eine niedrig schmelzende Lotpaste, welche beim stoffschlüssigen Verbinden intermetallische Phasen ausbildet. Die Beschichtung 7 füllt die Öffnungen 14 in dem Folienkern 3 auf, wobei die flächige Erstreckung dieser Öffnungen 14 ge¬ ringer ist als die Kontaktanschlussflächen 5 der Verdrah¬ tungsstruktur 4. Somit decken die Kontaktanschlussflächen 5 membranartig die Öffnungen 14 in dem Folienkern 3 ab, womit der Vorteil verbunden ist, dass ein räumlich begrenztes Auf¬ füllen der Öffnungen 14 mit einer Beschichtung 7 aus stoff¬ schlüssig verbindendem Material präzise möglich ist.
Die über der Öffnung 24 in dem Systemträger 13 aufgespannte Bondfolie 21 weist eine großflächige Kontaktanschlussfläche 5 auf, die der Kontaktfläche 6 auf der Rückseite 15 des Halb¬ leiterchips 2 in ihrer flächigen Erstreckung entspricht. So¬ mit kann der Halbleiterchip 2 großflächig elektrisch mit der Kontaktanschlussfläche 5 der Bondfolie 21 verbunden sein und über eine Verdrahtungsleitung 22 mit einer Randkontaktfläche 12 des Systemträgers 13 elektrisch in Verbindung stehen. An¬ dererseits können die Randanschlussflächen 10 der beiden Bondfolien 1 und 21 Außenkontaktflachen des Halbleiterbau¬ teils 20 darstellen, wenn die Verbindung zu den Randkontakt- flächen 12 des Systemträgers 13 im Randbereich 17 der Bondfo¬ lien 1 und 21 aufgelöst wird. In dem Fall steht dem Halblei¬ terbauteil 20 im Randbereich 17 eine Reihe von Randanschluss¬ flächen 10 zur Verfügung, die gleichzeitig als Außenkontakte des Halbleiterbauteils 20 verwendet werden können.
Da die Dicke d einer Bondfolie 1 oder 21 nur wenige Mikrome¬ ter dick ist, bilden die beiden Bondfolien 1 und 21 mit ihren Randanschlussflächen 10 ein Halbleiterbauteilgehäuse von äu¬ ßerst geringen Abmessungen. Ferner ist es möglich, verminder- te Schrittweiten für Kontaktflächen 6 auf Oberseiten 16 von Halbleiterchips 2 vorzusehen, wenn eine derartige Bondfolie 1 eingesetzt wird, da die Schrittweite der Kontaktflächen 6 des Halbleiterchips 2 nicht mehr durch die Breite von Werkzeugen für ein Bonden von Bonddrähten bestimmt wird. Somit ist auch hier eine weitere Miniaturisierung der Dimensionen eines Halbleiterchips 2 möglich. Die Verdrahtungsleitungen 8 und 9 liegen bei der hier gezeigten Prinzipskizze auf der Außensei- te des Halbleiterbauteils 20 und sind in sofern vor Beschädi¬ gungen nicht geschützt. Deshalb ist es vorgesehen, eine wei¬ tere Schutzfolie etwa mit gleicher Dicke d wie die Bondfolie 1 auf der Oberseite 16 des Halbleiterchips 2 anzuordnen. Auf der Unterseite ist diese Maßnahme nicht erforderlich, zumal dort die Kontaktanschlussfläche 5 direkt mit der Rückseite 15 des Halbleiterchips 2 verbunden ist und der Folienkern 3 der Bondfolie 21 diesen Kontaktierungsbereich schützt.
Figur 2 zeigt einen schematischen Querschnitt durch eine Bondfolientasche 19 mit eingeführtem Halbleiterchip 2 zur Herstellung eines Halbleiterbauteils 20 gemäß Figur 1. In dieser Bondfolientasche 19 ist der Halbleiterchip 2 auf einer unteren Bondfolie 21 mit seiner Rückseite 15 fixiert, während sich darüber die Bondfolie 1 wölbt und eine ausreichende Flä- chenreserve aufweist, um sich in dem weiteren Verfahren an die Kontur des Halbleiterbauteils 20 anzulegen, ohne dass die Verdrahtungsleitungen 8 und 9 bei dem Prozess des Anlegens an die Kontur des Halbleiterchips 2 reißen oder in anderer Weise unterbrochen werden. Somit ist die flächige Erstreckung der oberen Bondfolie 1 größer als die flächige Erstreckung der unteren Bondfolie 21, die in ihren Randbereichen 17 bereits zusammengefügt sind.
Eine genaue Justage der Kontaktflächen 6 auf der Oberseite 16 des Halbleiterchips 2 zu den Kontaktanschlussflächen 5 mit ihren Beschichtungen 7 aus einem Material zum stoffschlüssi¬ gen Verbindung mit den Kontaktflächen 6 der Oberseite 16 des Halbleiterchips 2 ist erforderlich. Diese Justage kann auch erfolgen, indem die Kontaktflächen 6 mit den Kontaktan- schlussflachen 5 zunächst verbunden werden und dann die stoffschlüssige Verbindung zwischen dem Rückseitenkontakt des Halbleiterchips 2 und der Kontaktanschlussfläche 5 der unte- ren Bondfolie 21 erfolgt. Dieses Vorgehen ist von Vorteil, zumal der Rückseitenkontakt ein großflächiger Kontakt ist, der größere Toleranzen zulässt als die im Mikrometerbereich ausgeführten Kontaktanschlussflächen 5 mit ihren Beschichtun- gen 7 der oberen Bondfolie 1.
Figur 3 zeigt einen schematischen Querschnitt durch eine Bondfolientasche 19 mit eingeführtem Halbleiterchip 2 unter einer Wärmequelle 23. Durch Einwirken der Wärmequelle 23 um¬ schließt ohne Einrisse in den Verdrahtungsleitungen 8 und 9 die obere Bondfolie 1 den Halbleiterchip 2 und schmiegt sich eng an dessen Konturen an, sodass das Halbleiterbauteil 20, wie es Figur 1 zeigt, entsteht.
Figur 4 zeigt ein alternatives Vorgehen zur Herstellung eines Halbleiterbauteils 20 gemäß Figur 1 bzw. Figur 6. Dazu wird eine untere Bondfolie 21 über die Öffnung 24 in dem System¬ träger 13 gespannt, indem die Randanschlussflächen 10 der un¬ teren Bondfolie 21 mit Randkontaktflächen 12 des Systemträ¬ gers 13 stoffschlüssig verbunden werden. Nach Aufspannen die- ser unteren Bondfolie 21 können nun gleichzeitig in den Pfeilrichtungen A und B, sowohl der Halbleiterchip 2 als auch die obere Bondfolie 1 auf der unteren Bondfolie 21 fixiert werden.
Figur 5 zeigt einen schematischen Querschnitt nach Verbinden der zwei Bondfolien 1 und 21 zu einer Bondfolientasche 19 un¬ ter Fixieren des Halbleiterchips 2 mit Einwirkung einer Wär¬ mequelle 23. Durch das Einwirken der Wärmequelle 23 wird die Fixierung und stoffschlüssige Verbindung, sowohl in dem Rand¬ bereich 17 als auch im zentralen Bereich an der Oberseite 15 des Halbleiterchips 2 und auf der Rückseite 15 des Halblei¬ terchips 2 bewirkt. Gleichzeitig erfolgt durch die Erwärmung ein Nachhärten bzw. ein intensives Vernetzen des Folienmate¬ rials, wobei sich die Bondfolie in ihrem Erweichungspunkt an die Konturen des Halbleiterchips 2 anschmiegt. Gleichzeitig werden die oberen Kontaktanschlussflächen 5 über die Be- schichtung 7 mit den Kontaktflächen 6 des Halbleiterchips 2 stoffschlüssig verbunden. Das Endprodukt wird in der folgen¬ den Figur dargestellt.
Figur 6 zeigt einen schematischen Querschnitt durch ein Halb¬ leiterbauteil 20 nach Abschluss der Erwärmungsphase gemäß Fi- gur 5. Bei Abschluss der Erwärmungsphase, wie sie Figur 5 zeigt, hat sich die obere Bondfolie 1 vollständig an die Au¬ ßenkontur 11 des Halbleiterchips 2, sowohl auf der Oberseite 16 als auch an den Randseiten 18 angeschmiegt. Gleichzeitig sind die stoffschlüssigen Verbindungen der Bondfolie 1 und 21 zu den Kontaktflächen 6 des Halbleiterchips 2 hergestellt. Damit sind die Kontaktflächen 6 des Halbleiterchips 2 über die stoffschlüssige Beschichtung 7, die Kontaktanschlussflä¬ chen 5, die Verdrahtungsleitungen 8 und 9 sowie über Randan¬ schlussflächen 10 mit den Randkontaktflächen 12 des System- trägers 13 verbunden.

Claims

Patentansprüche
1. Bondfolie zum Kontaktieren von Halbleiterchips (2), wo¬ bei die Bondfolie (1, 21) in ihrer flächigen Erstreckung größer als der Halbleiterchips (2) ist und einen Folien¬ kern (3) aus einem isolierenden Kunststoff und mindes¬ tens auf einer Seite des Folienkerns (3) eine Verdrah¬ tungsstruktur (4) mit Kontaktanschlussflächen (5) auf¬ weist, wobei die Kontaktanschlussflächen (5) in Anord- nung und Größe einer Anordnung und Größe von Kontaktflä¬ chen (6) des Halbleiterchips (2) entsprechen, eine Be- schichtung (7) zur stoffschlüssigen und elektrischen Verbindung mit den Kontaktflächen (6) aufweisen und über Verdrahtungsleitungen (8, 9) mit Randanschlussflächen (10) in einem Randbereich (17) der Bondfolie (1) elekt¬ risch in Verbindung stehen, und wobei der isolierende Kunststoff des Folienkerns (3) an die Außenkontur (11) des Halbleiterchips (2) mittels Aufschrumpfen oder Vaku¬ umverpacken anpassbar ist.
2 . Bondfolie nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , d a s s die Anordnung und Größe der Randanschlussflächen (10) einer Anordnung und Größe von Randkontaktflächen (12) eines übergeordneten Systemträgers (13) entsprechen.
3. Bondfolie nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass die Randanschlussflächen (10) eine Beschichtung zur stoffschlüssigen Verbindung mit Randkontaktflächen (12) eines übergeordneten Systemträgers (13) aufweisen.
4. Bondfolie nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Kontaktanschlussflächen (5) und die Randanschluss¬ flächen (10) der Bondfolie (1) als Beschichtung zur stoffschlüssigen Verbindung mit Kontaktflächen (6) des Halbleiterchips (2) bzw. Randkontaktflächen (12) des Systemträgers (13) eine Schicht aus Leitklebstoff und/oder aus einer niedrig schmelzenden Lotverbindung aufweisen, dessen Erweichungstemperatur kleiner oder • gleich der Schmelztemperatur des Lotes ist.
5. Bondfolie nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass der Folienkern (3) Öffnungen (14) aufweist, die in ihrer Anordnung von Kontaktflächen (6) des Halbleiterchips (2) entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen (5) der Verdrahtungs¬ struktur (4) sind, wobei die Kontaktanschlussflächen (5) eine membranartige Abdeckung der mit Beschichtungsmate- rial gefüllten Öffnungen (14) sind.
6. Bondfolie nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass zur Kontaktierung einer Kontaktfläche (6) auf der Rück- seite (15) des Halbleiterchips (2) eine Bondfolie (1) vorgesehen ist, die eine großflächige Kontaktanschluss¬ fläche (5) auf dem Folienkern (3) aufweist, deren flä¬ chige Erstreckung der Kontaktfläche (6) auf der Rücksei¬ te (15) des Halbleiterchips (2) entspricht.
7. Halbleiterbauteil mit einem Halbleiterchip (2), wobei der Halbleiterchip (2) auf seiner Oberseite (16) auf¬ weist und seiner Rückseite (15) Kontaktflächen (6) auf- weisen kann, und wobei die Oberseite (16) mit einer Bondfolie (1) bedeckt ist, die zum Halbleiterchip (2) hin einen isolierenden Folienkern (3) und auf dem Fo¬ lienkern (3) eine Verdrahtungsstruktur (4) aufweist, wo- bei die Verdrahtungsstruktur (4) Kontaktanschlussflächen (5) aufweist, und wobei die Kontaktanschlussflächen (5) in Anordnung und Größe der Anordnung und Größe der Kon¬ taktflächen (6) des Halbleiterchips (2) entsprechen und eine Beschichtung (7) zur stoffschlüssigen und elektri- sehen Verbindung durch den Folienkern (3) hindurch zu den Kontaktflächen (6) aufweisen und über Verdrahtungs¬ leitungen (8, 9) mit Randanschlussflächen (10) in einem Randbereich (17) der Bondfolie (1) elektrisch in Verbin¬ dung stehen, und wobei der isolierende Kunststoff des Folienkerns (3) an die Oberseiten- (16) und Randkontur (18) des Halbleiterchips (2) angepasst ist, und wobei das Halbleiterbauteil (20) auf der Rückseite (15) des Halbleiterchips (2) eine weitere Bondfolie (21) auf¬ weist, die eine Verdrahtungsstruktur (4) mit einer Kon- taktanschlussflache (6) zur Rückseite (15) des Halblei¬ terchips (2) hin aufweist, die in ihrer flächigen Erstreckung der Kontaktfläche (6) der Rückseite (15) des Halbleiterchips (2) entspricht.
8. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet , dass das Halbleiterbauteil (20) als stoffschlüssige Verbin¬ dung einen Leitklebstoff aufweist.
9. Halbleiterbauteil nach Anspruch 7 oder Anspruch 8, dadurch gekennzeichnet , das s das Halbleiterbauteil (20) als stoffschlüssige Verbin¬ dung eine Lotpastenlegierung aufweist, deren Schmelz- punkt gleich oder geringer ist als die Erweichungstempe¬ ratur des Folienkerns (3) .
10. Halbleiterbauteil nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet , dass der Folienkern (3) Öffnungen (14) aufweist, die in ihrer Anordnung der Anordnung von Kontaktflächen (6) des Halb¬ leiterchips (2) entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen (5) der Verdrahtungsstruktur (4) sind, wobei die Kontaktan¬ schlussflächen (5) eine membranartige Abdeckung der mit Beschichtungsmaterial gefüllten Öffnungen (14) sind.
11. Systemträger mit mehreren in Zeilen und/oder Spalten an- geordneten Halbleiterbauteilpositionen, wobei der Sys¬ temträger (13) in den Halbleiterbauteilpositionen Öff¬ nungen (24) aufweist, und in Randbereichen (17) zu den Öffnungen (24) Randkontaktflächen (12) aufweist, und wo¬ bei die flächige Erstreckung einer Öffnung (24) derart an ein in Bondfolien (1, 21) verpacktes Halbleiterbau¬ teil (20) angepasst ist, dass die Randkontaktflächen (12) des Systemträgers (13) den Randanschlussflächen (10) der Bondfolien (1, 21) des Halbleiterbauteils (20) entsprechen und miteinander stoffschlüssig verbunden sind.
12. Systemträger nach Anspruch 11, dadurch gekennzeichnet, dass die Randkontaktflächen (12) des Systemträgers (13) auf Flachleitern eines Flachleiterrahmens angeordnet sind.
13. Systemträger nach Anspruch 11, dadurch gekennzeichnet , dass die Randkontaktflächen (12) des Systemträgers (13) auf einer Leiterplatte eines Nutzens angeordnet sind.
14. Systemträger nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet , dass die Randkontaktflächen (12) des Systemträgers (13) mit einer Verdrahtungsstruktur (4) einer übergeordneten Schaltung elektrisch in Verbindung stehen.
15. Verfahren zur Herstellung einer Bondfolie (1, 21) für Halbleiterbauteile (20) mit einem Halbleiterchip (2) das folgende Verfahrensschritte aufweist: Bereitstellen eines isolierenden Folienkerns (3) ; Beschichten des Folienkerns (3) mit einer geschlos- senen Metallschicht; Strukturieren der Metallschicht mit Kontaktan¬ schlussflächen (5) , die in Anordnung und Größe ei¬ ner Anordnung und Größe von Kontaktflächen (6) des Halbleiterchips (2) entsprechen und über Verdrah- tungsleitungen (8, 9) mit Randanschlussflächen (10) in einem Randbereich (17) der Bondfolie (1, 21) verbunden sind; Aufbringen einer Beschichtung (7) auf die Kontakt¬ anschlussflächen (5) und/oder Randanschlussflächen (10) für ein Stoffschlüssiges Verbinden mit Kon¬ taktflächen (6) eines Halbleiterchips (2) bzw. mit Randkontaktflächen (12) eines Systemträgers (13) .
16. Verfahren nach Anspruch 15, das nach dem Strukturieren folgende Verfahrensschritte aufweist: Einbringen von Öffnungen (14) in den Folienkern (3) die in ihrer Anordnung der Anordnung der Kontakt¬ flächen (6) des Halbleiterchips (2) entsprechen und in ihrer flächigen Erstreckung kleiner als die Kon¬ taktanschlussflächen (5) sind, sodass die Kontakt¬ anschlussflächen (5) die Öffnungen (14) in dem Fo¬ lienkern (3) membranartig überspannen; - Auffüllen der Öffnungen (14) mit Material für ein stoffschlüssiges Verbinden der Kontaktanschlussflä¬ chen (5) der Bondfolie (1, 21) mit Kontaktflächen (6) des Halbleiterchips (2) .
17. Verfahren nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet , dass als Folienkern (3) eine vorvernetzte Polyamidfolie ver¬ wendet wird.
18. Verfahren nach Anspruch 15 oder Anspruch 17, dadurch gekennzeichnet , dass das Einbringen der Öffnungen (14) in den Folienkern (3) durch Lösungsmittel selektiv erfolgt.
19. Verfahren zur Herstellung von Halbleiterbauteilen (20), wobei das Verfahren nachfolgende Verfahrensschritte auf¬ weist: Herstellen einer ersten Bondfolie (21) nach einem der Ansprüche 15 bis 18 mit einer großflächigen Kontakt- anschlussflache (5), die in ihrer flächigen Erstre¬ ckung einer Kontaktfläche (6) einer Rückseite (15) des Halbleiterchips (2) entspricht und die über min¬ destens eine Verdrahtungsleitung (22) beim Struktu¬ rieren mit einer Randanschlussfläche (10) verbunden wird; Herstellen einer zweiten Bondfolie (1) nach einem der Ansprüche 15 bis 18 mit Kontaktanschlussflächen (5), zum Anschluss von Kontaktflächen (6) einer Oberseite (16) eines Halbleiterchips (2) an eine Verdrahtungs¬ struktur (4) unter Verbinden der Kontaktanschlussflä¬ chen (5) mit Randanschlussflächen (10) der Bondfolie (1) über entsprechende Verdrahtungsleitungen (8, 9); - Aufbringen eines Halbleiterchips (2) mit seiner Kon¬ taktfläche (6) der Rückseite (15) auf die Kontaktan¬ schlussfläche (5) der ersten Bondfolie (1) ; Zusammenfügen der Randanschlussflächen (10) der bei¬ den Bondfolien (1, 21) mit entsprechenden Randkon- taktflächen (12) des Systemträgers (13) ; Erwärmen der Bondfolien (1, 21) unter Anschmiegen der Bondfolien (1, 21) an die Konturen (11, 18) des Halb¬ leiterchips (2) und unter elektrischem Verbinden von Kontaktflächen (6) mit Anschlussflächen (5, 12) über stoffschlüssige Bondverbindungen auf den zu verbin¬ denden Flächen.
20. Verfahren zur Herstellung von Halbleiterbauteilen (20), wobei das Verfahren nachfolgende Verfahrensschritte auf- weist: Herstellen einer ersten Bondfolie (21) nach einem der Ansprüche 15 bis 18 mit einer großflächigen Kontakt¬ anschlussfläche (5) , die in ihrer flächigen Erstre¬ ckung einer Kontaktfläche (β) einer Rückseite (15) des Halbleiterchips (2) entspricht und die über min¬ destens eine Verdrahtungsleitung (22) beim Struktu¬ rieren mit einer Randanschlussfläche (10) verbunden wird/ Herstellen einer zweiten Bondfolie (1) nach einem der Ansprüche 15 bis 18 mit Kontaktanschlussflächen (5) , zum Anschluss von Kontaktflächen (6) einer Oberseite (16) eines Halbleiterchips (2) an eine Verdrahtungs¬ struktur (4) unter Verbinden der Kontaktanschlussflä- chen (5) mit Randanschlussflächen (10) der Bondfolie (1) über entsprechende Verdrahtungsleitungen (8, 9) ; - Verbinden der ersten Bondfolie (21) mit der zweiten Bondfolie (1) in ihren Randbereichen (17) zu einer Bondfolientasche (19) / Einfügen eines Halbleiterdchips (2) in die Bondfo¬ lientasche (19) und Ausrichten des Halbleiterchips (2) ; - Erwärmen der Bondfolien (1, 21) unter Verbinden der Kontaktanschlussflächen (5) der Bondfolien (1, 21) mit Kontaktflächen (6) des Halbleiterchips (2) und unter gleichzeitigem Aufschrumpfen der Bondfolien (1, 21) auf die Konturen (11, 18) des Halbleiterchips (2) .
PCT/DE2005/001031 2004-06-23 2005-06-09 Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung WO2006000180A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004030383.5 2004-06-23
DE200410030383 DE102004030383A1 (de) 2004-06-23 2004-06-23 Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
WO2006000180A2 true WO2006000180A2 (de) 2006-01-05
WO2006000180A3 WO2006000180A3 (de) 2006-04-27

Family

ID=34971996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001031 WO2006000180A2 (de) 2004-06-23 2005-06-09 Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung

Country Status (2)

Country Link
DE (1) DE102004030383A1 (de)
WO (1) WO2006000180A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105409017A (zh) * 2013-07-23 2016-03-16 欧司朗光电半导体有限公司 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102007054710B3 (de) * 2007-11-16 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Halbleiterbaugruppe
US8110912B2 (en) * 2008-07-31 2012-02-07 Infineon Technologies Ag Semiconductor device
DE102013114107A1 (de) * 2013-12-16 2015-07-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4215359A (en) * 1977-12-13 1980-07-29 U.S. Philips Corporation Semiconductor device
EP0338232A2 (de) * 1988-04-20 1989-10-25 International Business Machines Corporation Verfahren zum Montieren eines Trägers für eine elektronische Anordnung mit biegsamem Film auf ein oder zum Trennen desselben von einem Substrat
EP0452506A1 (de) * 1989-11-06 1991-10-23 Nippon Mektron, Ltd. Verfahren zur herstellung einer biegsamen schaltungsplatte zum montieren von integrierten schaltungen
EP0482940A1 (de) * 1990-10-24 1992-04-29 Nec Corporation Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
EP0522593A1 (de) * 1991-07-12 1993-01-13 Rohm Co., Ltd. Verfahren zur Befestigung elektronischer Teile und Leiterplatten und Leiterplatten mit darauf befestigten elektronischen Teilen
US5394303A (en) * 1992-09-11 1995-02-28 Kabushiki Kaisha Toshiba Semiconductor device
DE19542883A1 (de) * 1995-02-02 1996-08-08 Fraunhofer Ges Forschung Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung
US5605547A (en) * 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
EP1220310A1 (de) * 1999-09-10 2002-07-03 Nitto Denko Corporation Halbleiterscheibe mit anisotropem leitfilm und seine herstellungsmethode
US6445063B1 (en) * 1998-03-09 2002-09-03 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
DE10200268A1 (de) * 2001-05-02 2002-11-28 Mitsubishi Electric Corp Halbleitervorrichtung
US20030012005A1 (en) * 2000-12-19 2003-01-16 Yoshinori Ito Electronic circuit device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4215359A (en) * 1977-12-13 1980-07-29 U.S. Philips Corporation Semiconductor device
EP0338232A2 (de) * 1988-04-20 1989-10-25 International Business Machines Corporation Verfahren zum Montieren eines Trägers für eine elektronische Anordnung mit biegsamem Film auf ein oder zum Trennen desselben von einem Substrat
EP0452506A1 (de) * 1989-11-06 1991-10-23 Nippon Mektron, Ltd. Verfahren zur herstellung einer biegsamen schaltungsplatte zum montieren von integrierten schaltungen
EP0482940A1 (de) * 1990-10-24 1992-04-29 Nec Corporation Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
EP0522593A1 (de) * 1991-07-12 1993-01-13 Rohm Co., Ltd. Verfahren zur Befestigung elektronischer Teile und Leiterplatten und Leiterplatten mit darauf befestigten elektronischen Teilen
US5394303A (en) * 1992-09-11 1995-02-28 Kabushiki Kaisha Toshiba Semiconductor device
DE19542883A1 (de) * 1995-02-02 1996-08-08 Fraunhofer Ges Forschung Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung
US5605547A (en) * 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
US6445063B1 (en) * 1998-03-09 2002-09-03 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
EP1220310A1 (de) * 1999-09-10 2002-07-03 Nitto Denko Corporation Halbleiterscheibe mit anisotropem leitfilm und seine herstellungsmethode
US20030012005A1 (en) * 2000-12-19 2003-01-16 Yoshinori Ito Electronic circuit device
DE10200268A1 (de) * 2001-05-02 2002-11-28 Mitsubishi Electric Corp Halbleitervorrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105409017A (zh) * 2013-07-23 2016-03-16 欧司朗光电半导体有限公司 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
US10134957B2 (en) 2013-07-23 2018-11-20 Osram Opto Semiconductors Gmbh Surface-mountable optoelectronic semiconductor component with conductive connection on housing body
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment

Also Published As

Publication number Publication date
WO2006000180A3 (de) 2006-04-27
DE102004030383A1 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10138278C1 (de) Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
WO2007137568A1 (de) Flip-chip-bauelement und verfahren zur herstellung
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102005049687A1 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad
WO2006000180A2 (de) Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung
DE102018217231B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE10232788B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102005061015B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE4300516C2 (de) Leistungshalbleitermodul
DE10324615A1 (de) Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
WO2005101481A2 (de) Leistungshalbleiter
WO1997006557A1 (de) Kontakthöckerloses chipkontaktierungsverfahren und damit hergestellte elektronische schaltung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase