JP2003158216A - 回路配線基板及びこれを用いた半導体装置 - Google Patents
回路配線基板及びこれを用いた半導体装置Info
- Publication number
- JP2003158216A JP2003158216A JP2001358266A JP2001358266A JP2003158216A JP 2003158216 A JP2003158216 A JP 2003158216A JP 2001358266 A JP2001358266 A JP 2001358266A JP 2001358266 A JP2001358266 A JP 2001358266A JP 2003158216 A JP2003158216 A JP 2003158216A
- Authority
- JP
- Japan
- Prior art keywords
- circuit wiring
- wiring board
- semiconductor element
- semiconductor device
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 反りやねじれの発生を抑制でき、半導体素子
を歪みなく実装できる回路配線基板及びこれを用いた半
導体装置を得ること。 【解決手段】 本発明の一実施形態の回路配線基板の一
つである回路配線基板１０Ａは、半導体素子Ｓａを実装
しようとする薄い電気絶縁基板面の所定部分にその半導
体素子Ｓａの複数の電極が接続される回路配線１２が形
成されており、そしてその部分を除いて前記半導体素子
Ｓａが実装される部分に複数本の補強配線４０Ａが形成
されているものである。
を歪みなく実装できる回路配線基板及びこれを用いた半
導体装置を得ること。 【解決手段】 本発明の一実施形態の回路配線基板の一
つである回路配線基板１０Ａは、半導体素子Ｓａを実装
しようとする薄い電気絶縁基板面の所定部分にその半導
体素子Ｓａの複数の電極が接続される回路配線１２が形
成されており、そしてその部分を除いて前記半導体素子
Ｓａが実装される部分に複数本の補強配線４０Ａが形成
されているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、全体の厚みが３０
０μｍ程度或いはそれ以下というような極めて薄い半導
体装置を得るための回路配線基板及びこれを用いた半導
体装置に関するものである。
０μｍ程度或いはそれ以下というような極めて薄い半導
体装置を得るための回路配線基板及びこれを用いた半導
体装置に関するものである。
【０００２】
【従来の技術】先ず、従来技術の回路配線基板及びこれ
を用いた従来技術の半導体装置を図を用いて説明する。
を用いた従来技術の半導体装置を図を用いて説明する。
【０００３】図８は従来技術の回路配線基板を示してい
て、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上
における拡大断面図、図９は図８に示した回路配線基板
に半導体素子を実装した構造の半導体装置を示してい
て、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上
における拡大断面図、そして図１０は図９に示した従来
技術の半導体装置の主たる製造工程を示していて、同図
Ａは図８に示した回路配線基板に異方性導電膜を敷いた
状態の断面図、同図Ｂは同図Ａに示した状態の回路配線
基板上に半導体素子を実装しようとする状態を示した断
面図、そして同図Ｃは反りが生じた状態の従来技術の半
導体装置の断面図である。
て、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上
における拡大断面図、図９は図８に示した回路配線基板
に半導体素子を実装した構造の半導体装置を示してい
て、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上
における拡大断面図、そして図１０は図９に示した従来
技術の半導体装置の主たる製造工程を示していて、同図
Ａは図８に示した回路配線基板に異方性導電膜を敷いた
状態の断面図、同図Ｂは同図Ａに示した状態の回路配線
基板上に半導体素子を実装しようとする状態を示した断
面図、そして同図Ｃは反りが生じた状態の従来技術の半
導体装置の断面図である。
【０００４】昨今、電子機器の小型化、薄型化、そして
軽量化の傾向において、その電子機器に搭載される半導
体装置も小型化、薄型化、そして軽量化の要請が高まっ
ている。そういった中で、半導体装置を小型化、薄型
化、そして軽量化するために半導体装置を構成する半導
体素子や回路配線基板を可能な限り薄くする方法が採ら
れている。
軽量化の傾向において、その電子機器に搭載される半導
体装置も小型化、薄型化、そして軽量化の要請が高まっ
ている。そういった中で、半導体装置を小型化、薄型
化、そして軽量化するために半導体装置を構成する半導
体素子や回路配線基板を可能な限り薄くする方法が採ら
れている。
【０００５】ところが、半導体素子や回路配線基板の厚
みを可能な限り薄くしていくと、当然なことながら半導
体素子や回路配線基板そのものの強度がなくなり、半導
体装置を組み立てる工程において反りやねじれが生じる
ことがある。
みを可能な限り薄くしていくと、当然なことながら半導
体素子や回路配線基板そのものの強度がなくなり、半導
体装置を組み立てる工程において反りやねじれが生じる
ことがある。
【０００６】例えば、図８に示したような形態の回路配
線基板１０に、図９に示したように、複数の電極にスタ
ッドバンプＤが形成された半導体素子Ｓを実装した従来
技術の半導体装置２０がある。
線基板１０に、図９に示したように、複数の電極にスタ
ッドバンプＤが形成された半導体素子Ｓを実装した従来
技術の半導体装置２０がある。
【０００７】即ち、この回路配線基板１０は、例えば、
インターポーザ基板のような基板であって、その電気絶
縁基板（以下、「絶縁基板」と略記する）１１の一面
に、実装しようとする半導体素子Ｓの両側に形成されて
いるスタッドバンプＤに対応して所定の間隔を開けてそ
の両側に複数本の回路配線１２とそれぞれの外方端に接
続されているランド１３とが所定のピッチで形成されて
いる。
インターポーザ基板のような基板であって、その電気絶
縁基板（以下、「絶縁基板」と略記する）１１の一面
に、実装しようとする半導体素子Ｓの両側に形成されて
いるスタッドバンプＤに対応して所定の間隔を開けてそ
の両側に複数本の回路配線１２とそれぞれの外方端に接
続されているランド１３とが所定のピッチで形成されて
いる。
【０００８】そして半導体装置２０は、このような一般
的な回路配線基板１０の点線図示の位置内に、半導体素
子Ｓを、例えば、厚さ３０μｍ程度の異方性導電接着フ
イルム（ＡＣＦ）３０を介してスタッドバンプＤを回路
配線１２に接続し、実装した構造のものである。なお、
言うまでもなく図示の半導体素子Ｓはフリップチップ型
のものである。
的な回路配線基板１０の点線図示の位置内に、半導体素
子Ｓを、例えば、厚さ３０μｍ程度の異方性導電接着フ
イルム（ＡＣＦ）３０を介してスタッドバンプＤを回路
配線１２に接続し、実装した構造のものである。なお、
言うまでもなく図示の半導体素子Ｓはフリップチップ型
のものである。
【０００９】この半導体装置１０を小型化、薄型化、そ
して軽量化しようとすると、回路配線基板１０や半導体
素子Ｓを薄くしなければならない。そのために半導体装
置２０の強度がなくなってしまう。
して軽量化しようとすると、回路配線基板１０や半導体
素子Ｓを薄くしなければならない。そのために半導体装
置２０の強度がなくなってしまう。
【００１０】前記絶縁基板１１は、例えば、厚さ５０〜
６０μｍ程度、面積１２ｍｍ×１７ｍｍ程度の矩形状の
基板であって、その材質は、例えば、ポリイミド樹脂、
エポキシ樹脂などで形成されているものである。
６０μｍ程度、面積１２ｍｍ×１７ｍｍ程度の矩形状の
基板であって、その材質は、例えば、ポリイミド樹脂、
エポキシ樹脂などで形成されているものである。
【００１１】回路配線１２やランド１３などは薄膜形成
プロセス、例えば、絶縁基板１１の表面にメッキレジス
トを塗布し、マスクを用いて回路配線１２やランド１３
などのパターンを印刷し、これらを現像して形成された
パターンの凹溝に銅メッキを施すなどの手法を用いて形
成されていて、その厚さは２０〜２５μｍ程度、回路配
線の幅は１００μｍ程度である。
プロセス、例えば、絶縁基板１１の表面にメッキレジス
トを塗布し、マスクを用いて回路配線１２やランド１３
などのパターンを印刷し、これらを現像して形成された
パターンの凹溝に銅メッキを施すなどの手法を用いて形
成されていて、その厚さは２０〜２５μｍ程度、回路配
線の幅は１００μｍ程度である。
【００１２】この半導体素子Ｓの回路配線基板１０への
実装は、図１０に示したような工程で行われる。
実装は、図１０に示したような工程で行われる。
【００１３】先ず、同図Ａに示したように、回路配線基
板１０の回路配線１２などが形成されている面側に、そ
れらの回路配線１２を覆うようにＡＣＦ３０を敷き、次
に、同図Ｂに示したように、半導体素子ＳをＡＣＦ３０
の上方から各バンプＢがそれぞれの回路配線１２に対応
して接続されるように位置決めし、加熱、加圧しながら
実装する。このようにして図９に示したような半導体装
置２０が得られる。
板１０の回路配線１２などが形成されている面側に、そ
れらの回路配線１２を覆うようにＡＣＦ３０を敷き、次
に、同図Ｂに示したように、半導体素子ＳをＡＣＦ３０
の上方から各バンプＢがそれぞれの回路配線１２に対応
して接続されるように位置決めし、加熱、加圧しながら
実装する。このようにして図９に示したような半導体装
置２０が得られる。
【００１４】
【発明が解決しようとする課題】ところが、図１０Ｃに
示したように、半導体素子Ｓを前記のように薄膜状の回
路配線基板１０ヘＡＣＦ３０を介し、加熱、加圧しなが
ら実装した場合に半導体素子Ｓ側に応力が掛かり、全体
に反りやねじれが生じる。この反りやねじれが生じるこ
とにより、その後の工程で、このような半導体装置２０
を電子機器側のマザー基板（不図示）などへ実装する場
合や３次元実装（積層）などの接続を行う場合に接続不
良を起こすことがある。このような接続不良が生じる
と、マザー基板や３次元実装（積層）部品の歩留まりが
悪くなる。
示したように、半導体素子Ｓを前記のように薄膜状の回
路配線基板１０ヘＡＣＦ３０を介し、加熱、加圧しなが
ら実装した場合に半導体素子Ｓ側に応力が掛かり、全体
に反りやねじれが生じる。この反りやねじれが生じるこ
とにより、その後の工程で、このような半導体装置２０
を電子機器側のマザー基板（不図示）などへ実装する場
合や３次元実装（積層）などの接続を行う場合に接続不
良を起こすことがある。このような接続不良が生じる
と、マザー基板や３次元実装（積層）部品の歩留まりが
悪くなる。
【００１５】また、反りやねじれが生じることにより、
半導体素子に歪みが生じ、その半導体素子内に形成され
ている集積回路を損傷する恐れがある。
半導体素子に歪みが生じ、その半導体素子内に形成され
ている集積回路を損傷する恐れがある。
【００１６】本発明はこのような課題を解決しようとす
るものであって、前記反りやねじれの発生を抑制でき、
半導体素子を歪みなく実装できる回路配線基板及びこれ
を用いた半導体装置を得ることを目的とするものであ
る。
るものであって、前記反りやねじれの発生を抑制でき、
半導体素子を歪みなく実装できる回路配線基板及びこれ
を用いた半導体装置を得ることを目的とするものであ
る。
【００１７】
【課題を解決するための手段】それ故、本発明の回路配
線基板は、半導体素子を実装しようとする薄い電気絶縁
基板面の所定部分に、その半導体素子の複数の電極が接
続される回路配線が形成されており、そしてその部分を
除いて前記半導体素子が実装される部分に複数の補強配
線を形成することによって、前記課題を解決している。
線基板は、半導体素子を実装しようとする薄い電気絶縁
基板面の所定部分に、その半導体素子の複数の電極が接
続される回路配線が形成されており、そしてその部分を
除いて前記半導体素子が実装される部分に複数の補強配
線を形成することによって、前記課題を解決している。
【００１８】前記補強配線は複数本の平行な直線状ダミ
ー配線で形成されていることが望ましく、また、複数本
の交差する平行な直線状ダミー配線で網目状に形成して
もよい。更に、その網目状補強配線が更にマトリックス
状に分割したパターンで形成するようにしてもよく、更
にまた、それらのマトリックス状に分割された各セクシ
ョンの中を更に複数の三角形に分割したパターンで形成
するようにしてもよい。
ー配線で形成されていることが望ましく、また、複数本
の交差する平行な直線状ダミー配線で網目状に形成して
もよい。更に、その網目状補強配線が更にマトリックス
状に分割したパターンで形成するようにしてもよく、更
にまた、それらのマトリックス状に分割された各セクシ
ョンの中を更に複数の三角形に分割したパターンで形成
するようにしてもよい。
【００１９】そして前記回路配線及び前記補強配線を前
記絶縁基板の同一面に同一の導電材、同一の厚みで形成
することが望ましく、これらはまた、薄膜形成プロセス
で同時に形成することが望ましい。
記絶縁基板の同一面に同一の導電材、同一の厚みで形成
することが望ましく、これらはまた、薄膜形成プロセス
で同時に形成することが望ましい。
【００２０】また、補強配線は絶縁基板の表面のみなら
ず、裏面に形成してもよく、或いは絶縁基板中に埋め込
んで構造であってもよい。
ず、裏面に形成してもよく、或いは絶縁基板中に埋め込
んで構造であってもよい。
【００２１】他の本発明である半導体装置は、前記のよ
うな何れかの回路配線基板の前記補強配線が形成されて
いる上方に半導体素子の各電極をそれぞれ対応する前記
回路配線に接続し、半導体素子を実装する構造を採っ
て、前記課題を解決している。
うな何れかの回路配線基板の前記補強配線が形成されて
いる上方に半導体素子の各電極をそれぞれ対応する前記
回路配線に接続し、半導体素子を実装する構造を採っ
て、前記課題を解決している。
【００２２】それ故、回路配線基板の強度を強化でき、
しかも反りやねじれを抑制することができる。そしてそ
の補強配線を網目状に形成したことによりＡＣＦなどの
接着を強固に行うことができる。更に、極薄のＡＣＦな
どを用いることにより熱膨張率を下げることができ、回
路配線基板の反りやねじれを一層抑制することができ
る。
しかも反りやねじれを抑制することができる。そしてそ
の補強配線を網目状に形成したことによりＡＣＦなどの
接着を強固に行うことができる。更に、極薄のＡＣＦな
どを用いることにより熱膨張率を下げることができ、回
路配線基板の反りやねじれを一層抑制することができ
る。
【００２３】
【発明の実施の形態】以下、図１乃至図６を用いて、本
発明の回路配線基板及びこれを用いた半導体装置を説明
する。
発明の回路配線基板及びこれを用いた半導体装置を説明
する。
【００２４】図１は本発明の第１実施形態の回路配線基
板を示していて、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における拡大断面図、図２は図１に示した
回路配線基板に半導体素子を実装した構造の本発明の第
１実施形態の半導体装置を示していて、同図Ａはその平
面図、同図Ｂは同図ＡのＡ−Ａ線上における拡大断面
図、図３は図２に示した本発明の半導体装置の主たる製
造工程を示していて、同図Ａは図１に示した回路配線基
板に異方性導電膜を敷いた状態の断面図、同図Ｂは同図
Ａに示した状態の回路配線基板上に半導体素子を実装し
ようとする状態を示した断面図、そして同図Ｃは反りや
ねじれが抑制された状態の本発明の一実施形態の半導体
装置の断面図、図４は本発明の第２実施形態の回路配線
基板の平面図、図５は本発明の第３実施形態の回路配線
基板の平面図、図６は本発明の第４実施形態の回路配線
基板の平面図、そして図７は半導体素子の電極が回路配
線基板のランドにワイヤで接続された構造の本発明の第
２実施形態の半導体装置の断面図である。
板を示していて、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における拡大断面図、図２は図１に示した
回路配線基板に半導体素子を実装した構造の本発明の第
１実施形態の半導体装置を示していて、同図Ａはその平
面図、同図Ｂは同図ＡのＡ−Ａ線上における拡大断面
図、図３は図２に示した本発明の半導体装置の主たる製
造工程を示していて、同図Ａは図１に示した回路配線基
板に異方性導電膜を敷いた状態の断面図、同図Ｂは同図
Ａに示した状態の回路配線基板上に半導体素子を実装し
ようとする状態を示した断面図、そして同図Ｃは反りや
ねじれが抑制された状態の本発明の一実施形態の半導体
装置の断面図、図４は本発明の第２実施形態の回路配線
基板の平面図、図５は本発明の第３実施形態の回路配線
基板の平面図、図６は本発明の第４実施形態の回路配線
基板の平面図、そして図７は半導体素子の電極が回路配
線基板のランドにワイヤで接続された構造の本発明の第
２実施形態の半導体装置の断面図である。
【００２５】先ず、図１乃至図３を用いて本発明の第１
実施形態の回路配線基板及びこれを用いた半導体装置の
構造、構成を説明する。
実施形態の回路配線基板及びこれを用いた半導体装置の
構造、構成を説明する。
【００２６】先ず初めに、図１に示した第１実施形態の
回路配線基板１０Ａを説明する。この回路配線基板１０
Ａは、従来技術の回路配線基板１０と同様に、例えば、
厚さ５０〜６０μｍ程度、面積１２ｍｍ×１７ｍｍ程度
の矩形状の絶縁基板１１、例えば、ポリイミド樹脂など
の基板で形成されている。その一面に所定の間隔を開け
てその両側に、実装しようとする半導体素子Ｓａのスタ
ッドバンプＤに対応して複数本の回路配線１２とそれぞ
れの外方端に接続されているランド１３が所定のピッチ
で形成されている。
回路配線基板１０Ａを説明する。この回路配線基板１０
Ａは、従来技術の回路配線基板１０と同様に、例えば、
厚さ５０〜６０μｍ程度、面積１２ｍｍ×１７ｍｍ程度
の矩形状の絶縁基板１１、例えば、ポリイミド樹脂など
の基板で形成されている。その一面に所定の間隔を開け
てその両側に、実装しようとする半導体素子Ｓａのスタ
ッドバンプＤに対応して複数本の回路配線１２とそれぞ
れの外方端に接続されているランド１３が所定のピッチ
で形成されている。
【００２７】本発明の回路配線基板１０Ａにおいては、
更に、回路配線１２の形成部分を除いて両側の回路配線
１２間の半導体素子Ｓａを実装した場合のその半導体素
子Ｓａの下方部分に、互いに平行な複数本の直線パター
ンで補強配線４０Ａが形成されている。この面積の回路
配線基板１０Ａに搭載使用とする半導体素子Ｓａの面積
は、例えば、１１ｍｍ×１５．５ｍｍである。
更に、回路配線１２の形成部分を除いて両側の回路配線
１２間の半導体素子Ｓａを実装した場合のその半導体素
子Ｓａの下方部分に、互いに平行な複数本の直線パター
ンで補強配線４０Ａが形成されている。この面積の回路
配線基板１０Ａに搭載使用とする半導体素子Ｓａの面積
は、例えば、１１ｍｍ×１５．５ｍｍである。
【００２８】複数本の補強配線４０Ａの形成は、従来技
術の回路配線基板１０における回路配線１２及びランド
１３の形成方法と同様の手法を用いてそれらの回路配線
１２、ランド１３の形成と同時に形成することができ
る。その形成プロセスの詳細は省略する。
術の回路配線基板１０における回路配線１２及びランド
１３の形成方法と同様の手法を用いてそれらの回路配線
１２、ランド１３の形成と同時に形成することができ
る。その形成プロセスの詳細は省略する。
【００２９】この回路配線基板１０Ａの場合も、その回
路配線１２、ランド１３、そして補強配線４０Ａの厚さ
を２０〜２５μｍ程度、回路配線１２及び補強配線４０
の幅を共に１００μｍ程度で形成した。
路配線１２、ランド１３、そして補強配線４０Ａの厚さ
を２０〜２５μｍ程度、回路配線１２及び補強配線４０
の幅を共に１００μｍ程度で形成した。
【００３０】次に、本発明の第１実施形態の半導体装置
２０Ａを説明する。この半導体装置２０Ａは、図２に示
したように、前記のような回路配線基板１０Ａ上に、例
えば、厚さ約１００μｍの薄い半導体素子Ｓａがフリッ
プチップボンドされた構造のもので、極薄の、例えば、
厚さ２０μｍ〜３０μｍのＡＣＦ３０を介して実装され
ている。フリップチップ型半導体素子Ｓａの各電極には
半田或いは金製のスタッドバンプＤが形成されており、
それらのスタッドバンプＤはそれぞれの回路配線１２に
接続される。スタッドバンプＤの直径は３０μｍ程度で
ある。従って、半導体装置２０Ａの全体の厚みを２１５
μｍ以下に抑えることができる。
２０Ａを説明する。この半導体装置２０Ａは、図２に示
したように、前記のような回路配線基板１０Ａ上に、例
えば、厚さ約１００μｍの薄い半導体素子Ｓａがフリッ
プチップボンドされた構造のもので、極薄の、例えば、
厚さ２０μｍ〜３０μｍのＡＣＦ３０を介して実装され
ている。フリップチップ型半導体素子Ｓａの各電極には
半田或いは金製のスタッドバンプＤが形成されており、
それらのスタッドバンプＤはそれぞれの回路配線１２に
接続される。スタッドバンプＤの直径は３０μｍ程度で
ある。従って、半導体装置２０Ａの全体の厚みを２１５
μｍ以下に抑えることができる。
【００３１】この半導体素子Ｓａの回路配線基板１０Ａ
への実装は、従来技術の半導体素子Ｓの回路配線基板１
０への実装と同様に、図３に示したような工程で行われ
る。
への実装は、従来技術の半導体素子Ｓの回路配線基板１
０への実装と同様に、図３に示したような工程で行われ
る。
【００３２】先ず、図３Ａに示したように、回路配線基
板１０Ａの回路配線１２などが形成されている面側に、
それらの回路配線１２及び補強配線４０Ａを覆うように
極薄のＡＣＦ３０を敷き、次に、同図Ｂに示したよう
に、半導体素子ＳａをＡＣＦ３０の上方から各スタッド
バンプＤがそれぞれの回路配線１２に対応して接続され
るように位置決めして、加熱、加圧しながら実装する。
このように補強配線４０Ａが形成された回路配線基板１
０Ａを用いると、図３Ｃに示したように、回路配線基板
１０Ａの反りやねじれが生じにくく、反りやねじれのな
い、或いは反りやねじれが抑制された半導体装置２０Ａ
を得ることができる。
板１０Ａの回路配線１２などが形成されている面側に、
それらの回路配線１２及び補強配線４０Ａを覆うように
極薄のＡＣＦ３０を敷き、次に、同図Ｂに示したよう
に、半導体素子ＳａをＡＣＦ３０の上方から各スタッド
バンプＤがそれぞれの回路配線１２に対応して接続され
るように位置決めして、加熱、加圧しながら実装する。
このように補強配線４０Ａが形成された回路配線基板１
０Ａを用いると、図３Ｃに示したように、回路配線基板
１０Ａの反りやねじれが生じにくく、反りやねじれのな
い、或いは反りやねじれが抑制された半導体装置２０Ａ
を得ることができる。
【００３３】補強配線は、前記の実施形態のような平行
な直線パターンで形成する以外に、図４乃至図６に示し
たようになパターンで形成してもよい。これらのパター
ンに形成することにより、補強配線の上面に形成するＡ
ＣＦ３０などをより一層強固に固定することができる。
な直線パターンで形成する以外に、図４乃至図６に示し
たようになパターンで形成してもよい。これらのパター
ンに形成することにより、補強配線の上面に形成するＡ
ＣＦ３０などをより一層強固に固定することができる。
【００３４】即ち、図４に示した第２実施形態の回路配
線基板１０Ｂの補強配線４０Ｂは、複数本の平行な直線
パターンを所定の間隔で交差する網目状に形成したもの
である。
線基板１０Ｂの補強配線４０Ｂは、複数本の平行な直線
パターンを所定の間隔で交差する網目状に形成したもの
である。
【００３５】図５に示した第３実施形態の回路配線基板
１０Ｃは、第２実施形態の回路配線基板１０Ｂの補強配
線４０Ｃをマトリックス状に分割したパターンに形成し
たものであって、ＡＣＦ３０を回路配線基板１０Ｂより
も、より一層強固に固定することができる。
１０Ｃは、第２実施形態の回路配線基板１０Ｂの補強配
線４０Ｃをマトリックス状に分割したパターンに形成し
たものであって、ＡＣＦ３０を回路配線基板１０Ｂより
も、より一層強固に固定することができる。
【００３６】ＡＣＦ３０を更に一層強固に固定する必要
がある場合には、図６に示した第４実施形態の回路配線
基板１０Ｄの補強配線４０Ｄのように、回路配線基板１
０Ｃの各四辺形セクションの中を４個の三角形に分割し
たパターンに形成するとよい。
がある場合には、図６に示した第４実施形態の回路配線
基板１０Ｄの補強配線４０Ｄのように、回路配線基板１
０Ｃの各四辺形セクションの中を４個の三角形に分割し
たパターンに形成するとよい。
【００３７】ＡＣＦ３０の厚みはできるだけ薄く形成す
ることが望ましい。そうすることにより熱膨張率を下げ
ることができ、従って、反りやねじれを抑制することが
できる。
ることが望ましい。そうすることにより熱膨張率を下げ
ることができ、従って、反りやねじれを抑制することが
できる。
【００３８】この半導体装置２０Ａでは、半導体素子Ｓ
ａがＡＣＦ３０を介してフリップチップボンドされてい
る構造で示したが、本発明においては、ＡＣＦ３０に限
定されるものではなく、導電粒子を含まない接着フィル
ム（ＮＣＦ）や、異方性導電接着ペースト（ＡＣＰ）
や、導電粒子を含まない接着ペースト（ＮＣＰ）を用い
て実装してもよい。
ａがＡＣＦ３０を介してフリップチップボンドされてい
る構造で示したが、本発明においては、ＡＣＦ３０に限
定されるものではなく、導電粒子を含まない接着フィル
ム（ＮＣＦ）や、異方性導電接着ペースト（ＡＣＰ）
や、導電粒子を含まない接着ペースト（ＮＣＰ）を用い
て実装してもよい。
【００３９】また、図７に本発明の第２実施形態の半導
体装置２０Ｂを示したように、半導体素子Ｓｂをダイペ
ーストＰを介して実装し、その半導体素子Ｓｂの各電極
をワイヤーＷを用いて回路配線基板１０Ａの各回路配線
１２の内端部にワイヤーボンドする接続構造を採っても
よい。なお、符号Ｍは封止樹脂である。
体装置２０Ｂを示したように、半導体素子Ｓｂをダイペ
ーストＰを介して実装し、その半導体素子Ｓｂの各電極
をワイヤーＷを用いて回路配線基板１０Ａの各回路配線
１２の内端部にワイヤーボンドする接続構造を採っても
よい。なお、符号Ｍは封止樹脂である。
【００４０】また、前記の各実施形態の回路配線基板で
は、補強配線４０を絶縁基板１１の半導体素子Ｓの実装
側の表面に形成した例を示したが、回路配線基板の反り
やねじれを抑制することだけに注視すれば、補強配線を
絶縁基板１１中に埋め込んだ構造や、絶縁基板１１の半
導体素子Ｓが実装されない裏面に補強配線を形成する構
造を採ってもよいことを付言しておく。
は、補強配線４０を絶縁基板１１の半導体素子Ｓの実装
側の表面に形成した例を示したが、回路配線基板の反り
やねじれを抑制することだけに注視すれば、補強配線を
絶縁基板１１中に埋め込んだ構造や、絶縁基板１１の半
導体素子Ｓが実装されない裏面に補強配線を形成する構
造を採ってもよいことを付言しておく。
【００４１】更にまた、図示の各実施形態の回路配線基
板では、ランド１３を回路配線１２と同一の面に形成さ
れている構造のもので示したが、絶縁基板１１の裏面に
ランドを形成し、それらのランドと前記ランド１３とを
絶縁基板１１を貫通するバイアホールで接続し、それら
裏面のランドをマザー基板の所定のランドなどの配線に
接続するような構造を採ってもよいことも付言してお
く。
板では、ランド１３を回路配線１２と同一の面に形成さ
れている構造のもので示したが、絶縁基板１１の裏面に
ランドを形成し、それらのランドと前記ランド１３とを
絶縁基板１１を貫通するバイアホールで接続し、それら
裏面のランドをマザー基板の所定のランドなどの配線に
接続するような構造を採ってもよいことも付言してお
く。
【００４２】
【発明の効果】以上説明したように、本発明の回路配線
基板は反りやねじれが抑制されていることから、 １．電子器機などに搭載するマザー基板への実装や３次
元実装（稚層）などの接続が容易に行うことができる ２．反りやねじれが抑制されていることからスタッドバ
ンプと回路配線と接続が確実に行え、その接続の信頼性
及び歩留まりの向上を図ることができる ３．２の効果によりコストを大幅に低減させることがで
きる など、数々の優れた効果が得られる。
基板は反りやねじれが抑制されていることから、 １．電子器機などに搭載するマザー基板への実装や３次
元実装（稚層）などの接続が容易に行うことができる ２．反りやねじれが抑制されていることからスタッドバ
ンプと回路配線と接続が確実に行え、その接続の信頼性
及び歩留まりの向上を図ることができる ３．２の効果によりコストを大幅に低減させることがで
きる など、数々の優れた効果が得られる。
【図１】 本発明の第１実施形態の回路配線基板を示し
ていて、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ
線上における拡大断面図である。
ていて、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ
線上における拡大断面図である。
【図２】 図１に示した回路配線基板に半導体素子を実
装した構造の本発明の第１実施形態の半導体装置を示し
ていて、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ
線上における拡大断面図である。
装した構造の本発明の第１実施形態の半導体装置を示し
ていて、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ
線上における拡大断面図である。
【図３】 図２に示した本発明の半導体装置の主たる製
造工程を示していて、同図Ａは図１に示した回路配線基
板に異方性導電膜を敷いた状態の断面図、同図Ｂは同図
Ａに示した状態の回路配線基板上に半導体素子を実装し
ようとする状態を示した断面図、そして同図Ｃは反りや
ねじれが抑制された状態の本発明の一実施形態の半導体
装置の断面図である。
造工程を示していて、同図Ａは図１に示した回路配線基
板に異方性導電膜を敷いた状態の断面図、同図Ｂは同図
Ａに示した状態の回路配線基板上に半導体素子を実装し
ようとする状態を示した断面図、そして同図Ｃは反りや
ねじれが抑制された状態の本発明の一実施形態の半導体
装置の断面図である。
【図４】 本発明の第２実施形態の回路配線基板の平面
図である。
図である。
【図５】 本発明の第３実施形態の回路配線基板の平面
図である。
図である。
【図６】 本発明の第４実施形態の回路配線基板の平面
図である。
図である。
【図７】 半導体素子の電極が回路配線基板のランドに
ワイヤで接続された構造の本発明の第２実施形態の半導
体装置の断面図である。
ワイヤで接続された構造の本発明の第２実施形態の半導
体装置の断面図である。
【図８】 従来技術の回路配線基板を示していて、同図
Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上における
拡大断面図である。
Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上における
拡大断面図である。
【図９】 図８に示した回路配線基板に半導体素子を実
装した構造の半導体装置を示していて、同図Ａはその平
面図、同図Ｂは同図ＡのＡ−Ａ線上における拡大断面図
である。
装した構造の半導体装置を示していて、同図Ａはその平
面図、同図Ｂは同図ＡのＡ−Ａ線上における拡大断面図
である。
【図１０】 図９に示した従来技術の半導体装置の主た
る製造工程を示していて、同図Ａは図８に示した回路配
線基板に異方性導電フィルムを敷いた状態の断面図、同
図Ｂは同図Ａに示した状態の回路配線基板上に半導体素
子を実装しようとする状態を示した断面図、そして同図
Ｃは反りが生じた状態の従来技術の半導体装置の断面図
である。
る製造工程を示していて、同図Ａは図８に示した回路配
線基板に異方性導電フィルムを敷いた状態の断面図、同
図Ｂは同図Ａに示した状態の回路配線基板上に半導体素
子を実装しようとする状態を示した断面図、そして同図
Ｃは反りが生じた状態の従来技術の半導体装置の断面図
である。
１０Ａ…本発明の第１実施形態の回路配線基板（回路配
線基板）、１０Ｂ…本発明の第２実施形態の回路配線基
板、１０Ｃ…本発明の第３実施形態の回路配線基板、１
０Ｄ…本発明の第４実施形態の回路配線基板、１１…
（電気）絶縁基板、１２…回路配線、１３…ランド、２
０Ａ…本発明の一実施形態の半導体装置、３０…異方性
導電膜、４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ…補強配線、
Ｓａ，Ｓｂ…半導体素子、Ｄ…スタッドバンプ、Ｗ…ワ
イヤー、Ｍ…封止樹脂
線基板）、１０Ｂ…本発明の第２実施形態の回路配線基
板、１０Ｃ…本発明の第３実施形態の回路配線基板、１
０Ｄ…本発明の第４実施形態の回路配線基板、１１…
（電気）絶縁基板、１２…回路配線、１３…ランド、２
０Ａ…本発明の一実施形態の半導体装置、３０…異方性
導電膜、４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ…補強配線、
Ｓａ，Ｓｂ…半導体素子、Ｄ…スタッドバンプ、Ｗ…ワ
イヤー、Ｍ…封止樹脂
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小林 寛隆
東京都品川区北品川６丁目７番35号ソニー
株式会社内
(72)発明者 小山 寿樹
東京都品川区北品川６丁目７番35号ソニー
株式会社内
Ｆターム(参考） 5F044 MM08
Claims (9)
- 【請求項１】 半導体素子を実装しようとする薄い電気
絶縁基板面の所定部分に該半導体素子の複数の電極が接
続される回路配線が形成されており、そして該部分を除
いて前記半導体素子が実装される部分に複数の補強配線
が形成されていることを特徴とする回路配線基板。 - 【請求項２】 前記補強配線が複数本の平行な直線状ダ
ミー配線で形成されていることを特徴とする請求項１に
記載の回路配線基板。 - 【請求項３】 前記補強配線が複数本の交差する平行な
直線状ダミー配線で網目状に形成されていることを特徴
とする請求項１に記載の回路配線基板。 - 【請求項４】 前記網目状補強配線が更にマトリックス
状に分割されて形成されていることを特徴とする請求項
３に記載の回路配線基板。 - 【請求項５】 前記マトリックス状に分割された各セク
ションが更に複数の三角形に分割されていることを特徴
とする請求項４に記載の回路配線基板。 - 【請求項６】 前記回路配線及び前記補強配線が絶縁基
板の同一面に同一の導電材、同一の厚みで形成されてい
ることを特徴とする請求項１乃至請求項５に記載の回路
配線基板。 - 【請求項７】 前記回路配線及び前記補強配線が薄膜形
成プロセスで同時に形成されていることを特徴とする請
求項１乃至請求項６に記載の回路配線基板。 - 【請求項８】 前記補強配線が前記絶縁基板中に埋め込
まれていることを特徴とする請求項１乃至請求項５に記
載の回路配線基板。 - 【請求項９】 請求項１乃至請求項８に記載の何れかの
回路配線基板の前記補強配線が形成されている上方に半
導体素子の各電極がそれぞれ対応する前記回路配線に接
続されて前記半導体素子が実装されていることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358266A JP2003158216A (ja) | 2001-11-22 | 2001-11-22 | 回路配線基板及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358266A JP2003158216A (ja) | 2001-11-22 | 2001-11-22 | 回路配線基板及びこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003158216A true JP2003158216A (ja) | 2003-05-30 |
Family
ID=19169470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358266A Pending JP2003158216A (ja) | 2001-11-22 | 2001-11-22 | 回路配線基板及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003158216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736633B1 (ko) | 2005-12-19 | 2007-07-06 | 삼성전기주식회사 | 보강 기판 및 제조 방법 |
-
2001
- 2001-11-22 JP JP2001358266A patent/JP2003158216A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736633B1 (ko) | 2005-12-19 | 2007-07-06 | 삼성전기주식회사 | 보강 기판 및 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486544B1 (en) | Semiconductor device and method manufacturing the same, circuit board, and electronic instrument | |
| JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2001077293A (ja) | 半導体装置 | |
| JPH08288424A (ja) | 半導体装置 | |
| WO2001018864A1 (fr) | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP3490303B2 (ja) | 半導体装置の実装体 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| US20080081456A1 (en) | Chip-on-board package having flip chip assembly structure and manufacturing method thereof | |
| KR100618542B1 (ko) | 적층 패키지의 제조 방법 | |
| WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002289735A (ja) | 半導体装置 | |
| JP2003158216A (ja) | 回路配線基板及びこれを用いた半導体装置 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4342577B2 (ja) | 半導体チップの実装構造 |