JPH0287639A - 回路基板構造 - Google Patents
回路基板構造Info
- Publication number
- JPH0287639A JPH0287639A JP63240406A JP24040688A JPH0287639A JP H0287639 A JPH0287639 A JP H0287639A JP 63240406 A JP63240406 A JP 63240406A JP 24040688 A JP24040688 A JP 24040688A JP H0287639 A JPH0287639 A JP H0287639A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- lead
- circuit board
- bump
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は回路基板のリード形状に関する。
［従来の技術］
従来の集積回路素子をシリコンウェハに搭載して、回路
システムを作る技術は、第２図に示す如く、アルミ配線
１を設けられたウェハ２に、集積回路素子（以下ＩＣと
称す）６を接着剤４で接着し、金ワイヤ５によるワイヤ
ポンディングでアルミバッド６とアルミ配線していた。
システムを作る技術は、第２図に示す如く、アルミ配線
１を設けられたウェハ２に、集積回路素子（以下ＩＣと
称す）６を接着剤４で接着し、金ワイヤ５によるワイヤ
ポンディングでアルミバッド６とアルミ配線していた。
［発明が解決しようとする課題］
しかし、前述の従来技術では、ワイヤボンディングの為
に、１本１本配線しており接合に多くの時間を要した。
に、１本１本配線しており接合に多くの時間を要した。
又、ワイヤ間隔も１４０μ〜２００μに限定され、高密
度実装ができなかった。ウェハ側のボンディング時、ワ
イヤボンディングの原理上、ステッチボンディング側は
金線５を切る為にキャピラリー７をウェハ２に強（あて
る為、ウェハが割れる事があった。そこで本発明の目的
は、この様な問題点を解決するものでその目的とすると
ころは、ボンディングの時間を短縮し、高密度実装を可
能にし、さらにボンディング時のウェハ割れを防止する
ところにある。
度実装ができなかった。ウェハ側のボンディング時、ワ
イヤボンディングの原理上、ステッチボンディング側は
金線５を切る為にキャピラリー７をウェハ２に強（あて
る為、ウェハが割れる事があった。そこで本発明の目的
は、この様な問題点を解決するものでその目的とすると
ころは、ボンディングの時間を短縮し、高密度実装を可
能にし、さらにボンディング時のウェハ割れを防止する
ところにある。
［課題を１（Ｉ（決するための手段］
本発明の回路基板構造は、バンプ付基板によるテープキ
ャリア方式の回路基板において、そのフィンガーリード
の先端部には、接合されるＩＣのアルミパッドに対応し
て突起状の接合バンプが股げられ、アウターリード先端
部には、外部基板電極に対応して、突起状の接合用バン
プが設けられている事を特徴としている。
ャリア方式の回路基板において、そのフィンガーリード
の先端部には、接合されるＩＣのアルミパッドに対応し
て突起状の接合バンプが股げられ、アウターリード先端
部には、外部基板電極に対応して、突起状の接合用バン
プが設けられている事を特徴としている。
なお、外部基板はアルミ配線されたシリコンウェハ、あ
るいは金属薄膜で配線されたガラス基板を用いてもよい
。
るいは金属薄膜で配線されたガラス基板を用いてもよい
。
また、フィンガーリード部の接合用バンプと、アウター
リード部の接合用バンプが、それぞれリードの反対面に
設けられ、工Ｃのアルミパッド面と外部基板の配線面を
向かい合わせて接合したことを特徴とする。
リード部の接合用バンプが、それぞれリードの反対面に
設けられ、工Ｃのアルミパッド面と外部基板の配線面を
向かい合わせて接合したことを特徴とする。
［実施例］
第１図は本発明の断面図であって、ｌ０１３のアルミバ
ッド１６に対してフィンガーリード１７の先端には接合
用バンプ１８が設けられ、外部基板１２上に設けられた
配線１１に対応してアウターリード１９の先端にも接合
用バンプ２ｏが設けられている。また、２１はポリイミ
ド等の基板ベースフィルムでありリード全体を固定して
おく。
ッド１６に対してフィンガーリード１７の先端には接合
用バンプ１８が設けられ、外部基板１２上に設けられた
配線１１に対応してアウターリード１９の先端にも接合
用バンプ２ｏが設けられている。また、２１はポリイミ
ド等の基板ベースフィルムでありリード全体を固定して
おく。
第３図はフィンガーリード部と工０１３を接合した状態
である。基板ベースフィルム２１上に形成されたフィン
ガーリード１７に設けられた接合用バンプ１８を介し接
合されている。工０１５を接続後、基板ベースフィルム
をＡ−Ａ 、 Ｂ−Ｂ 、 Ｃ−Ｏ，Ｄ−Ｄで切断する
。その後、第４図に示す如く、アウターリード１９の先
端部の突起２０と、外部基板１２上に設けられた配線１
１と位置合わせを行ない、ヒーター５０を組み込んだボ
ンディングツール３１にてアウターボンディンクヲ行な
う。もちろん、工０は外部基板上に複数個搭載してよい
。
である。基板ベースフィルム２１上に形成されたフィン
ガーリード１７に設けられた接合用バンプ１８を介し接
合されている。工０１５を接続後、基板ベースフィルム
をＡ−Ａ 、 Ｂ−Ｂ 、 Ｃ−Ｏ，Ｄ−Ｄで切断する
。その後、第４図に示す如く、アウターリード１９の先
端部の突起２０と、外部基板１２上に設けられた配線１
１と位置合わせを行ない、ヒーター５０を組み込んだボ
ンディングツール３１にてアウターボンディンクヲ行な
う。もちろん、工０は外部基板上に複数個搭載してよい
。
以上の説明では、フィンガーリード部の接合用バンプと
アウターリード部の接合用バンプが、それぞれリードの
反対面に設けられた集積回路について説明したが、同じ
側の面に合っても良い。又、外部基板はアルミ配線され
たシリコンウェハ、又は金属薄膜を形成されたガラス基
板であっても良い。
アウターリード部の接合用バンプが、それぞれリードの
反対面に設けられた集積回路について説明したが、同じ
側の面に合っても良い。又、外部基板はアルミ配線され
たシリコンウェハ、又は金属薄膜を形成されたガラス基
板であっても良い。
［発明の効果コ
以上述べた様に、本発明によればバンプ付き基板による
テープキャリア方式の回路基板においてフィンガーリー
ド先端部とアウターリード先端部両方に突起状接合用バ
ンプを設けた回路基板構造にすることにより、工Ｃをシ
リコンウェハ上に搭載し回路システムを作る場合におい
て、ワイヤボンディング方式に比べ、ボンディングの時
間を短縮し、高密度実装を可能にし、さらに、ボンディ
ング時のウェハ割れを防止するという効果を有する。
テープキャリア方式の回路基板においてフィンガーリー
ド先端部とアウターリード先端部両方に突起状接合用バ
ンプを設けた回路基板構造にすることにより、工Ｃをシ
リコンウェハ上に搭載し回路システムを作る場合におい
て、ワイヤボンディング方式に比べ、ボンディングの時
間を短縮し、高密度実装を可能にし、さらに、ボンディ
ング時のウェハ割れを防止するという効果を有する。
第１図；本発明の回路基板構造の主要断面図。
第２図；従来の回路基板構造を示す主要断面図第５図、
第４図；本発明の一実施例を示す図。 １１・・・・・・・・・配 線 １２・・・・・・・・・外部基板 １３ ・・・・・・ ・・・ 工 ０・・・・・・
・・・アルミパッド ・・・・・・・・・フィンガーリード ・・・・・・・・・アウターリード 、２０・・・・・・接合用バンプ
第４図；本発明の一実施例を示す図。 １１・・・・・・・・・配 線 １２・・・・・・・・・外部基板 １３ ・・・・・・ ・・・ 工 ０・・・・・・
・・・アルミパッド ・・・・・・・・・フィンガーリード ・・・・・・・・・アウターリード 、２０・・・・・・接合用バンプ
Claims (4)
- （１）集積回路素子とバンプ付リードと外部基板からな
るテープキャリア方式の回路基板構造において、上記バ
ンプ付リードのフィンガーリード先端部には接合される
集積回路素子のアルミパッドに対応して突起状の接合用
バンプが設けられ、アウターリード先端部には外部基板
電極に対応して、突起状の接合用バンプが設けられてい
ることを特徴とする回路基板構造。 - （２）外部基板が、アルミ配線されたシリコンウェハで
ある事を特徴とする請求項１記載の回路基板構造。 - （３）外部基板が、金属薄膜で配線されたガラスである
事を特徴とする請求項１記載の回路基板構造。 - （４）フィンガーリード部の突起状接合用バンプと、ア
ウターリード部の突起状接合用バンプがそれぞれリード
の反対面に設けられ、集積回路のアルミパッド面と外部
基板の配線面を向かい合わせて接合したことを特徴とす
る請求項１又は請求項２又は請求項３記載の回路基板構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240406A JPH0287639A (ja) | 1988-09-26 | 1988-09-26 | 回路基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240406A JPH0287639A (ja) | 1988-09-26 | 1988-09-26 | 回路基板構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287639A true JPH0287639A (ja) | 1990-03-28 |
Family
ID=17058992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63240406A Pending JPH0287639A (ja) | 1988-09-26 | 1988-09-26 | 回路基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192681A (en) * | 1990-08-31 | 1993-03-09 | Texas Instruments Incorporated | Low cost erasable programmable read only memory package |
-
1988
- 1988-09-26 JP JP63240406A patent/JPH0287639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192681A (en) * | 1990-08-31 | 1993-03-09 | Texas Instruments Incorporated | Low cost erasable programmable read only memory package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888847A (en) | Technique for mounting a semiconductor die | |
| US5611478A (en) | Lead frame clamp for ultrasonic bonding | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JPH0287639A (ja) | 回路基板構造 | |
| US5598096A (en) | Method and apparatus for testing an integrated circuit using controlled wirebonding and wirebonding removal | |
| JP2576426B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP2522441B2 (ja) | 半導体装置 | |
| JPH01319953A (ja) | 半導体装置の製造方法 | |
| JP3538705B2 (ja) | 電子部品の製造方法 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JPS63255928A (ja) | 半導体チツプの接合方法 | |
| JPH0287641A (ja) | 半導体集積回路 | |
| JPH0258245A (ja) | 半導体装置 | |
| JPH03116735A (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JPH10223638A (ja) | 半導体装置及びその実装方法 | |
| JPH07321162A (ja) | 半導体装置の実装方法及び半導体装置の実装体 | |
| JPH0513512A (ja) | キヤリアテープ | |
| JPH02248057A (ja) | テープボンディング装置 | |
| JPH02229460A (ja) | リードフレームとそれを用いた半導体装置 | |
| JPH04152662A (ja) | 集積回路パッケージ | |
| JPH06232199A (ja) | フリップチップｉｃの実装構造 | |
| JPS62152132A (ja) | 半導体装置の製造方法 | |
| JPS6386541A (ja) | 半導体チツプの実装法 |