JPH01319953A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01319953A JPH01319953A JP63154422A JP15442288A JPH01319953A JP H01319953 A JPH01319953 A JP H01319953A JP 63154422 A JP63154422 A JP 63154422A JP 15442288 A JP15442288 A JP 15442288A JP H01319953 A JPH01319953 A JP H01319953A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- lead frame
- wire bonding
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 14
- 210000000078 claw Anatomy 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 244000144992 flock Species 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78743—Suction holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体素子
搭載部（以下アイランドと称す）のないリードフレーム
を用いて半導体素子（以下チップ）とリードフレームと
をボンディングワイヤーにてボンディングする方法に関
する。
搭載部（以下アイランドと称す）のないリードフレーム
を用いて半導体素子（以下チップ）とリードフレームと
をボンディングワイヤーにてボンディングする方法に関
する。
従来、この種のワイヤーボンディング方法には第７図の
ようにワイヤーボンディング装置の加熱ブロック１０上
のボンディング場所にリードフレーム２とチップ３を別
々に供給し、吸着穴８を介して真空吸着等によりチップ
３を固定した後、チップ上の電極とリードフレームの端
子をボンディングワイヤー４で接続するボンディングを
行うワイヤ、−ボンディング方法とフィルムキ■リアを
使用するＴＡＢ方法とがある。
ようにワイヤーボンディング装置の加熱ブロック１０上
のボンディング場所にリードフレーム２とチップ３を別
々に供給し、吸着穴８を介して真空吸着等によりチップ
３を固定した後、チップ上の電極とリードフレームの端
子をボンディングワイヤー４で接続するボンディングを
行うワイヤ、−ボンディング方法とフィルムキ■リアを
使用するＴＡＢ方法とがある。
上述したワイヤーボンディング方法では、（１）ワイヤ
ーボンディング時において、ボンディング部に供給され
たチップの固定が困難である。
ーボンディング時において、ボンディング部に供給され
たチップの固定が困難である。
（２）ワイヤーボンディング装置にリードフレーム供給
・収納部及びチップ供給機能等が必要であり装置が複雑
である。
・収納部及びチップ供給機能等が必要であり装置が複雑
である。
（３）ワイヤーボンディング時にリードフレームとチッ
プの供給が個々にあるのでワイヤーボンディング丁程処
理速度が遅い。
プの供給が個々にあるのでワイヤーボンディング丁程処
理速度が遅い。
（４）ワイヤーボンディング後の運搬時にワイヤー切ｔ
し及びワイヤー形状不良が発生する。
し及びワイヤー形状不良が発生する。
（３）ワイヤーボンディング部位に供給されたチップ、
リードフレームの位置精度が悪い。
リードフレームの位置精度が悪い。
また、フィルムキャリアを用いた従来のＴＡＢ方式では
、 （１）チップ上にリード接着用のバンプを形成するので
千ツブの価格が高い。
、 （１）チップ上にリード接着用のバンプを形成するので
千ツブの価格が高い。
（２）チ・ソフ゛主面の電極パッド位置く電極パッド上
にバンプか形成されている）に合わせてフィルムキャ・
ツアーＦに接続用のリードを形成するのでフィルムキャ
リアがチップ設計に対応して必要となり汎用性が非常に
少ない。
にバンプか形成されている）に合わせてフィルムキャ・
ツアーＦに接続用のリードを形成するのでフィルムキャ
リアがチップ設計に対応して必要となり汎用性が非常に
少ない。
（３）接続リード数が１００本以上になるとリード、７
）先端も非常に細＜Ｏ，１ｍｎ以下が要求され内部接続
リード部の曲り等も発生し歩留りが悪くなる。
）先端も非常に細＜Ｏ，１ｍｎ以下が要求され内部接続
リード部の曲り等も発生し歩留りが悪くなる。
（４）ボンディング装置が特殊な為、設備価格が高額で
あるという欠点がある。
あるという欠点がある。
本発明はチップとリードフレームを簡便な方法で供給で
きるボンディング方法を採用して、Ｌ述の問題点を解決
することを目的としている。
きるボンディング方法を採用して、Ｌ述の問題点を解決
することを目的としている。
本発明の樹脂封止型半導体装置の製造方法はアイランド
なしのリードフレームを使用し、チップ及びリードフレ
ームを搭載・固定できるキャリアーボード上にチップ及
びり・〜ドフレームを搭載・固定した後、キャリアーボ
ードを移動してチップ及びリードフレームを同時にワイ
ヤー１代・ｆイング位置に供給し、金属細線によりチッ
プト、の電極とリードフレームのリード端子を接続する
ボンディングを行うという構成とな−っている、この方
法に、よれば、ワイヤーボンディング位置でキャリアー
ボードごとリードフレーム及びチップを加熱することも
可能であり、あらかじめキャリアーボードごとリードフ
レーム及びチップを加熱しておきワイヤーボンディング
するごとも可能であり、ワイヤーボンディング時間を短
縮できる長所がある。
なしのリードフレームを使用し、チップ及びリードフレ
ームを搭載・固定できるキャリアーボード上にチップ及
びり・〜ドフレームを搭載・固定した後、キャリアーボ
ードを移動してチップ及びリードフレームを同時にワイ
ヤー１代・ｆイング位置に供給し、金属細線によりチッ
プト、の電極とリードフレームのリード端子を接続する
ボンディングを行うという構成とな−っている、この方
法に、よれば、ワイヤーボンディング位置でキャリアー
ボードごとリードフレーム及びチップを加熱することも
可能であり、あらかじめキャリアーボードごとリードフ
レーム及びチップを加熱しておきワイヤーボンディング
するごとも可能であり、ワイヤーボンディング時間を短
縮できる長所がある。
〔実施例１〕
次に、本発明について図面を参照して説明す二）
第１図は本発明の一実施例を示す図で、キャリー１”
、１ｉ−ド１にチップ３とリードフレーｌ＼２を搭載
した状態の平面図であり、右側の部分（Ａ−Ａ′側）は
ワイヤーボンディングが済んでボンディングワイヤー４
か取付けられた状態を示してい乙、第２図は同第１図、
Ａ−Ａ ’の部分断面図であ１）、第３ ｒ３１は同実
施例の斜視図である。キャリア＝ 、＋ｉ−−ト１ ）
−のリードフレーム搭載部６は凹形状Ｓこな−）ており
、チップ搭載部５はさらに凹になっでいう。
、１ｉ−ド１にチップ３とリードフレーｌ＼２を搭載
した状態の平面図であり、右側の部分（Ａ−Ａ′側）は
ワイヤーボンディングが済んでボンディングワイヤー４
か取付けられた状態を示してい乙、第２図は同第１図、
Ａ−Ａ ’の部分断面図であ１）、第３ ｒ３１は同実
施例の斜視図である。キャリア＝ 、＋ｉ−−ト１ ）
−のリードフレーム搭載部６は凹形状Ｓこな−）ており
、チップ搭載部５はさらに凹になっでいう。
あらかじめ、リードフレーム２及びチップ３を一トヤリ
アーホード１上にセットし、キャリアーボード１ごとワ
イヤーボンディング部に供給し、ワイヤ・−ボンディン
グを行い、そのまま次工程へ搬送するので装置が簡単な
構造となり、処理速度が向上すると共にワイヤー切れ等
を防げる。また、キャリアーホード自体でリードフレー
ム及びチラノ°搭載時の精度が容易に出るので処理速度
向上・信頼性向−ヒが計れる。
アーホード１上にセットし、キャリアーボード１ごとワ
イヤーボンディング部に供給し、ワイヤ・−ボンディン
グを行い、そのまま次工程へ搬送するので装置が簡単な
構造となり、処理速度が向上すると共にワイヤー切れ等
を防げる。また、キャリアーホード自体でリードフレー
ム及びチラノ°搭載時の精度が容易に出るので処理速度
向上・信頼性向−ヒが計れる。
〔実施例２〕
第４図は本発明の実施例２の部分断面図である。キャリ
アーホード１はそのチップ搭載部分に、ワイヤーボンデ
ィング装置のボンディング位置に設置した加熱用固定フ
ロック７まで通じる吸着穴８がある。この実施例では、
吸着穴８を使った真空吸着によってキャリアボード１上
にチップ３をより確実に固定できるため正確かつ容易に
ワイヤーボンディングできるという利点からろ。この固
定ブロック７は従来技術で使用しているものが使用でき
る。更に第５図のようにキャリアーボード内部に吸着穴
８をつくること４こよりキャリアーボード１はほとんど
のワイヤーボンディング装置ｌに適用できる。
アーホード１はそのチップ搭載部分に、ワイヤーボンデ
ィング装置のボンディング位置に設置した加熱用固定フ
ロック７まで通じる吸着穴８がある。この実施例では、
吸着穴８を使った真空吸着によってキャリアボード１上
にチップ３をより確実に固定できるため正確かつ容易に
ワイヤーボンディングできるという利点からろ。この固
定ブロック７は従来技術で使用しているものが使用でき
る。更に第５図のようにキャリアーボード内部に吸着穴
８をつくること４こよりキャリアーボード１はほとんど
のワイヤーボンディング装置ｌに適用できる。
〔実施例３〕
第６図は本発明実施例３を示す平面図である。
チップ３はキャリアーボード１のチップ搭載部に固定用
ツメ９を設け、チップ３を固定用ツメで４方向から固定
する構造のキャリアーボード１を用いている。この他は
先の実施例と同じである。固定用ツメはフレキシブルで
あるためチップサイズにかかわらずチップの保持・固定
が可能である。
ツメ９を設け、チップ３を固定用ツメで４方向から固定
する構造のキャリアーボード１を用いている。この他は
先の実施例と同じである。固定用ツメはフレキシブルで
あるためチップサイズにかかわらずチップの保持・固定
が可能である。
以上説明したように本発明はアイランドなしリードフレ
ームとチップとをキャリアーボードにセットしてワイヤ
ーボンディングする事により、（１＞チップにバンブを
形成する必要がなく、ＴＡＢ法に比較し２てチップ、装
置価格が安く又、リードフレームを使用するのでキャリ
アであるリードフＩ・−ム及び装置が低コストである。
ームとチップとをキャリアーボードにセットしてワイヤ
ーボンディングする事により、（１＞チップにバンブを
形成する必要がなく、ＴＡＢ法に比較し２てチップ、装
置価格が安く又、リードフレームを使用するのでキャリ
アであるリードフＩ・−ム及び装置が低コストである。
に：）ワイヤーボンディング装置には、半導体素子供給
機能が不要であり装置が単純になる。
機能が不要であり装置が単純になる。
（３）ワイヤーボンディング部位にはあらかじめリード
フレーム及びチップがセットされている火ヤリアーボー
ドが供給され そこでワイヤーボンディングを行うため
ワ・イヤーボンディング工程処理速度が速い。
フレーム及びチップがセットされている火ヤリアーボー
ドが供給され そこでワイヤーボンディングを行うため
ワ・イヤーボンディング工程処理速度が速い。
（４）ワイヤーボンディング後の運搬もキャリアーホー
ドごと行うためワイヤー切れ及びワイヤー形状不良がな
くなる。
ドごと行うためワイヤー切れ及びワイヤー形状不良がな
くなる。
（５）ワイヤーボンディング時のチップ、リードフレー
ムの位置精度が良くチップの保持・固定も確実でありワ
イヤーボンディング精度も向上するという効果がある。
ムの位置精度が良くチップの保持・固定も確実でありワ
イヤーボンディング精度も向上するという効果がある。
第１図は本発明の第１の実施例に用いたキャリアーボー
ドの平面図、第２図は第１図の部分断面図、第３図はキ
ャリアーボード上にチップを搭載した時の一例を示す斜
視図、第４図、第５図は本発明第２の実施例に用いたキ
ャリアーボードの部分断面図、第６図は本発明第３の実
施例に用いたキャリアーボードの部分断面図、第７図は
従来のアイランドなしボンディング方法を示すワイヤー
ボンディング装置の部分断面図である。 １・・・キャリアーボード、２・・・リードフレーム、
３・・・チップ、４・・・ボンディングワイヤー、５・
・・チップ搭載部、６・・・リードフレーム搭載部、７
・・・固定ブロック、８・・・吸着穴、９・・・固定用
ツメ、１０・・・加熱ブロックや 第 １ 図 第４ 図 第 ６ 図 第７ 図
ドの平面図、第２図は第１図の部分断面図、第３図はキ
ャリアーボード上にチップを搭載した時の一例を示す斜
視図、第４図、第５図は本発明第２の実施例に用いたキ
ャリアーボードの部分断面図、第６図は本発明第３の実
施例に用いたキャリアーボードの部分断面図、第７図は
従来のアイランドなしボンディング方法を示すワイヤー
ボンディング装置の部分断面図である。 １・・・キャリアーボード、２・・・リードフレーム、
３・・・チップ、４・・・ボンディングワイヤー、５・
・・チップ搭載部、６・・・リードフレーム搭載部、７
・・・固定ブロック、８・・・吸着穴、９・・・固定用
ツメ、１０・・・加熱ブロックや 第 １ 図 第４ 図 第 ６ 図 第７ 図
Claims (1)
- 半導体素子搭載部のないリードフレームと半導体素子
とをキャリアーボード上に保持・固定した後、前記キャ
リアーボードを移動して半導体素子をワイヤーボンディ
ング位置に移動せしめて前記リードフレームと半導体素
子とをボンディングワイヤーにてボンディングする工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154422A JPH01319953A (ja) | 1988-06-21 | 1988-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154422A JPH01319953A (ja) | 1988-06-21 | 1988-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319953A true JPH01319953A (ja) | 1989-12-26 |
Family
ID=15583817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154422A Pending JPH01319953A (ja) | 1988-06-21 | 1988-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0776039A3 (en) * | 1995-11-21 | 1999-04-07 | Texas Instruments Incorporated | Improvements in or relating to semiconductor packages |
-
1988
- 1988-06-21 JP JP63154422A patent/JPH01319953A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0776039A3 (en) * | 1995-11-21 | 1999-04-07 | Texas Instruments Incorporated | Improvements in or relating to semiconductor packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6068174A (en) | Device and method for clamping and wire-bonding the leads of a lead frame one set at a time | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP2581748B2 (ja) | リードワイヤボンディング装置及び方法 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JPH01319953A (ja) | 半導体装置の製造方法 | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| JPH0451056B2 (ja) | ||
| JPH0287639A (ja) | 回路基板構造 | |
| JPH0237729A (ja) | 半導体装置の製造方法 | |
| US4762267A (en) | Wire bonding method | |
| JPH113963A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH0287641A (ja) | 半導体集積回路 | |
| JP2821519B2 (ja) | Ｉｃ支持フィルムの位置決め方法とそれを用いたｉｃチップの試験方法 | |
| JP3404735B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置製造用リードフレーム組立体の製造方法 | |
| JPS636141B2 (ja) | ||
| JPS62109331A (ja) | 半導体装置の組立て方法 | |
| JPH056951A (ja) | 半導体装置及びその製造方法 | |
| JPH04276635A (ja) | 半導体装置のワイヤボンディング方法 | |
| JPH01253242A (ja) | 半導体チップのボンディング方法 | |
| JPH09148516A (ja) | 半導体装置 | |
| JPS58216429A (ja) | 半導体装置の製造方法 | |
| JPH02275647A (ja) | 集積回路のワイヤボンディング方法 | |
| JPH0513512A (ja) | キヤリアテープ | |
| JPH04299545A (ja) | 半導体装置の接続方法 | |
| JPH04116941A (ja) | 光半導体装置の製造方法 |