JPH0287641A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0287641A JPH0287641A JP24144388A JP24144388A JPH0287641A JP H0287641 A JPH0287641 A JP H0287641A JP 24144388 A JP24144388 A JP 24144388A JP 24144388 A JP24144388 A JP 24144388A JP H0287641 A JPH0287641 A JP H0287641A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lead
- semiconductor chip
- insulating film
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関する。
従来、半導体４Ａ積回路は、例えば第３図に示すように
、マウント機によって、半導体チップ５をペーストの付
けられたリードフレーム１０のアイランド８に接着し、
熱を加えてペーヌＩ・を硬化させ、半導体チップ５をア
イランド８に固定し、次にボンディング機で半導体チッ
プ内の外部接続パッドとリードフレームのり一ド３の先
端部を１本１本ワイヤー１１でボンディングを行い、外
部接続パットとリードフレーム１０のリード３とを電気
的に導通させる方法により製造されていた〔発明が解決
しようとする課題〕 上述した従来の半導体集積回路の製造方法における半導
体チップのマウント方法は、半導体チップをリードフレ
ームのアイランドに固定するためにペーストを使ってお
り、熱を加えて硬化させるため１作業性が悪いという欠
点がある。またボンディング方法はチップ内の外部接続
パッドとリードフレームのリードの先端部を１本１本ワ
イヤーでボンディングを行うので、チップ内の外部接続
パッドの全てのパッド部をボンディングする為に時間が
かかり、チップの外部接続パッド以外の部分とワイヤー
とが接触したり、またその他のワイヤーのホンディング
トラブルで製品を不良品としてしまう欠点がある。また
マウントとボンディングの作業をまったく別の機械で行
っているので作業工程数が多いという欠点もある。
、マウント機によって、半導体チップ５をペーストの付
けられたリードフレーム１０のアイランド８に接着し、
熱を加えてペーヌＩ・を硬化させ、半導体チップ５をア
イランド８に固定し、次にボンディング機で半導体チッ
プ内の外部接続パッドとリードフレームのり一ド３の先
端部を１本１本ワイヤー１１でボンディングを行い、外
部接続パットとリードフレーム１０のリード３とを電気
的に導通させる方法により製造されていた〔発明が解決
しようとする課題〕 上述した従来の半導体集積回路の製造方法における半導
体チップのマウント方法は、半導体チップをリードフレ
ームのアイランドに固定するためにペーストを使ってお
り、熱を加えて硬化させるため１作業性が悪いという欠
点がある。またボンディング方法はチップ内の外部接続
パッドとリードフレームのリードの先端部を１本１本ワ
イヤーでボンディングを行うので、チップ内の外部接続
パッドの全てのパッド部をボンディングする為に時間が
かかり、チップの外部接続パッド以外の部分とワイヤー
とが接触したり、またその他のワイヤーのホンディング
トラブルで製品を不良品としてしまう欠点がある。また
マウントとボンディングの作業をまったく別の機械で行
っているので作業工程数が多いという欠点もある。
本発明の半導体装置は、絶縁膜上に形成され半導体チッ
プのボンディングパッドとリードの先端部とを接続する
ための導体配線と、前記絶縁膜の開口部内に形成され、
前記導体配線の一方の端部に接続する第１の電極と他方
の端部に接続する第２の電極と、前記絶縁膜の裏面にそ
れぞれ設けられ前記第１の電極に先端が接続されたリー
ドと前記第２の電極にボンディングパッドが接続された
半導体チップとを含んで構成される。
プのボンディングパッドとリードの先端部とを接続する
ための導体配線と、前記絶縁膜の開口部内に形成され、
前記導体配線の一方の端部に接続する第１の電極と他方
の端部に接続する第２の電極と、前記絶縁膜の裏面にそ
れぞれ設けられ前記第１の電極に先端が接続されたリー
ドと前記第２の電極にボンディングパッドが接続された
半導体チップとを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の断面図である。
第１図において半導体集積回路は、ポリイミド樹脂等か
らなる絶縁フィルム１上に形成されたＡＵやＣｕ等から
なる導体配線２と絶縁フィルムの開口部内に形成され導
体配線２の一方の端部に接続する第１の電極２Ａと他方
の端部に接続する第２の電極２Ｂと、絶縁１１！１の裏
面に設けられ第１の電極２Ａに先端が接続されたり−ド
３と、第２の電極２Ｂにボンディングパッド４が接続さ
れた半導体チップらとから主に構成されている。尚６は
封止樹脂である。
らなる絶縁フィルム１上に形成されたＡＵやＣｕ等から
なる導体配線２と絶縁フィルムの開口部内に形成され導
体配線２の一方の端部に接続する第１の電極２Ａと他方
の端部に接続する第２の電極２Ｂと、絶縁１１！１の裏
面に設けられ第１の電極２Ａに先端が接続されたり−ド
３と、第２の電極２Ｂにボンディングパッド４が接続さ
れた半導体チップらとから主に構成されている。尚６は
封止樹脂である。
次にこのように構成された実施例の製造方法について第
２図を併用して説明する。
２図を併用して説明する。
第２図（ａ）、（ｂ）は本発明の一実施例の製造に用い
られる絶縁フィルムと導体配線と電極の平面図及びＡ−
Ａ′線断面図である。
られる絶縁フィルムと導体配線と電極の平面図及びＡ−
Ａ′線断面図である。
第２図（ａ）、（ｂ）に示すように、絶縁フィルム１上
には半導体チップのボンディングパッドとリードの先端
部とを接続する為の導体配線２が形成されており、この
導体配線２の先端部は、絶縁フィルム１の開口部内に形
成された第１及び第２の電極２Ａ、２Ｂと一体的に形成
されている。
には半導体チップのボンディングパッドとリードの先端
部とを接続する為の導体配線２が形成されており、この
導体配線２の先端部は、絶縁フィルム１の開口部内に形
成された第１及び第２の電極２Ａ、２Ｂと一体的に形成
されている。
このように構成された絶縁フィルム１を半導体チップ５
及びリードフレームのリード３の上に載せ、ボンディン
グパッド４と第２の電極２Ｂとを、そしてリート３の先
端部と第１の電極２Ａとを位置合わせし、熱接着法やレ
ーザ光線を用いる方法等によりボンディングパッド４と
第２の電極２１３とを、そしてリード３と第１の電Ｐｉ
２ Ａとを接続する。り下封止樹脂６により絶縁フィ
ルム１や半導体チップ５等を封止し、リードの切断・整
形等を行ない半導体集積回路を完成させる。
及びリードフレームのリード３の上に載せ、ボンディン
グパッド４と第２の電極２Ｂとを、そしてリート３の先
端部と第１の電極２Ａとを位置合わせし、熱接着法やレ
ーザ光線を用いる方法等によりボンディングパッド４と
第２の電極２１３とを、そしてリード３と第１の電Ｐｉ
２ Ａとを接続する。り下封止樹脂６により絶縁フィ
ルム１や半導体チップ５等を封止し、リードの切断・整
形等を行ない半導体集積回路を完成させる。
このように本実施例によれば、従来のようにアイランド
に半導体チップ５をマウントする必要がなくなり、しか
も半導体チップのボンディングパッド４とリード３とを
導体配線２により一括して接続することができる。従っ
て従来のワイヤによる接続に比べ、接続時間を大幅に短
縮できる。
に半導体チップ５をマウントする必要がなくなり、しか
も半導体チップのボンディングパッド４とリード３とを
導体配線２により一括して接続することができる。従っ
て従来のワイヤによる接続に比べ、接続時間を大幅に短
縮できる。
以上説明したように本発明は、半導体集積回路を絶縁膜
に形成された導体配線とこの導体配線の端部に接続する
第１及び第２の電極と、第１の電極に接続されたリード
と、第２の電極にボンディングパッドが接続された半導
体チップとにより構成することにより、従来のリードフ
レームのアイランドに半導体チップをマウントする工程
が不要になる。更に、ワイヤーを用いないのでボンディ
ングパッドとリードとの接続時間を大幅に短縮できると
共にワイヤーの変形などによる不具合をなくすことがで
きる。
に形成された導体配線とこの導体配線の端部に接続する
第１及び第２の電極と、第１の電極に接続されたリード
と、第２の電極にボンディングパッドが接続された半導
体チップとにより構成することにより、従来のリードフ
レームのアイランドに半導体チップをマウントする工程
が不要になる。更に、ワイヤーを用いないのでボンディ
ングパッドとリードとの接続時間を大幅に短縮できると
共にワイヤーの変形などによる不具合をなくすことがで
きる。
第１図は本発明の一実施例の断面図、第２図（’ａ）、
（ｂ）は本発明の一実施例に用いる導体配線等が形成さ
れた絶縁フィルムの平面図及びＡ−Ａ’線断面図、第３
図は従来の半導体装置の一例の製造方法を説明するため
の半導体チップを搭載したリードフレームの平面図であ
る。 】・・・絶縁フィルム、２・・・導体配線、２Ａ・・・
第１の電極、２Ｂ・・・第２の電極、３・・・リード、
４・・・ボンティングパッド、 ５・・・半導体チップ、 封止 樹脂、 ・・吊りリード、 ８・・・アイランド、 ９・・・タ イバー ・・リードフレーム、 １・・・ワイヤ
（ｂ）は本発明の一実施例に用いる導体配線等が形成さ
れた絶縁フィルムの平面図及びＡ−Ａ’線断面図、第３
図は従来の半導体装置の一例の製造方法を説明するため
の半導体チップを搭載したリードフレームの平面図であ
る。 】・・・絶縁フィルム、２・・・導体配線、２Ａ・・・
第１の電極、２Ｂ・・・第２の電極、３・・・リード、
４・・・ボンティングパッド、 ５・・・半導体チップ、 封止 樹脂、 ・・吊りリード、 ８・・・アイランド、 ９・・・タ イバー ・・リードフレーム、 １・・・ワイヤ
Claims (1)
- 絶縁膜上に形成され、半導体チップのボンディングパッ
ドとリードの先端部とを接続するための導体配線と、前
記絶縁膜の開口部内に形成され、前記導体配線の一方の
端部に接続する第１の電極と他方の端部に接続する第２
の電極と、前記絶縁膜の裏面にそれぞれ設けられ前記第
１の電極に先端が接続されたリードと前記第２の電極に
ボンディングパッドが接続された半導体チップとを含む
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24144388A JPH0287641A (ja) | 1988-09-26 | 1988-09-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24144388A JPH0287641A (ja) | 1988-09-26 | 1988-09-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287641A true JPH0287641A (ja) | 1990-03-28 |
Family
ID=17074385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24144388A Pending JPH0287641A (ja) | 1988-09-26 | 1988-09-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08124957A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 半導体集積回路 |
-
1988
- 1988-09-26 JP JP24144388A patent/JPH0287641A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08124957A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 半導体集積回路 |
| US5710457A (en) * | 1994-10-28 | 1998-01-20 | Nec Corporation | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100753751B1 (ko) | 반도체 집적 회로 장치 | |
| KR0140675B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JPH0546045U (ja) | 半導体パツケージ | |
| KR20000017634A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11121543A (ja) | チップスケールパッケージ | |
| JPH11251506A (ja) | 半導体装置およびその製造方法 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JPH0287641A (ja) | 半導体集積回路 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| KR0151253B1 (ko) | 조립 프로세스 감축형 반도체소자 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| JP2522441B2 (ja) | 半導体装置 | |
| JP2542675B2 (ja) | 半導体装置 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JPH08274234A (ja) | 半導体装置およびその製造方法並びに半導体実装モジュール | |
| JPH07273267A (ja) | リードの接合方法 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JP2001068582A (ja) | 半導体装置及びその製造方法 | |
| JPH03116745A (ja) | 樹脂封止型半導体装置 | |
| JPH10223638A (ja) | 半導体装置及びその実装方法 | |
| JPH03119755A (ja) | リードフレームの製造方法 |