KR0131392B1 - 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조 - Google Patents

볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조

Info

Publication number
KR0131392B1
KR0131392B1 KR1019940002982A KR19940002982A KR0131392B1 KR 0131392 B1 KR0131392 B1 KR 0131392B1 KR 1019940002982 A KR1019940002982 A KR 1019940002982A KR 19940002982 A KR19940002982 A KR 19940002982A KR 0131392 B1 KR0131392 B1 KR 0131392B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding material
epoxy adhesive
bonding
printed circuit
Prior art date
Application number
KR1019940002982A
Other languages
English (en)
Other versions
KR950025938A (ko
Inventor
허영옥
심일권
프레이만 브루스
Original Assignee
.
아남산업주식회사외 1인
원본미기재
암코테크놀로지,아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ., 아남산업주식회사외 1인, 원본미기재, 암코테크놀로지,아이엔씨 filed Critical .
Priority to KR1019940002982A priority Critical patent/KR0131392B1/ko
Priority to JP6198341A priority patent/JPH07307411A/ja
Publication of KR950025938A publication Critical patent/KR950025938A/ko
Application granted granted Critical
Publication of KR0131392B1 publication Critical patent/KR0131392B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 BGA 패키지의 반도체 칩 부착 방법 및 그 구조에 대한 것으로, 종래에는 BGA 패키지를 제조함에 있어서, 카파층(230)위에 에폭시 접착제(120)를 단순 접착하는 방법에 의해 반도체 칩(110)을 부착해 왔기 때문에 고온을 수반하는 제조과정 및 신뢰성 시험 과정에서 접합력이 미약한 두 구성 요소간의 접촉 경계 지점에 박리층(300)이 생겨 제품의 품질 저하를 가져오는 폐단이 있었으나, 본 발명에서는 이와 같은 BGA패키지의 반도체 칩 부착방법이 갖는 제결함을 감안하여 상기 카파층(230)과 에폭시 접착제(120)의 사이에 전도성 또는 비전도성의 접합 물질(140)을 접착 개재시키는 방법에 의해 두 구성 요소의 접착력을 증가시켜 제조 과정 및 시험과정에서 발생할 수 있는 박리현상등의 열변형 문제를 미연에 방지토록 함으로써 제품의 품질 신뢰성을 보장할 수 있는 BGA 패키지의 반도체 칩 부착 방법 및 그 구조.

Description

볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조
제1도는 종래 볼 그리드 어레이 패키지를 나타낸 단면도이다.
제2도는 볼 그리드 어레이 패키지의 구조에 있어서 제조, 실장 과정 및 신뢰성 시험을 거치는 동안 고온에 의해 에폭시 접착제와 카파층 사이에 박리층이 생기는 상태를 나타낸 상태도이다.
제3a도 내지 제3c도는 본 발명에 의한 볼 그리드 어레이 패키지의 반도체 칩부착 방법을 나타낸 단면도이다.
제4도는 본 발명에 의한 볼 그리드 어레이 패키지의 구조를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호설명
100 : 몸체 110 : 반도체 칩
120 : 에폭시 접착제 130 : 전도성 와이어
140 : 접합물질 150 : 관통홀
160 : 방열통로 170 : 전도성 비아
200 : 인쇄회로기판 210 : 열경화성 수지
220 : 회로패턴 230 : 카파층
240 : 솔더 마스크 250 : 솔더 볼 랜드
260 : 솔더 볼 300 : 박리층
본 발명은 볼 그리드 어레이 패키지(Ball Grid Array Package ; 이하, BGA 패키지라 함)의 반도체 칩 부착 방법 및 그 구조에 관한 것이다.
종래 일반적인 BGA 패키지는 제1도에 도시된 바와 같이 열경화성 수지(210)를 기본 재료로 하여 그 상부의 중심부에는 카파층(230)이 적층되어 있고 상기 카파층(230)의 주변부에는 전도성 박막으로서 회로 패턴(220)이 형성되어 있으며, 하부에는 소정의 회로 패턴(220) 및 솔더 볼 랜드(250)가 형성된 인쇄 회로 기판(200)을 구비한 다음 상기 인쇄 회로 기판(200)의 카파층(230: 순수카파층, 니켈-팔라듐 도금된 카파층, 니켈-금 도금된 카파층)위에 에폭시 접착제(120)를 도포하는 단계와, 상기 에폭시 접착제(120) 위에 반도체 칩(110)을 접착하는 단계와, 반도체 칩(110)과 인쇄 회로 기판(200)상의 회로 패턴(220)을 전도성 와이어(130)로 연결하는 와이어 본딩 단계와, 반도체 칩(110) 및 전도성 와이어(130) 등을 외부의 환경으로부터 보호하기 위해 봉지제를 이용하여 몸체(100)를 형성하는 몰딩단계와, 적외선 등을 열원으로 해서 로(Furnace)내에 가열된 공기 및 질소 가스를 공급하여 솔더 볼(260)을 인쇄 회로 기파(200)의 솔더 볼 랜드(250)에 융착시키는 리플로(Reflow) 단계, 그리고 각각의 독립적인 BGA 패키지로 싱귤레이션(Singulation)시키는 싱귤레이션 단계 등으로 이루어져 있다.
여기서 도면중 미설명 부호 240은 열경화성 수지(210)의 표면에 형성된 회로 패턴(220)등을 외부의 환경으로부터 보호하기 위해 도포된 솔더 마스크이며, 170은 열경화성 수지(210)의 양면에 형성된 회로 패턴(220)을 전기적으로 서로 도통시키기 위해 형성된 전도성 비아(Via)이다.
이러한 종래의 BGA패키지는 반도체 칩(110)을 인쇄 회로 기판(200)의 카파층(230)에 붙인 후 자재 특성상 150℃이상의 고온을 요구하는 필수 공정들(예를 들면 솔더 볼(260)을 융착시키는 공정이나 완성된 BGA 패키지를 메인 보드(도시되지 않음)에 실장 시키는 공정들)을 다수회 실시하여야 함으로서 이같은 공정들을 거치는 동안 고온에 노출되는 관계로 각 구성요소에 열적스트레스가 가해지게 된다.
그러나 상기 반도체 칩(110), 인쇄 회로 기판(200)을 구성하는 카파층(230), 회로 패턴(220), 열경화성 수지(210)등의 열팽창 계수는 서로 상이하기 때문에 고온의 환경하에서 상기 각 구성 요소간의 접착된 계면에서는 상당한 열적스트레스가 발생하게 되고, 이 열적스트레스가 상기 각 구성 요소간의 접착력보다 크게 될 때에는 가장 취약한 접착 경계 지점에서부터 계면박리 현상이 발생되는 문제점이 있었다.
즉, 제2도에 일례를 도시한 것과 같이 반도체 칩(110) 저면의 에폭시 접착제(120)와 카파층(230) 사이가 들뜨는 계면박리 현상 등이 발생되며 이 여파로서 BGA 패키지가 균열(Crack)되거나 와이어 본딩된 부분이 떨어져 접촉 불량이 발생하거나 BGA 패키지 내부에 다수의 보이드(Void) 등이 형성될 수 있는 것이다. 도면에서는 가장 자주 발생되는 반도체 칩(110)과 에폭시 접착제(120) 사이의 계면박리 현상만을 도시하였지만 실제로 몸체(100)와 반도체 칩(110)의 표면, 반도체 칩(110)과 에폭시 접착제(120) 사이에 틈새(박리층)가 생기는 등 다양한 접착 지점에서 계면박리가 발생하게 된다.
참고로 반도체 조립에 사용되는 물질중 상기 에폭시 접착제(120)와의 접착력이 좋은 물질부터 나열해보면 반도체 칩(120), 열경화수지(210), 카파층(230) 또는 회로 패턴(220), 은(Ag), 금(Au : 여기서는 전도성 와이어(130))의 순서로 되어 있다.
상기에서도 알수 있는 바와 같이 에폭시 접착제(120)는 카파층(230)과의 접착력이 반도체 칩(120)이나 인쇄 회로 기판(200)의 한 구성요소인 열경화수지(210)보다 떨어지기 때문에 다른 구성 요소의 경계면에 비하여 접착력이 상당히 약함을 알수 있다. 따라서 고온의 공정들을 거치는 동안이나 신뢰성 시험 과정을 거치는 동안(표 1 참조) 에폭시 접착제와 카파층의 경계면이 박리되고 팝콘 현상((POPCorn ; 박리된 부분이 부프러오르고 주의 재질에 크랙 발생시킴)이 생겨 제품의 품질이 급격히 저하시키게 되므로 제품의 신뢰성을 보장할 수 없는 문제를 야기시키게 되는 것이다.
본 발명은 상기와 같은 종래 BGA패키지가 갖는 제반 문제점을 감안하여 카파층에 접합 물질을 더 부착시켜 에폭시 접착제와 접착이 이루어지도록 함으로써 제품의 품질 신뢰성을 보장할 수 있도록 한 BGA 패키지의 반도체 칩 부착 방법 및 그 구조를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 BGA 패키지의 반도체 칩 부착방법은, 반도체 칩의 접착되는 카파층위에 에폭시 접착제를 도포하는 단계와, 상기 에폭시 접착제 위에 반도체 칩을 직접 접착시키는 단계로 이루어진 볼 그리드 어레이 패키지의 반도체 칩 부착방법에 있어서, 상기 카파층과 에폭시 접착제의 접착력이 더욱 증가되도록 상기 카파층과 에폭시 접착제 사이에 접합 물질을 더 접착시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 BGA패키지의 구조는, 다수의 전자 회로가 형성되어 있는 반도체 칩과, 상기 반도체 칩의 저면에 위치되며 열경화성 수지를 중심 재료로 하여 그 양면에 소정의 전도성 회로 패턴이 형성되고 중앙부 상면에는 반도체 칩이 에폭시 접착제로 접착될 수 있도록 카파층이 형성된 인쇄 회로 기판과, 상기 반도체 칩과 인쇄 회로 기판의 회로 패턴이 전기적으로 도통되도록 서로 연결시키는 전도성 와이어와, 상기 반도체 칩 및 전도성 와이어등을 외부의 환경으로부터 보호하기 위해 봉지제로 봉지되어 형성된 몸체와, 상기 인쇄 회로 기판의 일면에 신호 인출 단자로서 융착된 솔더 볼로 이루어진 볼 그리드 어레이 반도체 패키지의 구조에 있어서, 상기 카파층과 에폭시 접착제 사이에 솔더 레지스트나 폴리이미드 또는 접착 테이프인 접합 물질중의 하나가 선택되어 더 접착된 것을 특징으로 한다.
이하, 종래 기술과 동일한 BGA패키지의 반도체 칩 부착 방법 및 그 구조는 생략하고 첨부된 도면을 참조하여 본 발명의 핵심적인 부분만을 상세히 설명하면 다음과 같다.
본 발명에 의한 BGA 패키지의 반도체 칩 부착 방법은 제3a도 내지 제3c도에서 나타낸 바와 같이 에폭시 접착제(120)와 인쇄회로 기판(200)의 한 구성 요소인 카파층(230) 사이에서 열적 부조화에 의해 발생되는 열응력을 흡수하고 에폭시 접착제(120)와 카파층(230)의 접착력을 월등히 증대시키기 위해 접합 물질(140)인 에폭시 솔더 레지스트, 폴리이미드 또는 접착 테이프 등을 카파층(230) 위에 부착시키고, 상기 접합 물질(140) 상에 에폭시 접착제(120)를 도포한후 곧 반도체 칩(110)을 접착시키는 것으로 이루어져 에폭시 접착제(120)와 카파층(230)의 접착력을 증대시킬 수 있도록 도모한 것이다.
또한 본 발명에서 접합 물질(140)로 사용되는 에폭시 솔더 레지스트, 폴리이미드 또는 접착 테이프 등은 전도성과 비전도성이 있는데 이들 모두 사용될 수 있으며 비전도성 재료를 쓰는 경우에는 에폭시 접착제(120)와 카파층(230)을 서로 연결시켜 주기 위하여 관통홀(150)을 형성시키는 단계를 더 포함시켰고 또한 인쇄 회로 기판(200)에도 방열회로(160)를 천설시키는 단계를 더 포함시킴으로서 반도체 칩(110)으로부터의 열이 인쇄 회로 기판(200)에 전기적/열적으로 통전될 수 있도록 하였다.
제4도는 상기와 같은 방법을 포함하여 이루어진 BGA 패키지의 구조를 도시한 것으로 중앙부에 다수의 전자 회로가 형성되어 있는 반도체 칩(110)이 위치되어 있고, 상기 반도체 칩(110)의 저면에는 인쇄 회로 기판(200)이 위치되어 있다. 상기 인쇄 회로 기판(200)의 구조는 종래와 동일하게 열경화성 수지(210)를 중심으로 그 상부의 중심부에 카파층(230)이 형성되고 상하부에는 회로 패턴(220)이 압착되어 형성되어 있으며, 상부의 카파층(230) 표면에는 소정의 접합 물질(140)이 도포되어 있다. 여기서 상기 접합 물질(140)은 전도성이나 비전도성 모두 가능하며 에폭시 솔더 레지스트, 폴리이미드 또는 접착 테이프 등이 사용되었다. 또한 상기 접합 물질(140)이 비전도성일 경우 에폭시 접착제(120)와 카파층(230)을 서로 연결시켜 주기 위하여 접합 물질(140)에 다수의 관통홀(150)이 형성되어 있으며, 인쇄 회로 기판(200)에도 방열통로(160)가 천설되어 있어서 반도체 칩(110)으로부터의 열이 인쇄 회로 기판(200)에 전기적/열적으로 통전될 수 있도록 도모하고 있다.
한편, 상기 반도체 칩(110)과 인쇄 회로 기판(200)의 회로 패턴(220)은 전기적으로 도통되도록 전도성 와이어(130)가 연결되어 있으며, 상기 반도체 칩(110)등을 외부의 환경으로부터 보호하기 위해 봉지제를 이용하여 몸체(100)를 형성하였다. 또한 상기 인쇄 회로 기판(200)의 일면에는 신호 인출 단자로서 솔더 볼(260)이 융착되어 있다.
상기와 같은 칩부착 방법 및 그 구조에 의한 BGA 패키지의 검사 결과는 표2와 같다.
이와 같이 본 발명에서는 인쇄 회로 기판의 카파층에 접합 물질을 더 부착시키고 그 위에 에폭시 접착제로서 반도체 칩이 접착되게 함으로써 제품의 품질 신뢰성을 보장할 수 있도록 한 BGA 패키지의 반도체 칩 부착 방법 및 그 구조를 제공하는 것이다.

Claims (7)

  1. 반도체 칩이 접착되는 카파층(230)위에 에폭시 접착제(120)를 도포하는 단계와, 상기 에폭시 접착제(120) 위에 반도체 칩(110)을 직접 접착시키는 단계로 이루어진 볼 그리드 어레이 패키지의 반도체 칩 부착방법에 있어서, 상기 카파층(230)과 에폭시 접착제(120)의 접착력이 더욱 증가되도록 상시 카파층(230)과 에폭시 접착제(120) 사이에 접합 물질(140)을 더 접착시키는 단계를 포함하여 이루어진 것을 특징으로 하는 볼 그리드 어레이 패키지의 반도체 칩 부착방법.
  2. 제1항에 있어서, 상기 접합 물질(140)을 접착시키는 단계는 접합 물질(140)로서 에폭시 솔더 레지스트(Epoxy Solder Resist)가 사용된 것을 특징으로 하는 볼 그리드 어레이 패키지의 반도체 칩 부착 방법.
  3. 제1항에 있어서, 상기 접합 물질(140)을 접착시키는 단계는 접합 물질(140)로서 접착 테이프가 사용된 것을 특징으로 하는 볼 그리드 어레이 패키지의 반도체 칩 부착 방법.
  4. 제1항에 있어서, 상기 접합 물질(140)을 접착시키는 단계는 접합 물질(140)로서 폴리이미드(Polyimide)가 사용된 것을 특징으로 하는 볼 그리드 어레이 패키지의 반도체 칩 부착 방법.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 접합 물질(140)이 비전도성일 경우 반도체 칩(110)에서 발생되는 열이 인쇄 회로 기판(200)을 통해 외부로 전달될 수 있도록 상기 접합 물질(140)에 다수개의 관통홀(150)을 천공하는 단계와, 인쇄 회로 기판에 방열통로(160)를 천설하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 볼 그리드 어레이 패키지의 반도체 칩 부착 방법.
  6. 다수의 전자 회로가 형성되어 있는 반도체 칩(110)과; 상기 반도체 칩의 저면에 위치되며 열경화성 수지(210)를 중심 재료로 하여 그 양면에 소정의 전도성 회로 패턴(220)이 형성되고 중앙부 상면에는 반도체 칩(110)이 에폭시 접착제(120)로 접착될 수 있도록 카파층(230)이 형성된 인쇄 회로 기판(200)과; 상기 반도체 칩(110)과 인쇄 회로 기판(200)의 회로 패턴(220)이 전기적으로 도통되도록 서로 연결시키는 전도성 와이어(130)와; 상기 반도체 칩(110) 및 전도성 와이어(130)등을 외부의 환경으로부터 보호하기 위해 봉지제로 봉지되어 형성된 몸체(100)와; 상기 인쇄 회로 기판(200)의 일면에 신호 인출 단자로서 융착된 솔더 볼(260)로 이루어진 볼 그리드 어레이 반도체 패키지의 구조에 있어서, 상기 카파층(230)과 에폭시 접착제(120) 사이에 솔더 레지스트(Epoxy Solder Resist)나 폴리이미드(Polyimide) 또는 접착 테이프인 접합 물질(140)중의 하나가 선택되어 더 접착된 것을 특징으로 하는 볼 그리드 어레이 패키지의 구조.
  7. 제6항에 있어서, 상기 접합 물질(140)에는 다수의 관통홀(150)이 더 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지의 구조.
KR1019940002982A 1994-02-19 1994-02-19 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조 KR0131392B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940002982A KR0131392B1 (ko) 1994-02-19 1994-02-19 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조
JP6198341A JPH07307411A (ja) 1994-02-19 1994-08-23 ボールグリッドアレイパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940002982A KR0131392B1 (ko) 1994-02-19 1994-02-19 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조

Publications (2)

Publication Number Publication Date
KR950025938A KR950025938A (ko) 1995-09-18
KR0131392B1 true KR0131392B1 (ko) 1998-04-14

Family

ID=19377442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002982A KR0131392B1 (ko) 1994-02-19 1994-02-19 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조

Country Status (2)

Country Link
JP (1) JPH07307411A (ko)
KR (1) KR0131392B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065039A (ja) * 1996-08-13 1998-03-06 Sony Corp 半導体装置

Also Published As

Publication number Publication date
JPH07307411A (ja) 1995-11-21
KR950025938A (ko) 1995-09-18

Similar Documents

Publication Publication Date Title
JP2949490B2 (ja) 半導体パッケージの製造方法
JP2899958B2 (ja) エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ
KR100201924B1 (ko) 반도체 장치
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
US6737298B2 (en) Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JPH11111896A (ja) 半導体装置及びその製造方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
KR0131392B1 (ko) 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조
US20040003940A1 (en) Circuit board for flip-chip semiconductor package and fabrication method thereof
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
JP3508478B2 (ja) 半導体装置の製造方法
JP3417292B2 (ja) 半導体装置
KR100708045B1 (ko) 반도체패키지 및 그 제조 방법
JP2004253529A (ja) 半導体装置及びその製造方法
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
KR100254267B1 (ko) 비.지.에이패키지및그제조방법
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
JP2956480B2 (ja) Ｂｇａ型半導体装置
JPH04326747A (ja) 部品実装方法
KR100501879B1 (ko) 반도체패키지용 섭스트레이트 및 그 제조 방법
KR100639210B1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 17

EXPY Expiration of term