TW202143401A - 半導體封裝方法及其結構 - Google Patents

半導體封裝方法及其結構 Download PDF

Info

Publication number
TW202143401A
TW202143401A TW109115434A TW109115434A TW202143401A TW 202143401 A TW202143401 A TW 202143401A TW 109115434 A TW109115434 A TW 109115434A TW 109115434 A TW109115434 A TW 109115434A TW 202143401 A TW202143401 A TW 202143401A
Authority
TW
Taiwan
Prior art keywords
carrier
carrier board
wafer
board
semiconductor packaging
Prior art date
Application number
TW109115434A
Other languages
English (en)
Inventor
江宗翰
林俊德
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW109115434A priority Critical patent/TW202143401A/zh
Priority to CN202010533915.4A priority patent/CN113628981A/zh
Priority to US16/987,470 priority patent/US11302539B2/en
Publication of TW202143401A publication Critical patent/TW202143401A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一種半導體封裝方法，首先將一具有線路結構的承載晶圓設置在一第一載板上，接著將一第二載板接合於第一載板相對於承載晶圓的另一面，之後在承載晶圓上設置一晶片單元，隨後形成一封膠層於晶片單元上。藉由第二載板作為支撐，當第一載板連同承載晶圓與封膠層在封裝製程中因冷卻後體積收縮的程度差異過大時，第二載板能產生一緩衝應力以避免承載晶圓產生過大的翹曲，此外，本發明還提供一種由前述半導體封裝方法製得的半導體封裝結構。

Description

半導體封裝方法及其結構
本發明是有關於一種半導體封裝方法及其結構，特別是指一種能避免封裝結構在封裝過程中產生過大的翹曲(warpage)的半導體封裝方法及其結構。
現有的半導體封裝製程中，在中段製程(middle end of line，MEOL)要將一具有線路結構的承載晶圓設置在一玻璃基板上時，需考量承載晶圓具有低熱膨脹係數(coefficient of thermal expansion，CTE)的特性，而選用同樣具有低熱膨脹係數的玻璃基板，用以降低承載晶圓在中段製程的熱製程過程中因受熱而產生的翹曲現象。
在完成前述中段製程，進入後段製程(back end of line，BEOL)時，會在承載晶圓上堆疊晶片並於高溫製程條件下，使用高分子封裝材料進行封裝及固化成型，然而，高分子材料於固化並冷卻至室溫時本身會有體積收縮，且在熱製程結束自高溫冷卻至室溫後，承載晶圓、堆疊的晶片，及高分子封裝材料間縮收的程度不同，因此會在基材介面間殘留應力，此時，若仍使用具有低熱膨脹係數的玻璃基板則容易產生過大的翹曲現象，因此，在中段製程結束，進入後段製程前，需要進行高熱膨脹係數玻璃基板置換，以避免翹曲過大的問題。
在進行高熱膨脹係數玻璃基板置換時，一般是先在承載晶圓反向於具有低熱膨脹係數的玻璃基板的一面設置一暫時支撐基板，接著，移除低熱膨脹係數的玻璃基板，再於承載晶圓上設置一具有高熱膨脹係數的玻璃基板，最後移除暫時支撐基板，使承載晶圓設置在高熱膨脹係數的玻璃基板後，再進入後段製程。
然而，在執行玻璃基板置換的過程，不僅製程過於繁複，且會增加承載晶圓破裂的風險，或玻璃基板局部未緊密黏著在承載晶圓上，導致無法進行後續製程，從而增加製程時間及提高製程成本。
因此，本發明的目的，即在提供一種製程簡單，而能減小承載晶圓在封裝製程中產生過大翹曲的半導體封裝方法。
於是，本發明半導體封裝方法，包含以下幾個步驟。
首先，將一具有線路結構的承載晶圓設置在一第一載板上。
接著，將一第二載板設置在該第一載板反向該承載晶圓的一側上。
隨後，在該承載晶圓反向該第一載板的一側設置一晶片單元。
最後，於該晶片單元及該承載晶圓上形成一封膠層。
此外，本發明之另一目的，即在提供一種在封裝過程中用於降低承載晶圓產生過大翹曲的半導體封裝結構。
於是，本發明半導體封裝結構，包含一第一載板、一設置於該第一載板上並具有線路結構的承載晶圓、一設置於該第一載板反向該承載晶圓一側的第二載板，及一介於該第一載板與該第二載板之間的接合層。
該接合層用於連接該第一載板及該第二載板，且該第二載板的熱膨脹係數不小於該第一載板的熱膨脹係數。
本發明的功效在於：在第一載板上直接設置第二載板，透過第二載板做為支撐，能在後續設置晶片單元及形成封膠層的製程中提供一支撐應力，避免承載晶圓產生過大的翹曲，並免除了現有的玻璃基板置換過程，從而減少製程時間與降低製程成本。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1與圖2，本發明半導體封裝結構的一實施例，適用在半導體封裝製程中的中段製程(MEOL)進入後段製程(BEOL)使用。
所述實施例包含一具有線路結構22的承載晶圓2、一第一載板3、一第二載板4，及一用於接合第一載板3與第二載板4的接合層51。
承載晶圓2包括一晶圓本體21，晶圓本體21具有彼此反向的一外接面211及一晶片承載面212。線路結構22穿過晶圓本體21並分別自外接面211及晶片承載面212對外裸露。
第一載板3設置於承載晶圓2的外接面211上，第二載板4設置於第一載板3相對於承載晶圓2的另一表面。接合層51介於第一載板3及第二載板4之間並用於連接第一載板3及第二載板4。
於一些實施例中，第一載板3與第二載板4可選自玻璃，且第二載板4的熱膨脹係數不小於第一載板3的熱膨脹係數。
以承載晶圓2為矽晶圓(CTE：3ppm/℃)為例，第一載板3選自熱膨脹系數介於3.17~3.3 ppm/℃的材料，第二載板4選自熱膨脹系數介於3.17~9.6 ppm/℃的材料，較佳地，第二載板4選自熱膨脹系數介於3.3~9.6 ppm/℃的玻璃，因此能使承載晶圓2在製程中產生的翹曲降低至約0.5mm左右。
接合層51用於接合第一載板3及第二載板4，可以為常見的膠黏劑，也可以是由在第一載板3與第二載板4的接合表面分別具有彼此相配合的接合結構52所構成(如圖2所示)；舉例而言，接合結構52可以是彼此相對應的溝槽及凸部，透過溝槽及凸部的嵌合使第二載板4設置於第一載板3，也可以是多個彼此相配合的對位孔及對位凸柱，藉由對位凸柱直接對位固定至對位孔中，使第二載板4連接固定在第一載板3上。
由於在半導體封裝製程中，由中段製程進入後段製程時，會在承載晶圓2的晶片承載面212，進行晶片堆疊及封膠固化等需要承受熱的製程，而當製程結束，自高溫冷卻至室溫後會因為多顆晶片以及多層封膠層8而產生較大的體積收縮，因而導致承載晶圓2與第一載板3之間因會產生較大的應力及翹曲而容易有碎裂的問題產生。
因此本發明透過讓具有較大熱膨脹係數的第二載板4直接接合於具有低熱膨脹係數的第一載板3，利用第二載板4提供一支撐性的應力用以緩衝第一載板3的變形程度，避免製程過程產生過大的翹曲。因此，即可不需進行玻璃基板置換，而得以讓半導體封裝結構可以減小於後段製程中載板的整體翹曲。
參閱圖3及圖4，茲將利用前述本發明半導體封裝結構的實施例進行半導體封裝方法的步驟說明如下。
首先，進行一第一載板設置步驟61，將一具有線路結構22的承載晶圓2設置在第一載板3上，其中，承載晶圓2包括一外接面211及一相對於外接面211的晶片承載面212，第一載板3是設置在外接面211上，且第一載板3選自熱膨脹係數介於3.17~3.3ppm/℃的玻璃，使其與承載晶圓2的熱膨脹係數相近，用以減緩承載晶圓2因受熱而產生翹曲的程度。
接著，進行一第二載板設置步驟62，將第二載板4透過接合層51連接在第一載板3相對於承載晶圓2的另一面。較佳地，第二載板4的熱膨脹係數不小於第一載板3的熱膨脹係數。在本實施例中，第二載板4的構成材料由玻璃材質組成，其熱膨脹係數介於3.17~9.6ppm/℃，第一載板3及第二載板4可視製程需求而選用不同熱膨脹係數的構成材料作為承載板，只要讓第二載板4的熱膨脹係數不小於第一載板3的熱膨脹係數即可，而接合層51的態樣除了使用膠黏劑之外，也可以是彼此相配合的接合結構52(如圖2所示)，使載板可隨時疊加，因此，在製程中亦可藉由隨時疊加不同熱膨脹係數的載板來因應製程中翹曲的變化，相關結構態樣說明已如前所述，於此不加以贅述。
在第二載板4設置於第一載板3後，進行一晶片單元設置步驟63，在承載晶圓2的晶片承載面212上堆疊多個彼此與線路結構22電連接的晶片71，而構成晶片單元7。
隨後進行一封膠步驟64，將一已預熱的高分子封膠材料覆蓋在晶片單元7上，接著固化成型，形成一覆蓋於承載晶圓2及晶片單元7上的封膠層8。要說明的是，封膠步驟64需由外界提供大量的熱來進行，而高分子封膠材料於固化成型並冷卻至室溫時會有較大的體積收縮，使得承載晶圓2及晶片單元7因與封膠層8收縮的程度差異過大而產生翹曲，而隨著晶片71與封膠層8的數量越來越多層，收縮的問題越來越嚴重，導致翹曲的問題也越來越嚴重。然而，傳統利用更換高熱膨脹係數基板的方式並無法動態調整載板的熱膨脹係數，因此，本發明透過直接疊加熱膨脹係數不小於第一載板3的第二載板4作為緩衝支撐，以減緩第一載板3連同承載晶圓2在冷卻後變形的程度，進而避免產生過大的翹曲。
此處要說明的是，當封膠層8覆蓋面積大於晶片單元7的面積時，封膠層8超出晶片單元7的覆蓋範圍可形成扇出區，從而讓半導體封裝結構成為扇出型(fan-out)晶圓封裝結構。
最後進行一移除步驟65，將第一載板3連同第二載板4自承載晶圓2移除，得到一晶圓封裝結構。
綜上所述，本發明半導體封裝方法，在中段製程進入後段製程時，在承載晶圓2的外接面211設置了第一載板3及第二載板4，第一載板3及第二載板4的連接方式具有多種態樣，可透過接合層51或是接合結構52彼此連接，且第二載板4的熱膨脹係數不小於第一載板3的熱膨脹係數，因此，可透過第二載板4減緩封裝結構經由熱製程冷卻至室溫後的變形程度，進而避免產生過大的翹曲，此外，相較於習知的封裝方法需頻繁地設置及移除承載板，本發明亦降低了在置換玻璃的過程中承載晶圓2破裂的風險，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
2:承載晶圓 21:晶圓本體 211:外接面 212:晶片承載面 22:線路結構 3:第一載板 4:第二載板 51:接合層 52:接合結構 61:第一載板設置步驟 62:第二載板設置步驟 63:晶片單元設置步驟 64:封膠步驟 65:移除步驟 7:晶片單元 71:晶片 8:封膠層
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一側視示意圖，說明本發明半導體封裝結構的一實施例的一第一載板及一第二載板的接合態樣； 圖2是一側視示意圖，說明本發明實施例的第一載板及第二載板的另一接合態樣； 圖3是一流程圖，說明本發明半導體封裝方法；及 圖4是一流程側視圖，輔助圖3說明本發明半導體封裝方法。
61:第一載板設置步驟
62:第二載板設置步驟
63:晶片單元設置步驟
64:封膠步驟
65:移除步驟

Claims (10)

  1. 一種半導體封裝方法，包含： 將一具有線路結構的承載晶圓設置在一第一載板上； 將一第二載板設置在該第一載板反向該承載晶圓的一側上； 在該承載晶圓反向該第一載板的一側設置一晶片單元；及 形成一覆蓋該承載晶圓及該晶片單元的封膠層。
  2. 如請求項1所述的半導體封裝方法，其中，該第二載板的熱膨脹係數不小於該第一載板的熱膨脹係數。
  3. 如請求項1所述的半導體封裝方法，其中，該第二載板是透過一接合層黏接在該第一載板。
  4. 如請求項1所述的半導體封裝方法，其中，該第一載板與該第二載板的接合表面分別具有彼此相配合的接合結構。
  5. 如請求項4所述的半導體封裝方法，其中，該接合結構為分別形成於該第一載板與該第二載板的接合表面的溝槽及凸部。
  6. 如請求項1所述的半導體封裝方法，還包含，於形成該封膠層後，將該第一載板與該第二載板自該承載晶圓移除。
  7. 如請求項1所述的半導體封裝方法，其中，該承載晶圓具有一晶圓本體，該晶圓本體具有彼此反向的一外接面及一晶片承載面，該線路結構穿過該晶圓本體並分別自該外接面及晶片承載面裸露，該第一載板設置在該外接面上，該晶片單元設置在該晶片承載面上並與該線路結構電連接。
  8. 如請求項7所述的半導體封裝方法，其中，該晶片單元具有多個分別疊置在該晶片承載面上的晶片。
  9. 一種半導體封裝結構，包含： 一第一載板； 一承載晶圓，包括一線路結構，並設置在該第一載板上； 一第二載板，設置於該第一載板反向該承載晶圓的一側，且該第二載板的熱膨脹係數不小於該第一載板；及 一接合層，介於該第一載板及該第二載板之間，使該第一載板及該第二載板彼此接合。
  10. 如請求項9所述的半導體封裝結構，其中，該接合層為黏膠，或是由分別自該第一載板及該第二載板相向之表面形成可彼此相互嵌合的接合結構。
TW109115434A 2020-05-08 2020-05-08 半導體封裝方法及其結構 TW202143401A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109115434A TW202143401A (zh) 2020-05-08 2020-05-08 半導體封裝方法及其結構
CN202010533915.4A CN113628981A (zh) 2020-05-08 2020-06-12 半导体封装方法及其结构
US16/987,470 US11302539B2 (en) 2020-05-08 2020-08-07 Semiconductor packaging structure and method for packaging semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109115434A TW202143401A (zh) 2020-05-08 2020-05-08 半導體封裝方法及其結構

Publications (1)

Publication Number Publication Date
TW202143401A true TW202143401A (zh) 2021-11-16

Family

ID=78377698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115434A TW202143401A (zh) 2020-05-08 2020-05-08 半導體封裝方法及其結構

Country Status (3)

Country Link
US (1) US11302539B2 (zh)
CN (1) CN113628981A (zh)
TW (1) TW202143401A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JP2001007238A (ja) * 1999-06-08 2001-01-12 Taishu Denno Kofun Yugenkoshi ウエハーレベルの集積回路装置のパッケージ方法
JP2003258153A (ja) * 2002-03-05 2003-09-12 Nec Corp 半導体パッケージの実装構造
US20080217717A1 (en) * 2007-03-09 2008-09-11 Lockheed Martin Corporation Cte matched multiplexor
TWI393223B (zh) * 2009-03-03 2013-04-11 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
KR101679657B1 (ko) * 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
US9768038B2 (en) * 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
CN105931997B (zh) 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
KR102466362B1 (ko) * 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
US20190164948A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
TWI672791B (zh) 2018-05-07 2019-09-21 財團法人工業技術研究院 晶片封裝結構及其製造方法

Also Published As

Publication number Publication date
US20210351044A1 (en) 2021-11-11
CN113628981A (zh) 2021-11-09
US11302539B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
US20240203948A1 (en) Direct bonded stack structures for increased reliability and improved yield in microelectronics
US8318543B2 (en) Method of manufacturing semiconductor device
US6224711B1 (en) Assembly process for flip chip package having a low stress chip and resulting structure
KR101387706B1 (ko) 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
US8106521B2 (en) Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
WO2011042982A1 (ja) 半導体装置の製造方法
JP2010263205A (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
JP2010263192A (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JPWO2008105535A1 (ja) 半導体装置及びその製造方法
KR102466362B1 (ko) 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US11469152B2 (en) Semiconductor chip package and fabrication method thereof
US9633978B2 (en) Semiconductor device and method of manufacturing the same
KR100780956B1 (ko) 이종 언더필 반도체 패키지 및 그의 제조 방법
EP1643553A2 (en) Copper interposer for reducing warping of integrated circuit packages and method of making IC packages
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
TW202143401A (zh) 半導體封裝方法及其結構
JP4626445B2 (ja) 半導体パッケージの製造方法
TW202347645A (zh) 封裝基板
US20110068462A1 (en) Semiconductor chip packages having reduced stress
JP2011060892A (ja) 電子装置、電子装置の製造方法
JP2011054653A (ja) 半導体装置の製造方法
CN115966565A (zh) 一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法
KR20130053957A (ko) 반도체 패키지 및 그 제조방법
JP2008300669A (ja) 半導体パッケージ及び配線基板
TWI620256B (zh) 半導體封裝件及其製法