DE4435120C2 - Schutzschicht für Wafer und Verfahren zu deren Herstellung - Google Patents
Schutzschicht für Wafer und Verfahren zu deren HerstellungInfo
- Publication number
- DE4435120C2 DE4435120C2 DE19944435120 DE4435120A DE4435120C2 DE 4435120 C2 DE4435120 C2 DE 4435120C2 DE 19944435120 DE19944435120 DE 19944435120 DE 4435120 A DE4435120 A DE 4435120A DE 4435120 C2 DE4435120 C2 DE 4435120C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- protective layer
- modulus
- wafer
- hardness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
- C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
- C09D179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
- C09D179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Description
Der Trend in der Entwicklung von integrierten Schaltungen
(IC) und entsprechenden IC-Gehäusen geht seit einigen Jahren
in Richtung von höherer Integration, höheren Anschlußzahlen
und geringerer Bauhöhe. So wird ständig eine Weiterentwick
lung von Gehäusen für integrierte Schaltungen bzw. Chips be
trieben. So sind die sogenannten TSOP-Gehäuse zu den UTSOP-
Gehäusen (Ultra Thin Small Outline Packages) weiterentwickelt
worden. Dies wird in der folgenden Literaturstelle beschrie
ben - Nakagawa O. et al. J. of Electronic Material; Vol. 18,
Nr. 5 (1989), S. 633. Die erwähnten UTSOP-Gehäuse konnten
derart weiterentwickelt werden, daß eine Gehäusedicke von
0,45 mm und eine Montagehöhe von 0,5 mm erzielt wurde.
Eine weitere ähnliche Entwicklung zeichnet sich auch bei QFP-
Gehäusen ab (Quad Flat Package; Gehäuse mit vier Reihen abge
bogener Anschlüsse, in der Regel für die Oberflächenmontage),
so sind bereits Veröffentlichungen bekannt, in denen QFP-
Entwicklungen mit einer Dicke von 0,8 mm vorgestellt werden.
In einigen Anwendungsfällen, wie beispielsweise bei ASIC
(Application Specific Integrated Circuit)und bei Speicherbau
steinen wird nach Abschluß der planartechnisch erzeugten Vor
derseitenstrukturierung und vor dem Vereinzeln (Dicing) und
dem Montieren (Diebonding) eine Kunststoffschutzschicht auf
gebracht, die über Masken in der Regel photolithographisch
strukturiert wird. Sie stellt einen mechanischen Schutz für
die Handhabung der Wafer, sowie einen chemomechanischen
Schutz gegenüber der Preßmasse (MC, Molding Compound) nach
dem Umhüllen und Abkühlen bzw. der feuchten Lagerung dar.
Nach dem Beschichten und der foto- bzw. ätztechnischen Struk
turierung bleiben üblicherweise die Ritzrahmen mit den Test
strukturen, sowie die elektrischen Anschlüsse (Pads) unbe
deckt.
Als Schutzschichtmaterial kommt beispielsweise ein Polyimid
zum Einsatz. Es erfüllt die Anforderungen hinsichtlich einer
hohen Glastemperatur (Temperatur bei der ein Stoff vom weichen in den
spröden Zustand übergeht) bzw. Schmelztemperatur, eines hohen Isolationswi
derstandes (ASTM 150, American Society for Testing and Mate
rials), eines geringen Schrumpfes (ASTM D2863-77) und eines
geringen Elastizitätsmodules (ASTM 882-69). Weniger gut ist
die thermische Ausdehnung, die mit 27 ppm/K bei 20°C gegen
über dem beschichteten Siliziumchip um über eine Zehnerpotenz
höher liegt, obwohl dieser Wert im unteren Feld der hochtem
peraturbeständigen Kunststoffe liegt. Ein weiterer Nachteil
von Polyimid besteht in der relativ hohen Wasseraufnahmefä
higkeit. Diese liegt zwischen 1,3 und 2,9% nach US-Federal
Test Nr. 406. Der Wert wird durch den Grad der Vernetzung des
Polyimides eingestellt. Je höher der Grad der Vernetzung ist,
desto geringer wird die Fähigkeit zur Wasseraufnahme. Mit der
Erhöhung des Vernetzungsgrades verändert sich Polyimid von
hellorange bis dunkelbraun. Je dunkler die Schutzschicht ist,
desto weniger können die aktiven Strukturen auf dem Chip er
kannt werden. Bei dunklen Polyimidschichten ist daher eine
geringere Schichtdicke (2-5 µm) und bei helleren eine höhere
Schichtdicke (5-10 µm) erforderlich bzw. vorteilhaft. Die hohe
Materialsteifigkeit und die hohe thermische Kontraktion nach
dem Umspritzen (Moulding) und der Abkühlung auf Raumtempera
tur und darunter erzeugen aufgrund der dilathermischen Fehl
anpassung (thermisch bedingte Längenänderungen) relativ zum
Chip eine mechanische Verspannung. Dabei besteht der Chip in
der Regel aus dotiertem Silizium in Kombination mit Multilay
ern aus Phosphorsilikatglas, Si3N4 und strukturierten Alumi
niumleiterbahnen an der Oberfläche. Zusätzlich wirken hydro
dynamische Drücke nach dem Moulding auf die elektrisch akti
ven Strukturen, wodurch Risse in den Leiterbahnen, sowie lo
kale Abplatzungen der Passivierungsschicht auftreten und zum
frühzeitigen Verschleiß bzw. zum frühzeitigen funktionellen
Ausfall, beispielsweise in einem ersten Testlauf, führen kön
nen.
Der Erfindung liegt die Aufgabe zugrunde, eine Schutzschicht
für Wafer zu beschreiben, deren Materialkennwerte insgesamt
einen mechanischen und chemomechanischen Schutz für die
Strukturen des Chips gegenüber der umhüllenden Preßmasse bie
tet. Des weiteren soll ein Verfahren zur Herstellung einer
derartigen Schutzschicht bereitgestellt werden. Die Lösung
dieser Aufgaben geschieht durch die Merkmale des Anspruches 1
bzw. des Anspruches 6.
Der Erfindung liegt die Erkenntnis zugrunde, daß durch eine
Aufteilung der Schutzschicht in mindestens zwei übereinander
liegende Schichten die gewünschten Anforderungen an die Ge
samtschicht bezüglich der Materialkennwerte erzielbar sind.
Dabei wird eine funktionelle Aufteilung der Schutzschicht in
zwei Bereiche (Dual-Coating) vorgenommen: Eine erste direkt
auf dem Chip aufgebrachte harte Schicht ist hydrophob, d. h.
wasserabweisend und eine zweite darüberliegende Schicht ist
duktil, d. h. ausreichend weich, um mechanische Spannungen ab
zufangen. Insgesamt wird berücksichtigt, daß Polymere typi
scherweise einen hohen thermischen Ausdehnungskoeffizienten
aufweisen. Die bei einem Temperaturwechsel in einer Struktur
dadurch sekundär auftretenden mechanischen Spannungen zwi
schen Preßmasse und aktiver Struktur können an sich nur durch
Herabsetzung des Elastizitätsmoduls des Kunststoffes abgebaut
werden. Eine Verringerung des Elastizitätsmodules in einem
weiten Temperaturbereich bedeutet aber zwangsläufig eine er
höhte Wasserdampfdurchlässigkeit bzw. -aufnahme. Durch den
Einsatz mindestens zweier oben beschriebener Schichten wird
ein Kompromiß dargestellt, wobei eine Schicht eine wesentli
che Wasserundurchlässigkeit aufweist und die andere Schicht
entsprechend mechanische Spannungen abbauen kann.
Die jeweilige Ausgestaltung der mindestens zwei vorhandenen
Teilschichten geschieht durch die Steuerung des Vernetzungs
grades der einzelnen Schichten. Das Material wird in der Re
gel nicht voll vernetzt, sondern beispielsweise zu einem Pro
zentsatz zwischen 2 und 50%. Dies wird gesteuert durch die
Bestrahlungszeit, in der ein im Kunststoff enthaltender Pho
toinitiator entsprechend aktiviert wird. Bei Erreichen der
gewünschten Werkstoffeigenschaften wird die Bestrahlung abge
brochen.
Die Bestrahlung geschieht in vorteilhafter Weise durch UV-
Licht, dessen Wellenlänge im speziellen zwischen 280 und 380
nm liegt. Dieser Wellenlängenbereich der UV-Strahlung liefert
die aktinische, d. h. wirksam den im Kunststoff enthaltenen
Photoinitiator aktivierende Strahlung.
Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen
zu entnehmen.
Im folgenden wird ein Ausführungsbeispiel beschrieben:
Die Schutzschicht ist in diesem Ausführungsbeispiel in zwei Schichten unterteilt. Die erste direkt auf dem Chip aufge brachte Schicht ist hoch vernetzt und die darüberliegende zweite Schicht ist niedrig vernetzt. Beide Schichten werden in Stufen nacheinander aufgebracht. Beide Schichten werden jeweils nach ihrem Aufbringen gezielt polymerisiert. Der Ver netzungsgrad wird durch die Strahlungsintensität (UV-B) ein gestellt. Da beide Materialien einen ähnlichen chemischen Aufbau besitzen, ist eine hohe Haftung möglich. Neben der Be handlung des genannten Polyimids ist das Verfahren des Dual- Coatings grundsätzlich mit anderen Kunststoffen anwendbar, sofern sie kurzzeitig hochtemperaturbeständig sind. So können beispielsweise auch Acrylate, insbesondere Polsuret hanacrylat, zum Einsatz kommen. Die Acrylate werden nicht nur zur Viskositätssteuerung für die einzelnen Schichten, sondern auch als reaktive Vernetzungsharze eingesetzt. Auch hier erfolgt die Vernetzung (additiv) mit aktinischen UV-Strahlen.
Die Schutzschicht ist in diesem Ausführungsbeispiel in zwei Schichten unterteilt. Die erste direkt auf dem Chip aufge brachte Schicht ist hoch vernetzt und die darüberliegende zweite Schicht ist niedrig vernetzt. Beide Schichten werden in Stufen nacheinander aufgebracht. Beide Schichten werden jeweils nach ihrem Aufbringen gezielt polymerisiert. Der Ver netzungsgrad wird durch die Strahlungsintensität (UV-B) ein gestellt. Da beide Materialien einen ähnlichen chemischen Aufbau besitzen, ist eine hohe Haftung möglich. Neben der Be handlung des genannten Polyimids ist das Verfahren des Dual- Coatings grundsätzlich mit anderen Kunststoffen anwendbar, sofern sie kurzzeitig hochtemperaturbeständig sind. So können beispielsweise auch Acrylate, insbesondere Polsuret hanacrylat, zum Einsatz kommen. Die Acrylate werden nicht nur zur Viskositätssteuerung für die einzelnen Schichten, sondern auch als reaktive Vernetzungsharze eingesetzt. Auch hier erfolgt die Vernetzung (additiv) mit aktinischen UV-Strahlen.
Die Materialkennwerte der Schichten werden derart einge
stellt, daß folgende Beziehung berücksichtigt wird:
Die Materialkennwerte werden derart eingestellt, daß die er
ste Schicht, die direkt auf dem strukturierten Siliziumwafer
aufgebracht ist, bei der Verwendung von Polyurethanacrylat
folgende Kennwerte aufweist:
Elastizitätsmodul: 600 bis 1000 N/mm2
Shore-Härte: 50 D bis 60 D
nach DIN 53505 (Deutsche Industrie Norm)
Dehnung: 10 bis 15%
Wasserpermeabilität: < 0,005 g/m2 bei 20°C
Glastemperatur: kleiner 0°C
Shore-Härte: 50 D bis 60 D
nach DIN 53505 (Deutsche Industrie Norm)
Dehnung: 10 bis 15%
Wasserpermeabilität: < 0,005 g/m2 bei 20°C
Glastemperatur: kleiner 0°C
Entsprechend gilt für die zweite darüberliegende Schicht:
Elastizitätsmodul: kleiner als 10 N/mm2
Dehnung: größer 150%
Shore-Härte: kleiner, als in der ersten Schicht
Wasserpermeabilität: größer, als in der ersten Schicht
Dehnung: größer 150%
Shore-Härte: kleiner, als in der ersten Schicht
Wasserpermeabilität: größer, als in der ersten Schicht
Die beiden Schichten sind in ihrer Schichtdicke vorzugsweise
gleichstark. Die Schichtdicke eines Acrylates kann dabei ge
genüber einer Polyimidschicht grundsätzlich größer gewählt
werden, da keine farbliche Veränderung des Polymeres mit va
riablem Vernetzungsgrad bzw. unterschiedlicher Wasseraufnahme
erfolgt. Die Kurzzeittemperaturbelastbarkeit beträgt 300°C
für einige Minuten bis zu 500°C/10 s. Somit sind alle we
sentlichen Materialeigenschaften in der Gesamtschicht enthal
ten und ein unter dieser Schutzschicht liegendes Si3N4, das
sehr feuchteempfindlich ist, kann ausreichend geschützt wer
den. Des weiteren wird die Feuchtigkeitsaufnahme insgesamt
erniedrigt, so daß Schäden aufgrund von eingeschlossenem und
verdampfendem Wasser eliminiert werden. Durch die Zwei- oder
Mehrfachunterteilung der Schutzschicht für Wafer kann in der
Schutzschicht insgesamt durch die entsprechende Steuerung der
gewünschten Materialkennwerte gleichzeitig für den Abbau
thermisch erzeugter mechanischer Spannungen gesorgt werden.
Es ist ebenso möglich, eine Mehrzahl von Schichten mit je
weils gegeneinander abgestuften Eigenschaften übereinander
anzuordnen und eine Schutzschicht zu bilden.
Der Einsatz einer derartigen Schutzschicht ist unabhängig von
der Montageart der integrierten Schaltung möglich.
Claims (7)
1. Schutzschicht für Wafer, die den vorderseitig strukturier
ten Wafer mechanisch und chemomechanisch gegenüber der den
Wafer zur Herstellung eines Gehäuses umhüllenden Preßmasse
schützt und aus einem kurzzeitig hochtemperaturbeständigen
Kunststoff besteht, wobei
- - die Schutzschicht aus mindestens zwei übereinanderliegenden Schichten des gleichen aushärtbaren Kunststoffes besteht, und
- - die direkt auf dem strukturierten Wafer vorhandene Schicht bzw. die näher zum Wafer positionierte Schicht höhere Werte bezüglich Elastizitätsmodul und Härte und niedrigere Werte bezüglich Dehnung und Wasser-Permeabilität aufweist, als die darüberliegende zweite Schicht bzw. eine vom Wafer ent fernter liegende Schicht.
2. Schutzschicht nach Anspruch 1, dadurch gekenn
zeichnet, daß die Schutzschicht aus einem mittels UV-
Strahlung aushärtbaren Kunststoff besteht.
3. Schutzschicht nach Anspruch 2, dadurch gekenn
zeichnet, daß die Schutzschicht aus Polyimid besteht.
4. Schutzschicht nach Anspruch 2, dadurch gekenn
zeichnet, daß die Schutzschicht aus einem Acrylat be
steht.
5. Schutzschicht nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß bei einer Aufteilung
der Schutzschicht in zwei Schichten die Schichtdicke jeder
einzelnen Schicht ungefähr 50% beträgt.
6. Verfahren zur Herstellung einer Schutzschicht entsprechend
einem der Ansprüche 2 bis 5, wobei
- - eine erste Schicht direkt auf den strukturierten Wafer auf gebracht wird,
- - die Aushärtung dieser ersten Schicht derart mittels wirksa mer UV-Strahlung gesteuert wird, daß in dieser ersten Schicht ein hoher Vernetzungsgrad vorliegt und entsprechend hohe Werte bezüglich Elastizitätsmodul und Härte erzeugt werden,
- - eine zweite Schicht auf der ersten Schicht aufgebracht wird,
- - die Aushärtung dieser zweiten Schicht derart mittels wirk samer UV-Strahlung gesteuert wird, daß in dieser zweiten Schicht ein wesentlich niedrigerer Vernetzungsgrad vor liegt, als in der ersten Schicht und niedrigere Werte be züglich Elastizitätsmodul und Härte erzeugt werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeich
net, daß die Schutzschicht insgesamt aus Polyuret
hanacrylat besteht, die erste hochvernetzte Schicht ein Ela
stizitätsmodul von 600 bis 1000 N/mm2, eine Shore-Härte von 50 D bis
60 D, eine Dehnung von 10 bis 15% und eine Wasser
permeabilität von 0,005 g/m2 bei 20°C aufweist und die
zweite Schicht ein Elastizitätsmodul von weniger als 10
N/mm2, eine Dehnung von über 150%, eine geringere Härte und
eine höhere Wasserpermeabilität im Verhältnis zur ersten
Schicht aufweist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944435120 DE4435120C2 (de) | 1994-09-30 | 1994-09-30 | Schutzschicht für Wafer und Verfahren zu deren Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944435120 DE4435120C2 (de) | 1994-09-30 | 1994-09-30 | Schutzschicht für Wafer und Verfahren zu deren Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4435120A1 DE4435120A1 (de) | 1996-04-04 |
DE4435120C2 true DE4435120C2 (de) | 2000-08-03 |
Family
ID=6529711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944435120 Expired - Fee Related DE4435120C2 (de) | 1994-09-30 | 1994-09-30 | Schutzschicht für Wafer und Verfahren zu deren Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4435120C2 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19515189C2 (de) * | 1995-04-25 | 2003-07-10 | Infineon Technologies Ag | Chip-Abdeckung |
KR100202668B1 (ko) * | 1996-07-30 | 1999-07-01 | 구본준 | 크랙 방지를 위한 반도체 패키지와 그 제조방법 및 제조장치 |
DE19736090B4 (de) * | 1997-08-20 | 2005-04-14 | Daimlerchrysler Ag | Bauelement mit Schutzschicht und Verfahren zur Herstellung einer Schutzschicht für ein Bauelement |
JP3604988B2 (ja) | 2000-02-14 | 2004-12-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2001222751A (ja) * | 2000-02-14 | 2001-08-17 | Toshiba Electric Appliance Co Ltd | 自動販売機温度制御装置 |
DE10156386B4 (de) | 2001-11-16 | 2007-08-09 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterchips |
US7479653B2 (en) | 2003-12-04 | 2009-01-20 | Henkel Ag & Co Kgaa | UV curable protective encapsulant |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2347049A1 (de) * | 1973-08-16 | 1975-02-27 | Bbc Brown Boveri & Cie | Verfahren zum einkapseln von miniaturisierten schaltungen, insbesondere hybridschaltungen, und danach hergestellte eingekapselte miniaturisierte schaltungen |
DE2401613A1 (de) * | 1974-01-14 | 1975-07-17 | Siemens Ag | Halbleitervorrichtung |
DE2548060A1 (de) * | 1975-10-27 | 1977-05-12 | Siemens Ag | Verfahren zum herstellen einer halbleitervorrichtung |
EP0321083A2 (de) * | 1987-12-16 | 1989-06-21 | Ford Motor Company Limited | Zusammengesetzte Schichten aus Polymer/trocknendem Mittel zum Verkapseln von integrierten Schaltungen |
DE4123900A1 (de) * | 1991-07-18 | 1993-01-21 | Siemens Ag | Schutzschicht fuer wafer |
-
1994
- 1994-09-30 DE DE19944435120 patent/DE4435120C2/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2347049A1 (de) * | 1973-08-16 | 1975-02-27 | Bbc Brown Boveri & Cie | Verfahren zum einkapseln von miniaturisierten schaltungen, insbesondere hybridschaltungen, und danach hergestellte eingekapselte miniaturisierte schaltungen |
DE2401613A1 (de) * | 1974-01-14 | 1975-07-17 | Siemens Ag | Halbleitervorrichtung |
DE2548060A1 (de) * | 1975-10-27 | 1977-05-12 | Siemens Ag | Verfahren zum herstellen einer halbleitervorrichtung |
EP0321083A2 (de) * | 1987-12-16 | 1989-06-21 | Ford Motor Company Limited | Zusammengesetzte Schichten aus Polymer/trocknendem Mittel zum Verkapseln von integrierten Schaltungen |
DE4123900A1 (de) * | 1991-07-18 | 1993-01-21 | Siemens Ag | Schutzschicht fuer wafer |
Non-Patent Citations (1)
Title |
---|
HACKE, H.-J.: "Montage Integrierter Schaltungen", Springer-Verl. Berlin (1987) S. 5-10 * |
Also Published As
Publication number | Publication date |
---|---|
DE4435120A1 (de) | 1996-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007020656B4 (de) | Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips | |
DE2946801C2 (de) | Halbleiteranordnung mit mindestens einem Speicherelement | |
DE102004058305B3 (de) | Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE19907525A1 (de) | Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters | |
DE102010044470B4 (de) | Verfahren zur Beschichtung eines optoelektronischen Chip-On-Board-Moduls, optoelektronisches Chip-On-Board-Modul und System damit | |
DE102004034397A1 (de) | Bildsensormodul und Verfahren zum Herstellen eines Waferebenenpakets | |
DE102005025465B4 (de) | Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben | |
DE102008013180A1 (de) | Struktur einer Halbleiterbausteinpackung und deren Verfahren | |
DE10310617A1 (de) | Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben | |
DE10103186A1 (de) | Elektronisches Bauteil mit einem Halbleiter-Chip und Verfahren zur Herstellung desselben | |
DE69931994T2 (de) | Verbesserungen an, oder in bezug auf, integrierte Schaltungsanordnungen | |
DE4435120C2 (de) | Schutzschicht für Wafer und Verfahren zu deren Herstellung | |
DE102010041129A1 (de) | Multifunktionssensor als PoP-mWLP | |
DE102004040277B4 (de) | Reflektierendes Schichtsystem mit einer Mehrzahl von Schichten zur Aufbringung auf ein III/V-Verbindungshalbleitermaterial | |
DE10240460A1 (de) | Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben | |
DE102007037845B4 (de) | Magnetorestive Sensorvorrichtung | |
DE112018001137T5 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102010030759B4 (de) | Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse | |
DE102006001429A1 (de) | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben | |
DE2548060C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
EP0852774B1 (de) | Chipmodul | |
DE19821916A1 (de) | Gehäusekonstruktion einer Halbleitereinrichtung | |
EP0426992A1 (de) | Verfahren zur Herstellung einer integrierten MOS-Halbleiteranordnung | |
DE19515189C2 (de) | Chip-Abdeckung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |