DE102004034397A1 - Bildsensormodul und Verfahren zum Herstellen eines Waferebenenpakets - Google Patents
Bildsensormodul und Verfahren zum Herstellen eines Waferebenenpakets Download PDFInfo
- Publication number
- DE102004034397A1 DE102004034397A1 DE102004034397A DE102004034397A DE102004034397A1 DE 102004034397 A1 DE102004034397 A1 DE 102004034397A1 DE 102004034397 A DE102004034397 A DE 102004034397A DE 102004034397 A DE102004034397 A DE 102004034397A DE 102004034397 A1 DE102004034397 A1 DE 102004034397A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- chips
- image sensor
- chip
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 249
- 239000000463 material Substances 0.000 claims description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 20
- 239000004593 Epoxy Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229920002379 silicone rubber Polymers 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 239000004033 plastic Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 7
- 239000010453 quartz Substances 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims 12
- 229920001721 polyimide Polymers 0.000 claims 12
- 150000001875 compounds Chemical class 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 239000006121 base glass Substances 0.000 claims 1
- 150000002118 epoxides Chemical class 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 32
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000010276 construction Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000012360 testing method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 101150101567 pat-2 gene Proteins 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/211—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83874—Ultraviolet [UV] curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Bildsensormodul und ein Verfahren zum Bilden eines Waferebenenpakets. Das Bildsensormodul umfaßt eine isolierende Basis, ein Waferebenenpaket, eine Linsenhalterung und einen F.P.C. Das Waferebenenpaket weist mehrere Bildsensorchips und mehrere Lötkugeln, die an der isolierenden Basis angeordnet sind, auf. Mehrere Linsen sind in der Linsenhalterung angeordnet und die Linsenhalterung ist auf dem Bildsensorchip angeordnet. Die Linsenhalterung ist in dem F.P.C. angebracht und der F.P.C. weist mehrere Lötverbindungen auf, die mit den Lötkugeln verbunden sind, um ein Signal des Bildsensorchips einfach zu übertragen. Ferner können die Bildsensorchips mit passiven Komponenten oder anderen Chips in einer Seite-an-Seite-Anordnung oder einer Stapelanordnung gepackt sein.
Description
- Die Erfindung bezieht sich auf ein Bildsensormodul, insbesondere auf ein Bildsensormodul und einen Aufbau sowie ein Verfahren zum Herstellen eines Waferebenenpakets, das die Kosten senken und die Ausbeute und Zuverlässigkeit erhöhen kann.
- Die Halbleitertechnologien entwickeln sich sehr schnell und insbesondere Halbleiterchips nehmen eine Entwicklung in Richtung einer Miniaturisierung. Im Gegensatz dazu nehmen die Anforderungen an die Funktionen der Halbleiterchips eine entgegengesetzte Entwicklung in der Richtung Vielfältigkeit. Tatsächlich müssen Halbleiterchips mehr I/O-Kontaktflächen in einem kleineren Gebiet aufweisen, so daß die Dichte der Pins sehr schnell gestiegen ist. Daher wird das Packen der Halbleiterchips immer schwieriger und die Ausbeute verringert sich.
- Die Hauptaufgabe der Paketstruktur ist es, die Chips vor äußeren Schäden zu schützen. Ferner muß die Hitze, die durch die Chips erzeugt wird, wirksam durch die Paketstruktur verteilt werden, um die Funktion der Chips sicherzustellen.
- Die frühe Lead-Frame-Pakettechnologie ist bereits für die modernen Halbleiterchips ungeeignet, da die Pindichte derselben zu hoch ist. Daher wurde eine neue Pakettechnologie BGA (Ball Grid Array) entwickelt, um die Paketanforderungen moderner Halbleiterchips zu erfüllen. Das BGA-Paket hat einen Vorteil darin, daß die sphärischen Pins eine kürzere Neigung als die des Lead-Frame-Paketes haben und die Pins schwer zu beschädigen und zu deformieren sind. Ferner führt der kürzere Signalübertragungsabstand dazu, daß die Arbeitsfrequenz gesteigert werden kann, um das Erfordernis einer schnelleren Bearbeitung zu erfüllen. Die meisten Pakettechnologien trennen Chips auf einem Wafer in einzelne Chips und folgendem Packen und Testen des Chips. Eine weitere Pakettechnologie, „Wafer Level Package (WLP)", kann die Chips auf einem Wafer packen, bevor die Chips in einzelne Chips getrennt werden. Die WLP-Technologie hat einige Vorteile, wie z. B. eine kürzere Herstellungszykluszeit, geringere Kosten und keine Notwendigkeit, zu unterfüllen oder zu spritzgießen.
- Die Chips sind zum Beispiel Bildsensorchips. Gegenwärtig wird ein Bildsensormodul mittels eines COB- oder eines LCC-Verfahrens gebildet. Der eine Nachteil des COB-Verfahrens ist die geringe Ausbeuterate während des Packprozesses, aufgrund von Teilchenkontaminationen auf dem Sensorbereich. Die Nachteile des LCC-Verfahrens sind höhere Packkosten, aufgrund der Materialien, und eine geringere Ausbeuterate während des Packprozesses, aufgrund von Teilchenkontaminationen auf dem Sensorbereich. Ferner entwickelt die Firma SHELL CASE auch eine Waferebenenpakettechnik, wobei die Bildsensorchips, die von der SHELL CASE gepackt wurden, aufgrund des Erfordernisses von zwei Glasplatten und einem kompliziertem Verfahren teurer sind. Ferner ist die Transparenz schlecht, weil das Epoxid sich abnutzt, wodurch die potentielle Zuverlässigkeit verringert werden kann.
- Daher berücksichtigt die Erfindung die oben genannten Probleme des Standes der Technik, und es ist eine Aufgabe der Erfindung, ein Bildsensormodul, einen Aufbau und ein Verfahren zur Herstellung eines Waferebenenpakets bereitzustellen.
- Eine weitere Aufgabe der Erfindung ist es, ein Bildsensormodul bereitzustellen, um auf einfache Weise eine Abschlußkontrolle des Waferebenenpakets durchführen zu können.
- Ein weiteres Ziel der Erfindung ist es, die Kosten des Paketaufbaus zu verringern.
- Ferner ist es Ziel der Erfindung, die Ausbeute des Paketaufbaus zu erhöhen.
- Ferner ist es Aufgabe der Erfindung, einen Paketaufbau mit einer hohen Ausbeute und Zuverlässigkeit bereitzustellen und diesen für eine Anwendung in der Halbleiterindustrie und der LCD-Industrie zu gestalten.
- Wie zuvor beschrieben, stellt die Erfindung ein Bildsensormodul und ein Verfahren zur Herstellung eines Waferebenenpakets bereit. Das Bildsensormodul umfaßt eine isolierende Basis, ein Waferebenenpaket, eine Linsenhalterung und einen F.P.C. Das Waferebenenpaket weist mehrere Bildsensorchips und mehrere Lötkugeln, die an der isolierenden Basis angebracht sind, auf. Mehrere Linsen sind in der Linsenhalterung angebracht und die Linsenhalterung ist auf den Bildsensorchips angeordnet. Die Linsenhalterung ist in dem F.P.C. angeordnet und der F.P.C. weist mehrere Lötverbindungen auf, die mit den Lötkugeln verbunden sind, um ein Signal der Bildsensorchips einfach übertragen zu können. Ferner können die Bildsensorchips mit passiven Komponenten oder anderen Chips in einer Seite-an-Seite-Anordnung oder einer Stapelanordnung gepackt sein.
- Die Erfindung stellt ebenso einen Waferebenenpaketaufbau bereit. Die Paketstruktur umfaßt eine isolierende Basis, einen ersten Chip und einen zweiten Chip, eine erste dielektrische Schicht, eine zweite dielektrische Schicht, eine leitende Kontaktschicht, eine Isolationsschicht und Lötkugeln. Der erste Chip und der zweite Chip sind an die isolierende Basis geklebt. Die erste dielektrische Schicht ist auf der isolierenden Basis gebildet und in einen Raum außerhalb des ersten Chips und des zweiten Chips auf der isolierenden Basis gefüllt. Die zweite dielektrische Schicht ist auf dem zweiten Chip gebildet. Die leitende Kontaktschicht ist auf einer ersten metallischen Kontaktfläche des ersten Chips und einer zweiten metallischen Kontaktfläche des zweiten Chips gebildet, um die erste metallische Kontaktfläche und die zweite metallische Kontaktfläche zu überdecken, wobei die leitende Kontaktschicht mit der ersten metallischen Kontaktfläche und der zweiten metallischen Kontaktfläche elektrisch verbunden ist. Die Isolationsschicht ist auf der leitenden Kontaktschicht gebildet und die Isolationsschicht weist Öffnungen auf, die auf der leitenden Kontaktschicht gebildet sind. Die Lötkugeln sind auf die Öffnungen gelötet und mit der leitenden Kontaktschicht elektrisch verbunden. Der erste Chip ist ein DSP-Chip, ein Aktivchip, ein Passivchip, ein Trägerchip, ein CPU-Chip oder ein Prozessorchip und der zweite Chip ist ein CMOS-Bildsensorchip. Der Bildsensorchip ist mit dem DSP-Chip, dem Aktivchip, dem Passivchip, dem Trägerchip, dem CPU-Chip oder dem Prozessorchip in einer Seite-an-Seite-Anordnung gepackt.
- Die Erfindung stellt ebenso einen Waferebenenpaketaufbau bereit. Der Paketaufbau umfaßt eine isolierende Basis, einen ersten Chip und einen zweiten Chip, eine erste dielektrische Schicht, eine zweite dielektrische Schicht, eine erste und zweite leitende Kontaktschicht, eine Isolationsschicht und Lötkugeln. Der erste Chip ist an die isolierende Basis geklebt. Die erste dielektrische Schicht ist auf der isolierenden Basis gebildet und in einen Raum außerhalb des ersten Chips auf der isolierenden Basis gefüllt. Die erste leitende Kontaktschicht ist auf einer ersten metallischen Kontaktfläche des ersten Chips gebildet, um die erste metallische Kon taktfläche zu überdecken, und die erste leitende Kontaktschicht ist mit der ersten metallischen Kontaktfläche elektrisch verbunden. Der zweite Chip ist an den ersten Chip geklebt. Die zweite dielektrische Schicht ist auf der ersten dielektrischen Schicht gebildet und in einen Raum außerhalb des zweiten Chips gefüllt, wobei die zweite dielektrische Schicht ein Kontaktloch aufweist, das auf der ersten leitenden Kontaktschicht gebildet ist. Die dritte dielektrische Schicht ist auf dem zweiten Chip gebildet. Die zweite leitende Kontaktschicht ist auf einer zweiten metallischen Kontaktfläche des zweiten Chips gebildet und in das Kontaktloch gefüllt, um die zweite metallische Kontaktfläche zu überdecken, wobei die zweite leitende Kontaktschicht mit der zweiten metallischen Kontaktfläche und der ersten leitenden Kontaktschicht elektrisch verbunden ist. Die Isolationsschicht ist auf der zweiten leitenden Kontaktschicht gebildet und die Isolationsschicht weist Öffnungen auf, die auf der zweiten leitenden Kontaktschicht gebildet sind. Die Lötkugeln sind auf Öffnungen gelötet und elektrisch mit der zweiten leitenden Kontaktschicht verbunden. Der erste Chip ist ein DSP-Chip, ein Aktivchip, ein Passivchip, ein Trägerchip, ein CPU-Chip oder ein Prozessorchip und der zweite Chip ist ein CMOS-Bildsensorchip. Der Bildsensorchip ist mit dem DSP-Chip, dem Aktivchip, dem Passivchip, dem Trägerchip, dem CPU-Chip oder dem Prozessorchip in einer Stapelanordnung gepackt.
- Die Erfindung stellt ebenso ein Verfahren zum Herstellen eines Waferebenenpakets bereit. Als erstes wird ein erstes Fotolack-Muster auf metallischen Kontaktflächen mehrerer Chips auf einem Wafer gebildet, um die metallischen Kontaktflächen zu überdecken. Eine Siliziumdioxidschicht wird auf dem ersten Fotolack-Muster und den mehreren Chips gebildet. Folgend wird die Siliziumdioxidschicht ausgehärtet. Das erste Fotolack-Muster wird entfernt. Die meisten Chips auf dem Wafer werden gesägt, um eine einzelne Chips zu bilden. Als nächstes werden die guten Chips ausgewählt und an einer isolierenden Basis angebracht. Die isolierende Basis wird ausgehärtet. Eine Materialschicht wird auf der isolierenden Basis gebildet, um einen Raum zwischen den mehreren Chips auf der isolierenden Basis aufzufüllen. Die Materialschicht wird ausgehärtet. Eine zweite dielektrische Schicht wird auf der Materialschicht und den metallischen Kontaktflächen gebildet. Danach wird ein Teilbereich der zweiten dielektrischen Schicht auf den metallischen Kontaktflächen geätzt, um erste Öffnungen auf den metallischen Kontaktflächen zu bilden. Die zweite dielektrische Schicht wird ausgehärtet. Eine leitende Kontaktschicht wird auf den ersten Öffnungen gebildet, um eine elektrische Kopplung mit den metallischen Kontaktflächen zu bilden. Eine zweite Fotolackschicht wird auf der zweiten dielektrischen Schicht und der leitenden Kontaktschicht gebildet. Folgend wird ein Teilbereich der zweiten Fotolackschicht entfernt, um ein zweites Fotolack-Muster zu bilden und die leitende Kontaktschicht freizulegen, um zweite Öffnungen zu bilden. Die leitenden Verbindungen werden auf dem zweiten Fotolack-Muster und den zweiten Öffnungen, die mit der leitenden Kontaktschicht verbunden sind, gebildet. Die restliche zweite Fotolack-Schicht wird entfernt. Folgend wird eine Isolationsschicht auf den leitenden Verbindungen und der zweiten dielektrischen Schicht gebildet. Ein Teilbereich der Isolationsschicht auf den leitenden Verbindungen wird entfernt, um dritte Öffnungen zu bilden. Die Isolationsschicht wird ausgehärtet. Schließlich werden die Lötkugeln auf die dritten Öffnungen gelötet.
- Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf eine Zeichnung näher erläutert. Hierbei zeigen:
-
1 eine schematische Darstellung eines erfindungsgemäßen Bildsensormoduls; -
2 eine schematische Darstellung eines erfindungsgemäßen Pakets mit einer Seite-an-Seite-Anordnung; -
3 eine schematische Darstellung eines erfindungsgemäßen Pakets mit einer Stapelanordnung; -
4A bis4J schematische Darstellungen eines erfindungsgemäßen Verfahrens zum Herstellen eines Waferebenenpakets; und -
5 eine schematische Darstellung einer Abschlußkontrolle eines erfindungsgemäßen Multi-CSP. - Einige beispielhafte Ausführungsformen der Erfindung werden folgend genauer beschrieben. Es wird darauf hingewiesen, daß die Erfindung in einem weiten Bereich von anderen Ausführungsformen, neben den explizit beschriebenen, ausgeführt werden kann, und der Bereich der Erfindung in den beiliegenden Ansprüchen definiert ist.
- Ferner sind die Komponenten der verschiedenen Bauteile nicht maßstabsgerecht gezeigt. Einige Größen von verbundenen Komponenten sind vergrößert dargestellt und bedeutungslose Abschnitte sind nicht gezeigt, um eine deutlichere Beschreibung und besseres Verstehen der Erfindung zu ermöglichen.
- Der erfindungsgemäße Chip kann mit passiven Komponenten (z. B. Kondensatoren) oder anderen Chips in einer Seite-an-Seite-Anordnung oder einer Stapelanordnung gepackt sein. Das IC-Paket kann durch die Halbleiterindustrie und die LCD-Industrie vollendet werden.
- Wie zuvor beschrieben, stellt die Erfindung ein Bildsensormodul bereit, wie es in
1 gezeigt ist. Der Querschnitt des Waferebenenpaketaufbaus der vorliegenden Erfindung ist mit101 bezeichnet. Das Bildsensormodul umfaßt eine isolierende Basis100 , ein Waferebenenpaket101 , eine Linsenhalterung102 und einen F.P.C.103 . Das Material der isolierenden Basis100 kann Glas, Silizium, Keramik oder Quarzkristall sein, und selbst eine runde oder eine rechtwinklige Form aufweisen. Das Waferebenenpaket101 weist mehrere Bildsensorchips104 und Chips105 , z. B. Digital-Signal-Process (DSP)-Chips, in einer Seite-an-Seite-Anordnung auf. Die Chips105 können wahlweise angeordnet sein. Die Bildsensorchips104 können CMOS-Bildsensorchips sein. Die Chips105 können DSP-Chips, Aktivchips, Passivchips, Trägerchips, CPU-Chips oder Prozessorchips usw. sein. Die Bildsensorchips104 und die Chips105 sind in einer Seite-an-Seite-Anordnung gepackt. In dem Waferebenenpaket101 sind die Bildsensorchips104 und die Chips105 an die isolierende Basis100 geklebt, mittels eines Klebematerials106 , das eine gute thermische Leitfähigkeit aufweist und durch UV-Licht und/oder Wärme aushärtbar ist. Das Waferebenenpaket101 weist mehrere metalli sche Lötkugeln107 auf, die als Signalübertragungsmechanismus dienen. Die metallischen Lötkugeln107 können Lötkugeln107 sein. - Eine dielektrische Schicht
108 ist auf der isolierenden Basis100 gebildet und in einen Raum außerhalb der Bildsensorchips104 und der Chips105 auf der isolierenden Basis gefüllt. Das Material der dielektrischen Schicht108 kann Siliziumkautschuk sein. - Eine leitende Kontaktschicht
109 ist auf metallischen Kontaktflächen115 der Bildsensorchips104 und den metallischen Kontaktflächen116 der Chips105 gebildet, um die metallischen Kontaktflächen115 ,116 zu überdecken. Das heißt, daß die leitende Kontaktschicht109 mit den metallischen Kontaktflächen115 ,116 elektrisch verbunden sein kann. Das Material der leitenden Kontaktschicht109 kann Ni, Cu, Au, und eine Kombination hiervon sein. - Ferner kann eine Filmschicht
110 auf den Bildsensorchips104 überdeckt sein. Das Material der Filmschicht110 ist (SiO2) oder Al2O3, wobei das Material durch eine Schleuderbeschichtung gebildet ist, um eine Schutzschicht zu bilden. Die Dicke der Filmschicht110 ist beabsichtigt geringer und bevorzugt 20 μm, so daß diese die Funktion der Bildsensorchips104 nicht beeinflussen kann. Die Filmschicht110 kann eine Filterschicht111 , z. B. eine IR-Filterschicht, aufweisen, die auf der Filmschicht110 gebildet ist, um einen Filter zu bilden. - Eine Isolationsschicht
112 ist auf der leitenden Kontaktschicht109 gebildet und die Isolationsschicht112 weist Öffnungen auf der leitenden Kontaktschicht109 auf. Die Isolationsschicht112 sollte nicht die Bildsensorchips104 überdecken, um das Bild ungestört zu erfassen. Das Material der Isolationsschicht112 kann Epoxid, Kunststoff und eine Kombination hiervon sein. - Die Linsenhalterung
102 ist auf den Bildsensorchips104 angebracht und Linsen113 ,114 sind in der Linsenhalterung102 angeordnet. Die Linsenhalterung102 ist in dem F.P.C.103 angeordnet und der F.P.C.103 weist mehrere Lötverbindungen117 auf, die mit den Lötkugeln107 verbunden sind, um ein Signal einfach zu übertragen. Somit hat die Kombination der Linsenhalterung102 und dem F.P.C.103 der vorliegenden Erfindung die Funktion einer Testkarte und sie kann als Abschlußkontrolle der Multi-CSP verwendet werden, wie in5 gezeigt. - Wie zuvor beschrieben, stellt die Erfindung ebenso einen Waferebenenpaketaufbau bereit, der in
2 gezeigt ist. Der Paketaufbau umfaßt eine isolierende Basis200 , Bildsensorchips201 und Chips202 , eine erste dielektrische Schicht205 , eine zweite dielektrische Schicht207 , eine leitende Kontaktschicht206 , eine Isolationsschicht209 und Lötkugeln208 . Das Material der isolierenden Basis200 kann Glas, Silizium, Keramik oder Quarzkristall usw. sein und selbst eine runde oder rechtwinklige Form aufweisen. Die Bildsensorchips201 und die Chips202 sind in einer Seite-an-Seite-Anordnung gepackt. Die Bildsensorchips201 und die Chips202 sind an die isolierende Basis200 mittels eines Klebematerials203 mit guten thermischen Eigenschaften geklebt, wobei der Kleber durch UV-Licht oder Wärme aushärtbar ist. Die erste dielektrische Schicht205 ist auf der isolierenden Basis200 gebildet und in einen Raum außerhalb der Bildsensorchips201 und der Chips202 auf der isolierenden Basis200 gefüllt. Das Material der ersten dielektrischen Schicht205 kann Siliziumkautschuk sein. - Die zweite dielektrische Schicht
207 ist auf den Bildsensorchips201 gebildet, um einen Sensorbereich der Bildsensorchips201 zu überdecken. Das Material der zweiten dielektrischen Schicht207 ist SiO2, um eine Schutzschicht zu bilden. Ferner kann eine Filterschicht auf der zweiten dielektrischen Schicht207 gebildet sein und die Filterschicht ist z. B. eine IR-Filterschicht, um einen Filter zu bilden. - Die leitende Kontaktschicht
206 ist auf metallischen Kontaktflächen210 der Bildsensorchips201 und auf metallischen Kontaktflächen204 der Chips202 gebildet, um die metallischen Kontaktflächen210 ,204 zu überdecken. Tatsächlich kann die leitende Kontaktschicht206 mit den metallischen Kontaktflächen210 ,204 elektrisch verbunden sein. Das Material der leitenden Kontaktschicht206 kann Ni, Cu, Au, und eine Kombination hiervon sein. Die metallischen Kontaktflächen210 ,204 sind z. B. Al-Kontaktflächen. Die Isolationsschicht209 ist auf der leitenden Kontaktschicht206 gebildet und die Isolationsschicht209 weist Öffnungen auf der leitenden Kontaktschicht206 auf. Das Material der Isolationsschicht209 kann Epoxid, Kunststoff, SINR (Siloxanpolymer) oder BCB sein. Die metallischen Lötkugeln208 sind auf den Öffnungen mittels eines Lötverfahrens gebildet, so daß die metallischen Lötkugeln208 mit der leitenden Kontaktschicht206 elektrisch verbunden sind. Die metallischen Lötkugeln208 können Lötkugeln208 sein. - Die Chips
202 können DSP-Chips, Aktivchips, Passivchips, Trägerchips, CPU-Chips oder Prozessorchips sein und die Bildsensorchips201 sind CMOS-Bildsensorchips. Die Bildsensorchips201 sind mit den Chips202 in einer Seite-an-Seite-Anordnung gepackt. - Ferner stellt die Erfindung ebenso einen weiteren Waferebenenpaketaufbau bereit, wie in
3 gezeigt ist. Die Chips sind in einer Ausführungsform in einer Stapelanordnung gepackt. Die Stapelanordnung umfaßt eine isolierende Basis300 , Bildsensorchips301 und Chips302 , eine erste dielektrische Schicht303 , eine zweite dielektrische Schicht304 , eine dritte dielektrische Schicht311 , leitende Kontaktschichten305a ,305b , eine Isolationsschicht306 und Lötkugeln307 . Das Material der isolierenden Basis300 ist Glas, Silizium, Keramik oder Quarzkristall usw. und hat selbst eine runde oder eine rechtwinklige Form. Die Bildsensorchips301 und die Chips302 sind in einer Stapelanordnung gepackt. Die Chips302 sind an die isolierende Basis300 mittels eines Klebematerials310a mit einer guten thermischen Leitfähigkeit geklebt, wobei der Kleber durch UV-Licht und/oder Wärme aushärtbar ist. Die erste dielektrische Schicht303 ist auf der isolierenden Basis300 gebildet und in einen Raum außerhalb der Chips302 auf der isolierenden Basis300 gefüllt. Das Material der ersten dielektrischen Schicht303 kann Siliziumkautschuk sein. - Die leitende Kontaktschicht
305a ist auf metallischen Kontaktflächen309 auf den Chips302 gebildet, um die metallischen Kontaktflächen309 zu überdecken, um diese mit den metallischen Kontaktflächen309 elektrisch zu verbinden. Die Bildsensorchips301 sind an die Chips302 mittels eines Klebematerials310b mit einer guten thermischen Leitfähigkeit geklebt, wo bei der Kleber durch UV-Licht und/oder Wärme aushärtbar ist. Die zweite dielektrische Schicht304 ist auf der ersten dielektrischen Schicht303 gebildet und in einen Raum außerhalb der Bildsensorchips301 gefüllt und die zweite dielektrische Schicht304 weist ein Kontaktloch312 auf, das auf der leitenden Kontaktschicht305a gebildet ist. Das Material der zweiten dielektrischen Schicht304 ist SiO2. - Ferner ist die dritte dielektrische Schicht
311 auf den Bildsensorchips301 gebildet, um einen Sensorbereich der Bildsensorchips301 zu überdecken. Jedoch sollte die dritte dielektrische Schicht311 nicht die Funktion der Bildsensorchips301 beeinträchtigen. Das Material der dritten dielektrischen Schicht311 ist SiO2, um eine Schutzschicht zu bilden. Insbesondere kann eine Filterschicht auf der dritten dielektrischen Schicht311 auf den Bildsensorchips301 gebildet sein und die Filterschicht ist z. B. eine IR-Filterschicht, um einen Filter zu bilden. - Die leitende Kontaktschicht
305b ist auf metallischen Kontaktflächen308 der Bildsensorchips301 gebildet und in das Kontaktloch312 gefüllt, um die metallischen Kontaktflächen308 zu überdecken. Tatsächlich ist die leitende Kontaktschicht305b mit den metallischen Kontaktflächen308 und der leitenden Kontaktschicht305a elektrisch verbunden. Das Material der leitenden Kontaktschicht305a ,305b kann Ni, Cu, Au und eine Kombination hiervon sein. Die metallischen Kontaktflächen308 ,309 sind z. B. Al-Kontaktflächen. Die Isolationsschicht306 ist auf der leitenden Kontaktschicht305b gebildet und die Isolationsschicht306 hat Öffnungen auf der leitenden Kontaktschicht305b . Das Material der Isolationsschicht306 kann Epoxid, Kunststoff und eine Kombination hiervon sein. - Die metallischen Lötkugeln
307 sind auf Öffnungen mittels eines Lötverfahrens gebildet, so daß die metallischen Lötkugeln307 elektrisch mit der leitenden Kontaktschicht305b verbunden sind. Die metallischen Lötkugeln307 können Lötkugeln307 sein. - Die Chips
302 können DSP-Chips, Aktivchips, Passivchips, Trägerchips, CPU-Chips oder Prozessorchips sein und die Bildsensorchips301 sind CMOS-Bildsensorchips. Die Bildsensorchips301 sind mit den Chips202 in einer Stapelanordnung gepackt. -
4A bis4J sind schematische Darstellungen eines Verfahrens zum Herstellen eines Waferebenenpakets entsprechend der vorliegenden Erfindung. - Ferner stellt die Erfindung ein Verfahren zum Herstellen eines Waferebenenpakets bereit. Zuerst wird ein erstes Fotolack-Muster
402 auf metallischen Kontaktflächen401 von mehreren Chips400 auf einem Wafer gebildet, um die metallischen Kontaktflächen401 zu überdecken, wie in4A gezeigt. Eine erste dielektrische Schicht wird auf dem ersten Fotolack-Muster402 und den Chips400 gebildet. Folgend wird die erste dielektrische Schicht ausgehärtet. Das erste Fotolack-Muster402 wird entfernt, um eine dielektrische Schicht403 zu bilden. Das Material der dielektrischen Schicht403 ist SiO2 und mittels eines Schleuderbeschichtungsverfahrens gebildet, um eine Schutzschicht zu bilden. Die meisten Chips400 auf dem Wafer werden entlang der Sägelinie404 gesägt, um einzelne Chips zu bilden, wie in4B gezeigt. Insbesondere kann eine Filterschicht auf der dielektrischen Schicht403 gebildet sein und die Filterschicht ist z. B. eine IR-Filterschicht, um ein Filter zu bilden, wie auch bei den vorigen Ausführungsformen. - Ein Schritt zum Überdecken der Rückseite des verarbeiteten Siliziumwafers wird verwendet, um eine Dicke des Wafers um 100 – 300 μm nach dem Schritt zum Entfernen des ersten Fotolack-Musters
402 zu erhalten. Der verarbeitete Siliziumwafer mit der zuvor genannten Dicke wird einfach gesägt, um die Chips400 auf dem Wafer in einzelne Chips zu trennen. Der Schritt zum Überdecken der Rückseite kann fortgelassen werden, wenn der verarbeitete Siliziumwafer ohne ein Überdecken der Rückseite nicht schwierig zu sägen ist. Die Chips400 umfassen mindestens zwei Arten von Chips. - Als nächstes werden die einzelnen Chips getestet, um gute Standardchips
400 von diesen auszuwählen. Die guten Standardchips400 werden aufgenommen und erneut auf einer isolierenden Basis405 mit einem größeren Abstand zwischen zwei benachbarten Chips angeordnet und an die isolierende Basis405 mit einem Klebematerial406 mit einer guten thermischen Leitfähigkeit geklebt, wobei der Kleber durch UV-Licht und/oder Wärme aushärtbar ist. Die isolierende Basis405 wird durch UV-Licht oder Wärme ausgehärtet, wie in4C gezeigt. Das Klebematerial406 ist ein Film auf der isolierenden Basis405 und die Dicke des Klebematerials406 ist bevorzugt 20 – 60 μm. Das Material der isolierenden Basis405 kann Glas, Silizium, Keramik, Kristallmaterial usw. sein und selbst eine runde oder rechtwinklige Form aufweisen. - Die Chips
400 haben I/O-Kontaktflächen401 auf der oberen Oberfläche. Das Klebematerial406 der vorliegenden Erfindung ist bevorzugt ein Material mit guter thermischer Leitfähigkeit, so daß die Probleme (wie z. B. Spannungen), die aus der Temperaturdifferenz zwischen den Chips400 und der isolierenden Basis405 entstehen, vermieden werden können. - Eine Materialschicht
407 ist auf der isolierenden Basis405 gebildet, um einen Raum zwischen dem Chip400 und benachbarten Chips400 aufzufüllen, wobei die Oberfläche der Materialschicht407 und die Oberfläche der Chips400 die gleiche Höhe aufweisen, wie in4D gezeigt. Das Material der Materialschicht407 kann ein Material sein, das durch UV-Licht oder Wärme aushärtbar ist. Folgend wird die Materialschicht407 durch UV-Licht oder Wärme ausgehärtet. Die Materialschicht407 kann durch ein Siebdruckverfahren oder ein Fotolithographieverfahren gebildet sein. Die Materialschicht407 dient als Pufferschicht, um Spannungen durch Temperaturunterschiede usw. zu verringern. Die Materialschicht407 kann ein durch UV-Licht und/oder Wärme aushärtbares Material sein, wie z. B. Siliziumkautschuk, Epoxid, Kunststoff, BCB usw. - Eine zweite dielektrische Schicht wird auf die Materialschicht
407 und die metallischen Kontaktflächen401 aufgetragen. Das Material der zweiten dielektrischen Schicht kann SiO2 sein. - Folgend wird der Teilbereich der zweiten dielektrischen Schicht auf den metallischen Kontaktflächen
401 entfernt, mittels einer Fotomaske, um erste Öffnungen408 auf den metallischen Kontaktflächen401 zu bilden, und dann wird die dielektrische Schicht409 durch UV-Licht oder Wärme ausgehärtet, wie in4E gezeigt. Als nächstes kann wahlweise ein Plasmaätzen (RIE) verwendet werden, um die Oberfläche der metallischen Kontaktflächen401 zu reinigen, um sicherzustellen, daß sich keine restlichen Materialien auf den metallischen Kontaktflächen401 befinden. - Die leitende Kontaktschicht
410 ist auf den ersten Öffnungen408 gebildet, um diese mit den metallischen Kontaktflächen401 elektrisch zu verbinden, wie in4F gezeigt. Ein bevorzugtes Material der leitenden Kontaktschicht410 ist Ti, Cu, oder eine Kombination hiervon. Die leitende Kontaktschicht410 kann durch ein physikalisches Verfahren, ein chemisches Verfahren oder eine Kombination hiervon, z. B. CVD, PVD, Sputtern und ein galvanisches, gebildet sein. - Eine zweite Fotolack-Schicht wird auf der dielektrischen Schicht
409 und der leitenden Kontaktschicht410 gebildet. Folgend wird ein Teilbereich der zweiten Fotolack-Schicht belichtet und mittels einer Fotomaske entwickelt, um ein zweites Fotolack-Muster411 zu bilden und die leitende Kontaktschicht410 frei zulegen, um zweite Öffnungen412 zu bilden, wie in4G gezeigt. - Folgend werden leitende Verbindungen
413 durch ein Galvanikverfahren auf den zweiten Öffnungen412 gebildet, um diese mit der leitenden Kontaktschicht413 zu verbinden, wie in4H gezeigt. Das Material der leitenden Verbindungen413 ist bevorzugt Cu, Ni, Au oder eine Kombination hiervon. Die leitenden Verbindungen413 werden Re-Distribution Layer (RDL) genannt. - Die restliche zweite Fotolack-Schicht
411 wird entfernt. Eine Isolationsschicht wird auf den leitenden Verbindungen413 und der dielektrischen Schicht409 gebildet. Ein Teilbereich der Isolationsschicht wird entfernt, um eine Isolationsschicht414 und dritte Öffnungen415 auf den leitenden Verbindungen413 zu bilden, wie in4I gezeigt. Die Isolationsschicht kann durch ein Schleuderbeschichtungsverfahren oder ein Siebdruckverfahren gebildet sein. - Die Erfindung kann wahlweise einen Schritt zum Bilden einer Epoxidschicht (nicht dargestellt) auf der rückwärtigen Oberfläche der isolierenden Basis
405 umfassen. - Die Isolationsschicht
414 wird ausgehärtet. Lötkugeln416 werden auf den dritten Öffnungen415 gebildet, wie in4J gezeigt. Die Lötkugeln416 können auf den dritten Öffnungen415 mittels eines Siebdruckverfahrens angeordnet werden und die Lötkugeln416 können mit den Oberflächen der leitenden Verbindungen413 mittels eines IR-Reflow-Verfahrens verbunden werden. - Schließlich wird die isolierende Basis
405 entlang der Sägelinie417 gesägt, um einzelne IC-Pakete zu trennen. - Somit kann das Bildsensormodul und das Waferebenenpaket der vorliegenden Erfindung die Kosten der Paketstruktur senken und die Ausbeute der Paketstruktur erhöhen. Ferner kann die Paketgröße der vorliegenden Erfindung einfach an die Testausrüstung, die Paketausrüstung usw. angepaßt werden.
- Ferner kann die Erfindung beim Packen einer Halbleiterausrüstung und beim IC-Packen einer LCD-Ausrüstung angewendet werden. Hierbei handelt es sich um eine Anwendung für die LCD-Industrie. Die Chip-Scale-Packages (CSP's) sind auf einer Glasbasis gebildet.
- Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung sein.
Claims (10)
- Bildsensormodul, umfassend: eine isolierende Basis, einen Bildsensorchip mit mehreren Lötkugeln, die an der isolierenden Basis angebracht sind; eine Schutzschicht, die auf dem Bildsensorchip gebildet ist; eine Linsenhalterung mit mehreren Linsen, die auf dem Bildsensorchip angeordnet ist; und einem F. P. C. mit mehreren leitenden Lötverbindungen, die mit den Lötkugeln verbunden sind, um ein Signal des Bildsensorchips einfach übertragen zu können, wobei die Linsenhalterung in dem F. P. C. angeordnet ist.
- Bildsensormodul nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschicht aus SiO2 oder Al2O3 besteht und mittels einer Schleuderbeschichtung gebildet ist, daß das Bildsensormodul einen zweiten Chip umfaßt, der mit dem Bildsensorchip in einer Seite-an-Seite-Anordnung oder einer Stapelanordnung angeordnet ist, daß der zweite Chip ein DSP-Chip, ein Aktivchip, ein Passivchip, ein Trägerchip, ein CPU-Chip oder ein Prozessorchip ist, und daß das Material der isolierenden Basis Glas, Silizium, Keramik oder Quarzkristall ist.
- Bildsensormodul nach Anspruch 2, umfassend: eine erste dielektrische Schicht, die auf der isolierenden Basis gebildet ist und in einen Raum außerhalb des Bildsensorchips und des zweiten Chips auf der isolierenden Basis gefüllt ist; eine zweite dielektrische Schicht, die auf dem zweiten Chip gebildet ist; eine leitende Kontaktschicht, die auf einer ersten metallischen Kontaktfläche des Bildsensorchips und einer zweiten metallischen Kontaktfläche des zweiten Chips gebildet ist, um die erste metallische Kontaktfläche und die zweite metallische Kontaktfläche zu überdecken, wobei die leitende Kontaktschicht mit der ersten metallischen Kontaktfläche und der zweiten metallischen Kontaktfläche elektrisch verbunden ist; eine Isolationsschicht, die auf der leitenden Kontaktschicht gebildet ist, wobei die Isolationsschicht Öffnungen auf der leitenden Kontaktschicht aufweist; und Lötkugeln, die auf die Öffnungen gelötet und elektrisch mit der leitenden Kontaktschicht verbunden sind.
- Bildsensormodul nach Anspruch 1, dadurch gekennzeichnet, daß der Bildsensorchip ein CMOS-Bildsensorchip ist, und daß eine Filterschicht vorgesehen ist, die auf der Schutzschicht gebildet ist, wobei das Material der ersten dielektrischen Schicht ein Siliziumkautschuk ist, wobei das Material der zweiten dielektrischen Schicht Epoxid, SINR (Siloxanpolymer) oder BCB ist, wobei die Filterschicht eine IR-Filterschicht ist, wobei das Material der leitenden Kontaktschicht aus Ni, Cu, Au und eine Kombinationen hiervon ist, und wobei das Material der Isolationsschicht aus Epoxid, Kunststoff, Siliziumkautschuk und einer Kombination hiervon ist.
- Bildsensormodul nach Anspruch 2, ferner umfassend: eine erste dielektrische Schicht, die auf der isolierenden Basis gebildet ist und in einen Raum außerhalb des zweiten Chips auf der isolierenden Basis gefüllt ist; eine erste leitende Kontaktschicht, die auf einer ersten metallischen Kontaktfläche des zweiten Chips gebildet ist, um die erste metallische Kontaktfläche vollständig zu überdecken, wobei die erste leitende Kontaktschicht mit der ersten metallischen Kontaktfläche elektrisch verbunden ist; einen Bildsensorchip, der mit dem zweiten Chip einen Stapel bildet und an dem zweiten Chip angeordnet ist; eine zweite dielektrische Schicht, die auf der ersten dielektrischen Schicht gebildet ist und in einen Raum außerhalb des Bildsensorchips gefüllt ist, wobei die zweite dielektrische Schicht ein Kontaktloch aufweist, das auf der ersten leitenden Kontaktschicht gebildet ist; eine dritte dielektrische Schicht, die auf dem Bildsensorchip gebildet ist; eine zweite leitende Kontaktschicht, die auf einer zweiten metallischen Kontaktfläche des Bildsensorchips gebildet ist und in das Kontaktloch gefüllt ist, um die zweite metallische Kontaktfläche zu überdecken, wobei die zweite leitende Kontaktschicht mit der zweiten metallischen Kontaktfläche und der ersten leitenden Kontaktschicht elektrisch verbunden ist; eine Isolationsschicht, die auf der zweiten leitenden Kontaktschicht gebildet ist, wobei die Isolationsschicht Öffnungen auf der zweiten leitenden Kontaktschicht aufweist; und Lötkugeln, die auf die Öffnungen gelötet und elektrisch mit der zweiten leitenden Kontaktschicht verbunden sind.
- Bildsensormodul nach Anspruch 5, dadurch gekennzeichnet, daß das Material der ersten dielektrischen Schicht ein Siliziumkautschuk ist, daß das Material der zweiten dielektrischen Schicht ein Polyimid (PI), BT SINR oder Epoxid ist, daß das Material der zweiten dielektrischen Schicht ein Polyimid (PI), BT oder SINR (Siloxanpolymer) ist, daß das Material der ersten und der zweiten leitenden Kontaktschicht Ni, Cu, Au und eine Kombination hiervon ist, und daß das Material der Isolationsschicht Epoxid, Kunststoff und eine Kombination hiervon ist.
- Verfahren zum Herstellen eines Waferebenenpakets, umfassend die folgenden Schritte: Bilden eines ersten Fotolack-Musters auf metallischen Kontaktflächen mehrerer Chips auf einem Wafer, um die metallischen Kontaktflächen zu überdecken; Bilden einer ersten dielektrischen Schicht auf dem ersten Fotolack-Muster und den mehreren Chips; Aushärten der ersten dielektrischen Schicht; Entfernen des ersten Fotolack-Musters; Sägen der mehreren Chips auf dem Wafer, um einzelne Chips zu bilden; Auswählen von guten Chips und Anbringen der guten Chips an einer isolierenden Basis; Aushärten der isolierenden Basis; Bilden einer Materialschicht auf der isolierenden Basis, um einen Raum zwischen den mehreren Chips auf der isolierenden Basis aufzufüllen; Aushärten der Materialschicht; Bilden einer zweiten dielektrischen Schicht auf der Materialschicht und den metallischen Kontaktflächen; Ätzen eines Teilbereiches der zweiten dielektrischen Schicht auf der metallischen Kontaktfläche, um erste Öffnungen auf den metallischen Kontaktflächen zu bilden; Aushärten der zweiten dielektrischen Schicht; Bilden einer leitenden Kontaktschicht auf den ersten Öffnungen, um eine elektrische Kopplung mit den metallischen Kontaktflächen zu bilden; Bilden einer zweiten Fotolack-Schicht auf der zweiten dielektrischen Schicht und der leitenden Kontaktschicht; Entfernen eines Teilbereiches der zweiten Fotolack-Schicht, um ein zweites Fotolack-Muster zu bilden, und Freilegen der leitenden Kontaktschicht, um zweite Öffnungen zu bilden; Bilden von leitenden Verbindungen auf dem zweiten Fotolack-Muster und den zweiten Öffnungen, die mit der leitenden Kontaktschicht verbunden sind; Entfernen der restlichen zweiten Fotolack-Schicht; Bilden einer Isolationsschicht auf den leitenden Verbindungen und der zweiten dielektrischen Schicht; Entfernen eines Teilbereiches der Isolationsschicht auf den leitenden Verbindungen, um dritte Öffnungen zu bilden; Aushärten der Isolationsschicht; und Löten von Lötkugeln auf die dritten Öffnungen.
- Verfahren nach Anspruch 7, umfassend: einen Schritt zum Sägen der isolierenden Basis, um die mehreren Chips zu trennen, nach dem Schritt zum Löten der Lötkugeln; einen Schritt zum Überdecken der Rückseite des Wafers, um eine Dicke des Wafers um 100 – 300μm zu erhalten, nach dem Schritt zum Entfernen des ersten Fotolack-Musters; einen Schritt zum Bilden einer Epoxidschicht auf der rückwärtigen Oberfläche der isolierenden Basis; wobei die mehreren Chips mindestens zwei Arten von Chips umfassen, wobei das Material der ersten dielektrischen Schicht SiO2 ist, das mittels einer Schleuderbeschichtung aufgetragen ist, wobei das Material der isolierenden Basis Glas, Silizium, Keramik oder Quarzkristall ist, wobei das Material der Materialschicht Siliziumkautschuk, Epoxid, BCB, BT, Polyimid (PI) oder SINR (Siloxanpolymer) ist, wobei das Material der zweiten dielektrischen Schicht Siliziumkautschuk, Epoxid, SINR (Siloxanpolymer), BCB oder Polyimid (PI) ist; einen Schritt zum Bilden einer Filterschicht auf der ersten dielektrischen Schicht, wobei die Filterschicht eine IR Filterschicht ist, wobei das Material der leitenden Kontaktschicht Ti, Cu oder eine Kombination hiervon ist, wobei das Material der Isolationsschicht Epoxid, Kunststoff oder eine Kombination hiervon ist, wobei das Material der leitenden Verbindungen Ni, Cu, Au oder eine Kombination hiervon ist, wobei der Schritt zum Löten der Lötkugeln ein Anordnen der Lötkugeln auf den dritten Öffnungen mittels eines Siebdruckverfahrens und ein Verbinden der Lötkugeln mit Oberflächen der leitenden Verbindungen mittels eines IR Reflow Verfahrens umfaßt.
- Verfahren zum Herstellen eines Waferebenenpakets, umfassend die folgenden Schritte: Bilden einer ersten dielektrischen Schicht auf mehreren Chips auf einem Wafer mittels eines ersten Fotolack-Musters; Sägen der mehreren Chips auf dem Wafer, um einzelne Chips zu bilden; Auswählen von guten Chips und Anbringen der guten Chips auf einer isolierenden Basis; Bilden einer Materialschicht auf der isolierenden Basis, um einen Raum zwischen den mehreren Chips aufzufüllen; Bilden einer zweiten dielektrischen Schicht auf der Materialschicht; Ätzen eines Teilbereiches der zweiten dielektrischen Schicht, um erste Öffnungen zu bilden, um metallische Kontaktflächen auf dem Chip zu belichten; Bilden einer leitenden Kontaktschicht auf den ersten Öffnungen, um diese mit metallischen Kontaktflächen elektrisch zu verbinden; Bilden eines zweiten Fotolack-Musters, um die leitende Kontaktschicht zu belichten, um zweite Öffnungen zu bilden; Bilden von leitenden Verbindungen auf dem zweiten Fotolack-Muster und den zweiten Öffnungen, die mit der leitenden Kontaktschicht verbunden sind; Entfernen des restlichen zweiten Fotolack-Musters; Bilden einer Isolationsschicht auf den leitenden Verbindungen und der zweiten dielektrischen Schicht; Entfernen eines Teilbereiches der Isolationsschicht auf den leitenden Verbindungen, um dritte Öffnungen zu bilden; und Löten von Lötkugeln auf die dritten Öffnungen.
- Verfahren nach Anspruch 9, umfassend: einen Schritt zum Sägen der isolierenden Basis, um die Vielzahl von Chips zu trennen, nach dem Schritt zum Löten der Lötkugeln; einen Schritt zum Überdecken der Rückseite des Wafers, um eine Dicke des Wafers um 100 – 300μm zu erhalten, nach dem Schritt zum Entfernen des ersten Fotolack-Musters; einen Schritt zum Bilden einer Epoxidschicht auf der rückwärtigen Oberfläche der isolierenden Basis, wobei die Vielzahl von Chips mindestens zwei Arten von Chips umfaßt, wobei das Material der ersten dielektrischen Schicht SiO2 ist, das mittels einer Schleuderbeschichtung aufgetragen ist, wobei das Material der isolierenden Basis Glas, Silizium, Keramik oder Quarzkristall ist, wobei das Material der Materialschicht Siliziumkautschuk, Epoxid, Kunststoff, BCB, BT, Polyimid (PI) oder SINR (Siloxanpolymer) ist, wobei das Material der zweiten dielektrischen Schicht SINR (Siloxanpolymer), BCB oder Polyimid (PI) ist; einen Schritt zum Bilden einer Filterschicht auf der ersten dielektrischen Schicht, wobei die Filterschicht eine IR Filterschicht ist, wobei das Material der leitenden Kontaktschicht Ti, Cu oder eine Kombination hiervon ist, wobei das Material der Isolati onsschicht Epoxid, Kunststoff oder eine Kombination hiervon ist, wobei das Material der leitenden Verbindungen Ni, Cu, Au oder eine Kombination hiervon ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004064028A DE102004064028B4 (de) | 2004-04-28 | 2004-07-16 | Verfahren zum Herstellen eines Waferebenenpakets |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/833,345 | 2004-04-28 | ||
US10/833,345 US7061106B2 (en) | 2004-04-28 | 2004-04-28 | Structure of image sensor module and a method for manufacturing of wafer level package |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004034397A1 true DE102004034397A1 (de) | 2005-12-01 |
DE102004034397B4 DE102004034397B4 (de) | 2006-11-16 |
Family
ID=35186207
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004034397A Expired - Fee Related DE102004034397B4 (de) | 2004-04-28 | 2004-07-16 | Bildsensormodul mit einem Waferebenenpaket |
DE102004064028A Expired - Fee Related DE102004064028B4 (de) | 2004-04-28 | 2004-07-16 | Verfahren zum Herstellen eines Waferebenenpakets |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004064028A Expired - Fee Related DE102004064028B4 (de) | 2004-04-28 | 2004-07-16 | Verfahren zum Herstellen eines Waferebenenpakets |
Country Status (7)
Country | Link |
---|---|
US (3) | US7061106B2 (de) |
JP (1) | JP2005317887A (de) |
KR (1) | KR100600304B1 (de) |
CN (1) | CN100377361C (de) |
DE (2) | DE102004034397B4 (de) |
SG (1) | SG135032A1 (de) |
TW (1) | TWI240338B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7923823B2 (en) | 2007-01-23 | 2011-04-12 | Infineon Technologies Ag | Semiconductor device with parylene coating |
US8110906B2 (en) | 2007-01-23 | 2012-02-07 | Infineon Technologies Ag | Semiconductor device including isolation layer |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100539234B1 (ko) * | 2003-06-11 | 2005-12-27 | 삼성전자주식회사 | 투명 고분자 소재를 적용한 씨모스형 이미지 센서 모듈 및그 제조방법 |
DE10328265A1 (de) * | 2003-06-23 | 2005-01-27 | Infineon Technologies Ag | Sensorbauteil und Nutzen zu seiner Herstellung |
US7796187B2 (en) * | 2004-02-20 | 2010-09-14 | Flextronics Ap Llc | Wafer based camera module and method of manufacture |
US7872686B2 (en) * | 2004-02-20 | 2011-01-18 | Flextronics International Usa, Inc. | Integrated lens and chip assembly for a digital camera |
TWI253700B (en) * | 2004-08-03 | 2006-04-21 | Ind Tech Res Inst | Image sensor module packaging structure and method thereof |
US7186587B2 (en) * | 2004-09-20 | 2007-03-06 | Advanced Semiconductor Engineering | Singulation method used in image sensor packaging process and support for use therein |
KR100630705B1 (ko) * | 2004-10-20 | 2006-10-02 | 삼성전자주식회사 | 카메라 모듈 및 그 제조방법 |
TWM264775U (en) * | 2004-10-21 | 2005-05-11 | Chipmos Technologies Inc | Image sensor with multi chip module |
US7279782B2 (en) * | 2005-01-05 | 2007-10-09 | Advanced Chip Engineering Technology Inc. | FBGA and COB package structure for image sensor |
KR100735492B1 (ko) * | 2005-11-23 | 2007-07-04 | 삼성전기주식회사 | 단차부를 갖는 인쇄회로기판을 이용한 카메라 모듈 |
TWI295081B (en) * | 2006-01-12 | 2008-03-21 | Touch Micro System Tech | Method for wafer level package and fabricating cap structures |
JP2007288755A (ja) * | 2006-04-14 | 2007-11-01 | Optopac Co Ltd | カメラモジュール |
US20070264424A1 (en) * | 2006-05-12 | 2007-11-15 | Nanoopto Corporation | Lens arrays and methods of making the same |
US8092102B2 (en) | 2006-05-31 | 2012-01-10 | Flextronics Ap Llc | Camera module with premolded lens housing and method of manufacture |
US7498646B2 (en) * | 2006-07-19 | 2009-03-03 | Advanced Chip Engineering Technology Inc. | Structure of image sensor module and a method for manufacturing of wafer level package |
FR2904144A1 (fr) * | 2006-07-19 | 2008-01-25 | St Microelectronics Rousset | Procede de fabrication d'un wafer de semi-conducteur comprenant un filtre optique integre |
KR101176545B1 (ko) * | 2006-07-26 | 2012-08-28 | 삼성전자주식회사 | 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법 |
US7569422B2 (en) | 2006-08-11 | 2009-08-04 | Megica Corporation | Chip package and method for fabricating the same |
US7459729B2 (en) * | 2006-12-29 | 2008-12-02 | Advanced Chip Engineering Technology, Inc. | Semiconductor image device package with die receiving through-hole and method of the same |
US20080136012A1 (en) * | 2006-12-08 | 2008-06-12 | Advanced Chip Engineering Technology Inc. | Imagine sensor package and forming method of the same |
US7566854B2 (en) * | 2006-12-08 | 2009-07-28 | Advanced Chip Engineering Technology Inc. | Image sensor module |
US20080197435A1 (en) * | 2007-02-21 | 2008-08-21 | Advanced Chip Engineering Technology Inc. | Wafer level image sensor package with die receiving cavity and method of making the same |
US20080211080A1 (en) * | 2007-03-01 | 2008-09-04 | Advanced Chip Engineering Technology Inc. | Package structure to improve the reliability for WLP |
US8093092B2 (en) * | 2007-06-08 | 2012-01-10 | Flextronics Ap, Llc | Techniques for glass attachment in an image sensor package |
TWI332790B (en) * | 2007-06-13 | 2010-11-01 | Ind Tech Res Inst | Image sensor module with a three-dimensional dies-stacking structure |
US20090032925A1 (en) * | 2007-07-31 | 2009-02-05 | England Luke G | Packaging with a connection structure |
TWI360207B (en) * | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
US8488046B2 (en) * | 2007-12-27 | 2013-07-16 | Digitaloptics Corporation | Configurable tele wide module |
US20090206431A1 (en) * | 2008-02-20 | 2009-08-20 | Micron Technology, Inc. | Imager wafer level module and method of fabrication and use |
TWI384916B (zh) * | 2008-03-25 | 2013-02-01 | Bruce C S Chou | 具軟性電路板之微結構及其製造方法 |
US8048708B2 (en) * | 2008-06-25 | 2011-11-01 | Micron Technology, Inc. | Method and apparatus providing an imager module with a permanent carrier |
TWI387087B (zh) * | 2008-08-06 | 2013-02-21 | Ind Tech Res Inst | 立體導通結構及其製造方法 |
US8193632B2 (en) * | 2008-08-06 | 2012-06-05 | Industrial Technology Research Institute | Three-dimensional conducting structure and method of fabricating the same |
US8519379B2 (en) | 2009-12-08 | 2013-08-27 | Zena Technologies, Inc. | Nanowire structured photodiode with a surrounding epitaxially grown P or N layer |
US8299472B2 (en) | 2009-12-08 | 2012-10-30 | Young-June Yu | Active pixel sensor with nanowire structured photodetectors |
US8890271B2 (en) | 2010-06-30 | 2014-11-18 | Zena Technologies, Inc. | Silicon nitride light pipes for image sensors |
US9478685B2 (en) | 2014-06-23 | 2016-10-25 | Zena Technologies, Inc. | Vertical pillar structured infrared detector and fabrication method for the same |
US9082673B2 (en) | 2009-10-05 | 2015-07-14 | Zena Technologies, Inc. | Passivated upstanding nanostructures and methods of making the same |
US8889455B2 (en) | 2009-12-08 | 2014-11-18 | Zena Technologies, Inc. | Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor |
US8546742B2 (en) | 2009-06-04 | 2013-10-01 | Zena Technologies, Inc. | Array of nanowires in a single cavity with anti-reflective coating on substrate |
US8274039B2 (en) | 2008-11-13 | 2012-09-25 | Zena Technologies, Inc. | Vertical waveguides with various functionality on integrated circuits |
US9299866B2 (en) | 2010-12-30 | 2016-03-29 | Zena Technologies, Inc. | Nanowire array based solar energy harvesting device |
US8735797B2 (en) | 2009-12-08 | 2014-05-27 | Zena Technologies, Inc. | Nanowire photo-detector grown on a back-side illuminated image sensor |
US9406709B2 (en) | 2010-06-22 | 2016-08-02 | President And Fellows Of Harvard College | Methods for fabricating and using nanowires |
US8229255B2 (en) * | 2008-09-04 | 2012-07-24 | Zena Technologies, Inc. | Optical waveguides in image sensors |
US9343490B2 (en) | 2013-08-09 | 2016-05-17 | Zena Technologies, Inc. | Nanowire structured color filter arrays and fabrication method of the same |
US8269985B2 (en) | 2009-05-26 | 2012-09-18 | Zena Technologies, Inc. | Determination of optimal diameters for nanowires |
US9515218B2 (en) | 2008-09-04 | 2016-12-06 | Zena Technologies, Inc. | Vertical pillar structured photovoltaic devices with mirrors and optical claddings |
US8791470B2 (en) | 2009-10-05 | 2014-07-29 | Zena Technologies, Inc. | Nano structured LEDs |
US8748799B2 (en) | 2010-12-14 | 2014-06-10 | Zena Technologies, Inc. | Full color single pixel including doublet or quadruplet si nanowires for image sensors |
US9000353B2 (en) | 2010-06-22 | 2015-04-07 | President And Fellows Of Harvard College | Light absorption and filtering properties of vertically oriented semiconductor nano wires |
US8866065B2 (en) | 2010-12-13 | 2014-10-21 | Zena Technologies, Inc. | Nanowire arrays comprising fluorescent nanowires |
US8835831B2 (en) | 2010-06-22 | 2014-09-16 | Zena Technologies, Inc. | Polarized light detecting device and fabrication methods of the same |
US8232633B2 (en) * | 2008-09-25 | 2012-07-31 | King Dragon International Inc. | Image sensor package with dual substrates and the method of the same |
TWI456715B (zh) * | 2009-06-19 | 2014-10-11 | Advanced Semiconductor Eng | 晶片封裝結構及其製造方法 |
TWI466259B (zh) * | 2009-07-21 | 2014-12-21 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法 |
TWI405306B (zh) * | 2009-07-23 | 2013-08-11 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體 |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
US8378466B2 (en) * | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
TWI497679B (zh) * | 2009-11-27 | 2015-08-21 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8435837B2 (en) * | 2009-12-15 | 2013-05-07 | Silicon Storage Technology, Inc. | Panel based lead frame packaging method and device |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
US8372689B2 (en) * | 2010-01-21 | 2013-02-12 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof |
US8320134B2 (en) * | 2010-02-05 | 2012-11-27 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate and manufacturing methods thereof |
US8536672B2 (en) * | 2010-03-19 | 2013-09-17 | Xintec, Inc. | Image sensor package and fabrication method thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8624374B2 (en) | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
US8278746B2 (en) | 2010-04-02 | 2012-10-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including connecting elements |
US20110294237A1 (en) * | 2010-05-27 | 2011-12-01 | MOS Art Pack Corporation | Packaging method of semiconductor device |
TWI405279B (zh) * | 2010-07-23 | 2013-08-11 | Global Unichip Corp | Packaging of semiconductor components |
US8941222B2 (en) | 2010-11-11 | 2015-01-27 | Advanced Semiconductor Engineering Inc. | Wafer level semiconductor package and manufacturing methods thereof |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US9111949B2 (en) * | 2012-04-09 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus of wafer level package for heterogeneous integration technology |
US9324755B2 (en) * | 2014-05-05 | 2016-04-26 | Semiconductor Components Industries, Llc | Image sensors with reduced stack height |
US10032725B2 (en) * | 2015-02-26 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
CN105023900A (zh) * | 2015-08-11 | 2015-11-04 | 华天科技(昆山)电子有限公司 | 埋入硅基板扇出型封装结构及其制造方法 |
KR102619666B1 (ko) | 2016-11-23 | 2023-12-29 | 삼성전자주식회사 | 이미지 센서 패키지 |
CN107396239B (zh) * | 2017-06-06 | 2023-08-15 | 纽威仕微电子(无锡)有限公司 | 一种水听器及其封装工艺 |
DE102017124815B4 (de) * | 2017-06-30 | 2019-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photonisches Package und Verfahren zu dessen Bildung |
US10267988B2 (en) | 2017-06-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photonic package and method forming same |
US10319768B2 (en) | 2017-08-28 | 2019-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor scheme for optical and electrical improvement |
CN107863363A (zh) * | 2017-11-20 | 2018-03-30 | 苏州晶方半导体科技股份有限公司 | 芯片的封装结构及其制作方法 |
US11075242B2 (en) | 2017-11-27 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices for image sensing |
US20190181116A1 (en) * | 2017-12-11 | 2019-06-13 | Semiconductor Components Industries, Llc | Fan-out structure for semiconductor packages and related methods |
KR102052804B1 (ko) | 2017-12-15 | 2019-12-05 | 삼성전기주식회사 | 팬-아웃 센서 패키지 |
KR102016495B1 (ko) | 2018-01-31 | 2019-10-21 | 삼성전기주식회사 | 팬-아웃 센서 패키지 |
WO2020003796A1 (ja) * | 2018-06-29 | 2020-01-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、電子機器、および固体撮像装置の製造方法 |
US10861895B2 (en) * | 2018-11-20 | 2020-12-08 | Ningbo Semiconductor International Corporation | Image capturing assembly and packaging method thereof, lens module and electronic device |
WO2020115813A1 (ja) | 2018-12-04 | 2020-06-11 | オリンパス株式会社 | 半導体装置、内視鏡、および、半導体装置の製造方法 |
CN113572445B (zh) * | 2021-09-23 | 2022-01-07 | 深圳新声半导体有限公司 | 滤波器芯片封装结构及用于滤波器芯片封装的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518656B1 (en) * | 1999-10-19 | 2003-02-11 | Sony Corporation | Reduced thickness optical image pickup device with improved sealing and method of making same |
EP1475960A2 (de) * | 2003-05-08 | 2004-11-10 | Fuji Photo Film Co., Ltd. | Festkörperbildaufnahmevorrichtung, Kameramodul und Herstellungsverfahren für das Kameramodul |
US20040256687A1 (en) * | 2003-02-07 | 2004-12-23 | Seiko Epson Corporation | Optical module, method of manufacturing the same, and electronic instrument |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59596Y2 (ja) * | 1975-03-14 | 1984-01-09 | 株式会社ニコン | ロシウツケイノジユコウキ |
US6297071B1 (en) * | 1998-07-22 | 2001-10-02 | Eastman Kodak Company | Method of making planar image sensor color filter arrays |
JP2000241696A (ja) * | 1999-02-17 | 2000-09-08 | Canon Inc | 光学センサーパッケージの保持・取付け方法 |
US6171883B1 (en) * | 1999-02-18 | 2001-01-09 | Taiwan Semiconductor Manufacturing Company | Image array optoelectronic microelectronic fabrication with enhanced optical stability and method for fabrication thereof |
US6483101B1 (en) * | 1999-12-08 | 2002-11-19 | Amkor Technology, Inc. | Molded image sensor package having lens holder |
US6483030B1 (en) * | 1999-12-08 | 2002-11-19 | Amkor Technology, Inc. | Snap lid image sensor package |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
JP2002134762A (ja) * | 2000-10-19 | 2002-05-10 | Shinko Electric Ind Co Ltd | 光学装置及びその製造方法 |
JP2002299546A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
CN1217416C (zh) * | 2001-07-06 | 2005-08-31 | 联华电子股份有限公司 | 互补式金氧半图像感测器及其制造方法 |
US6770971B2 (en) * | 2002-06-14 | 2004-08-03 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
KR20040019650A (ko) * | 2002-08-28 | 2004-03-06 | 삼성전기주식회사 | 내장형 카메라 모듈 |
TW558064U (en) * | 2002-09-23 | 2003-10-11 | Ist Internat Semiconductor Tec | Thin type camera module |
US6808960B2 (en) * | 2002-10-25 | 2004-10-26 | Omni Vision International Holding Ltd | Method for making and packaging image sensor die using protective coating |
US20040150740A1 (en) * | 2003-01-30 | 2004-08-05 | Hsin Chung Hsien | Miniaturized image sensor module |
US7253397B2 (en) * | 2004-02-23 | 2007-08-07 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
US20050236684A1 (en) * | 2004-04-27 | 2005-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor packaging structure and method |
-
2004
- 2004-04-28 US US10/833,345 patent/US7061106B2/en not_active Expired - Lifetime
- 2004-05-21 TW TW093114471A patent/TWI240338B/zh not_active IP Right Cessation
- 2004-05-28 SG SG200403032-6A patent/SG135032A1/en unknown
- 2004-06-15 JP JP2004177410A patent/JP2005317887A/ja active Pending
- 2004-06-16 CN CNB2004100592937A patent/CN100377361C/zh not_active Expired - Lifetime
- 2004-06-30 KR KR1020040050087A patent/KR100600304B1/ko active IP Right Grant
- 2004-07-16 DE DE102004034397A patent/DE102004034397B4/de not_active Expired - Fee Related
- 2004-07-16 DE DE102004064028A patent/DE102004064028B4/de not_active Expired - Fee Related
- 2004-12-29 US US11/025,746 patent/US7525139B2/en active Active
-
2007
- 2007-11-27 US US11/945,723 patent/US7501310B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518656B1 (en) * | 1999-10-19 | 2003-02-11 | Sony Corporation | Reduced thickness optical image pickup device with improved sealing and method of making same |
US20040256687A1 (en) * | 2003-02-07 | 2004-12-23 | Seiko Epson Corporation | Optical module, method of manufacturing the same, and electronic instrument |
EP1475960A2 (de) * | 2003-05-08 | 2004-11-10 | Fuji Photo Film Co., Ltd. | Festkörperbildaufnahmevorrichtung, Kameramodul und Herstellungsverfahren für das Kameramodul |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7923823B2 (en) | 2007-01-23 | 2011-04-12 | Infineon Technologies Ag | Semiconductor device with parylene coating |
US8110906B2 (en) | 2007-01-23 | 2012-02-07 | Infineon Technologies Ag | Semiconductor device including isolation layer |
Also Published As
Publication number | Publication date |
---|---|
DE102004064028B4 (de) | 2009-04-02 |
US7501310B2 (en) | 2009-03-10 |
TW200536025A (en) | 2005-11-01 |
US20050242409A1 (en) | 2005-11-03 |
TWI240338B (en) | 2005-09-21 |
US7525139B2 (en) | 2009-04-28 |
CN1691343A (zh) | 2005-11-02 |
KR20050105424A (ko) | 2005-11-04 |
JP2005317887A (ja) | 2005-11-10 |
DE102004034397B4 (de) | 2006-11-16 |
US20050242408A1 (en) | 2005-11-03 |
US20080108168A1 (en) | 2008-05-08 |
CN100377361C (zh) | 2008-03-26 |
US7061106B2 (en) | 2006-06-13 |
KR100600304B1 (ko) | 2006-07-13 |
SG135032A1 (en) | 2007-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004034397B4 (de) | Bildsensormodul mit einem Waferebenenpaket | |
DE102008005607A1 (de) | Bildsensormodul und Verfahren desselben | |
DE102007031966A1 (de) | Struktur eines Bildsensormoduls und Herstellungsverfahren für ein Wafer-Level-Package | |
DE102004033057A1 (de) | Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben | |
DE102009035437B4 (de) | Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist | |
DE10310617B4 (de) | Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben | |
DE102008014323A1 (de) | Bildsensormodul mit einer Packageeinbauausnehmung und Verfahren zu deren Herstellung | |
DE102004012845B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat | |
DE102008032395B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
US7514767B2 (en) | Fan out type wafer level package structure and method of the same | |
DE102008007237A1 (de) | Halbleiter-Bildeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung | |
DE102011000836B4 (de) | Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren | |
DE102005016751B3 (de) | Verfahren zur Herstellung gehäuster elektronischer Bauelemente | |
DE102007059159A1 (de) | Bildsensor-Baugruppe und Verfahren diese zu bilden | |
DE102008038175B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen | |
DE102013113469A1 (de) | Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren | |
DE102018106761A1 (de) | Halbleiter-package mit routing bei zweiseitigem metall | |
DE102007055403A1 (de) | Wafer-Level-Package mit Chipaufnahmehohlraum und Verfahren desselben | |
DE102008007694A1 (de) | Bildsensorpackage auf Waferebene mit Die-Aufnahmeausnehmung und Verfahren zu deren Herstellung | |
DE102007063342A1 (de) | Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung | |
DE102019121201A1 (de) | Integrierte fan-out-packages und verfahren zum bilden derselben | |
DE102008003156A1 (de) | Mehrchip-Packung und Verfahren zu ihrer Ausbildung | |
DE102007059161A1 (de) | Multi-Chip Package Struktur und Verfahren zu deren Herstellung | |
DE102008008906A1 (de) | Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung | |
DE102008024802A1 (de) | CMOS-Bildsensor-Chip-Packung in Chipgröße mit Chip aufnehmendem Durchgangsloch und Verfahren derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8369 | Partition in: |
Ref document number: 102004064028 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 102004064028 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |