DE102007063342A1 - Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung - Google Patents

Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102007063342A1
DE102007063342A1 DE102007063342A DE102007063342A DE102007063342A1 DE 102007063342 A1 DE102007063342 A1 DE 102007063342A1 DE 102007063342 A DE102007063342 A DE 102007063342A DE 102007063342 A DE102007063342 A DE 102007063342A DE 102007063342 A1 DE102007063342 A1 DE 102007063342A1
Authority
DE
Germany
Prior art keywords
substrate
layer
die
dielectric layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007063342A
Other languages
English (en)
Inventor
We-Kun Yang
Jul-Hsien Jhudong Chang
Tung-Chuan Yangmei Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102007063342A1 publication Critical patent/DE102007063342A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Die vorliegende Erfindung offenbart eine Struktur eines Halbleiterpackages mit:
einem Substrat mit einer Die-Aufnahmedurchbohrung, einer Verbindungsdurchbohrungsstruktur und einem ersten Kontaktanschluss;
einem Die mit einem Mikrolinsenbereich, der in der Die-Aufnahmedurchbohrung angeordnet ist; einer transparenten Abdeckung, die den Mikrolinsenbereich abdeckt; einem Umgebungsmaterial, das unter dem Die ausgebildet ist und in den Spalt zwischen dem Die und der Seitenwand der das Die aufnehmenden Durchbohrung ausgebildet ist;
einer dielektrischen Schicht, die auf dem Die und dem Substrat unter Freilegung des Mikrolinsenbereichs ausgebildet ist; einer Redistributionsschiht (RDL), die auf der dielektrischen Schicht ausgebildet und damit dem Die gekoppelt ist; einer Schutzschicht, die über dem RDL ausgebildet ist; und einem zweiten Anschlusskontakt, der auf der unteren Fläche des Substrats und unter der Verbindungsdurchbohrung angeordnet ist.

Description

  • Gebiet der Erfindung
  • Diese Erfindung betrifft die Struktur eines Wafer Level Packages (WLP) und insbesondere ein aufgefächertes Wafer Level Package mit einer Die-Aufnahmebohrung und Verbindungsdurchbohrungen, die in dem Substrat gebildet sind zur Verbesserung der Zuverlässigkeit und zum Reduzieren der Größe der Einheit.
  • Beschreibung des Standes der Technik
  • Auf dem Gebiet von Halbleitereinheiten nimmt die Dichte zu, die Größe der Einheiten wird kontinuierlich reduziert. Die Anforderung für die Packaging- oder Verbindungstechniken bei derartigen Einheiten mit hoher Dichte nehmen ebenfalls zu, um der eben erwähnten Situation zu entsprechen. Üblicherweise wird bei der Flip-Chip-Montage ein Feld von Lotpunkten auf einer Fläche des Die ausgebildet. Die Bildung von Lotpunkten kann unter Verwendung eines zusammengesetzten Lotmaterials durch eine Lötmaske zum Erzeugen des gewünschten Musters von Lotpunkten ausgeführt werden. Die Funktion des Chip-Package schließt die Leistungsverteilung, die Signalverteilung, die Wärmeverteilung, den Schutz und die Stützung ... u. s. w. ein. Da Halbleiter komplizierter werden, können die traditionellen Package-Techniken, beispielsweise das Bleirahmenpackaging, das Flexpackaging oder das Festpackaging den Anforderungen zum Herstellen kleiner Chips mit hoher Dichte der Elemente auf dem Chip nicht entsprechen.
  • Da die üblichen Packaging-Verfahren die Dice auf einem Wafer in die jeweiligen Dice trennen und sodann die jeweiligen Dice Packagen müssen, benötigen diese Verfahren viel Zeit bei dem Herstellungsvorgang. Da das Chip-Package Verfahren erheblich von der Entwicklung der integrierten Schaltungen beeinflusst wird, wird das Package-Verfahren mit der Größe der Elektronik aufwändiger. Aus den oben genannten Gründen geht der Trend der Packaging-Verfahren heute zu einem Ball Grid Array (BGA), Flip Chip (FC-BGA), Chip Scale Package (CSP), Wafer Level Package (WLP). Das „Wafer Level Package" versteht sich dahingehend, dass das gesamte Package und alle Verbindungen auf dem Wafer als auch die anderen Verarbeitungsschritte vor der Vereinzelung (Schneiden) in Chips (Dice) ausgeführt wird. Im Allgemeinen werden einzelne Halbleiterpackages nach der Vervollständigung des Vorgangs des Zusammensetzens oder des Packaging von einem Wafer, der eine Vielzahl von Halbleiterdies hat, getrennt. Das Wafer Level Package hat extrem geringe Dimensionen kombiniert mit extrem guten elektrischen Eigenschaften.
  • Die WLP Technik ist eine fortgeschrittene Packaging Technologie, durch die Dies auf dem Wafer hergestellt und getestet werden und sodann durch Sägen der Anordnung in einer Linie vereinzelt werden. Da das Wafer Level Package Verfahren den ganzen Wafer als ein Objekt verwendet, nicht also einen einzelnen Chip oder Die, muss das Packaging und Testen vor dem Ritzvorgang durchgeführt werden. Weiter ist das WLP eine fortgeschrittene Technik, so dass der Vorgang des Drahtbondens, der Die-Montage und der Unterfütterung verzichtet werden kann. Durch Verwendung der WLP Technik können die Kosten und die Herstellungszeit verringert werden, diese sich ergebende Struktur des WLP kann gleich der des Die sein, diese Technik kann den Anforderungen der Miniaturisierung von elektronischen Einheiten entsprechen.
  • Trotz der eben erwähnten Vorteile der WLP existieren noch einige Probleme, die die Akzeptanz beeinflussen. Beispielsweise wird der Unterschied der CTE (Fehlanpassung) zwischen den Materialien einer Struktur eines WLP und des Motherboards (PCB) ein weiter kritischer Faktor der mechanischen Instabilität der Struktur. Ein Package-Schema, das durch das Intel-Patent Nr. US 6,271,469 offenbart ist, leidet unter diesen Problemen der Fehlanpassung der CTE. Dies liegt daran, dass der Stand der Technik ein Silizium-Die verwendet, das von einer Formmasse eingebettet wird. Wie bekannt, beträgt der CTE des Siliziummaterials 2.3, der CTE des Formmaterials beträgt etwa 40–80. Diese Anordnung bewirkt, dass der Ort des Chips während des Vorgangs verschoben wird, weil die Aushärtungstemperatur der Materialien des Verbunds und der dielektrischen Schichten höher sind und die Zwischenverbindungsanschlüsse verschoben werden, was einen Ausschuss und ein Qualitätsproblem verursacht. Es ist schwierig, während des Temperaturzyklus zu dem ursprünglichen Ort zurück zu kehren, verursacht durch die Eigenschaft des Epoxy-Harzes, wenn die Aushärtungstemperatur nahe/über dem Tg ist. Dies bedeutet, dass das Package mit der vorbekannten Struktur nicht in großer Größe verarbeitet werden kann und verursacht höhere Herstellungskosten.
  • Einige Techniken schließen die Verwendung von Dies ein, die direkt auf der oberen Fläche des Substrats ausgebildet ist. Die Anschlüsse des Halbleiter-Dices werden, wie bekannt, durch einen Redistributionsvorgang redistributiert einschließlich einer Redistibutionsschicht (RDL) in einer Mehrzahl von Metallanschlüssen in einem Bereichsfeldtyp. Die aufgebaute Schicht wird die Größe des Packages erhöhen. Die Dicke des Packages nimmt damit zu. Dies steht im Konflikt mit der Forderung einer Reduzierung der Größe eines Chips.
  • Weiter leidet der Stand der Technik unter dem komplizierten Vorgang zur Bildung des Packages vom "Panel" Typ. Es benötigt ein Formwerkzeug zum Einkapseln und des Injizierens des Formmaterials. Es ist unwahrscheinlich, die Fläche des Dies und der Verbindung auf derselbe Ebene zu steuern aufgrund von Verwerfungen nach dem Aushärten des Materials, ein CMP-Prozeß kann erforderlich sein zum Polieren der unebenen Oberfläche. Die Kosten sind daher erhöht.
  • Die vorliegende Erfindung schafft daher eine FO-WLP Struktur mit guten CTE-Eigenschaften und Schrumpfgröße zum Überwinden der vorgenannten Probleme und ermöglicht einen besseren Zuverlässigkeitstest des Temperaturzyklus auf der Platinenebene.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung ist es, ein aufgefächertes WLP mit guter CTE-Eigenschaft und Schrumpfungsgröße zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung ein aufgefächertes WLP mit einem Substrat mit einer das Die aufnehmenden Bohrung zum Verbessern der Zuverlässigkeit und Verringern der Bauteilgröße zu schaffen.
  • Die vorliegende Erfindung schafft eine Struktur eines Packages mit einem Substrat mit einer Die-Aufnahmedurchbohrung, einer Verbindungsdurchbohrungsstruktur und einem ersten Kontaktanschluss; einem Die mit einem Mikrolinsenbereich, das in der Die-Aufnahmedurchbohrung angeordnet ist; einem Umgebungsmaterial, das unter dem Die ausgebildet ist und in den Spalt zwischen dem Die und der Seitenwand der das Die aufnehmenden Durchbohrung ausgebildet ist; einer dielektrischen Schicht, die auf dem Die und dem Substrat unter Freilegung des Mikrolinsenbereichs ausgebildet ist; einer Redistributionsschicht (RDL), die auf der dielektrischen Schicht ausgebildet und mit dem Die gekoppelt ist; einer Schutzschicht, die über dem RDL ausgebildet ist; und einem zweiten Anschlusskontakt, der auf der unter Fläche des Substrats und unter der Verbindungsdurchbohrung angeordnet ist.
  • Das Material des Substrats weist ein Epoxy vom Typ FR 5, FR4, BT, Silizium, PCB(Print Circuit Board)-Material, Glas oder Keramik auf. Alternativ weist das Material des Substrats eine Legierung oder ein Metall auf. Vorzugsweise ist der CTE (Coefficient of Thermal Expansion) des Substrats nahe dem CTE der Motherboard (PCB), die einen CTE von etwa 16 bis 20 hat. Bei einer Ausführungsform der vorliegenden Erfindung ist die dielektrische Schicht 12. Das Material der dielektrischen Schicht weist eine elastische dielektrische Schicht, eine photoempfindliche Schicht, eine auf Silikon basierende dielektrische Schicht, ein Siloxanpolymer (SINR), eine Polyimide (PI) Schicht oder eine Silikonharzschicht auf.
  • KURZE ERLÄUTERUNGEN DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittsansicht einer Struktur eines aufgefächerten WLP (LGA-Typ) nach der vorliegenden Erfindung.
  • 1A zeigt eine Querschnittsansicht einer Struktur der Mikrolinse nach der vorliegenden Erfindung.
  • 2 zeigt eine Querschnittsansicht einer Struktur eines aufgefächerten WLP (BGA Typ) nach der vorliegenden Erfindung.
  • 3 zeigt eine Querschnittsansicht auf eine Struktur nach der vorliegenden Erfindung.
  • 4 zeigt eine Querschnittsansicht einer Kombination des Substrats nach der vorliegenden Erfindung.
  • 5 zeigt eine Draufsicht auf das Substrat nach der vorliegenden Erfindung.
  • 6 zeigt eine Querschnittsansicht des CIS Moduls nach der vorliegenden Erfindung.
  • BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Die Erfindung wird jetzt in weiteren Einzelheiten anhand von bevorzugten Ausführungsbeispielen der Erfindung und den beiliegenden Zeichnungen erläutert. Nichtsdestoweniger ist zu beachten, dass die bevorzugten Ausführungsbeispiele der Erfindung lediglich illustrativ sind. Neben dem hier beschriebenen bevorzugten Ausführungsbeispiel kann die Erfindung in einer Vielzahl von anderen Ausführungsbeispielen neben denen, die hier explizit beschrieben worden sind, verwirklicht werden, der Schutzbereich der vorliegenden Erfindung ist ausdrücklich lediglich durch die beiliegenden Ansprüche beschränkt.
  • Die vorliegende Erfindung offenbart eine Struktur eines aufgefächerten WLP unter Verwendung eines Substrats mit vorgegebenen Anschlusskontaktmetallkissen 3, die darauf ausgebildet sind, und eine vorgeformte Bohrung 4, die in dem Substrat 2 ausgeformt ist. Ein Die ist innerhalb der Bohrung des Substrats angeordnet und an der Basis (durch Die-Anbringungsmaterialien) angebracht, ein elastisches Kernpastenmaterial ist in den Spalt zwischen dem Rand und der Seitenwand der Die-Aufnahmebohrung des Substrats eingefüllt. Ein fotoempfindliches Material ist über dem Die und dem vorgeformten Substrat angeordnet. Vorzugsweise ist das fotoempfindliche Material aus einem elastischen Material gebildet.
  • 1 zeigt eine Querschnittsansicht eines Fan-Out Wafer Level Package (FO-WLP) in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung. Wie in 1 gezeigt, weist die Struktur des FO-WLP ein Substrat 2 mit einem ersten metallischen Anschlusskontaktkissen 3 (für ein organisches Substrat) und eine Die-Aufnahmebohrung 4, die darin zur Aufnahme eines Dies 6 ausgebildet ist, auf. Die Durchbohrung 4 ist von der oberen Fläche des Substrats aus zu der unteren Fläche ausgebildet. Die Durchbohrung 4 ist in dem Substrat 2 vorgeformt. Das Material der Kernpaste 21 wird auf die untere Fläche des Dies 6 aufgedruckt oder geschichtet, wodurch das Die 6 versiegelt wird. Die Kernpaste 21 wird weiter in den Spalt (Abstand) zwischen dem Rand 6 und den Seitenwänden der Durchbohrungen 4 gefüllt. Eine leitfähige (metallische) Schicht 24 beschichtet die Seitenwände der Aufnahmebohrungen 4.
  • Das Die 6 ist in der Die-Aufnahmebohrung 4 auf dem Substrat 2 angeordnet. Wie bekannt, werden Kontaktkissen (Verbindungskissen) 10 auf dem Die 6 ausgebildet. Eine fotoempfindliche Schicht oder eine dielektrische Schicht 12 ist über dem Die 6 und der oberen Fläched es Substrats ausgebildet. Mehrere Öffnungen sind in der dielektrischen Schicht 12 durch den lithographischen Vorgang oder eine Belichtung und einen Entwicklungsvorgang ausgebildet. Die Mehrzahl von Öffnungen ist mit dem Kontaktkissen bzw. den I/O Kissen 10 und den ersten metallischen Anschlusskontaktkissen 3 auf der oberen Fläche des Substrats ausgerichtet. Die RDL (Redistributionsschicht) 14, auch als leitfähige Bahn 14 bezeichnet, ist auf der dielektrischen Schicht 12 ausgebildet durch Entfernen von ausgebildeten Abschnitten des metallischen Schicht, die über der Schicht 12 ausgebildet ist, wobei das RDL 14 elektrisch mit dem Die 6 über die I/O Anschlüsse 10 und den metallischen Anschlusskontaktkissen 3 verbunden bleibt. Das Substrat 2 weist weiter Verbindungsdurchbohrungen 22 auf, die in dem Substrat 2 ausgebildet sind. Die ersten Anschlusskontaktmetallkissen 3 sind über den Verbindungsdurchbohrungen 22 angeordnet. Das leitfähige Material ist in die Verbindungsdurchbohrungen 22 für eine elektrische Verbindung eingefüllt. Die zweiten leitfähigen Anschlusskontaktkissen 18 sind an der unteren Fläche des Substrats 2 und unter den Verbindungsdurchbohrungen 22 angeordnet und mit den ersten leitfähigen Anschlusskontaktkissen 3 des Substrats ver bunden. Eine Ritzlinie 28 ist zwischen den Packageeinheiten zum Trennen jeder Einheit definiert, optional ist keine dielektrische Schicht über der Ritzlinie vorgesehen. Eine Schutzschicht 26 ist zum Abdecken des RDL 14 vorgesehen.
  • Es ist zu beachten, dass das Die 6 einen Mikrolinsenbereich 60 aufweist, der auf dem Die 6 angeordnet ist. Der Mikrolinsenbereich 60 hat eine Schutzschicht 62, die darauf ausgebildet ist, siehe 1A.
  • Die dielektrische Schicht 12 und das Kernpastenmaterial 21 wirken als Pufferbereich, der die thermische mechanische Spannung zwischen dem Die 6 und dem Substrat 2 während des Temperaturzyklus absorbiert, weil die dielektrische Schicht 12 eine elastische Eigenschaft hat. Die vorgenannte Struktur bildet ein Package vom LGA-Typ.
  • Ein alternatives Ausführungsbeispiel ist in 2 dargestellt. Leitfähige Kügelchen 20 sind auf den zweiten Kontaktanschlüssen 18 ausgebildet. Dieser Typ wird BGA-Typ genannt. Die anderen Teile entsprechen denjenigen von 1, es wird daher auf eine eingehende Beschreibung verzichtet. Die Kontaktanschlüsse 18 wirken als UBM (Under Ball Metal) unter dem BGA Schema in diesem Fall. Eine Mehrzahl von leitfähigen Kontaktanschlüssen 3 sind auf der oberen Fläche des Substrats 2 unter dem RDL 14 ausgebildet.
  • Vorzugsweise ist das Material des Substrats 2 ein organisches Substrat wie solches vom Epoxy-Typ FR5, BT, PCB mit definierten Durchbohrungen oder Cu-Metall mit einer vorgeätzten Schaltung. Vorzugsweise ist der CTE derselbe wie derjenige des Motherboards (PCB). Vorzugsweise hat das organische Substrat eine hohe Glasübertragungstemperatur (Tg) wie Substrate vom Epoxy-Typ FR5 oder BT (Bismaleimidtriazine). Das Cu-Metall (der CTE beträgt etwa 16) kann auch verwendet werden. Glas, Keramik und Silizium können als Substrat verwendet werden. Glas, Kermamik undd Silikon können als Substrat verwendet werden. Die elastische Kernpaste besteht aus elastischen Silikon-Gummimaterialien.
  • Dies beruht darauf, dass der CTE (X/Y Richtung) eines organischen Substrats vom Epoxy-Typ (FR5/BT) etwa 16 beträgt und der CTE des Werkzeugs zur Chipredistribution etwa 5 bis 8 beträgt bei Verwendung von Glasmaterialien als Werkzeug. Die FR5/BT kehrt nach dem Temperaturzyklus wahrscheinlich nicht an den ursprünglichen Ort zurück (die Temperatur ist nahe der Glasübergangstemperatur Tg), was die Verschiebung des Dies in der Panelform während des WLP-Vorgangs verursacht, was mehrere Hochtemperaturvorgänge erfordert, beispielsweise die Aushärtungstemperatur der dielektrischen Schichten und die des Aushärtens der Kernpaste.
  • Das Substrat könnte vom einem runden Typ, etwa einem Wafertyp sein, der Durchmesser könnte 200, 300 mm oder mehr betragen. Es könnte auch ein rechteckiger Typ wie eine Panelform verwendet werden. Das Substrat 2 ist mit Die-Aufnahmebohrungen 4 vorgeformt. Eine Ritzlinie 28 ist zwischen den Einheiten zum Trennen jeder Einheit gebildet. Es wird auf 3 Bezug genommen die zeigt, dass das Substrat 2 eine Mehrzahl von vorgeformten Die-Aufnahmedurchbohrungen 4 und die Verbindungsdurchbohrungsstrukturen 22 aufweist. Leitfähiges Material ist in die Verbindungsdurchbohrungen 22 gefüllt, wodurch die Verbindungsdurchbohrungsstrukturen gebildet werden.
  • Bei einer Ausführungsform der vorliegenden Erfindung ist die dielektrische Schicht 12 vorzugsweise ein elastisches dielektrisches Material, das auf dielektrischem Silikon basierendem Material sein kann einschließlich Siloxanpolymeren (SINR), der Dow Corning WL5000 Reihe und eine Kombination daraus. Bei einem anderen Ausführungsbeispiel ist die dielektrische Schicht durch ein Material gebildet, das Polyimide (PI) oder Silikonharz aufweist. Vorzugsweise ist es zur einfacheren Verarbeitung eine photoempfindliche Schicht.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung ist die elastische dielektrische Schicht eine Art eines Materials mit einem CTE größer als 100 (ppm/°C), einer Verlängerungsrate von ungefähr 40 Prozent (vorzugsweise 30 Prozent–50 Prozent) und die Härte des Materials liegt zwischen derjenigen von Kunststoff und Gummi. Die Dicke der elastischen dielektrischen Schicht 18 hängt von der Spannung ab, die in der Grenzschicht RDL/dielektrische Schicht während eines Temperaturzyklus angesammelt ist.
  • 4 zeigt das Werkzeug 40 für den Glasträger und das Substrat 2. Adhäsionsmaterialien 42 wie unter UV aushärtendes Material sind an dem Umfangsbereich des Werkzeugs 40 ausgebildet. In einem Fall könnte das Werkzeug aus Glas mit der Form eines Panels gefertigt sein. Die Verbindungsdurchbohrungsstrukturen werden nicht an dem Rand des Substrats ausgebildet. Der untere Abschnitt von 4 zeigt die Kombination des Werkzeugs und des Substrats. Das Panel wird an dem Glasträger anhaften, es wird das Panel während des Prozesses halten.
  • 5 zeigt eine Draufsicht auf das Substrat, das das Die aufnehmende Durchbohrungen 4 hat. Der Randbereich 50 des Substrats hat nicht die das Die aufnehmenden Durchbohrungen, es wird verwendet zum Halten des Glasträgers während des WLP-Vorgangs. Zum Abschluss des WLP-Vorgangs wird das Substrat 2 entlang der Linie von dem Glasträger geschnitten, was bedeutet, dass der Innenbereich der gewohnten Linie durch einen Sägeprozess zur Vereinzelung des Packages verarbeitet wird.
  • Es wird auf 6 Bezug genommen. Das vorgenannte Package kann in ein CIS Modul mit einem Linsenhalter 70 auf einer gedruckten Schaltkarte 72 mit leitfähigen Bahnen 74 integriert sein. Ein Konnektor 76 ist an einem Ende der gedruckten Schaltkarte 72 ausgebildet. Vorzugsweise weist die gedruckte Schaltkarte 72 eine flexible gedruckte Schaltkarte (FPC) auf. Das Package 100 ist auf der gedruckten Schaltkarte 72 über die metallischen Kontaktkissen 75 auf dem FPC und innerhalb des Linsenhalters 70 durch eine Lotverbindung (Paste oder Kügelchen) durch Verwendung eines SMT-Prozesses ausgebildet. Eine Linse 78 ist oberhalb des Halters 70 ausgebildet und ein IR Filter 82 ist in dem Linsenhalter 70 und zwischen der Einheit 100 und der Linse angeordnet. Wenigstens eine passive Einrichtung 80 kann auf dem FPC innerhalb des Linsenhalters 70 oder außerhalb des Linsenhalters 70 ausgebildet sein.
  • Der Silizium-Die (der CTE beträgt –2,3) ist im Inneren des Packages angeordnet. Organisches Material vom Epoxy-Typ, nämlich FR5 oder BT (CTE –16) wird als Substrat verwendet. Sein CTE ist derselbe wie der des PCB oder des Motherboards. Der Spalt zischen dem Die und dem Substrat wird mit elastischen Materialien gefüllt, um die thermische mechanische Spannung der Fehlanpassung des CTE (zwischen dem Die und dem FR5/BT) zu absorbieren. Weiter weisen die dielektrischen Schichten 12 elastische Materialien zum Absorbieren der Spannung zwischen den Die-Anschlüssen und dem PCB auf. Die metallischen Materialien des RDL sind Cu/Au, und der CTE beträgt etwa 16 und ist damit derselbe wie der des PCB und des organischen Substrats, und der UBM 18 der Kontaktpunkte sind auf den metallischen Anschlusskontaktkissen 3 des Substrats angeordnet. Die metallische Substanz des PCB ist Cu-Compositmaterial, der CTE von Cu beträgt etwa 16, was derjenigen des PCB entspricht. Aus der obigen Beschreibung ergibt sich, dass die vorliegende Erfindung eine ausgezeichnete CTE-Lösung (vollständige Anpassung in X/Y-Richtung) für den WLP schaffen kann.
  • Das Problem der Übereinstimmung der CTE unter den Aufbauschichten (PCB und Substrat) wird offensichtlich durch die vorliegende Anordnung gelöst, und es schafft eine bessere Zuverlässigkeit (keine thermische Spannung in der X/Y-Richtung für die Anschlüsse (Silberkügelchen/-punkte)), und die elastische DL wird verwendet zum Absorbieren der Spannungen in der Z-Richtung. Der Spalt (Abstand) zwischen dem Chiprand und der Seitenwand der Bohrung kann mit den elastischen dielektrischen Materialien zum Absorbieren der mechanischen/thermischen Spannung gefüllt sein.
  • Bei einem Ausführungsbeispiel der Erfindung weist das Material der RDL eine Ti/Cu/Au Legierung oder Ti/Cu/Ni/Au Legierung auf; die Dicke des RDL 24 liegt zwischen 2 μm und 15 μm. Die Ti/Cu Legierung ist durch eine Sprühtechnik ausgebildet, auch als Keimmetallschichten, und die Cu/Au oder Cu/Ni/Au Legierung ist durch Elektroplatieren gebildet. Ein Elektroplatierungsvorgang zur Bildung des RDL kann die RDL-Dicke noch ausbilden und hat bessere mechanische Eigenschaften, um der CTE-Fehlanpassung während des Temperaturzyklus zu widerstehen. Die Metallanschlüsse 20 können Al oder Cu oder eine Kombination daraus sein. Wenn die Struktur des FO-WLP SINR als die elastische dielektrische Schicht und Cu als die RDL verwendet, entsprechend der hier nicht gezeigten Spannungsanalyse, wird die in der Grenzschicht der RDL/dielektrischen Schicht angesammelte Spannung reduziert.
  • Wie in den 1 und 2 gezeigt, erstrecken sich die RDL über das Die hinaus und kommuniziert mit den zweiten Anschlusskissen nach unten. Dies unterscheidet sich von dem Stand der Technik, das Die 6 wird in der vorgeformten Die-Aufnahmebohrung des Substrats aufgenommen, wodurch die Dicke des Packages reduziert wird. Der Stand der Technik verletzt die Regel des Reduzierens der Packagedichte. Das Package nach der vorliegenden Erfindung ist dünner als das nach dem Stand der Technik. Weiter wird das Substrat vor dem Packagen vorbereitet. Die Bohrung 4 ist vorbestimmt. Der Durchsatz wird dadurch verbessert. Die vorliegende Erfindung offenbart ein ausgefächertes WLP mit reduzierter Dicke und guter CTE-Eigenschaft.
  • Die vorliegende Erfindung schließt das Vorbereiten eines Substrats (vorzugsweise eines organischen Substrats FR4/FR5/BT) ein und metallischen Kontaktanschlüsse werden auf der Oberfläche gebildet und eine Metallbasis wird auf der unteren Fläche gebildet. Die Durchbohrung ist größer als die Größe zuzüglich > 100 μm/Seite. Die Tiefe ist dieselbe wie (oder etwa 25 μm dicker als) die Dicke der Dicke des Dies.
  • Die Schutzschicht der Mikrolinse ist auf dem bearbeiteten Siliziumwafer ausgebildet, sie kann den Ertrag während des ausgefächerten WLP-Vorgangs verbessern zur Vermeidung von Partikelkontamination. Der nächst Schritt ist das Lappen des Wafers auf die gewünschte Dicke. Der Wafer wird dem Dicingvorgang zu Trennen der Dies unterzogen.
  • Danach schließt die vorliegende Erfindung das Vorsehen eines Redistributionswerkzeugs (Ausrichtungswerkzeug) mit einem Ausrichtmuster, das auf diesem ausgebildet ist. Sodann wird gemusterter Klebstoff auf das Werkzeug aufgedruckt (zum Verwenden zum Haften an der Fläche der Dies) gefolgt durch Verwendung eines Aufnahme- und Platzierungssystems zur Feinjustierung mit einer Flip-Chip-Funktion zum Redistributieren der gewünschten Dies auf dem Werkzeug mit dem gewünschten Abstand. Der gemusterte Farbstoff wird die Chips (aktive Flächenseite) an dem Werkzeug anhaften. Nachfolgend wird das Substrat (mit den Die-Aufnahmedurchbohrungen) an dem Werkzeug anhaften und gefolgt durch Drucken des elastischen Kernpastenmaterials an dem Spalt (Abstand) zwischen dem Die und den Seitenwandungen der Durchbohrungen des Substrats (FR5/BT) und die Rückseite. Es ist bevorzugt, die Oberfläche der Kernpaste und des Substrats auf derselben Ebene beizubehalten. Sodann wird der Aushärtvorgang ausgeführt zum Aushärten des Kernpastenmaterials und Bonden des Glasträgers durch UV-Aushärten Der Panelbonder wird verwendet zum Anbringen der Basis an dem Substrat und die Rückseite des Dies. Sodann wird ein Vakuumaushärten durchgeführt, gefolgt durch Trennen des Werkzeugs von dem Panelwafer.
  • Wenn das Die auf dem Substrat (Panelbasis) redistributiert ist, wird ein Reinigungsvorgang durchgeführt zum Reinigen der Flächen der Dies durch Nass- und/oder Trockenreinigung. Der nächste Schritt ist das Beschichten des dielektrischen Materials auf dem Pendel gefolgt von einem Vakuumvorgang zum Sicherstellen, dass keine Bläschen in dem Pendel sind. Sodann wird ein lithographischer Vorgang durchgeführt zum Öffnen der durch Kontaktierungen (metallische Kontaktanschlüsse) und der Al-Bondinganschlüsse und des Mikrolinsenbereichs und/oder der Reißlinie (optional). Ein Plasmareinigungsschritt wird sodann ausgeführt zum Reinigen der Fläche der durch Kontaktierungsbohrungen und der Al-Bondinganschlüsse. Der nächste Schritt ist das Aufsprühen von Ti/Cu als Keimmetallschichten, und sodann wird der Fotowiderstand (PR) über die dielektrische Schicht und die Keimmetallschichten aufgelegt zum Bilden der Muster der redistributierten Metallschichten (RDL). Sodann wird ein Elektroplatieren durchgeführt zum Bilden von Cu/Au oder Cu/Ni/Au als das RDL-Metall gefolgt vom Strippen des PR und metallisches Nassätzen zur Bildung der RDL-Metallbahn. Nachfolgend ist der nächste Schritt das Beschichten oder Drucken der oberen dielektrischen Schicht und das Öffnen der Kontakte durch Kontaktieren zur Bildung des UBM und/oder zum Öffnen der Ritzlinien (optional).
  • Die Mikrolinsebereich kann freigelegt werden, nachdem die dielektrische Schicht ausgebildet ist oder nach der Bildung der Schutzschicht.
  • Nachdem die Kugelanordnung oder das Lotpastedrucken erfolgt ist, wird ein Wärmerückflussvorgang durchgeführt zum Reflow auf der Kugelseite (für den BGA Typ). Das Epoxy wird auf die Rückseite der Basis zum Bilden einer oberen Markierung aufgedruckt. Das Testen wird ausgeführt. Das abschließende Testen auf der Panelwaferebene wird durch Verwenden einer vertikalen Sondenkarte zum Kontaktieren der metallischen Durchkontaktierung durchgeführt. Nach dem Testen wird das Substrat zum Vereinzeln der Packages in individuelle SIP Einheiten mit mehreren Chips gesägt. Sodann werden die Packages aufgenommen und in dem Package auf dem Tray oder dem Band und der Rolle abgelegt.
  • Die Vorteile der vorliegenden Erfindung sind:
    Das Verfahren ist einfach zum Bilden eines Wafers vom Paneltyp, die Rauheit der Panelfläche ist leicht zu steuern. Die Dicke des Panels kann leicht gesteuert werden und das Verschiebungsproblem wird während des Vorgangs nicht auftreten. Ein Injektionsformwerkzeug wird ebenso wie ein CMP Poliervorgang vermieden, Verwerfungen treten nicht auf. Der Panelwafer ist leicht durch den Waferebenenpackingvorgang zu verarbeiten.
  • Das Substrat wird mit einer vorgeformten Durchbohrung und Verbinden der Durchbohrungen und der metallischen Anschlusskissen (für organische Substrate) ausgebildet, die Größe der Durchbohrung ist gleich der Größe des Die zuzüglich etwa 100 μm pro Seite: es kann als Spannungspuffer verwendet werden, der einen Bereich zum Absorbieren der thermischen mechanischen Spannungen aufgrund der CTE Differenz zwischen dem Silizium-Die und dem Substrat (FR5/BT) durch Einfüllen eines elastischen dielektrischen Materials schafft. Der Durchsatz der SIP Packages wird (die Herstellungszykluszeit wird reduziert) aufgrund der Aufbringung von einfach aufgebauten Schichten auf die Oberfläche des Dies und des Sub strats erhöht. Die Anschlüsse werden auf derselben Fläche auf die aktiven Fläche des Die ausgebildet.
  • Der Die-Anordnungsvorgang ist derselbe wie der vorliegende Vorgang. Elastische Kernpaste (Harz, Epoxyzusammensetzung, Silikongummi usw.) wird bei der vorliegenden Erfindung in den Spalt zwischen den Rand des Dies und der Seitenwand der Durchbohrung eingefüllt als thermisches Spannungspuffer, sodann wird eine Vakuumerwärmungshärten durchgeführt. Das Problem einer Differenz der CTE wird während des Panelbildungsvorgangs überwunden (unter Verwendung eines Glasträgers mit geringerem CTE, der nahe demjenigen des Silizium-Dies ist). Nur dielektrisches Silikonmaterial (vorzugsweise SINR) ist auf der aktiven Fläche aufgelegt und die Substratfläche (vorzugsweise FR45 oder BT). Die Kontaktanschlüsse sind durch Verwendung eines Photomaskierungsvorgangs geöffnet, weil nut die dielektrische Schicht (SINR) eine photoempfindliche Schicht ist zur Eröffnung der Durchkontaktierung. Die Zuverlässigkeit sowohl für die Package als auch für das Board ist größer als je zuvor, insbesondere bezüglich des Boardtemperaturzyklustests, weil der CTE des Substrats und des PCB Motherboards identisch sind, so dass keine mechanischen Spannungen auf die Lotpunkte übertragen werden, die bisher festgestellten Fehler (Bruch des Lotkügelchens) während des Temperaturzyklus wurden nicht beobachtet. Die Kosten sind gering und der Vorgang ist einfach. Es ist so auch leicht, die Mehrchips-Packages auszubilden.
  • Obwohl bevorzugte Ausführungsbeispiele der vorliegenden Erfindung beschrieben worden sind, versteht es sich für den Fachmann, dass die vorliegende Erfindung nicht auf die beschriebenen bevorzugten Ausführungsbeispiele beschränkt ist. Es sind vielmehr verschiedene Änderungen und Abwandlungen innerhalb des Grundgedankens und des Schutzbereichs der vorliegenden Erfindung, wie er sich aus den beiliegenden Ansprüchen ergibt, möglich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6271469 [0005]

Claims (10)

  1. Eine Struktur eines Halbleiterpackages mit: einem Substrat mit einer Die-Aufnahmedurchbohrung, einer Verbindungsdurchbohrungsstruktur und einem ersten Kontaktanschluss; einem Die mit einem Mikrolinsenbereich, der in der Die-Aufnahmedurchbohrung angeordnet ist; einem Umgebungsmaterial, das unter dem Die ausgebildet ist und in den Spalt zwischen dem Die und der Seitenwand der das Die aufnehmenden Durchbohrung ausgebildet ist; einer dielektrischen Schicht, die auf dem Die und dem Substrat unter Freilegung des Mikrolinsenbereichs ausgebildet ist; einer Redistributionsschicht (RDL), die auf der dielektrischen Schicht ausgebildet und mit dem Die gekoppelt ist; einer Schutzschicht, die über dem RDL ausgebildet ist; und einem zweiten Anschlusskontakt, der auf der unter Fläche des Substrats und unter der Verbindungsdurchbohrung angeordnet ist.
  2. Die Struktur von Anspruch 1, weiter mit leitfähigen Lötpunkten, die mit dem zweiten Anschlusskontakt gekoppelt ist.
  3. Die Struktur von Anspruch 1, wobei das RDL eine Ti/Cu/Au Legierung oder eine Ti/Cu/Ni/Au Legierung und das Material des Substrats eine Legierung, Metall, BT, Silizium, PCB (print circuit board) Material, Glass, Keramik oder Epoxy vom Typ FR5, FR4 aufweist.
  4. Die Struktur von Anspruch 1, wobei das umgebende Material elastisches Kernpastenmaterial aufweist und die dielektrischen Schicht eine elastische dielektrische Schicht, eine photoempfindliche Schicht, eine dielektrische auf Silikon basierende Schicht, ei ne Siloxanpolymer (SINR) Schicht, eine Polyimid (PI) Schicht oder eine Silikonharzschicht einschließt.
  5. Die Struktur von Anspruch 1, wobei das Halbleiterpackage auf einer gedruckten Schaltkarte mit Bahnen ausgebildet ist; ein Linsenhalter auf der gedruckten Schaltkarte angeordnet ist und das Halbleiterpackeage abdeckt; eine Linse über dem Linsenhalter angeordnet ist und ein Filter zwischen der Linse und dem Halbleiterpackage ausgebildet ist.
  6. Ein Verfahren zum Bilden eines Halbleiterpackages mit: Versehen eines Substrats mit Die-Aufnahmedurchbohrungen, einer Verbindeungsdurchbohrungsstruktur und metallischen Anschlusskontakten; Drucken von gemustertem Klebstoff auf einem Die-Redistributionswerkzeug; Redistributieren gewünschter Dies mit einem Mikrolinsenbereich auf dem Redistributionswerkezeug mit einem gewünschten Abstand durch ein Aufnahme- und Anordnungs-Feinausrichtungssystem; Bonden des Substrats an das Die-Redistributionswerkzeug; Füllen von elastischem Kernpastenmaterial in den Abstand zwischen dem Die und der Seitenwand der Durchbohrung und der Rückseite des Substrats; Separieren des Die-Redistributionswerkzeugs; Beschichten eines Die-Anbringungsmaterials auf die aktive Fläche und die obere Fläche des Substrats; Bilden einer Öffnung zum Exponieren eines Kontaktanschlusses des Dies und des Substrats; Bilden wenigstens einer leitfähigen Aufbauschicht über der dielektrischen Schicht; Bilden einer Kontaktstruktur über der wenigstens einen leitfähigen Aufbauschicht; Bilden einer Schutzschicht über wenigstens einer leitfähigen Aufbauschicht; und Freilegen des Mikrolinsenbereichs.
  7. Das Verfahren nach Anspruch 9, weiter mit Bilden eines leitfähigen Lötpunkts, der mit der kontaktierenden Struktur gekoppelt ist.
  8. Das Verfahren von Anspruch 6, wobei die dielektrischen Schicht eine elastische dielektrische Schicht, eine photoempfindliche Schicht, eine dielektrische auf Silikon basierende Schicht, eine Polyimid (PI) Schicht oder eine Silikonharzschicht einschließt und das dielektrische, auf Silikon basierend Material Siloxanpolymere (SINR), solche der Dow Corning WL5000 Reihe oder eine Kombination daraus aufweist.
  9. Verfahren nach Anspruch 6, wobei die wenigstens eine leitfähige Aufbauschicht eine Ti/Cu/Au-Legierung oder eine Ti/Cu/Ni/Au-Schicht aufweist.
  10. Das Verfahren nach Anspruch 6, wobei das Material des Substrats eine Legierung, Metall, BT, Silizium, PCB (print circuit board) Material, Glass, Keramik oder Epoxy vom Typ FR5, FR4 aufweist.
DE102007063342A 2006-12-29 2007-12-28 Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung Withdrawn DE102007063342A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/647,217 2006-12-29
US11/647,217 US7459729B2 (en) 2006-12-29 2006-12-29 Semiconductor image device package with die receiving through-hole and method of the same

Publications (1)

Publication Number Publication Date
DE102007063342A1 true DE102007063342A1 (de) 2008-07-03

Family

ID=39466027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007063342A Withdrawn DE102007063342A1 (de) 2006-12-29 2007-12-28 Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (2) US7459729B2 (de)
JP (1) JP2008211179A (de)
KR (1) KR20080063223A (de)
CN (1) CN101211945A (de)
DE (1) DE102007063342A1 (de)
SG (1) SG144128A1 (de)
TW (1) TWI358806B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11245863B2 (en) 2018-06-13 2022-02-08 Sony Semiconductor Solutions Corporation Imaging device for connection with a circuit element

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000461B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7812434B2 (en) * 2007-01-03 2010-10-12 Advanced Chip Engineering Technology Inc Wafer level package with die receiving through-hole and method of the same
US20080169556A1 (en) * 2007-01-16 2008-07-17 Xin Tec Inc. Chip package module heat sink
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
TWI474447B (zh) * 2009-06-29 2015-02-21 Advanced Semiconductor Eng 半導體封裝結構及其封裝方法
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法
CN103187508B (zh) * 2011-12-31 2015-11-18 刘胜 Led圆片级芯片尺寸封装结构及封装工艺
CN102569324B (zh) * 2012-02-22 2017-03-01 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
CN102646660B (zh) * 2012-04-27 2014-11-26 苏州晶方半导体科技股份有限公司 半导体封装方法
KR101985236B1 (ko) 2012-07-10 2019-06-03 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
CN104576575B (zh) * 2013-10-10 2017-12-19 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR102159548B1 (ko) * 2014-01-28 2020-09-24 엘지이노텍 주식회사 임베디드 인쇄회로기판
KR102158068B1 (ko) * 2014-02-05 2020-09-21 엘지이노텍 주식회사 임베디드 인쇄회로기판
EP2908341B1 (de) * 2014-02-18 2018-07-11 ams AG Halbleitervorrichtung mit oberflächenintegriertem Fokussierelement
CN104037146B (zh) * 2014-06-25 2016-09-28 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN105530410B (zh) * 2014-09-30 2019-05-07 豪威光电子科技（上海）有限公司 镜头包封模块的形成方法
KR20160080166A (ko) * 2014-12-29 2016-07-07 에스케이하이닉스 주식회사 이미지 센서 내장형 패키지 및 그 제조방법
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
WO2017059189A1 (en) * 2015-09-30 2017-04-06 Skyworks Solutions, Inc. Devices and methods related to fabrication of shielded modules
KR102016492B1 (ko) * 2016-04-25 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
CN107827079B (zh) * 2017-11-17 2019-09-20 烟台睿创微纳技术股份有限公司 一种mems芯片的制作方法
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法
KR20190088812A (ko) 2018-01-19 2019-07-29 삼성전자주식회사 팬-아웃 센서 패키지
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
CN110752225B (zh) * 2018-07-23 2022-07-12 宁波舜宇光电信息有限公司 感光组件及其制作方法
WO2020037677A1 (zh) * 2018-08-24 2020-02-27 深圳市汇顶科技股份有限公司 发光器件的封装方法、封装结构及电子设备
US10847400B2 (en) * 2018-12-28 2020-11-24 Applied Materials, Inc. Adhesive-less substrate bonding to carrier plate
TWI688073B (zh) * 2019-05-22 2020-03-11 穩懋半導體股份有限公司 半導體積體電路及其電路佈局方法
CN115036302A (zh) * 2022-05-31 2022-09-09 上海沛塬电子有限公司 一种晶圆级功率模组及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0630056B1 (de) * 1993-05-28 1998-02-18 Toshiba Ave Co., Ltd Verwendung einer anisotropischen leitfähigen Schicht für die Verbindung von Anschlussleitern einer Leiterplatte mit den elektrischen Anschlusskontakten einer photoelektrischen Umwandlungsvorrichtung und Verfahren zur Montage dieser Vorrichtung
US6297540B1 (en) * 1999-06-03 2001-10-02 Intel Corporation Microlens for surface mount products
JP4944301B2 (ja) * 2000-02-01 2012-05-30 パナソニック株式会社 光電子装置およびその製造方法
US6407411B1 (en) * 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
JP2003198897A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 光モジュール、回路基板及び電子機器
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US6970491B2 (en) * 2002-10-30 2005-11-29 Photodigm, Inc. Planar and wafer level packaging of semiconductor lasers and photo detectors for transmitter optical sub-assemblies
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
US7061106B2 (en) * 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US7329856B2 (en) * 2004-08-24 2008-02-12 Micron Technology, Inc. Image sensor having integrated infrared-filtering optical device and related method
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11245863B2 (en) 2018-06-13 2022-02-08 Sony Semiconductor Solutions Corporation Imaging device for connection with a circuit element
US11800249B2 (en) 2018-06-13 2023-10-24 Sony Semiconductor Solutions Corporation Imaging device for connection with a circuit element

Also Published As

Publication number Publication date
TWI358806B (en) 2012-02-21
CN101211945A (zh) 2008-07-02
US7459729B2 (en) 2008-12-02
US20080157312A1 (en) 2008-07-03
JP2008211179A (ja) 2008-09-11
US20080261346A1 (en) 2008-10-23
TW200834840A (en) 2008-08-16
SG144128A1 (en) 2008-07-29
KR20080063223A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
DE102007063342A1 (de) Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007060313A1 (de) Wafer Level Package (WLP) mit guter CTE-Eigenschaft und Verfahren zu deren Herstellung
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102008024802A1 (de) CMOS-Bildsensor-Chip-Packung in Chipgröße mit Chip aufnehmendem Durchgangsloch und Verfahren derselben
DE102008016324A1 (de) Halbleiterbausteinpackung mit einem Chip aufnehmendem Durchgangsloch und doppelseitigen Aufbauschichten auf beiden Oberflächenseiten für WLP und ein Verfahren dazu
DE102007063301A1 (de) RF-Modulpackage
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102008007694A1 (de) Bildsensorpackage auf Waferebene mit Die-Aufnahmeausnehmung und Verfahren zu deren Herstellung
US8237257B2 (en) Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8350377B2 (en) Semiconductor device package structure and method for the same
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102008010004A1 (de) Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102007055403A1 (de) Wafer-Level-Package mit Chipaufnahmehohlraum und Verfahren desselben
DE102008003156A1 (de) Mehrchip-Packung und Verfahren zu ihrer Ausbildung
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018106773A1 (de) Package mit Fan-Out-Strukturen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008007237A1 (de) Halbleiter-Bildeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE102008025319A1 (de) CMOS-Bildsensorchipgrößenpackageeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008014323A1 (de) Bildsensormodul mit einer Packageeinbauausnehmung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee