CN115036302A - 一种晶圆级功率模组及其制作方法 - Google Patents

Abstract

本发明公开了一种晶圆级功率模组及其制作方法，包括晶片和被动元件，晶片包括一晶片功能区，晶片功能区位于晶片的第一表面；被动元件包括至少一功率引脚，被动元件堆叠于晶片的第二表面上，晶片功能区通过一导电通路从晶片的第一表面电性连接至晶片的第二表面，并与被动元件的功率引脚电性连接；导电通路依附于晶片。本发明直接在晶片上连接一被动元件，相比现有技术，该晶片未经过埋入工序，省去了晶片封装带来的高度尺寸的浪费，本发明省去了嵌埋晶片封装的尺寸，使得除被动元件之外的厚度降低了至少50％；本发明对晶圆进行切割形成功率模组，功率模组的平面尺寸与晶圆切割后的晶片平面尺寸相同，省去了埋入工序带来的平面尺寸的浪费。

Description

一种晶圆级功率模组及其制作方法

技术领域

本发明属于半导体技术领域，尤其涉及一种晶圆级功率模组及其制作方法。

背景技术

随着经济社会的不断发展，人们对智能设备的依赖越来越强，像蓝牙耳机、智能手机、智能手表等。如蓝牙耳机，人们更加希望它能更加小巧，外观更加精美；如智能手表，希望它的功能更加强大；如智能手机，希望它能越来越薄，越来越轻。而限制它们发展的一大主要因素就是所用电源的尺寸太大而且太厚，这就对电源的设计提出了更高的要求。

如图1A所示的电路，其结构的截面图如图1B、图1C所示。从图中可以看出，晶片是埋入到一基板内，然后在基板的上方放置电感组成一电源模块。如图1B所示，为满足更加高效的生产，通常会将基板做成大连片，然后大连片上贴装电感，最后分割大连片的基板使其成为独立的单元，这就不得不让电感的尺寸小于基板的尺寸以预留切割距离，例如单边预留0.2mm，这种额外尺寸的浪费导致性能下降。因此，为解决该问题，会将基板先从正面预切，即切割深度为基板厚度的一半左右，此时基板仍是大连片的结构，然后再该基板上贴装电感，最后从基板的底面将大连片结构分割成独立的单元，如图1C所示，因此该结构的电感利用率非常高，相比图1B来说，效率会得到明显提升。

然而，对于图1C所示的电源模块，业界能做到的厚度基本都控制在1mm以下，而其中基板的封装厚度至少0.15mm，基板内晶片的厚度至少0.15mm，也就是整个基板的总厚度H2至少0.3mm，这就占了整个模块总厚度的至少30％。根据市场需求，该电源模块正往更薄的方向发展，例如0.8mm甚至0.5mm，图1C所示的封装结构已不再适用于未来场合。

发明内容

有鉴于此，本发明的目的在于提供一种晶圆级功率模组及其制作方法，以解决上述技术问题。

本发明第一方面提供了一种晶圆级功率模组，包括：

晶片，所述晶片包括一晶片功能区，所述晶片功能区位于晶片的第一表面；

被动元件，所述被动元件包括至少一功率引脚，所述被动元件堆叠于晶片的第二表面上，所述晶片功能区通过一导电通路从晶片的第一表面电性连接至被动元件的功率引脚；

至少部分所述导电通路依附于晶片本体。

优选的，所述导电通路包括至少一导电孔，所述导电孔贯穿晶片衬底。

优选的，所述导电通路通过导电孔在晶片的第二表面形成用于与被动元件电性连接的引脚结构。

优选的，所述导电孔位于晶片的晶片功能区的区域内。

优选的，所述导电孔位于晶片的晶片功能区的区域外。

优选的，所述导电孔位于晶片的外侧壁。

优选的，所述导电通路包括至少一导电孔，所述导电孔从功率模组的下表面延伸至上表面。

优选的，所述导电通路包括至少一导电孔，所述导电孔位于功率模组的侧壁。

优选的，所述导电通路包括至少一导电孔，所述导电孔的截面为圆形、方形、多边形中的一种。

优选的，所述导电通路包含至少一连接层，所述连接层用于将晶片的晶片功能区与被动元件的功率引脚通过焊接或电镀的方式电性连接。

优选的，所述导电孔的内壁形成有一第一绝缘层。

优选的，所述导电孔内还具有一金属扩散阻挡层，所述金属扩散阻挡层位于第一绝缘层内侧。

优选的，所述晶片功能区的表面形成有第二绝缘层，所述第二绝缘层用于阻挡SW功率引脚。

优选的，所述晶片的厚度小于100μm。

优选的，所述晶片的厚度小于50μm。

优选的，所述功率模组的平面尺寸与晶片的平面尺寸相同。

优选的，所述被动元件的平面尺寸与晶片的平面尺寸相同。

优选的，所述被动元件预先成型，所述被动元件包括被动元件功能区和完整的功率引脚，所述被动元件通过焊接与晶片电性连接。

优选的，在晶圆切割前，预先成型的所述被动元件焊接在晶圆上，所述被动元件在晶片的第二表面上方塑封形成支撑。

优选的，所述被动元件预先半成型，所述被动元件包括被动元件功能区，但不具有完整的功率引脚，所述被动元件通过电镀与晶片电性连接。

优选的，所述被动元件在晶圆上生长成型，并通过烧结或电镀与晶片电性连接。

优选的，所述被动元件包括第一被动元件和第二被动元件，所述晶片、第二被动元件和第一被动元件在垂直方向上依次堆叠设置。

优选的，所述第二被动元件的平面尺寸与晶片的平面尺寸相同。

优选的，所述晶片与第二被动元件之间、第二被动元件与第一被动元件之间，分别通过焊接形成互联。

优选的，所述晶片与第二被动元件之间，和/或，第二被动元件与第一被动元件之间，通过烧结或电镀形成互联。

优选的，所述被动元件包括第一被动元件和第二被动元件，所述第一被动元件和第二被动元件分别垂直堆叠在晶片的第二表面上。

优选的，所述第一被动元件和第二被动元件分别包括电感、电容、变压器、射频天线和滤波器。

优选的，所述被动元件为多路集成电感。

优选的，所述多路集成电感包括至少两个磁性单元，至少两个所述磁性单元的绕组共用同一磁柱，以使绕组的长度相等。

优选的，所述多路集成电感的绕组的输入引脚和输出引脚交错排布。

优选的，所述多路集成电感的每一路的绕组为单匝或多匝。

优选的，所述多路集成电感的每一路的绕组为多股并绕结构。

优选的，所述功率模组的引脚结构为金属层通过阻焊定义的区域面引脚、金属层之上再布线形成的柱状引脚、外部植入的球状引脚中的至少其一。

优选的，所述功率模组的功率引脚分布在功率模组的上表面和下表面中的至少一个表面。

优选的，所述功率引脚包括交流电压引脚和直流电压引脚，所述交流电压引脚位于功率模组的中间区域，所述直流电压引脚位于功率模组的四周。

优选的，所述功率引脚包括电容功率引脚，所述电容功率引脚位于功率模组上、下表面之间。

优选的，所述晶片包括至少一功率区。

优选的，所述晶片还包括至少一控制区。

优选的，所述晶片还包括电源管理区和/或数据处理区，以增大晶片的平面尺寸，使得其与被动元件的平面尺寸相同。

优选的，所述晶片的功率区的开关频率大于50MHZ。

优选的，所述晶片的功率区的开关频率大于100MHZ，以减少被动元件的平面尺寸，使得其与晶片的平面尺寸相同。

优选的，所述晶片包括两个功率区，两个所述功率区通过再布线层进行互联。

优选的，所述再布线层包括至少一TSV孔，所述TVS孔位于侧壁。

优选的，所述晶片包括第一晶片和第二晶片，所述第一晶片、第二晶片和被动元件在垂直方向上依次堆叠设置。

优选的，所述第二晶片包括至少一导电通路，所述导电通路贯穿第二晶片的衬底，所述导电通路位于第二晶片的内部或侧壁。

优选的，所述第一晶片用于实现功率开关功能，所述第二晶片用于实现控制功能。

优选的，所述第一晶片的平面尺寸与第二晶片的平面尺寸相同。

优选的，所述晶片与被动元件之间设置有粘结层。

优选的，所述晶片与被动元件之间设置有金属屏蔽层。

本发明第二方面提供了一种晶圆级功率模组的制作方法，包括如下步骤：

S1：提供一整张晶圆；

S2：在所述晶圆的衬底上形成TSV孔，在该步骤中所述TSV孔不贯穿晶圆衬底；

S3：在所述TSV孔的内壁形成第一绝缘层；

S4：在所述TSV孔内部填充金属，并在晶圆衬底的第一表面形成第一金属层；

S5：减薄晶圆的第二表面，使TSV孔内部的金属外露，将空间留给被动元件；

S6：在所述晶圆的第二表面设置被动元件；

S7：划片，形成独立的功率模组，所述功率模组的平面尺寸与晶片的平面尺寸相同。

优选的，所述步骤S6具体为：

若被动元件是分立的，则还需要将被动元件塑封形成塑封体，以支撑晶圆，且步骤S7需要从晶圆的第一表面进行划片切割；

若被动元件是预成型的拼板，则需要将被动元件与晶圆填缝固定；

优选的，所述步骤S6具体为：在所述晶圆的第二表面生长形成被动元件。

本发明第三方面提供了一种晶圆级功率模组的制作方法，包括如下步骤：

S1：提供一整张晶圆；

S2：在所述晶圆的第一表面上形成第一金属层，所述晶圆的第一表面为功能面；

S3：将所述晶圆的第一表面固定在载具上后，对晶圆进行减薄，将空间留给被动元件；

S4：从所述晶圆的第二表面向内形成TSV孔，所述TSV孔延伸至第一金属层；

S5：在所述TSV孔的内壁及晶圆的第二表面上形成第一绝缘层；

S6：在所述TSV孔内部填充金属，并在晶圆的第二表面上形成第二金属层；

S7：在所述晶圆的第二表面设置被动元件；

S8：划片，形成独立的功率模组，所述功率模组的平面尺寸与晶片的平面尺寸相同。

优选的，所述步骤S7具体为：

若被动元件是分立的，则还需要将被动元件塑封形成塑封体，以支撑晶圆，且步骤S7需要从晶圆的第一表面进行划片切割；

若被动元件是预成型的拼板，则需要将被动元件与晶圆填缝固定。

优选的，所述TVS孔的位置位于晶圆的切割道上。

本发明第四方面提供了一种晶圆级功率模组的制作方法包括如下步骤：

S1：提供一整张晶圆；

S2：在所述晶圆的第二表面铺设被动元件，所述被动元件内部具有内部金属层；

S3：形成导通孔，所述导通孔贯穿晶圆和被动元件；

S4：在所述导通孔内形成第一绝缘层；

S5：在被动元件的表面控深钻孔，在导通孔的一端形成一宽度更宽的导通孔，暴露出被动元件内部的金属层；

S6：在晶圆的第一表面、被动元件的表面和导通孔内形成金属层；

S7：蚀刻，在晶圆的第一表面和被动元件的表面分别形成所需的引脚；

S8：从导通孔位置进行划片，形成独立的功率模组，所述功率模组的平面尺寸与晶片的平面尺寸相同。

本发明第五方面提供了一种晶圆级功率模组的制作方法，包括如下步骤：

S1：提供一整张晶圆；

S2：在所述晶圆的第二表面铺设被动元件，所述被动元件内部具有内部金属层；

S3：从晶圆的第一表面向内形成导通孔，使得内部金属层外露；

S4：在所述导通孔内形成第一绝缘层；

S5：去除位于内部金属层外的部分第一绝缘层，使得部分内部金属层外露；

S6：在所述导通孔内填充金属，在晶圆的第一表面形成金属层；

S7：蚀刻，在晶圆的第一表面形成所需的引脚；

S8：从导通孔位置进行划片，形成独立的功率模组，所述功率模组的平面尺寸与晶片的平面尺寸相同。

优选的，在步骤S5之后，步骤S8之前，还包括：通过全加成方式直接在晶圆的第一表面形成具有图案的金属层，所述图案代表不同的引脚。

与现有技术相比，本发明具有以下有益效果：

(1)本发明直接在晶片上连接一被动元件，相比现有技术，该晶片未经过埋入工序，也就省去了晶片封装带来的高度尺寸的浪费，本发明省去了嵌埋晶片封装的尺寸，使得除被动元件之外的厚度降低了50％。

(2)由于晶片衬底的有效功能区往往只有不到10μm，使得晶片的衬底厚度能做的非常薄，加上衬底表面的钝化层以及导电层，总的厚度也能控制在50μm以内，甚至可以控制在30μm以内。对比现有技术，埋入工艺需要晶片的厚度至少150μm，才能保证埋入过程中晶片不会受损，而本发明因为以被动元件做支撑，固定晶片，所以可以将晶片做的非常薄，使得功率模组的高度会有大幅度的降低。换句话说，30μm厚度的晶片在整个功率模组中占比微乎其微，基本可以忽略不计，最终形成的功率模组厚度基本与被动元件本身的厚度一致，可以实现总高度小于0.5mm甚至小于0.3mm，而面积与晶片相当的晶圆级功率模组。

(3)通过本发明所述的结构，使得晶片厚度在整个模组中占比非常小，甚至可以忽略不计，尤其是对模组尺寸要求很高的场合，比如数据中心的垂直供电，穿戴品供电等等。

(4)被动元件主要和截面积有关，针对不同的应用场合，如果对厚度要求极为严苛，可以将模组的平面尺寸适当放开，以此来增大被动元件的平面尺寸，降低被动元件的厚度；如果对平面尺寸较为极为严苛，可以适当的将晶片平面尺寸缩小，增加被动元件的厚度，这样整个模组的设计就非常灵活。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A为现有技术中的功率模组的电路图；

图1B和图1C为现有技术中的功率模组的结构示意图；

图2A为本发明一实施例所公开的晶圆级功率模组的结构示意图；

图2B为本发明一实施例所公开的晶圆级功率模组的第二金属层的结构示意图；

图2C为本发明一实施例所公开的晶圆级功率模组的第二绝缘层的结构示意图；

图2D为本发明另一实施例所公开的晶圆级功率模组的结构示意图；

图3A和图3B为本发明另一实施例所公开的晶圆级功率模组的第二金属层及导电孔的结构示意图；

图4A和图4B为本发明另一实施例所公开的晶圆级功率模组的导电孔的结构示意图；

图4C为本发明一实施例所公开的晶圆级功率模组的第三金属层的结构示意图；

图5为本发明一实施例所公开的晶圆级功率模组的第一晶片和第二晶片的结构示意图；

图6A至图6E为本发明一实施例所公开的晶圆级功率模组的被动元件的绕组的结构示意图；

图7A至图7C为本发明一实施例所公开的晶圆级功率模组的功率引脚的结构示意图；

图8为本发明一实施例所公开的晶圆级功率模组的第一被动元件和第二被动元件的结构示意图；

图9为本发明另一实施例所公开的晶圆级功率模组的第一被动元件和第二被动元件的结构示意图；

图10A和图10B为本发明另一实施例所公开的晶圆级功率模组的结构示意图；

图11A和图11B为本发明另一实施例所公开的晶圆级功率模组的结构示意图；

图12为本发明一实施例所公开的晶圆级功率模组的金属屏蔽层的结构示意图；

图13A至图13F为本发明一实施例所公开的晶圆级功率模组的制作方法的流程示意图；

图14A至图14F为本发明另一实施例所公开的晶圆级功率模组的制作方法的流程示意图；

图15A至图15E为本发明另一实施例所公开的晶圆级功率模组的制作方法的流程示意图。

其中：1被动元件；1-1第一被动元件；1-2第二被动元件；2晶片；2-1第一晶片；2-2第二晶片；3第二金属层；4导电孔；5第一金属层；6连接层；7粘结层；8绕组；9第一绝缘层；10第二绝缘层；11第三金属层；12磁柱；13电容；14功率区；15控制区；16电源管理区；17金属屏蔽层；18TSV孔；19导通孔；20内部金属层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种晶圆级功率模组，如图2A所示，包括晶片2和被动元件1，晶片2包括一晶片功能区，晶片功能区位于晶片2的第一表面(图中为晶片2的下表面)；被动元件1包括至少一功率引脚，被动元件1堆叠于晶片2的第二表面(图中为晶片的上表面)上，晶片功能区通过一导电通路从晶片2的第一表面电性连接至晶片2的第二表面，并与被动元件1的功率引脚电性连接，晶片功能区包括第一金属层5；导电通路依附于晶片2，导电通路通过导电孔4在晶片2的第二表面形成用于与被动元件1电性连接的引脚结构，该引脚结构为第二金属层3，晶片2与被动元件1之间设置有粘结层7。

如图2A所示，本实施例中被动元件1为磁性元件，包含磁芯本体和绕组8，被动元件1的绕组8第一端和第二端均通过一连接层6连接到晶片2的第二金属层3。晶片2的平面尺寸(X、Y)与被动元件1的平面尺寸(X、Y)相同，相同也包含近似相等，可定义为两者尺寸偏差能控制在0～100μm以内。由于该功率模组是由晶圆切割形成，因此功率模组的平面尺寸即为晶片2的平面尺寸。功率模组的SW功率引脚通过导电通路与绕组8第一端借由连接层6连接，VO功率引脚通过导电通路与绕组8第二端借由连接层6连接。由于晶片2比较薄，外力很容易造成其损伤，因此会在晶片2与被动元件1之间设置一粘结层7，能将被动元件1与晶片2牢牢绑定，由于被动元件1厚度较大，因此相对较弱的晶片2可以依靠被动元件1的支撑而不被拉弯。更进一步，可以确保该功率模组的引脚有足够好的平整度。

为了能实现晶片2与被动元件1的连接，位于晶片2背面的引脚可以是第二金属层3通过连接层6与被动元件1的引脚连接；也可以是在第二金属层3上长bump或者植球，然后再与被动元件1的绕组8连接。

该功率模组的引脚可以是通过在第一金属层5上通过阻焊层进行直接定义，也可以是生长bump或者植球。

相比现有技术，本发明实施例的结构是直接在晶片2上连接一被动元件1，该晶片2未经过埋入工序，也就省去了晶片2封装带来的高度尺寸的浪费。如现有技术的结构，所需晶片2的厚度至少150μm，如果晶片2封装只需要上、下各一层金属层和绝缘层，至少也要150μm的厚度，也就是说总的基板厚度要达到300μm。而本发明实施例省去了嵌埋封装的尺寸，使得除被动元件1之外的厚度降低了50％。

在一些实施例中，被动元件1主要和截面积有关，针对不同的应用场合，如果对厚度要求极为严苛，可以将功率模组的平面尺寸适当放开，以此来增大被动元件1的平面尺寸，降低被动元件1的厚度；如果对平面尺寸较为极为严苛，可以适当的将晶片2平面尺寸缩小，增加被动元件1的厚度，这样整个功率模组的设计就非常灵活。

在一个较佳地实施例中，晶片2的厚度小于100μm甚至可以小于50μm，由于晶片2衬底的晶片功能区往往只有不到10μm，使得晶片2的衬底厚度能做的非常薄，加上衬底表面的钝化层以及导电通路，总的厚度也能控制在50μm以内，甚至可以控制在30μm以内。对比现有技术，埋入工艺需要晶片2的厚度至少150μm，才能保证埋入过程中晶片2不会受损，而本发明实施例因为以被动元件1做支撑，固定晶片2，所以可以将晶片2做的非常薄，使得功率模组的高度会有大幅度的降低。换句话说，30μm厚度的晶片2在整个功率模组中占比微乎其微，基本可以忽略不计，最终形成的功率模组厚度基本与被动元件1本身的厚度一致，可以实现总高度小于0.5mm甚至小于0.3mm，而面积与晶片2相当的WLCSM(Wafer Level ChipSize Module)。

本发明实施例的结构，使得晶片2厚度在整个功率模组中占比非常小，甚至可以忽略不计。尤其是对功率模组尺寸要求很高的场合，比如数据中心的垂直供电，穿戴品供电等等。

在一较佳地实施例中，晶片2衬底的第一表面、第二表面以及导电孔4的内壁分别形成一第一绝缘层9。如图2B所示，由于衬底为半导体，介于导体和绝缘体之间，因此在导电孔4的内壁和晶片2衬底的第一表面和第二表面均形成第一绝缘层9以实现导电孔4与衬底以及第二金属层3与衬底的电气绝缘。

在一较佳地实施例中，导电孔4内还具有一金属扩散阻挡层，金属扩散阻挡层位于第一绝缘层9内侧，金属扩散阻挡层位于第一绝缘层9和导电孔4之间，其目的是更进一步防止铜原子在高温下(如400℃)往衬底扩散，避免导电孔4与衬底之间形成通路。Ti、Ta、TaN及TiN可以用来制作金属扩散阻挡层，第一绝缘层9的材质包含二氧化硅(SiO2)或氮化硅(Si3N4)等。

在其他的一些实施例中，晶片功能区的表面形成有第二绝缘层10，第二绝缘层10用于阻挡SW功率引脚，如图2C所示，由于SW功率引脚为中间点，且跳变，一般不会引出来，因此会在第一金属层5的表面设置一第二绝缘层10以实现功率模组与系统板之间的绝缘。这样一来，该系统板进行布线的时候就会更加自由，无需避让该中间点。

在其他的一些实施例中，晶片2第二表面上省去了第二金属层3，这样导电孔4就可以直接通过连接层6与被动元件1连接，得到图2D所示的结构。相比图2B，第一绝缘层9并不存在于晶片2的第二表面上，该结构的实现可以是基于图2B的结构，对晶片2的第二表面进行机械研磨，将第二金属层3和位于晶片2第二表面的第一绝缘层9去除，甚至可以将衬底层继续研磨，做的更薄。那被动元件1与衬底之间的绝缘就可以通过粘结层7来实现。因此这里的粘结层7不仅起到电气绝缘的作用还起到固定支撑晶片2的作用。晶片2的第二表面不一定仅代表衬底加工的初始面，后续可能通过机械研磨将晶片2衬底减薄，减薄后的表面亦可称作第二表面。

在其他的一些实施例中，导通电路结构还可以如图3A所示，导电孔4位于第一晶片2-1的四周，而被动元件1绕组8的第一端和第二端靠近中间区域，这时第一晶片2-1和被动元件1的连接就需要通过第二金属层3进行过渡。结合前述几个实施例，可以明显看出，通过第二金属层3可以让第一晶片2-1的导电孔4以及被动元件1的绕组8引脚分布更加自由，不受彼此约束。对于直接在第一晶片2-1上铺设电容13或者电感，仍可以通过第二金属层3进行过渡走线。

在一较佳地实施例中，由于导电孔4的直径会比较小，因为绕组8的一端需要连接多个导电孔4，以此实现更小的导通电阻，如图3B所示。

在其他的一些实施例中，导电孔4位于晶圆的切割道位置，如图4A所示，导电孔4是设置于晶片2的侧壁，然后延伸至晶片2上的第一金属层5和第二金属层3形成外接的两个端面。这种结构不再占用衬底内部空间，可以让晶片2的利用率更高，尤其是针对引脚密度很高的应用场合。芯片挖孔由于有精度和污染问题，会损伤芯片功能区，比如快速且低成本的激光开孔，光会衍射损伤功能区。所以，往往需要避让较大距离。而如果希望精度高污染小，则需要很昂贵的干蚀方法。如图4B所示，导电孔4是在整张晶圆的切割道上形成，通过划片后该导电孔4的各一半分配给相邻的两个单元，如图4B中的中间晶片单元两侧的金属即为图4A左右两侧的侧边金属。因此相比之下，本实施例会进一步缩小导电孔4的占地面积。因为切割道晶圆本身就有，且功能区只需在过孔的一侧避让。

图4B所示导电孔4为方形，当然也可以为圆形阵列，椭圆形等，这里不做限制。

对于图4B，晶片单元可以是多个开关管并联或者串联，那对应的切割方式可能是两个晶片单元为一整体被切割下来，亦或者四个晶片单元为一整体，亦或者是6个晶片单元为一整体等等。

要实现每个晶片单元的互联，可以在每个晶片单元的第一金属层5外围继续生长第三金属层11，该第三金属层11是互联多个单元以实现完整的多相电路，如图4C所示。

在其他的一些实施例中，晶片2包括第一晶片2-1和第二晶片2-2，如图5所示，在第一晶片2-1与被动元件1之间设置第二晶片2-2，如第一晶片2-1定义为含驱动的开关器件，第二晶片2-2定义为控制器件。这样本发明的功率模组除了主功率开关(含驱动)和被动元件1外，还可以集成控制功能。如此一来，控制器件与开关器件之间的连接就可以在功率模组内部解决，整个功率模块的引脚就会很少，客户使用也会更加灵活、方便。为了增强第一晶片2-1、第二晶片2-2以及被动元件1之间的可靠性，可以在它们之间分别设置粘结层7。绕组8的第一端会通过连接层6与第二晶片2-2的导电通路连接，然后再通过连接层6与第一晶片2-1的导电通路连接，最后在功率模组底部形成交流电压(以SW为例)和直流电压(以VO为例)功率引脚。

在其他的一些实施例中，被动元件1为多路集成电感，该电感结构为一四路耦合电感或者耦合变压器，多路集成电感包括至少两个磁性单元，至少两个磁性单元的绕组8共用同一磁柱12，以使绕组8的长度相等。多路集成电感的绕组8的输入引脚和输出引脚交错排布，以图6A为例，沿着A-A’方向的截面结构如图6C所示，所形成的出脚可为交流直流SW1-VO1-SW3-VO3交错的排列形式，那对应功率模组的引脚排布也是交错排布。

在一较佳地实施例中，多路集成电感的每一路的绕组8为单匝或多匝，多路集成电感的每一路的绕组8为多股并绕结构，如图6D所示，为了能实现更好的耦合效果以及更好的动态特性，可以将两个磁柱12对应的绕组8共用一个磁柱12。从图6E可以看出，SW与VO是非交错排列的，主要是为了让两个绕组8的长度近似相等，这样均流效果会更好。

需要注意的是每一路的绕组8可以是单匝也可以是多匝，也可以是多股并绕；该多路电感亦可以是多路非耦合电感及多绕组变压器，这里不再赘述。

在其他的一些实施例中，功率模组的功率引脚分布在功率模组的上表面和下表面中的至少一个表面，功率引脚包括交流电压引脚和直流电压引脚，交流电压引脚位于功率模组的中间区域，直流电压引脚位于功率模组的四周，如图7A所示，交流电压的引脚位于功率模组的中间位置，直流电压的引脚位于功率模组边缘。相比前述实施例，本实施例的好处就是直流电压的引脚位于边缘方便客户走线，由于交流电压引脚放置在中间区域，自然就不会阻碍直流部分往外引线，客户使用会非常灵活。

导电孔4可以是先通过激光钻孔再电镀的方式形成，激光钻孔的成本相对于干法蚀刻会低很多，但是这种方式的能量相对较大，对功能区的损伤比较明显。采用本实施例的结构，交流电压引脚设置在功率模组中间位置，相比于分散设置，这种集中设置的方式会大大减少其占地面积，如图7B所示。换句话说，如果是分散设置，按每个导电孔4都需要一个安全区域的占地面积，多个孔叠加起来，安全区域占地面积就会非常大，而集中设置，可以让所有的孔只需要一个安全区域。

需要注意的是，晶片2上方堆叠的器件可以是被动元件1，如电感，也可以变压器，也可以是电容13等等。

在其他的一些实施例中，被动元件1包括第一被动元件1-1和第二被动元件1-2，第一被动元件1-1和第二被动元件1-2分别垂直堆叠在晶片2的第二表面上。如图8所示，可以将晶片2上方放置电感和电容13，形成完整的闭合回路。对于buck电路来说，电容13为输入电容；对于boost来说，电容13为输出电容。在晶片2上放置多元件时，各元件之间缝隙应该有填充材料，比如使用一样的粘结材料，避免在晶片2上产生应力。

在其他的一些实施例中，晶片2、第二被动元件1-2和第一被动元件1-1在垂直方向上依次堆叠设置，第二被动元件1-2的平面尺寸与晶片2的平面尺寸相同，晶片2与第二被动元件1-2之间、第二被动元件1-2与第一被动元件1-1之间，分别通过焊接形成互联。如图9所示，可以在晶片2上先铺设电容13，再铺设电感。此时，电容13层位于电感和晶片2之间，形成完整的闭合回路。相比于图8，将电容13平铺的面积与晶片2面积相当，可以将电容13容值做的很大，充分满足功率模组去耦需求。将两个容电极做的尽量近，可以让输入回路做的很小，降低loop电感。为了回路电感小，电容13靠近晶片2，磁性元件在电容13之上，因此，电容13不仅有电容电极，还有协助磁性元件与晶片2互联的过渡电极。

如图10A、图10B所示，前述的实施例中各被动元件1可以通过先预成型，再堆叠在晶片2之上。但堆叠精度，会导致孔径较大，或者需要背面铺铜扩大焊盘。导致工艺复杂和空间浪费。本发明实施例是可以在晶片2背面，以晶片2为载体，生长所需磁性元件或者电容元件(统称无源器件)。或者将半成型(有功能区，但尚无完整引出电极)的无源器件通过电镀与晶片2连接。这样就可以使用晶圆半导体工艺精度进行互联，即通过钻孔、电镀工艺进行晶片2和无源器件的电性互联。精度和空间利用率和可靠性乃至生产效率都大为提升。

对比前述几个实施例，可以明显看出，电容13与晶片2的连接或者电感与电容13的连接，不仅可以通过焊接，此时连接层6材质与导电孔4材质不同；也可以是基于晶片2本体自下而上生长连接层6，此时连接层6与导电孔4材质相同。

如图11A所示，使用晶圆工艺制作完整功能功率模组，但并不局限于电源功率模组。比如射频功放，在背面设置滤波器乃至天线，即功率模组由晶圆工艺切割而成，功率模组的平面尺寸就是晶片2的平面平面尺寸；功率模组中，空间尽可能的提供给无源器件，即晶片2的厚度尽可能的薄，100μm甚至50μm以下。

要达到这个目的，除了本发明的晶圆级功率模组的制作方法之外，还需要晶片2的面积与无源器件相当。有两种方法：其一，本发明晶片2的功率区14工作频率在50MHZ乃至100MHZ以上，即减小无源器件的面积，使其与晶片2面积相当；其二，尽可能在晶片2中集成更多的非功率功能，比如控制区15和电源管理区16，电源管理区16为电源功率模组的智能管理功能，即Power Management，或者其他数字管理和数据处理功能，使得晶片2面积与无源器件相当。

在一较佳地实施例中，如图11B所示，晶片功能区电性连接到功率模组的顶面，实现双面pinout或者双面布线，使得引脚分布较为灵活。同时，散热效果也得到提升。也可以设置更多功能，比如顶部布线设置成射频发射和接收的天线。

在其他的一些实施例中，如图12所示，在被动元件1与晶片2之间设置结构支撑件，尤其是对于晶片2很薄，通过这种方式能加固其机械强度。该支撑件中金属屏蔽层17可以起到屏蔽作用，隔离电感和芯片，避免晶片2被电磁干扰。

图13A至图13F示出了本发明一实施例中的晶圆级功率模组的制作方法，步骤如下：

S1：提供一整张晶圆；

S2：在晶圆的衬底上形成TSV孔18，在该步骤中TSV孔18不贯穿晶圆衬底，如图13A所示；

S3：在TSV孔18的内壁形成第一绝缘层9，如图13B所示；

S4：在TSV孔18内部填充金属，并在晶圆衬底的第一表面形成第一金属层5，如图13C所示；

S5：减薄晶圆的第二表面，使TSV孔18内部的金属外露，将空间留给被动元件1，如图13D所示；

S6：在晶圆的第二表面设置被动元件1，如图13E所示；

S7：划片，形成独立的功率模组，功率模组的平面尺寸与晶片2的平面尺寸相同，如图13F所示，以形成如图2D所示的功率模组结构。

需要注意的是，步骤S2中，TSV孔18的形成方式通常为干法蚀刻，也可以采用激光钻孔的方式实现；

在一较佳地实施例中，步骤S6具体为：

若被动元件1是分立的，则还需要将被动元件1塑封形成塑封体，以支撑晶圆，且步骤S7需要从晶圆的第一表面进行划片切割；

若被动元件1是预成型的拼板，则需要将被动元件1与晶圆填缝固定。

在一较佳地实施例中，步骤S6具体为：晶圆的第二表面生长形成被动元件1。

可选的，如图2A所示的功率模组结构由以下的制作方法形成：

S1：提供一整张晶圆；

S2：在晶圆的第一表面上形成第一金属层5，晶圆的第一表面为功能面；

S3：将晶圆的第一表面固定在载具上后，对晶圆进行减薄，将空间留给被动元件1；

S4：从晶圆的第二表面向内形成TSV孔18，TSV孔18延伸至第一金属层5；

S5：在TSV孔18的内壁及晶圆的第二表面上形成第一绝缘层9；

S6：在TSV孔内18部填充金属，并在晶圆的第二表面上形成第二金属层3；

S7：在晶圆的第二表面设置被动元件1；

S8：划片，形成独立的功率模组，功率模组的平面尺寸与晶片的平面尺寸相同。

在上述制作方法的基础上，TSV孔18的位置可以位于晶片单元之间的切割道上时，可制作形成如图4A所示的功率模组结构。

图14A至图14F示出了本发明另一实施例中的晶圆级功率模组的制作方法，步骤如下：

S1：提供一整张晶圆；

S2：在晶圆的第二表面铺设被动元件1，如图14A所示；

S3：形成导通孔19，导通孔19贯穿晶圆和被动元件1，如图14B所示；

S4：在导通孔19内形成第一绝缘层9，如图14C所示；

S5：在被动元件1的表面控深钻孔，在导通孔19的一端形成一宽度更宽的导通孔19，如图14D所示，在该步骤中，更宽的导通孔19处的第一绝缘层9被去除；

S6：在晶圆的第一表面、被动元件1的表面和导通孔19内形成金属层，如图14E所示；

S7：蚀刻，在晶圆的第一表面和被动元件1的表面分别形成所需的引脚，如图14F所示；

S8：从导通孔19位置进行划片，形成独立的功率模组，功率模组的平面尺寸与晶片2的平面尺寸相同，以形成如图11B所示的功率模组结构。

需要注意的是，步骤S2中，被动元件1可以电感，电容13，变压器等，被动元件1的铺设可以用LTCC即低温烧结陶瓷、CVD气相沉淀等工艺。

图15A至图15E示出了本发明另一实施例中的晶圆级功率模组的制作方法，步骤如下：

S1：提供一整张晶圆；

S2：在晶圆的第二表面铺设被动元件1，被动元件1内部具有内部金属层20，；

S3：从晶圆的第一表面向内形成导通孔19，使得内部金属层20外露，如图15A所示；

S4：在导通孔19内形成第一绝缘层9，如图15B所示；

S5：去除位于内部金属层20外的部分第一绝缘层9，使得部分内部金属层20外露，如图15C所示；

S6：在导通孔19内填充金属，在晶圆的第一表面形成金属层，如图15D所示；

S7：蚀刻，在晶圆的第一表面形成所需的引脚，如图15E所示；

S8：从导通孔19位置进行划片，形成独立的功率模组，功率模组的平面尺寸与晶片2的平面尺寸相同，以形成如图11A所示的功率模组结构。

需要注意的是，步骤S7中，可以通过激光刻蚀的方式，也可以通过化学方式进行蚀刻。

如流程S6和S7，也可以合并成一种工艺方式，即采用全加成的金属化方式，基于S5之后在晶圆的第一表面上直接电镀形成具有图形的金属布线层，所述图形代表不同的引脚。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种晶圆级功率模组，其特征在于，包括：

晶片，所述晶片包括一晶片功能区，所述晶片功能区位于晶片的第一表面；

被动元件，所述被动元件包括至少一功率引脚，所述被动元件堆叠于晶片的第二表面上，所述晶片功能区通过一导电通路从晶片的第一表面电性连接至被动元件的功率引脚；

至少部分所述导电通路依附于晶片本体。

2.根据权利要求1所述的晶圆级功率模组，其特征在于，所述导电通路包括至少一导电孔，所述导电孔贯穿晶片衬底。

3.根据权利要求2所述的晶圆级功率模组，其特征在于，所述导电孔位于晶片的晶片功能区的区域内。

4.根据权利要求2所述的晶圆级功率模组，其特征在于，所述导电孔位于晶片的晶片功能区的区域外。

5.根据权利要求1所述的晶圆级功率模组，其特征在于，所述晶片的厚度小于100μm。

6.根据权利要求1所述的晶圆级功率模组，其特征在于，所述功率模组的平面尺寸与晶片的平面尺寸相同。

7.根据权利要求1所述的晶圆级功率模组，其特征在于，所述被动元件的平面尺寸与晶片的平面尺寸相同。

8.根据权利要求1所述的晶圆级功率模组，其特征在于，所述被动元件包括第一被动元件和第二被动元件，所述晶片、第二被动元件和第一被动元件在垂直方向上依次堆叠设置。

9.根据权利要求1所述的晶圆级功率模组，其特征在于，所述晶片包括第一晶片和第二晶片，所述第一晶片、第二晶片和被动元件在垂直方向上依次堆叠设置。

10.一种晶圆级功率模组的制作方法，其特征在于，包括如下步骤：

S1：提供一整张晶圆；

S2：在所述晶圆的衬底上形成TSV孔，在该步骤中所述TSV孔不贯穿晶圆衬底；

S3：在所述TSV孔的内壁形成第一绝缘层；

S4：在所述TSV孔内部填充金属，并在晶圆衬底的第一表面形成第一金属层；

S5：减薄晶圆的第二表面，使TSV孔内部的金属外露，将空间留给被动元件；

S6：在所述晶圆的第二表面设置被动元件；

S7：划片，形成独立的功率模组，所述功率模组的平面尺寸与晶片的平面尺寸相同。

Images