JP2002016021A - 半導体チップの生産方法及び半導体チップ - Google Patents

半導体チップの生産方法及び半導体チップ

Info

Publication number
JP2002016021A
JP2002016021A JP2000194552A JP2000194552A JP2002016021A JP 2002016021 A JP2002016021 A JP 2002016021A JP 2000194552 A JP2000194552 A JP 2000194552A JP 2000194552 A JP2000194552 A JP 2000194552A JP 2002016021 A JP2002016021 A JP 2002016021A
Authority
JP
Japan
Prior art keywords
chip
semiconductor wafer
semiconductor
semiconductor chip
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000194552A
Other languages
English (en)
Inventor
Shinya Taku
真也 田久
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Disco Corp
Original Assignee
Toshiba Corp
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Disco Abrasive Systems Ltd filed Critical Toshiba Corp
Priority to JP2000194552A priority Critical patent/JP2002016021A/ja
Publication of JP2002016021A publication Critical patent/JP2002016021A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 抗折強度が高く、かつ、薄型の半導体チップ
を生産する 【解決手段】 半導体ウェーハに形成されたストリート
を切削して表面にダイシング溝を形成する溝形成工程
と、ダイシング溝が形成された表面に保護部材を貼着す
る保護部材貼着工程と、少なくともダイシング溝に至る
まで半導体ウェーハの裏面を研削し、200μm〜60
μmの厚さのチップを形成するチップ形成工程と、形成
されたチップの裏面を化学的エッチングにより15μm
〜30μmエッチング除去するエッチング工程とから構
成される半導体チップの生産方法を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェーハを
個々のチップに分割する方法に関する。
【0002】
【従来の技術】半導体ウェーハを個々のチップに分割す
る場合、通常は、分割に先立ち半導体ウェーハの裏面を
研削して所望の厚さ(300μm〜500μm程度)に
形成し、その後ダイシング装置を用いてダイシングする
ことによって個々のチップに分割している。
【0003】しかし、近年、携帯電話やノートブック型
パソコン等の電子機器の小型化、軽量化のニーズ、スマ
ートカード等の発達により、半導体チップの薄型化の要
求が高まり、その厚さも200μm以下とすることが求
められている。
【0004】ところが、半導体チップを薄く形成する
と、抗折強度が弱まるため、外的応力が加えられた場合
にはそれに耐えることができず、破損の頻度が高くなっ
て製品の寿命が著しく低下するという問題がある。
【0005】そこで、半導体ウェーハを薄く形成しつつ
抗折強度を高めるために、半導体ウェーハの裏面を研削
した後、化学的エッチングによって研削面に生じた微細
なクラックを除去しながら薄く形成することが試みられ
ている。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
ようにして薄く形成した半導体ウェーハをダイシング装
置を用いてダイシングする前には、研削用の保護テープ
を表面から剥離し、裏面にダイシング用のテープを貼着
しなければならないため、その際に半導体ウェーハが破
損するおそれがある。
【0007】また、研削面に生じたクラックが化学的エ
ッチングによって除去されていても、ダイシングによっ
て半導体ウェーハの裏面に細かな欠けが生じるため、そ
の欠けによって抗折強度が低下するという問題がある。
【0008】このように、半導体チップの生産において
は、抗折強度が高く、かつ、薄い半導体チップを生産す
ることに課題を有している。
【0009】
【課題を解決するための手段】上記課題を解決するため
の具体的手段として本発明は、ストリートによって区画
されて複数のチップ領域が形成された半導体ウェーハを
個々のチップに分割する半導体ウェーハの分割方法であ
って、半導体ウェーハに形成されたストリートを切削し
て表面にダイシング溝を形成する溝形成工程と、ダイシ
ング溝が形成された表面に保護部材を貼着する保護部材
貼着工程と、少なくともダイシング溝に至るまで半導体
ウェーハの裏面を研削し、200μm〜60μmの厚さ
のチップを形成するチップ形成工程と、形成されたチッ
プの裏面を化学的エッチングにより15μm〜30μm
エッチング除去するエッチング工程とから構成される半
導体チップの生産方法を提供する。
【0010】このように構成される半導体チップの生産
方法によれば、半導体ウェーハの表面にダイシング溝を
形成し、そのダイシング溝に至るまで裏面を研削して個
々の半導体チップに分割し、更に個々の半導体チップの
裏面を化学的エッチングにより所定量除去することとし
たので、裏面の研削によって薄くなっても個々のチップ
の抗折強度は低下しないため、従来よりも薄く研削する
ことが可能となる。
【0011】また本発明は、上記本発明に係る生産方法
によって生産された半導体チップに600MPaの抗折
応力を付与した場合に抗折応力に耐えることのできる確
率が75%以上である半導体チップ、及び、上記本発明
に係る生産方法によって生産された半導体チップに50
0MPaの抗折応力を付与した場合に該抗折応力に耐え
ることのできる確率が85%以上である半導体チップを
提供する。
【0012】更にこの半導体チップは、チップの厚さを
hとし、チップの幅をbとし、チップに荷重を加える際
の支点間の距離をa、チップの支点に加える抗折荷重を
Wとし、抗折荷重を加えた際に該チップに生じる抗折応
力をσとした場合に、抗折応力σが、σ=3aW/bh
2の式によって求められることを付加的な要件とする。
【0013】このように構成される半導体チップは、抗
折強度が高いと共に薄く形成されているため、各種電子
機器の小型化、薄型化、軽量化に資すると共に、後の工
程での破損等の危険性を低くすることができる。
【0014】
【発明の実施の形態】本発明の実施の形態の一例につい
て図面を参照して説明する。まず最初に、図1に示す複
数のチップ領域CがストリートSによって区画されて表
面に形成された半導体ウェーハWの表面に、図2に示す
ダイシング装置10を用いてダイシング溝を形成する。
【0015】図2のダイシング装置10においては、ダ
イシング溝を形成しようとする半導体ウェーハWは、カ
セット11に複数収容され、搬出入手段12によって1
枚ずつ仮置き領域13に取り出されてから第一の搬送手
段14によってチャックテーブル15に搬送され、吸引
保持される。
【0016】次に、チャックテーブル15が+X方向に
移動することによって半導体ウェーハWがアライメント
手段16の直下に位置付けられ、ここでダイシング溝を
形成すべきストリートが検出され、そのストリート16
と回転ブレード17とのY軸方向の位置合わせが行われ
る。
【0017】そして更に、半導体ウェーハWを保持した
チャックテーブル15が+X方向に移動し、高速回転す
る回転ブレード17を備えた切削手段18が下降して半
導体ウェーハWの表面のストリートに切り込む。このと
き、回転ブレード17の先端部が裏面まで達しないよう
に切り込み深さを制御して切削することにより、表面に
ダイシング溝を形成する。
【0018】また、切削手段18をストリート間隔だけ
Y軸方向に割り出し送りしながらチャックテーブル15
をX軸方向に往復移動させることによって、同方向のす
べてのストリートにダイシング溝が形成される。
【0019】更に、チャックテーブル15を90度回転
させてから上記と同様の切削を行うことにより、図3に
示すように、縦横に設けられたすべてのストリートにほ
ぼ一定の深さ(後述するチップ形成工程で形成されるチ
ップの厚さ以上の深さ)のダイシング溝19が形成され
る(溝形成工程)。
【0020】次に、溝形成工程によってダイシング溝が
形成された半導体ウェーハWの表面には、図4に示すよ
うに、保護部材、例えば保護テープTが貼着される(保
護部材貼着工程)。
【0021】そして、表面に保護テープTが貼着された
半導体ウェーハWは、図5に示す研削装置20に搬送さ
れる。この研削装置20においては、保護テープTが貼
着された半導体ウェーハWは、保護テープTを下にし
て、即ち、半導体ウェーハWの裏面を上にしてカセット
21aに収容される。
【0022】表面に保護テープTが貼着されカセット2
1aに収容された半導体ウェーハWは、搬出入手段22
によって1枚ずつ取り出され、第一の中心合わせテーブ
ル23に載置されて一定の位置に位置合わせされる。
【0023】ターンテーブル25には、4つのチャック
テーブル26a、26b、26c、26dが配設されて
おり、第一の中心合わせテーブル23において位置合わ
せされた半導体ウェーハWは、第一の搬送手段24によ
ってチャックテーブル26aに搬送される。
【0024】そして、ターンテーブル25が矢印の方向
に90度回転することによって半導体ウェーハWが第一
の研削手段27aの直下に位置付けられ、第一の研削手
段27aによって裏面が研削される。ここでは例えば粗
研削が行われる。
【0025】更に、第一の研削手段27aによる研削の
終了後は、更にターンテーブル25が90度回転するこ
とによって半導体ウェーハWが第二の研削手段27bの
直下に位置付けられ、第二の研削手段27bによって裏
面が研削される。ここでは例えば仕上げ研削が行われ
る。
【0026】研削手段27a、27bは、起立した壁部
28に対して上下動可能となっている。ここで、研削手
段27aと研削手段27bとは砥石の種類以外について
は同様に構成されるため、同一の符号を付して説明する
と、起立した壁部28には一対のレール29が垂直方向
に併設され、パルスモータ30に駆動されレール29に
ガイドされてスライド部31が上下動するのに伴い、ス
ライド部31に固定された研削手段27a、27bが上
下動する構成となっている。
【0027】研削手段27a、27bにおいては、回転
可能に支持されたスピンドル32にマウンタ33を介し
て研削ホイール34が装着されており、研削ホイール3
4の下部には第一の研削砥石35a、第二の研削砥石3
5bが固着されている。例えば、第一の研削砥石35a
としては粗研削用の砥石、第二の研削砥石35bとして
は仕上げ研削用の砥石が用いられる。
【0028】なお、2段階の研削が必要とされない場合
は、第一の研削砥石35aと第二の研削砥石35bとに
同一のものを用い、第一の研削手段27aと第二の研削
手段27bとで同様の研削を並行して行うこともでき
る。
【0029】半導体ウェーハWの裏面を研削していく
と、やがて溝形成工程において形成したダイシング溝1
9が図6に示すように表出し、表出したダイシング溝1
9によって半導体ウェーハWが個々のチップに分割され
る。研削の際は、研削手段27a、27bの垂直方向の
位置を高精度に制御することによって、各チップを所望
の厚さに形成することができ、ここでは例えば厚さが2
00μm〜60μmになるまで研削を行う(チップ形成
工程)。
【0030】このようにしてチップ形成工程において形
成された個々のチップは、ターンテーブル25が90度
回転することによって洗浄領域36の近傍に位置付けら
れ、保護テープTに貼着されたままの状態で第二の搬送
手段37によって洗浄領域36に搬送され、ここで研削
屑が洗い流され、乾燥される。
【0031】そして、第二の搬送手段37によって第二
の中心合わせテーブル38に搬送されてここで分割済み
の半導体ウェーハWが一定の位置に位置合わせされてか
ら、裏面を上にした状態で搬出入手段22によってカセ
ット21bに収容される。
【0032】なお、分割済みの半導体ウェーハWは、保
護テープTによって一体として保持されているものの、
分割前に比べると保持状態が不十分となっているため、
保護テープTの下側を更にハードトレーで補強しておく
ことが好ましい。
【0033】カセット21bに収容された複数の分割済
みの半導体ウェーハは、カセット21bごと図7に示す
ドライエッチング装置40に搬送される。このドライエ
ッチング装置40には、板状物の搬出入を行う搬出入チ
ャンバー41と、ドライエッチングを行う処理チャンバ
ー42と、エッチングガスを処理チャンバー42に供給
するガス供給部43とを備え、チップ形成工程で個々の
チップに分割された半導体ウェーハはカセット21bに
収容されており、搬出入手段44によって1枚ずつ取り
出され、第一のゲート45が開くことによって搬出入チ
ャンバー41に収容され、裏面を上にした状態で保持部
46に保持される。
【0034】分割済みの半導体ウェーハが搬出入チャン
バー41に収容されると、ゲート45を閉じ、搬出入チ
ャンバー41の内部を真空にする。次に、処理チャンバ
ー42に設けた第二のゲート47を開き、図8に示すよ
うに、保持部46が処理チャンバー42の内部に移動す
ることにより、分割済みの半導体ウェーハWが処理チャ
ンバー42に収容される。こうして分割済みの半導体ウ
ェーハWが処理チャンバー42に収容されると、第二の
ゲート47を閉じて処理チャンバー42の内部を密閉す
る。
【0035】図9を参照して説明すると、ガス供給部4
3には弗酸系のエッチングガスが蓄えられているタンク
48aを備え、ポンプ48によってエッチングガスをホ
ース49を通じて処理チャンバー42に供給する構成と
なっており、処理チャンバー42を密閉した状態でエッ
チングガスを供給しながら、処理チャンバー42に設け
た高周波電源及び同調機50から一対の高周波電極51
a、51bに高周波電圧を供給することにより、分割済
みの半導体ウェーハWの裏面がドライエッチング(プラ
ズマエッチング)される。このとき、冷却部52には冷
却水循環器53から冷却水が供給される。
【0036】このようにしてドライエッチングが行われ
ると、分割済みの半導体ウェーハW、即ち個々のチップ
が15μm〜30μmエッチングされ、裏面に生じてい
た歪みが除去される。
【0037】ガス供給部43には、処理チャンバー42
と連通する吸引ポンプ54及びフィルター55を備えて
おり、エッチングの終了後、エッチングガスは、吸飲ポ
ンプ54で吸引され、更にフィルター55において中和
されて排出部56から外部に排出される。そして、処理
チャンバー42内を真空にして第二のゲート47を開
き、エッチングされた分割済みの半導体ウェーハWを保
持した保持部46が搬出入チャンバー41に移動し、第
二のゲート47を閉じる。
【0038】こうして半導体ウェーハWが搬出入チャン
バー41に移動すると、第一のゲート45を開き、搬出
入手段44が半導体ウェーハWを保持して搬出入チャン
バー41から搬出し、カセット21bに収容する。
【0039】以上のようなドライエッチングを、カセッ
ト21aに収容されたすべての分割済みの半導体ウェー
ハについて行うことにより、すべてのチップの裏面がド
ライエッチングされてクラックや欠けが除去される(エ
ッチング工程)。なお、エッチング工程はウェットエッ
チングによって行ってもよい。ウェットエッチングによ
る場合は、図5の第二の中心合わせテーブル38の近傍
に2点鎖線で示した洗浄領域36にウェットエッチング
手段39を配設すれば、洗浄とウェットエッチングとを
兼用することができ、簡単な装置構成においてエッチン
グ工程までの一連の工程を効率良く遂行することができ
る。
【0040】このように、半導体ウェーハの分割後に個
々のチップの裏面を化学的エッチングによって所定量除
去するようにしたことにより、個々のチップにはダイシ
ングによって生じる欠けが全くないため、抗折強度が高
くなる。しかも、裏面の研削において半導体ウェーハの
厚さが薄くなっても、個々のチップに分割され研削負荷
が軽減されるため、より薄く研削することが可能とな
り、従来よりチップの薄型化を図ることができる。
【0041】また、研削によって裏面に生じたクラック
が化学的エッチングによって除去される上にチップの角
が丸くなるため、この点においても抗折強度を高めるこ
とができる。
【0042】このようにして形成された個々のチップに
ついて、図10に示す方法によって抗折強度を測定し
た。図10は、いわゆる4点曲げ試験の様子を示したも
ので、距離L2だけ離れた平行な2本の支持棒60の上
に本発明の方法によって形成された厚さhのチップCを
載置し、上方から距離L1だけ離れた平行な2本の押し
棒61を用いて加重Wを加える。
【0043】このときチップCの内部に生じる内部応力
σは、抗折強度と呼ばれ、 σ[MPa]=3aW/bh2 ………(1) で表すことができる。ここで、図11にも示すように、
aはチップCに荷重を加える際の支点間の距離を意味
し、a=(L2−L1)/2で求められる。また、bは
チップ幅、hはチップの厚さ、Wは破断荷重であり、
a、b、L1、L2の単位は[mm]、Wの単位は
[N]、σの単位は[MPa]である。
【0044】本発明の方法によって生産されたチップに
ついて、従来の方法により生産されたチップとの対比に
おいて図10及び図11に示した4点曲げ試験を行った
ところ、図12に示す結果を得た。本試験の対象とした
チップは、縦10mm、横25mm、厚さ200mmの
シリコンチップであり、以下に示す方法A、B、C、D
によって生産した。
【0045】(方法A) 厚さ400μmの半導体ウェ
ーハを裏面研削により厚さを200μmとした後にダイ
シングして縦10mm、横25mm、厚さ200μmの
直方体のチップを形成する方法(通常方式)。 (方法B) 厚さ400μmの半導体ウェーハを裏面研
削により厚さを220μmとした後、裏面を化学的エッ
チングにより20μm除去して厚さを200μmとし、
その半導体ウェーハをダイシングして縦10mm、横2
5mm、厚さ200μmの直方体のチップを形成する方
法(化学的エッチング方式)。 (方法C) 裏面の研削前に、厚さ400μmの半導体
ウェーハの表面に縦10mm、横25mmの長方形が複
数形成されるように250μmの深さのダイシング溝を
形成し、厚さが200μmになるまで裏面を研削し、ダ
イシング溝を表出させることによって縦10mm、横2
5mm、厚さ200μmの直方体のチップを形成する方
法(先ダイシング方式)。 (方法D) 裏面の研削前に、厚さ400μmの半導体
ウェーハの表面に縦10mm、横25mmの長方形が複
数形成されるように250μmの深さのダイシング溝を
形成し、厚さが220μmになるまで裏面を研削してダ
イシング溝を表出させることによって縦10mm、横2
5mm、厚さ220μmの直方体のチップに分割し、分
割された半導体ウェーハの裏面を化学的エッチングによ
り20μm除去し、縦10mm、横25mm、厚さ20
0μmの直方体のチップを形成する方法(本発明に係る
方法)。
【0046】上記方法A、B、C、Dにより生産された
チップをそれぞれ2500枚ずつ準備し、図10及び図
11に示した方法で、各チップに50MPaから50M
Paずつ順次加算して1250[MPa]までの抗折応
力を加え、それぞれの方法によって生産されたチップに
ついて、チップ100枚当たりの破損数を集計した結
果、以下の表1に示す結果を得た。
【0047】
【表1】
【0048】表1からわかるように、いかなる抗折応力
の値においても、方法A、B、Cによって生産されたチ
ップの破損数と比較して、本発明に係る方法である方法
Dによって生産されたチップの破損数は、はるかに少な
いことが証明された。
【0049】表1において、本発明に係る方法である方
法Dによる結果に着目すると、例えば600MPaの抗
折応力を付与した場合の破断発生確率は20%であり、
換言すると、600MPaの抗折応力に耐えることので
きる確率は75%以上であるといえる。また、500M
Paの抗折応力を付与した場合の破断発生確率は10%
であるため、500MPaの抗折応力に耐えることので
きる確率は85%以上であるといえる。
【0050】この集計結果をグラフ化したのが図12で
ある。図12のグラフにおける横軸は抗折応力σ[MP
a]、縦軸は破断の発生確率[%]であり、本発明に係
る方法Dによって生産されたチップは、他のどの方法に
より生産されたチップよりも大きな荷重に耐えることが
でき、抗折強度が高いことがわかる。
【0051】
【発明の効果】以上説明したように、本発明に係るチッ
プの生産方法によれば、半導体ウェーハの表面にダイシ
ング溝を形成し、そのダイシング溝に至るまで裏面を研
削して個々の半導体チップに分割し、更に個々の半導体
チップの裏面を化学的エッチングにより所定量除去する
こととしたので、裏面の研削によって薄くなっても個々
のチップの抗折強度は低下しないため、従来よりも薄く
研削することが可能となる。即ち、抗折強度が高く、か
つ、薄い半導体チップを形成することができる。
【0052】また、化学的エッチングによって、チップ
の裏面に生じている微細なクラックが除去されると共
に、半導体チップの角が丸みを帯びるため、この点でも
抗折強度が高まる。
【0053】更に、上記本発明に係る生産方法により生
産された半導体チップは抗折強度が高いと共に薄く形成
されているため、各種電子機器の小型化、薄型化、軽量
化に資すると共に、後の工程での破損等の危険性が低く
なり、製品の寿命を長くすることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体チップの生産方法が適用さ
れる半導体ウェーハの一例を示す平面図である。
【図2】同半導体チップの生産方法を構成する溝形成工
程に用いるダイシング装置の一例を示す斜視図である。
【図3】同半導体チップの生産方法を構成する溝形成工
程によってダイシング溝が形成された半導体ウェーハを
示す正面図である。
【図4】同半導体チップの生産方法を構成する保護部材
貼着工程によって保護部材が貼着された半導体ウェーハ
を示す正面図である。
【図5】同半導体チップの生産方法を構成するチップ形
成工程に用いる研削装置の一例を示す斜視図である。
【図6】同半導体チップの生産方法を構成するチップ形
成工程によって形成されたチップを示す正面図である。
【図7】同半導体チップの生産方法を構成するエッチン
グ工程に用いるドライエッチング装置の一例を示す斜視
図である。
【図8】同ドライエッチング装置の搬出入チャンバー及
び処理チャンバーを示す説明図である。
【図9】同ドライエッチング装置の処理チャンバー及び
ガス供給部の構成を示す説明図である。
【図10】本発明に係る半導体チップの4点曲げ試験を
行う様子を示す斜視図である。
【図11】同4点曲げ試験を行う様子を示す正面図であ
る。
【図12】同4点曲げ試験の結果を示すグラフである。
【符号の説明】
10…ダイシング装置 11…カセット 12…搬出入手段 13…仮置き領域 14…第一の搬送手段 15…チャックテーブル 16…アライメント手段 17…回転ブレード 18…切削手段 19…ダイシング溝 20…研削装置 21a、21b…カセット 22…搬出入手段 23…第一の中心合わせテーブル 24…第一の搬送手段 25…ターンテーブル 26a、26b、26c、26d…チャックテーブル 27a…第一の研削手段 27b…第二の研削手段 28…壁部 29…レール 30…パルスモータ 31…スライド部 32…スピンドル 33…マウンタ 34…研削ホイール 35a…第一の研削砥石 35b…第二の研削砥石 36…洗浄領域 37…第二の搬送手段 38…第二の中心合わせテーブル 39…ウェットエッチング手段 40…ドライエッチング装置 41…搬出入チャンバー 42…処理チャンバー 43…ガス供給部 44…搬出入手段 45…第一のゲート 46…保持部 47…第二のゲート 48…ポンプ 48a…タンク 49…ホース 50…高周波電極電源及び同調機 51a、51b…高周波電極 52…冷却部 53…冷却水循環器 54…吸引ポンプ 55…フィルター 56…排出部 60…支持棒 61…押し棒

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ストリートによって区画されて複数のチ
    ップ領域が形成された半導体ウェーハを個々のチップに
    分割する半導体ウェーハの分割方法であって、 半導体ウェーハに形成されたストリートを切削して表面
    にダイシング溝を形成する溝形成工程と、 該ダイシング溝が形成された該表面に保護部材を貼着す
    る保護部材貼着工程と、 少なくとも該ダイシング溝に至るまで該半導体ウェーハ
    の裏面を研削し、200μm〜60μmの厚さのチップ
    を形成するチップ形成工程と、 形成されたチップの裏面を化学的エッチングにより15
    μm〜30μmエッチング除去するエッチング工程とか
    ら構成される半導体チップの生産方法。
  2. 【請求項2】 請求項1に記載の生産方法によって生産
    された半導体チップに600MPaの抗折応力を付与し
    た場合に該抗折応力に耐えることのできる確率が75%
    以上である半導体チップ。
  3. 【請求項3】 請求項1に記載の生産方法によって生産
    された半導体チップに500MPaの抗折応力を付与し
    た場合に該抗折応力に耐えることのできる確率が85%
    以上である半導体チップ。
  4. 【請求項4】 チップの厚さをhとし、該チップの幅を
    bとし、該チップに荷重を加える際の支点間の距離をa
    とし、該チップの支点に加える抗折荷重をWとし、該抗
    折荷重を加えた際に該チップに生じる抗折応力をσとし
    た場合に、該抗折応力σは、 σ=3aW/bh2 の式によって求められる請求項2または3に記載の半導
    体チップ。
JP2000194552A 2000-06-28 2000-06-28 半導体チップの生産方法及び半導体チップ Pending JP2002016021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194552A JP2002016021A (ja) 2000-06-28 2000-06-28 半導体チップの生産方法及び半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194552A JP2002016021A (ja) 2000-06-28 2000-06-28 半導体チップの生産方法及び半導体チップ

Publications (1)

Publication Number Publication Date
JP2002016021A true JP2002016021A (ja) 2002-01-18

Family

ID=18693358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194552A Pending JP2002016021A (ja) 2000-06-28 2000-06-28 半導体チップの生産方法及び半導体チップ

Country Status (1)

Country Link
JP (1) JP2002016021A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063219A1 (fr) * 2002-01-25 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede servant a fabriquer un composant electronique
US6933211B2 (en) 2002-10-17 2005-08-23 Kabushiki Kaisha Toshiba Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
JP2006294840A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 半導体固片の仕上げ加工方法
JP2008034875A (ja) * 2007-10-09 2008-02-14 Toshiba Corp 半導体装置及びその製造方法
GB2459302A (en) * 2008-04-18 2009-10-21 Xsil Technology Ltd A method of dicing wafers to give high die strength
US7727803B2 (en) * 2003-06-13 2010-06-01 Sony Corporation Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
JP2010182753A (ja) * 2009-02-03 2010-08-19 Disco Abrasive Syst Ltd ウエーハの分割方法
US8198176B2 (en) 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297056A (ja) * 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297056A (ja) * 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984572B2 (en) 2002-01-25 2006-01-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing electronic component
WO2003063219A1 (fr) * 2002-01-25 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede servant a fabriquer un composant electronique
US6933211B2 (en) 2002-10-17 2005-08-23 Kabushiki Kaisha Toshiba Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
US6933606B2 (en) 2002-10-17 2005-08-23 Kabushiki Kaisha Toshiba Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
US7727803B2 (en) * 2003-06-13 2010-06-01 Sony Corporation Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
JP4690697B2 (ja) * 2004-11-01 2011-06-01 古河電気工業株式会社 半導体チップの製造方法
JP4564393B2 (ja) * 2005-04-11 2010-10-20 パナソニック株式会社 半導体固片の仕上げ加工方法
JP2006294840A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 半導体固片の仕上げ加工方法
JP2008034875A (ja) * 2007-10-09 2008-02-14 Toshiba Corp 半導体装置及びその製造方法
US8198176B2 (en) 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
GB2459302A (en) * 2008-04-18 2009-10-21 Xsil Technology Ltd A method of dicing wafers to give high die strength
JP2010182753A (ja) * 2009-02-03 2010-08-19 Disco Abrasive Syst Ltd ウエーハの分割方法

Similar Documents

Publication Publication Date Title
US6927416B2 (en) Wafer support plate
JP4387007B2 (ja) 半導体ウェーハの分割方法
US6699774B2 (en) Wafer splitting method using cleavage
US9076859B2 (en) Method of manufacturing semiconductor chips
JP2003257896A (ja) 半導体ウェーハの分割方法
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US20140150981A1 (en) Peeling apparatus, peeling system and peeling method
JP2009043992A (ja) ウエーハの加工方法
CN106024682B (zh) 等离子处理装置以及等离子处理方法
TW201719746A (zh) 晶圓的分割方法
US7183178B2 (en) Method of manufacturing semiconductor wafer
JP2012023085A (ja) 光デバイスウエーハの加工方法
WO2003058697A1 (fr) Procede de fabrication d'une microplaquete semi-conductrice
JP2002016021A (ja) 半導体チップの生産方法及び半導体チップ
JP2011054808A (ja) ウエーハの加工方法及び該加工方法により加工されたウエーハ
JP2003173987A (ja) 半導体チップの製造方法
JP2000353676A (ja) 研削システム
Chen et al. The evaluation of wafer thinning and singulating processes to enhance chip strength
JP2000332097A (ja) ウェーハ収納キャリア及びウェーハ搬送装置及びウェーハ搬送方法
EP1548801A1 (en) Method for fabricating semiconductor wafer
JP4427308B2 (ja) 半導体ウェーハの分割方法
JP2003007648A (ja) 半導体ウェーハの分割システム
JP2003188134A (ja) 半導体ウェーハの加工方法
CN210040141U (zh) 硅晶绝缘体薄型化机台
KR101617402B1 (ko) 이중 연마 웨이퍼 가공방법 및 웨이퍼 가공 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100318