WO2020004210A1 - 半導体チップの製造方法及び半導体装置の製造方法 - Google Patents

半導体チップの製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2020004210A1
WO2020004210A1 PCT/JP2019/024454 JP2019024454W WO2020004210A1 WO 2020004210 A1 WO2020004210 A1 WO 2020004210A1 JP 2019024454 W JP2019024454 W JP 2019024454W WO 2020004210 A1 WO2020004210 A1 WO 2020004210A1
Authority
WO
WIPO (PCT)
Prior art keywords
modified layer
semiconductor wafer
layer
modified
semiconductor chip
Prior art date
Application number
PCT/JP2019/024454
Other languages
English (en)
French (fr)
Inventor
陽輔 佐藤
渉 岩屋
佑耶 田中
Original Assignee
リンテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リンテック株式会社 filed Critical リンテック株式会社
Priority to JP2020527453A priority Critical patent/JPWO2020004210A1/ja
Publication of WO2020004210A1 publication Critical patent/WO2020004210A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks

Definitions

  • the present invention relates to a method for manufacturing a semiconductor chip and a method for manufacturing a semiconductor device.
  • Priority is claimed on Japanese Patent Application No. 2018-124158 filed on June 29, 2018, the content of which is incorporated herein by reference.
  • blade dicing which cuts the semiconductor wafer using a dicing blade
  • the following methods using laser beam irradiation are known (see Patent Documents 1 and 2).
  • a modified layer is formed inside a semiconductor wafer by irradiating a laser beam so as to focus on a focal point set inside the semiconductor wafer.
  • the reformed layer is a starting point for dividing (cutting) the semiconductor wafer because a crack is generated in the semiconductor wafer in both directions in the semiconductor wafer when a force is applied from the outside.
  • a force is applied to the semiconductor wafer to divide the semiconductor wafer at the portion of the modified layer to obtain semiconductor chips.
  • a semiconductor wafer is usually thinned by grinding a surface (back surface) opposite to the circuit forming surface, and the semiconductor wafer is divided by utilizing a force applied to the semiconductor wafer in the grinding. Sometimes.
  • Such a method of dividing a semiconductor wafer involving the formation of a modified layer is called stealth dicing (registered trademark).
  • stealth dicing registered trademark
  • the semiconductor wafer at the irradiated portion is scraped off while being cut off.
  • Laser dicing which cuts the wafer from its surface, is essentially completely different.
  • Such a method of manufacturing a semiconductor chip with the formation of a modified layer is different from the above-described method using blade dicing or laser dicing, and does not involve shaving of a semiconductor wafer, so that more semiconductor chips can be obtained. This is advantageous.
  • the conventional method of manufacturing a semiconductor chip involving formation of a modified layer including the methods described in Patent Documents 1 and 2, has a problem that it is not suitable for manufacturing a small-sized semiconductor chip.
  • the semiconductor wafer is converted into a line shape along the circuit forming surface in a region on the circuit forming surface side instead of the rear surface side. Forming a porous layer.
  • FIG. 1 is a perspective view schematically showing a semiconductor wafer on which such a modified layer is formed.
  • a line-shaped modified layer 91 is formed in a region on the circuit forming surface 9a side in the inside thereof.
  • the modified layer 91 is parallel or almost parallel to the circuit forming surface 9a of the semiconductor wafer 9, and is formed along the circuit forming surface 9a.
  • the modified layer 91 is schematically shown as a single line, but actually, the modified layer 91 extends in the thickness direction of the semiconductor wafer 9.
  • the number of modified layers is usually larger than this, and a large number of modified layers are also formed in a direction orthogonal to the illustrated direction.
  • FIG. 1 shows a state in which the formation of the desired number of modified layers has not been completed and is in the middle of the process.
  • the modified layer is not formed in the region inside the semiconductor wafer 9 on the back surface 9b side.
  • the modified layer 91 unlike the parts other than the modified layer 91, fine cracks exist. Therefore, the modified layer 91 swells more than the portion other than the modified layer 91 and has a slightly increased volume by the amount of the crack, and the density is reduced. Therefore, after the formation of the modified layer 91, the area of the inside of the semiconductor wafer 9 on the circuit forming surface 9a side where the modified layer 91 is present has a larger volume than the area on the back surface 9b side where the modified layer 91 is not present. The effect of this volume increase becomes larger as the number of lines of the modified layer increases. In this case, a non-negligible difference occurs in the volume of the semiconductor wafer 9 in the thickness direction of the semiconductor wafer 9.
  • FIG. 2 is an enlarged cross-sectional view schematically showing a semiconductor wafer in a state where warpage has occurred due to the formation of such a modified layer.
  • the semiconductor wafer is warped in this way, a defect in the process will occur. For example, it is difficult to transport a warped semiconductor wafer. Further, as described above, when grinding the back surface of the semiconductor wafer after forming the modified layer, the semiconductor wafer is brought into close contact with a dedicated table and fixed by being sucked to the table, but the warped semiconductor wafer is The back surface cannot be ground because it cannot be brought into close contact with the table and cannot be fixed to the table.
  • the present invention provides a semiconductor chip manufacturing method capable of suppressing the occurrence of warpage of a semiconductor wafer even when manufacturing a small-sized semiconductor chip via formation of a modified layer inside a semiconductor wafer.
  • the purpose is to:
  • the present invention irradiates a laser beam to the semiconductor wafer from the back surface side of the semiconductor wafer to form a first region within the semiconductor wafer from the circuit formation surface of the semiconductor wafer to a depth of 215 ⁇ m.
  • a method of manufacturing a semiconductor chip comprising: a dividing step of obtaining a semiconductor chip.
  • the length of the shortest side of the semiconductor chip is equal to or greater than the thickness of the semiconductor wafer when performing the first reforming step and the second reforming step. It may be. Further, according to the present invention, there is provided a method for manufacturing a semiconductor chip, wherein after obtaining a semiconductor chip group in which a plurality of semiconductor chips are aligned, a support sheet and a film adhesive formed on the support sheet are provided.
  • the film-like adhesive in the die bonding sheet is attached to the back surface after grinding of the semiconductor chip in the semiconductor chip group, the semiconductor chip group, the A laminating step of producing a laminate of a die bonding sheet, and applying a force to the laminate from the support sheet side, whereby the film adhesive in the laminate is moved along the semiconductor chip.
  • the semiconductor chip having the cut film-shaped adhesive on the back surface is separated from the support sheet and picked up. It has a Kkuappu step, and to provide a method of manufacturing a semiconductor device.
  • the warpage of the semiconductor wafer can be reduced even when a small-sized semiconductor chip is manufactured via formation of a modified layer inside the semiconductor wafer. Can be suppressed.
  • FIG. 4 is an enlarged cross-sectional view schematically showing a conventional semiconductor wafer in a state where warpage has occurred due to formation of a modified layer.
  • FIG. 2 is an enlarged cross-sectional view schematically illustrating a first modification step and a second modification step in the method for manufacturing a semiconductor chip according to the first embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view schematically illustrating a dividing step in the method for manufacturing a semiconductor chip according to the first embodiment of the present invention.
  • FIG. 4 is a perspective view corresponding to FIG. 3.
  • FIG. 5 is a perspective view corresponding to FIG. 4.
  • FIG. 3 is an enlarged cross-sectional view schematically illustrating a stacking step and a pickup step in the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • the method for manufacturing a semiconductor chip according to one embodiment of the present invention includes the step of irradiating a laser beam to the semiconductor wafer from the back surface side of the semiconductor wafer, so that the inside of the semiconductor wafer is 215 ⁇ m from the circuit formation surface of the semiconductor wafer.
  • the back surface of the semiconductor wafer is ground, and the force applied to the semiconductor wafer along with the grinding causes the first modified layer and the second modified layer to be ground.
  • a semiconductor chip having a small size is manufactured via formation of a modified layer inside a semiconductor wafer (in other words, stealth dicing (registered trademark) is applied). Even at this time, by forming the first modified layer and the second modified layer inside the semiconductor wafer, it is possible to suppress the warpage of the semiconductor wafer. Therefore, the semiconductor wafer on which the first modified layer and the second modified layer have been formed before being divided into semiconductor chips can be easily transported, and when the back surface is ground, it is adhered to a dedicated table. As a result, the back surface can be ground.
  • the manufacturing method of the present embodiment can be applied not only to the manufacture of a semiconductor chip having a small size but also to the manufacture of a semiconductor chip having a medium or large size.
  • the method of manufacturing a semiconductor chip involving the formation of the modified layers such as the first modified layer and the second modified layer is different from the above-described method using blade dicing or laser dicing, it does not involve scraping of the semiconductor wafer. This is advantageous in that more semiconductor chips can be obtained. Further, in blade dicing, dicing is performed while flowing water (sometimes referred to as “cutting water”) to a contact portion between a semiconductor wafer and a dicing blade. Contact time with the semiconductor chip may be prolonged, which may adversely affect the characteristics of the semiconductor chip. On the other hand, the method for manufacturing a semiconductor chip involving the formation of the modified layer described above is advantageous in that such a problem can be suppressed.
  • the length of one side of the intended semiconductor chip is preferably 2 mm or less, and may be, for example, any of 1.5 mm or less and 0.9 mm or less.
  • the lower limit of the length of one side of the target semiconductor chip is not particularly limited.
  • the length is preferably 0.5 mm or more from the viewpoint that manufacture of a semiconductor chip is easier.
  • the length of the shortest side of the semiconductor chip is equal to or greater than the thickness of the semiconductor wafer when performing the first reforming step and the second reforming step described later ( [The length of the shortest side of the semiconductor chip] ⁇ [the thickness of the semiconductor wafer when performing the first and second reforming steps] is preferable. In this way, even when a small-sized semiconductor chip is manufactured via the formation of the modified layer inside the semiconductor wafer, the effect of suppressing the warpage of the semiconductor wafer becomes higher.
  • the “shortest side of a semiconductor chip” means the shortest length of a plurality of sides forming the outer periphery of the semiconductor chip.
  • the ⁇ shortest side of the semiconductor chip '' is: These shortest sides are meant.
  • FIG. 3 is an enlarged cross-sectional view schematically illustrating the first modification step and the second modification step in the method for manufacturing a semiconductor chip according to the first embodiment of the present invention
  • FIG. FIG. 4 the same components as those shown in the already described drawings are denoted by the same reference numerals as those in the already described drawings, and detailed description thereof will be omitted.
  • the thickness T 8 of the semiconductor wafer 8 when performing a first modifying step is not particularly limited, is preferably 725 ⁇ 775 .mu.m. Semiconductor wafer 8 having such a thickness T 8 is handling properties and stiffness, more excellent.
  • the semiconductor wafer 8 to be subjected to the first reforming step may be either one subjected to grinding for adjusting its thickness or one not subjected to grinding. Above all, the non-ground semiconductor wafer 8 does not have any grinding marks that may cause damage, and is therefore more excellent in handleability and is preferable.
  • the thickness T 8 of the semiconductor wafer 8 when performing a second modification step to be described later, the shortest side of the semiconductor chip for the purpose length is preferably equal to or less than the same.
  • the semiconductor wafer 8 is preferably provided with the protective film 7 on the circuit forming surface 8a.
  • the protective film 7 is a film for covering and protecting the circuit forming surface 8a and, after the dividing step described later, holding a semiconductor chip group in which a plurality of semiconductor chips are aligned. is there.
  • the protective film 7 may be a known film, and examples thereof include a film known as a back grinding tape.
  • the first modified layer 81 is formed in a line shape along the circuit forming surface 8a in the first region 80a so that a semiconductor chip of a target size is obtained in a division step described later. Form.
  • the line-shaped first modified layer 81 is parallel or substantially parallel to the circuit forming surface 8a.
  • the first modified layer 81 is schematically shown as a single line.
  • the line-shaped first modified layer 81 When forming the line-shaped first modified layer 81, first, focus on a point set as a starting point in the first region 80 a, more specifically, on a point near the periphery of the semiconductor wafer 8. as to be irradiated with laser light R 1 from the back surface 8b side of the semiconductor wafer 8. Thus, first, the first modified layer 81 is locally formed. Further, the direction of the arrow M 1 in FIG. 5, while shifting the irradiation position of the laser beam R 1, By repeating this operation, finally the first reformed layer 81 linear is formed.
  • the width of the first modified layer 81 is not particularly limited, but is preferably 10 ⁇ 50 [mu] m, More preferably, it is 20 to 40 ⁇ m.
  • the spread width for example, can be adjusted by irradiation conditions of the laser beam R 1.
  • the thickness T 8 direction of the semiconductor wafer 8 the formation position of the first modified layer 81, unless otherwise specified, in the same direction, at a central position of the first reforming layer 81 Shall be represented.
  • the first modified layer 81 is formed such that at least a part of one linear first modified layer 81 exists in the first region 80a inside the semiconductor wafer 8. What is necessary is just to form, but it is preferable to form the 1st modified layer 81 so that all of one linear modified layer 81 may exist.
  • the first modified layer 81 is formed in the inside of the semiconductor wafer 8 at a position from the circuit forming surface 8a of the semiconductor wafer 8 to a depth of 215 ⁇ m.
  • the formation position of the first modified layer 81 satisfies such a condition
  • the formation position of the second modified layer 82 which will be described later, also satisfies the condition described later, the above-described effect of suppressing the warpage of the semiconductor wafer is improved.
  • the semiconductor wafer can be satisfactorily divided in the division step described below.
  • the point that such an effect can be more remarkably obtained is that a position within the semiconductor wafer 8 from the circuit forming surface 8a of the semiconductor wafer 8 to a depth of preferably 195 ⁇ m, more preferably 175 ⁇ m, and still more preferably 155 ⁇ m. Then, the first modified layer 81 may be formed.
  • the minimum value of the depth from the circuit formation surface 8a at the position where the first modified layer 81 is formed in the inside of the semiconductor wafer 8 is not particularly limited. May be appropriately selected in consideration of the thickness of the semiconductor chip to be used. In consideration of the thickness of a semiconductor chip commonly used, the first portion of the inside of the semiconductor wafer 8 is located at a position deeper than the depth of preferably 65 ⁇ m, more preferably 70 ⁇ m from the circuit forming surface 8 a of the semiconductor wafer 8.
  • the modified layer 81 may be formed.
  • the formation position of the first modified layer 81 can be appropriately adjusted within a range set by arbitrarily combining the above-described preferable lower limit and upper limit.
  • the formation position of the first modified layer 81 is preferably from 65 to 215 ⁇ m, more preferably from 65 to 195 ⁇ m, still more preferably from 65 to 175 ⁇ m, particularly preferably from the circuit forming surface 8 a of the semiconductor wafer 8. May be anywhere in the region of 65-155 ⁇ m depth.
  • the linear first modified layer 81 may be linear or non-linear, and may be appropriately selected in consideration of the shape of the intended semiconductor chip. Is preferred.
  • First reforming layer 81 linear is apparently it is possible to a continuous solid form, depending on the irradiation conditions of the laser beam R 1, (intermittent in other words) of the discontinuous and dotted May be.
  • the linear first modified layer 81 may be any of these solid and dotted lines as long as the overall shape is linear.
  • Wavelength of the laser beam R 1 as long 1050nm or more is not particularly limited, considering the practicality, preferably from 1050 ⁇ 1500 nm, for example, may be 1342 nm.
  • Laser beam R 1 may be any that wavelength is 1050nm or more is not absorbed by the silicon which is the material of the semiconductor wafer, it is suitable for the formation of the first reforming layer 81.
  • the second modified layer 82 can be formed by the same method as in the case of the first modified layer 81, except that the formation location in the semiconductor wafer 8 is different. More specifically, in the second modification step, the second modified layer 82 is formed along the back surface 8b in the second region 80b so that a semiconductor chip of a target size is obtained in a division step described later. To form a line.
  • the line-shaped second modified layer 82 is parallel or substantially parallel to the back surface 8b. In FIG. 5, the second modified layer 82 is schematically shown as a single line.
  • the line-shaped second modified layer 82 When the line-shaped second modified layer 82 is formed, first, a focal point set at a location serving as a starting point in the second region 80b, more specifically, at a location near the periphery of the semiconductor wafer 8 to focus on, it is irradiated with a laser beam R 2 from the back surface 8b side of the semiconductor wafer 8. Thus, first, the second modified layer 82 is locally formed. Further, the direction of the arrow M 2 in FIG. 5, while shifting the irradiation position of the laser beam R 2, By repeating this operation, the second reformed layer 82 finally line shape is formed.
  • the width of the second reformed layer 82 is not particularly limited, the above-described first modified layer 81 It may be in the same numerical range as the spread width.
  • the spread width of the second modified layer 82 can be adjusted in the same manner as in the case of the spread width of the first modified layer 81.
  • the thickness T 8 direction of the semiconductor wafer 8 the formation position of the second reformed layer 82, unless otherwise specified, in the same direction, at a central position of the second reformed layer 82 Shall be represented.
  • the second modified layer 82 is formed such that at least a part of one linear second modified layer 82 exists in the second region 80b inside the semiconductor wafer 8. However, it is preferable that the second modified layer 82 be formed so that all of the one line-shaped second modified layer 82 exists.
  • the second modified layer 82 is formed in the inside of the semiconductor wafer 8 at a position from the back surface 8b of the semiconductor wafer 8 to a depth of 215 ⁇ m.
  • the formation position of the second modified layer 82 satisfies such a condition and the formation position of the first modified layer 81 also satisfies the above condition, the above-described effect of suppressing the warpage of the semiconductor wafer can be obtained.
  • the semiconductor wafer can be satisfactorily divided in the division step described later.
  • the inside of the semiconductor wafer 8 is preferably located at a depth of 195 ⁇ m, more preferably 175 ⁇ m, and still more preferably 155 ⁇ m from the back surface 8 b of the semiconductor wafer 8.
  • the second modified layer 82 may be formed.
  • the minimum value of the depth from the back surface 8b of the position inside the semiconductor wafer 8 where the second modified layer 82 is formed is not particularly limited. It may be appropriately selected in consideration of the thickness of the semiconductor chip and the like. In consideration of the thickness of the semiconductor chip commonly used, the second reforming is performed at a position deeper than the depth of preferably 65 ⁇ m, more preferably 70 ⁇ m from the back surface 8 b of the semiconductor wafer 8 within the semiconductor wafer 8. A layer 82 may be formed.
  • the formation position of the second modified layer 82 can be appropriately adjusted within a range set by arbitrarily combining the above-described preferable lower limit and upper limit.
  • the formation position of the second modified layer 82 is preferably 65 to 215 ⁇ m, more preferably 65 to 195 ⁇ m, still more preferably 65 to 175 ⁇ m, and particularly preferably 65 to 215 ⁇ m from the back surface 8 b of the semiconductor wafer 8. It may be anywhere in the region of a depth of ⁇ 155 ⁇ m. However, these are examples of the position where the second modified layer 82 is formed.
  • the shape of the linear second modified layer 82 may be the same as the shape of the linear first modified layer 81 described above.
  • Wavelength of the laser beam R 2 is for the same reason as the case of the laser beam R 1, the same as the wavelength of the laser beam R 1. Then, the wavelength of the laser light R 2, it is preferable to match the wavelength of the laser beam R 1.
  • a first reforming layer 81 is a distance delta 12 between the second reforming layer 82, as long as it does not impair the effects of the present invention is not particularly limited, but is preferably 275 ⁇ 615 ⁇ m, is 405 ⁇ 605 ⁇ m Is more preferable.
  • the delta 12 is in such a range, the effect of suppressing the warp of the semiconductor wafer becomes higher.
  • the delta 12 is in the thickness T 8 direction of the semiconductor wafer 8, which means the upper end of the first reformed layer 81, and the lower end of the second modified layer 82, the distance between.
  • the line-shaped second modified layer 82 is preferably parallel to the line-shaped first modified layer 81.
  • the direction of the arrow M 2 in FIG. 5 is preferably parallel to the direction of the arrow M 1.
  • the direction in which the linear second modified layer 82 is formed is the direction in which the linear first modified layer 81 is formed. (i.e., the direction of the arrow M 1) may be the same as, may be reversed.
  • the light source laser beam R 2 is, when serving as a light source a laser beam R 1, as shown in FIG. 2, the direction is reversed (i.e., the direction of the arrow M 2) Is preferred.
  • the second modification step can be performed immediately without returning the light source to the original position, and the first and second modification steps can be performed. The time required can be reduced.
  • the second modified layer immediately above the first modified layer in the thickness direction of the semiconductor wafer means “the second modified layer in the thickness direction of the semiconductor wafer”. Is located on the back side of the semiconductor wafer with respect to the position of the first modified layer and in a direction parallel to the surface of the semiconductor wafer (in other words, a direction orthogonal to the thickness direction of the semiconductor wafer). Means that the second modified layer is formed such that the position of the second modified layer is the same as the position of the first modified layer.
  • the length of the line-shaped second modified layer 82 in the longitudinal direction is preferably 90% to 110%, and more preferably 100% of the length of the line-shaped first modified layer 81 in the longitudinal direction. , And the same as the length in the longitudinal direction of the linear first modified layer 81). As a result, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be divided with higher accuracy in the dividing step described later.
  • one end of the linear second modified layer 82 is positioned at one end of the linear first modified layer 81.
  • the position of the part may or may not match, but preferably matches. When these positions coincide with each other, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be divided with higher precision in the dividing step described later.
  • the relationship between the position of the other end of the line-shaped second modified layer 82 and the position of the other end of the line-shaped first modified layer 81 is the same as in the case of the above-mentioned one end. It is.
  • the first modified layer 81 and the second modified layer 82 can be formed without causing a process abnormality.
  • the second reformed layer 82 is to prevent transmission of laser light R 1, it is difficult to form a first reformed layer 81.
  • the source laser beam R 2, laser light R may be using one of the light source (the light source a laser beam R 2 may also serve as the source laser beam R 1).
  • the line-shaped first modified layer and the second reforming layer are formed in a line in the direction connecting the circuit forming surface 8a and the back surface 8b of the semiconductor wafer 8 in the cross section.
  • the number of layers is one.
  • "direction connecting the circuit forming surface 8a and the back surface 8b of the semiconductor wafer 8" may be coincident with the thickness T 8 direction of the semiconductor wafer 8 may not match.
  • the thickness T 8 direction of the semiconductor wafer 8 are formed in a row, the number of line-shaped first reforming layer and the second reformed layer is preferably both 1.
  • the formation of the linear first modified layer 81 and the second modified layer 82 is performed in one direction parallel to the circuit forming surface 8a or the back surface 8b of the semiconductor wafer 8 as described above. 3 (c) and FIG. 5 (c) by repeatedly performing the first reforming step and the second reforming step over the entire area of the semiconductor wafer 8 while shifting the position.
  • a plurality of linear first modified layers 81 and second modified layers 82 are formed.
  • the line-shaped first modified layer 81 and the second modified layer 82 which are repeatedly formed in this manner are both the case of the linear first modified layer 81 and the second modified layer 82 described above. It may be formed by the same method as described above.
  • FIG. 5C for the sake of convenience, only six linear first modified layers 81 and two second modified layers 82 are shown, but these modified layers are formed by a semiconductor chip to be manufactured. In consideration of the size of the above, a larger number is formed.
  • all the linear first modified layers 81 are formed to be parallel to each other.
  • all the line-shaped second modified layers 82 are formed to be parallel to each other.
  • a large number of linear first modified layers 81 are formed in the first region 80a along the circuit forming surface 8a of the semiconductor wafer 8 as described above, and the back surface 8b of the semiconductor wafer 8 is formed.
  • a number of line-shaped second modified layers 82 are formed in the second region 80b.
  • the first region 80a has one layer in which a large number (a plurality of) of line-shaped first modified layers 81 are arranged, and the second region 80b has a large number (a plurality of) of the line (s).
  • the semiconductor wafer 8 having one layer in which the second modified layer 82 having the shape of a circle is disposed is obtained.
  • a line-shaped first modified layer 83 intersecting with the first modified layer 81 is separately provided as described above.
  • a large number of the second modified layers 84 formed in the first region 80a and intersecting with the second modified layer 82 are separately formed in the above-described second modified layer 82.
  • a large number are formed in the second region 80b.
  • FIG. 5D for the sake of convenience, only six linear first modified layers 83 and two second modified layers 84 are shown, but these modified layers are formed by a semiconductor chip to be manufactured. In consideration of the size of the above, a larger number is formed.
  • FIG. 3D shows a case where both the first modified layer 83 and the second modified layer 84 overlap with the cross section of the semiconductor wafer 8, but depending on the position of the cross section of the semiconductor wafer 8. However, the first modified layer 83 and the second modified layer 84 may not overlap this section.
  • the intersection angle between the linear first modified layer 83 and the linear first modified layer 81 may be appropriately adjusted according to the shape of the target semiconductor chip.
  • their intersection angle is usually 90 ° (that is, the line-shaped first modified layer 81 is linear).
  • the first modified layer 83 and the linear first modified layer 81 are orthogonal to each other.
  • the intersection angle between the line-shaped second modified layer 84 and the line-shaped second modified layer 82 can be set in the same manner as described above.
  • the “intersection angle” of these lines includes two angles greater than 0 ° and less than 180 °, but these angles are different from each other. In this specification, the “crossing angle” means the smaller one of these angles.
  • the width of the first modified layer 83 is not particularly limited, the above-described first modified layer 81 It may be in the same numerical range as the spread width, and is preferably about the same value as the spread width of the first modified layer 81.
  • two values to be compared are “similar values” when “the values are the same or not the same and there is a small error, but the effect due to the error can be ignored. Slightly insignificant. " The spread width of the first modified layer 83 can be adjusted in the same manner as in the case of the spread width of the first modified layer 81.
  • the second modified layer 84 in the thickness T 8 direction of the semiconductor wafer 8, (in other words, the height of the second reformed layer 84) spread the width of the second reformed layer 84 is not particularly limited, the second modified layer described above
  • the value range may be the same as the spread width of the second modified layer 82, and is preferably approximately the same as the spread width of the second modified layer 82.
  • the spread width of the second modified layer 82 can be adjusted in the same manner as in the case of the spread width of the first modified layer 81.
  • the distance between the linear first modified layers 81 means “the shortest distance between the respective ends of the adjacent linear first modified layers 81”. This is the same in the case of an interval between the same type of modified layers, for example, the “interval between the linear first modified layers 83”.
  • the thickness T 8 of the semiconductor wafer 8 when performing a first modification step and the second modifying process the shortest side of the semiconductor chip length It is preferable to set the interval between these modified layers so that the properties are equal to or more than each other.
  • a mesh is formed by the plurality of linear first modified layers 81 and the plurality of linear first modified layers 83, and similarly, the second region A semiconductor wafer 8 in which a network is formed by a plurality of linear second modified layers 82 and a plurality of linear second modified layers 84 in 80b is obtained.
  • FIG. 4 is an enlarged sectional view schematically illustrating a dividing step in the method for manufacturing a semiconductor chip according to the first embodiment of the present invention
  • FIG. 6 is a corresponding perspective view.
  • the back surface 8b of the semiconductor wafer 8 is ground.
  • the back surface 8b of the semiconductor wafer 8 in FIG. 4A and FIG. 6A is a surface at the time of grinding by the grinding means 6.
  • An arrow G in FIG. 4A indicates the movement of the grinding means 6 during grinding.
  • the back surface 8b is ground by the grinding means 6 moving in a circle along the back surface 8b on the back surface 8b of the semiconductor wafer 8.
  • the grinding means 6 is not shown in cross section.
  • the portions of the first modified layer 81, the first modified layer 83, the second modified layer 82, and the second modified layer 84 are formed by the force applied to the semiconductor wafer 8 accompanying the grinding.
  • the semiconductor wafer 8 is divided.
  • the force applied to the semiconductor wafer 8 is a force in a direction from the back surface 8b of the semiconductor wafer 8 to the circuit forming surface 8a.
  • reference numeral 89 denotes a crack formed in the semiconductor wafer 8 in the direction connecting the back surface 8b and the circuit forming surface 8a by the application of such a force. These cracks 89 form a semiconductor chip (semiconductor chip 8 ') described later.
  • the crack 89 is formed through the first modified layer 81 and the second modified layer 82 and formed through the first modified layer 83 and the second modified layer 84 ( (Not shown).
  • illustration of these cracks is omitted to make the figure easier to see.
  • the thickness T 8 direction of the semiconductor wafer 8 grinding surface of the semiconductor wafer 8, i.e., the position of the back surface 8b during grinding, first reformed layer 81 and the first break in before grinding the semiconductor wafer 8
  • the modified layer 81, the first modified layer 83, the second modified layer 82, and the second modified layer 84 are all removed by grinding to obtain a plurality of semiconductor chips 8 '. Although only one semiconductor chip 8 'is shown in FIG. 6B for convenience, a plurality (many) of semiconductor chips 8' are obtained in this step.
  • reference symbol S 8 ′ indicates the length of one side of the semiconductor chip 8 ′.
  • the planar shape of the semiconductor chip 8 ′ is a square, the lengths of its four sides (S 8 ′) are all the same, and S 8 ′ is the length of the shortest side of the semiconductor chip 8 ′.
  • the lengths of the sides of the semiconductor chip may be all the same, may be all different, or may be partially the same.
  • the back surface 8b of the semiconductor wafer 8 may be ground by a known method using a grinder as the grinding means 6.
  • the plurality of semiconductor chips 8 ' are all aligned on the protective film 7 by the dividing step.
  • the semiconductor chip group 8A 'in the state of being turned on is obtained.
  • the circuit forming surface 8 a ′ is protected by the protective film 7 and is stably held by the protective film 7.
  • reference numeral 8b ' denotes the back surface of the semiconductor chip 8' (that is, the surface opposite to the circuit forming surface 8a ').
  • It may be a stage that overlaps the position of the layer 84 (in other words, a stage in which the second modified layer 82 and the second modified layer 84 are disappearing by grinding), or the second modified layer 82 may be ground by grinding. And at a stage where it has passed the position of the second modified layer 84 and has not reached the position of the first modified layer 81 and the first modified layer 83 (in other words, the second modified layer 82 and the second modified layer 83). 84 may have been eliminated by the grinding and the first modified layer 81 and the first modified layer 83 have not been eliminated by the grinding).
  • FIG. 4A shows a state in which all the cracks 89 in this cross section are uniformly formed.
  • a state of the crack 89 is an example, and the state of the plurality of cracks 89 may be the same or different at any stage of the dividing step.
  • the lengths of the plurality of cracks 89 may be the same or different from each other.
  • the position of one end of the crack 89 may be the same as each other between a plurality of cracks 89 may be different from each other, likewise, the crack 89 The position of the other end may be the same among the plurality of cracks 89 or may be different from each other.
  • the first modified layer 81, the first modified layer 83, the second modified layer 82, and the second modified layer 84 are all removed by grinding.
  • 2 shows a state in which the back surface 8b of the semiconductor wafer 8 is ground.
  • the first modified layer 81, the first modified layer 83, the second modified layer 82, and the second modified layer 84 do not all exist inside the obtained semiconductor chip 8 '.
  • the final position of such a grinding surface (back surface at the time of grinding) 8b is an example.
  • the second modified layer 82 and the second modified layer 84 are removed by grinding, and the first modified layer 81 and the first modified layer 83 are not removed by grinding.
  • the back surface 8b of the wafer 8 may be ground.
  • at least a part of the first modified layer 81 or the first modified layer 83 exists in the obtained semiconductor chip 8 ′ (for example, the peripheral portion of the semiconductor chip 8 ′).
  • the semiconductor chip 8 ′ in which the first modified layer 81 or the first modified layer 83 exists as described above may have low mechanical strength, in the dividing step, FIG. As shown in FIG. 6B, it is preferable to grind the back surface 8b of the semiconductor wafer 8 until the first modified layer 81 and the first modified layer 83 disappear by grinding.
  • the semiconductor wafer 8 is divided in any part of the first modified layer 81, the first modified layer 83, the second modified layer 82, and the second modified layer 84. (Cracks 89 may not be formed). The reason is that even if the semiconductor wafer 8 is not divided by a part of these modified layers, the corresponding portion is surely divided (cut) in the pickup step described later. However, in order to more reliably manufacture a target semiconductor chip, all of the first modified layer 81, the first modified layer 83, the second modified layer 82, and the second modified layer 84 are required to be divided in the dividing step. It is preferable to divide the semiconductor wafer 8 at the portion. As described above, whether or not the semiconductor wafer 8 is divided at all portions of the modified layer can be adjusted by, for example, the magnitude of the force applied to the semiconductor wafer 8 when grinding the back surface 8b.
  • the division step of the first embodiment at the end of the grinding of the back surface 8b, a region where the semiconductor chip 8 'is not formed may exist (in other words, the division of the semiconductor wafer 8 is not completed. Good).
  • the reason is that, even if the division of the semiconductor wafer 8 is not completed, the corresponding portion is surely divided (cut) in the pickup step described later.
  • whether or not the division of the semiconductor wafer 8 is completed can be adjusted by, for example, the magnitude of the force applied to the semiconductor wafer 8 at the time of grinding the back surface 8b.
  • the number of linear first modified layers and second modified layers formed in a line in the direction connecting the circuit formation surface and the back surface of the semiconductor wafer is one.
  • the method for manufacturing a semiconductor chip in the case where both are 1 has been described, but the method for manufacturing a semiconductor chip of the present embodiment is not limited to this.
  • a method of manufacturing such another semiconductor chip will be described.
  • FIG. 7 is an enlarged cross-sectional view schematically illustrating the first modification step and the second modification step in the method for manufacturing a semiconductor chip according to the second embodiment of the present invention.
  • the cross section more specifically, the cross section of the semiconductor wafer in a direction orthogonal to the circuit formation surface or the back surface of the semiconductor wafer
  • This is a method for manufacturing a semiconductor chip in a case where the number of linear first modified layers and the number of second modified layers formed in a row are both two.
  • a semiconductor wafer is formed instead of forming one linear first modification layer (that is, the first modification layer 81) in the first region 80a. at a distance from each other in the thickness T 8 direction 8, the first reformed layer of the two line-shaped (i.e., first reforming layer 811 and the first reforming layer 812) except for forming the, first This is the same as the first reforming step in one embodiment.
  • both the first reforming layer 811 and the first reforming layer 812 are formed so that a semiconductor chip of a target size can be obtained in a dividing step described later.
  • a line is formed along the circuit forming surface 8a. Both the line-shaped first modified layer 811 and the first modified layer 812 are parallel or substantially parallel to the circuit forming surface 8a.
  • the first modified layer 811 and the first modified layer 812 are the same as those in the first embodiment except that the formation positions in the first region 80a may be different.
  • the first modified layer 81 can be formed by the same method as in the first modified step.
  • the formation positions of the first modified layer 811 and the first modified layer 812 in the first region 80a are both the formation positions of the first modified layer 81 in the first embodiment. Is the same as However, the formation positions of the first modified layer 811 and the first modified layer 812 are changed from each other.
  • the preferred formation position of the first modified layer 81 in the first region 80a has been described, but in the second embodiment, the first modified layer 811 and the first modified layer 81 It is preferable that at least one of the first modified layers 812 satisfies the condition of such a preferable formation position, and it is more preferable that both the first modified layer 811 and the first modified layer 812 satisfy the condition of such a preferable formation position. preferable.
  • the formation positions of the first modified layer 811 and the first modified layer 812 are preferably from 65 to 215 ⁇ m from the circuit forming surface 8 a of the semiconductor wafer 8. It may be anywhere in the region of a depth of preferably 65 to 195 ⁇ m, more preferably 65 to 175 ⁇ m, particularly preferably 65 to 155 ⁇ m.
  • Both the first modified layer 811 and the first modified layer 812 have the same shape as the first modified layer 81 in the first embodiment.
  • the linear first modified layer 811 and the first modified layer 812 may have the same shape or different shapes.
  • the width of the spread of the first reforming layer 811, the spread width of the first modified layer 812 in other words , The height of the first modified layer 812) or may be different.
  • a first reforming layer 811 a distance delta 11 between the first reforming layer 812, as long as they do not impair the effects of the present invention is not particularly limited, but is preferably 0 ⁇ 60 [mu] m, is 20 ⁇ 50 [mu] m Is more preferable.
  • the delta 11 is in such a range, the effect due to the first reforming layer 811 and the first reforming layer 812 together form becomes higher.
  • the delta 11 is in the thickness T 8 direction of the semiconductor wafer 8, which means the upper end of the first reforming layer 811, and the lower end of the first reforming layer 812, the distance between.
  • the delta 11 is 0 ⁇ m is the upper end of the first reforming layer 811, and the lower end of the first reforming layer 812 is when in contact.
  • the linear first modified layer 811 and the first modified layer 812 are parallel to each other. As a result, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be divided with higher accuracy in the dividing step described later.
  • the thickness T 8 direction of the semiconductor wafer 8 it is preferable to form a first reformed layer 812 immediately above the first reforming layer 811. By doing so, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be more accurately divided in the dividing step described later.
  • the first modified layer is formed immediately above the first modified layer in the thickness direction of the semiconductor wafer means "the first modified layer is formed in the thickness direction of the semiconductor wafer.”
  • the positions of these first modified layers are the same. So that the other first modified layer is formed in consideration of the position of one first modified layer. " This is the same in the case of the second modified layer described later.
  • the first modified layer far from the light source of the laser beam R 1 is similar to the first modified layer 81 and the second modified layer 82 in the first embodiment.
  • a first modified layer 812 close to the light source of the laser beam R 1 is formed.
  • the first modified layer 811 and the first modified layer 812 can be formed without any process abnormality.
  • Laser light R 1 of the light source used in the formation of the first reforming layer 812, a source laser beam R 1 used in the formation of the first reforming layer 811 may be the same (first reforming layer 811
  • the light source at the time of forming the first modified layer 812 may also serve as the light source at the time of forming the first modified layer 812).
  • the length of the linear first modified layer 812 in the longitudinal direction is preferably 90 to 110%, and more preferably 100% of the length of the linear first modified layer 811 in the longitudinal direction (in other words, 100%). , The same as the length of the linear first modified layer 811 in the longitudinal direction). Thereby, in the division step described later, the semiconductor wafer can be divided with higher accuracy.
  • one end of the linear first modified layer 812 is positioned at one end of the linear first modified layer 811.
  • the position of the part may or may not match, but preferably matches. Since these positions coincide with each other, the semiconductor wafer can be divided with higher precision in a dividing step described later.
  • the relationship between the position of the other end of the line-shaped first modified layer 812 and the position of the other end of the line-shaped first modified layer 811 is the same as in the case of the one end described above. It is.
  • the second modified layer 821 and the second reformed layer 822 are both in the thickness T 8 direction of the semiconductor wafer 8, the first modified layer formed on the most the back 8b side It is formed further on the back surface 8b side than (that is, the first modified layer 812).
  • the second modification step in the second embodiment instead of forming one linear second modified layer (that is, the second modified layer 82) in the second region 80b, a semiconductor wafer is formed. at a distance from each other in the thickness T 8 direction 8, the second reformed layer of the two line-shaped (i.e., the second reformed layer 821 and the second reformed layer 822) except for forming the, first This is the same as the second reforming step in one embodiment.
  • the second modified layer 821 and the second modified layer 822 can be formed in the same manner as in the case of the first modified layer 811 except that the formation positions in the semiconductor wafer 8 are different. More specifically, in the second modification step in the second embodiment, both the second modified layer 821 and the second modified layer 822 can obtain a semiconductor chip of a target size in a division step described later. To form a line along the rear surface 8b in the second region 80b. Both the line-shaped second modified layer 821 and the second modified layer 822 are parallel or almost parallel to the back surface 8b.
  • the second modified layer 821 and the second modified layer 822 are the same as those in the first embodiment except that the formation positions in the second region 80b may be different. It can be formed by the same method as in the case of the second modified layer 82 in the second modified step.
  • the formation positions of the second modified layer 821 and the second modified layer 822 in the second region 80b are both the formation positions of the second modified layer 82 in the first embodiment. Is the same as However, the formation positions of the second modified layer 821 and the second modified layer 822 are changed.
  • the preferred formation position of the second modified layer 82 in the second region 80b has been described.
  • the second modified layer 821 and the second modified layer It is preferable that at least one of the layers 822 satisfies the condition of such a preferable formation position, and it is more preferable that both the second modified layer 821 and the second modified layer 822 satisfy the condition of such a preferable formation position.
  • the formation positions of the second modified layer 821 and the second modified layer 822 are preferably from 65 to 215 ⁇ m, more preferably from the back surface 8b of the semiconductor wafer 8. It may be anywhere in the region of a depth of 65 to 195 ⁇ m, more preferably 65 to 175 ⁇ m, particularly preferably 65 to 155 ⁇ m.
  • Each of the second modified layer 821 and the second modified layer 822 has the same shape as the second modified layer 82 in the first embodiment.
  • the line-shaped second modified layer 821 and the second modified layer 822 may have the same shape or different shapes. For example, in the thickness T 8 direction of the semiconductor wafer 8, (in other words, the height of the second modified layer 821) spread the width of the second reforming layer 821, the spread width of the second modified layer 822 (in other words , The height of the second modified layer 822) or may be different.
  • the delta 22 is in the thickness T 8 direction of the semiconductor wafer 8, which means the upper end of the second reforming layer 821, and the lower end of the second reforming layer 822, the distance between.
  • the line-shaped second modified layer 821 and the second modified layer 822 are preferably parallel to each other. As a result, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be divided with higher accuracy in the dividing step described later.
  • the thickness T 8 direction of the semiconductor wafer 8 it is preferable to form a second reformed layer 821 immediately above the first reforming layer 812.
  • the thickness T 8 direction of the semiconductor wafer 8 it is preferable to form a second reformed layer 822 immediately above the second reforming layer 821.
  • the light source a laser beam R 2 after forming a distant second reforming layer 821, to form a second reformed layer 822 closer to the light source laser light R 2.
  • the second modified layer 821 and the second modified layer 822 can be formed without any process abnormality.
  • the second reformed layer 822 to prevent transmission of laser light R 2, it is difficult to form a second reformed layer 821.
  • Source laser beam R 2 used in the formation of the second reforming layer 822, a source laser beam R 2 used in the formation of the second reforming layer 821 may be the same (second reformed layer 821
  • the light source at the time of forming may also serve as the light source at the time of forming the second modified layer 822).
  • the laser light R 2 used in the formation of the second reforming layer 821 or the second reformed layer 822 light source, the laser light R 1 used in the formation of the first reforming layer 811 or the first modified layer 812 a light source which may be the same (source laser beam R 2 may also serve as the source laser beam R 1).
  • the length of the line-shaped second modified layer 822 in the longitudinal direction is preferably 90 to 110% of the length of the line-shaped second modified layer 821 in the longitudinal direction, and is 100% (in other words, 100%). , The length of the second modified layer 821 in the longitudinal direction is more preferable. Thereby, in the division step described later, the semiconductor wafer can be divided with higher accuracy.
  • one end of the linear second modified layer 822 is positioned at one end of the linear second modified layer 821.
  • the position of the part may or may not match, but preferably matches. Since these positions coincide with each other, the semiconductor wafer can be divided with higher precision in a dividing step described later.
  • the relationship between the position of the other end of the line-shaped second modified layer 822 and the position of the other end of the line-shaped second modified layer 821 is the same as in the case of the one end described above. It is.
  • the first modified layer 812 is the distance delta 12 between the second reforming layer 821, between the first embodiment, the first reformed layer 81 and the second reformed layer 82 a distance delta 12, are the same, the effect of response rate in this case is also the same as in the first embodiment.
  • the delta 12 is in the thickness T 8 direction of the semiconductor wafer 8, which means the upper end of the first reforming layer 812, and the lower end of the second reforming layer 821, the distance between.
  • the distance ⁇ 12 between the first modified layer and the second modified layer means “the distance between the first modified layer and the second modified layer that are closest in the thickness direction of the semiconductor wafer”. Distance between "means.
  • the linear second modified layer 821 and the second modified layer 822 are parallel to the linear first modified layer 811 and the first modified layer 812. As a result, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be divided with higher accuracy in the dividing step described later.
  • the thickness T 8 direction of the semiconductor wafer 8, immediately above the first reforming layer 811 and the first reforming layer 812, the second reformed layer 821 and the second reformer It is preferable to form the material layer 822.
  • Each of the lengths of the line-shaped second modified layer 821 and the second modified layer 822 in the longitudinal direction is 90 times the length of the line-shaped first modified layer 811 and the first modified layer 812 in the longitudinal direction. It is preferably about 110%, more preferably 100% (in other words, the same as the length of the linear first modified layer 811 and the first modified layer 812 in the longitudinal direction). As a result, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be divided with higher accuracy in the dividing step described later.
  • the position of one end of the linear second modified layer 821 and the second modified layer 822 is the linear first modified layer.
  • the position of one end of the material layer 811 and the first modified layer 812 may or may not match, but it is preferable that they match. When these positions coincide with each other, the effect of suppressing the warpage of the semiconductor wafer becomes higher, and the semiconductor wafer can be divided with higher precision in the dividing step described later.
  • the position of the other end of the line-shaped second modified layer 821 and the second modified layer 822, the position of the other end of the line-shaped first modified layer 811 and the first modified layer 812, Is the same as in the case of the one end described above.
  • the line-shaped first modified layer and the second reforming layer are formed in a line in the direction connecting the circuit forming surface 8a and the back surface 8b of the semiconductor wafer 8 in the cross section.
  • the number of layers is two.
  • the thickness T 8 direction of the semiconductor wafer 8 are formed in a row, the number of line-shaped first reforming layer and the second reformed layer is preferably both 2.
  • the formation of the linear first modified layer 811 and the first modified layer 812 and the formation of the linear second modified layer 821 and the second modified layer 822 are performed as described above. Is repeated over the entire area of the semiconductor wafer 8 while shifting the position in one direction parallel to the circuit forming surface 8a or the back surface 8b of the semiconductor wafer 8 (that is, the first reforming process and the second reforming process). 7C), the first modified layer 811, the first modified layer 812, the second modified layer 821, and the second modified layer 822 in the form of a line are respectively formed as shown in FIG. A plurality is formed.
  • the line-shaped first modified layer 811, the first modified layer 812, the second modified layer 821, and the second modified layer 822 which are repeatedly formed in this manner are all formed of the linear modified layer described above.
  • the first modified layer 811, the first modified layer 812, the second modified layer 821, and the second modified layer 822 may be formed by the same method.
  • FIG. 7C for the sake of convenience, only six line-shaped first modified layers 811, first modified layers 812, second modified layers 821, and second modified layers 822 are shown. However, these modified layers are formed in a larger number in consideration of the size of the semiconductor chip to be manufactured.
  • all the linear first modified layers 811 are formed to be parallel to each other.
  • all the linear first modified layers 812 are formed to be parallel to each other.
  • all the line-shaped second modified layers 821 are formed so as to be parallel to each other.
  • all the line-shaped second modified layers 822 are formed to be parallel to each other.
  • a large number of linear first modified layers 811 and first modified layers 812 are formed in the first region 80a along the circuit forming surface 8a of the semiconductor wafer 8 as described above.
  • a large number of linear modified layers 821 and 822 are formed in the second region 80b along the back surface 8b of the semiconductor wafer 8.
  • the first region 80a has one layer in which a large number (a plurality of) of the first modified layers 811 and 812 in a line shape are arranged
  • the second region 80b has The semiconductor wafer 8 having one layer in which a large number (two or more) of the second modified layers 821 and the second modified layers 822 are arranged is obtained.
  • a line-shaped first modified layer 831 that intersects the first modified layer 811 is separately provided with the first modified layer 811 described above.
  • a large number of first modified layers 832 formed in the first region 80a and intersecting with the first modified layer 812 are separately formed. Many are formed in the first region 80a by the same method as in the case.
  • a large number of linear second modified layers 841 intersecting with the above-described second modified layer 821 are separately formed in the second region 80b in the same manner as in the case of the above-described second modified layer 821.
  • a large number of line-shaped second modified layers 842 intersecting with the second modified layer 822 are separately formed in the second region 80b in the same manner as in the case of the second modified layer 822 described above.
  • the first modified layer 831 is formed, and then the first modified layer 832 is formed.
  • the second modified layer 841 is formed, and then the second modified layer 842 is formed.
  • FIG. 7D a case where the first modified layer 831, the first modified layer 832, the second modified layer 841, and the second modified layer 842 are all overlapped on the cross section of the semiconductor wafer 8 is shown. However, depending on the position of the cross section of the semiconductor wafer 8, these modified layers may not overlap the cross section.
  • the width of the first modified layer 831 is not particularly limited, the above-described first modified layer 811 It may be in the same numerical range as the spread width, and is preferably about the same value as the spread width of the first modified layer 811. In the thickness T 8 direction of the semiconductor wafer 8, and the width of the spread of the first reforming layer 812, and the spreading width of the first modified layer 832, which is also related similar.
  • spread the width of the second reforming layer 841 is not particularly limited, the above-described second modified layer 821
  • the value may be in the same numerical range as the spread width, and is preferably approximately the same as the spread width of the second modified layer 821.
  • the thickness T 8 direction of the semiconductor wafer 8 and the spread width of the second reforming layer 842, and the spreading width of the second reforming layer 822 which is also related similar.
  • the distance between the linear first modified layers 811, the distance between the linear first modified layers 812, the distance between the linear first modified layers 831, and the first modified layer 832, the interval between the linear second modified layers 821, the interval between the linear second modified layers 822, the interval between the linear second modified layers 841, The distance between the second modified layers 842 may be appropriately adjusted according to the size of the target semiconductor chip.
  • the thickness T 8 of the semiconductor wafer 8 when performing a first modification step and the second modifying process the shortest side of the semiconductor chip length It is preferable to set the interval between these modified layers so that the properties are equal to or more than each other.
  • a mesh is formed by a plurality of linear first modified layers 811 and a plurality of linear first modified layers 831, and a plurality of linear modified layers 831 are formed.
  • a mesh is formed by the line-shaped first modified layer 812 and the plurality of line-shaped first modified layers 832, and similarly, in the second region 80b, a plurality of line-shaped first modified layers 832 are formed.
  • a network is formed by the second modified layer 821 and the plurality of linear second modified layers 841, and the plurality of linear second modified layers 822 and the plurality of linear modified layers 821 are formed.
  • the semiconductor wafer 8 in which the mesh is formed by the second modified layer 842 is obtained.
  • FIG. 8 is an enlarged sectional view schematically illustrating a dividing step in the method for manufacturing a semiconductor chip according to the second embodiment of the present invention.
  • the division step in the second embodiment as shown in FIG. 8A, after performing the first modification step and the second modification step, the back surface 8b of the semiconductor wafer 8 is ground.
  • the first modified layer 811, the first modified layer 831 and the first modified layer are replaced with the semiconductor wafer 8 in place of the first modified layer 81 and the first modified layer 83.
  • a second modified layer 821, a second modified layer 841, a second modified layer 841, a second modified layer 841, and a second modified layer 821 are replaced with the semiconductor wafer 8 in place of the first modified layer 81 and the first modified layer 83.
  • the back surface 8b of the semiconductor wafer 8 in FIG. 8A is a surface at the time of grinding by the grinding means 6.
  • the first modified layer 811, the first modified layer 831, the first modified layer 812, and the first reformed layer are simultaneously applied with the force applied to the semiconductor wafer 8 during the grinding.
  • the semiconductor wafer 8 is divided at the portions of the material layer 832, the second modified layer 821, the second modified layer 841, the second modified layer 822, and the second modified layer 842.
  • the crack 89 is formed through the first modified layer 811, the first modified layer 812, the second modified layer 821, and the second modified layer 822, and the first modified layer 831 and the first modified layer 831 are formed.
  • the material layer 832, the second modified layer 841, and the second modified layer 842 are formed (not shown).
  • the first modified layer 831, the first modified layer 812, the first modified layer 832, the second modified layer 821, the second modified layer 841, the second modified layer 822, and the second modified layer 842 are all ground.
  • the semiconductor chip 8 'and the semiconductor chip group 8A' obtained in the second embodiment are the same as the semiconductor chip 8 'and the semiconductor chip group 8A' obtained in the first embodiment shown in FIG. Is the same.
  • FIG. 8 (a) the in the thickness T 8 direction of the semiconductor wafer 8, the position of the grinding surface (back surface during grinding) 8b of the semiconductor wafer 8 by grinding, the second reformed layer 822 and the second reformer
  • the state where the crack 89 is formed at a stage where the layer 89 has not reached the position of the layer 842 is shown.
  • a stage where the second modified layer 822 and the second modified layer 842 have not disappeared by grinding is shown.
  • such a state of the crack 89 is an example.
  • the position of the ground surface (back surface) 8b of the semiconductor wafer 8 is changed by grinding the second modified layer 821 and the second modified layer 821.
  • the position overlapping the position of the layer 841 or the positions of the second modified layer 822 and the second modified layer 842 (in other words, the second modified layer 821 and the second modified layer 841 are disappearing due to grinding).
  • Stage or a stage in which the second modified layer 822 and the second modified layer 842 are disappearing by grinding
  • it passes through the positions of the second modified layer 822 and the second modified layer 842 and does not reach the position of the second modified layer 821 and the second modified layer 841 (in other words, the second modified layer).
  • the second modified layer 821 and the second modified layer 841 have not been removed by the grinding, and the second modified layer 842 and the second modified layer 841 have not been removed by the grinding.
  • the grinding passes through the positions of the second modified layer 821 and the second modified layer 841 and does not reach the positions of the first modified layer 812 and the first modified layer 832 (in other words, the second modified layer 821 and the second modified layer 832).
  • the quality layer 821, the second modified layer 841, the second modified layer 822, and the second modified layer 842 have already been removed by grinding, and the first modified layer 811, the first modified layer 831 and the first modified layer have been removed. Quality layer 812 and the first modified layer 832 are not lost by the grinding).
  • the quality layer 812 and the first modified layer 832 have already been removed by the grinding, and the first modified layer 811 and the first modified layer 831 have not been removed by the grinding.
  • the state of the crack 89 in the second embodiment is the same as the state of the crack 89 in the first embodiment.
  • the second modified layer 821, the second modified layer 841, the second modified layer 822, and the second modified layer 842 are removed by grinding and the first modified layer
  • the back surface 8b of the semiconductor wafer 8 may be ground without removing the layer 811, the first modified layer 831, the first modified layer 812, and the first modified layer 832 by grinding.
  • the first modified layer 811, the first modified layer 831, the first modified layer 812, or the first modified layer 811 is provided on the obtained semiconductor chip 8 '(for example, the peripheral portion of the semiconductor chip 8'). 832 is present at least in part.
  • the second modified layer 821, the second modified layer 841, the second modified layer 822, the second modified layer 842, the first modified layer 812, and the first modified layer 832 are eliminated by grinding, and Alternatively, the back surface 8b of the semiconductor wafer 8 may be ground without removing the first modified layer 811 and the first modified layer 831 by grinding. In this case, at least a part of the first modified layer 811 or the first modified layer 831 exists in the obtained semiconductor chip 8 ′ (for example, the periphery of the semiconductor chip 8 ′). However, since the semiconductor chip 8 ′ in which one of the modified layers is present may have low mechanical strength, in the dividing step, as shown in FIG. It is preferable to grind the back surface 8b of the semiconductor wafer 8 until the layer 811 and the first modified layer 831 are eliminated by grinding.
  • the number of linear first modified layers and second modified layers formed in a line in the direction connecting the circuit formation surface and the back surface of the semiconductor wafer is one.
  • the method for manufacturing a semiconductor chip in the case where both are 2 has been described, but the number of these modified layers may be further different.
  • FIG. 9 is an enlarged cross-sectional view schematically illustrating the first modification step and the second modification step in the method for manufacturing a semiconductor chip according to the third embodiment of the present invention.
  • the cross section more specifically, the cross section of the semiconductor wafer in a direction orthogonal to the circuit formation surface or the back surface of the semiconductor wafer
  • This is a method for manufacturing a semiconductor chip in a case where the number of linear first modified layers formed in a row is two and the number of linear second modified layers is one.
  • the first reforming step in the third embodiment is the same as the first reforming step in the second embodiment, as shown in FIG. As described above, by forming a plurality of first modified layers in the first region 80a, a semiconductor wafer can be divided with higher precision in a dividing step described later.
  • a second modified layer 82 is formed instead of the second modified layer 821 and the second modified layer 822. Except for the above, it is the same as the second reforming step in the second embodiment.
  • the second modification step in the third embodiment for example, one of the second modified layer 821 and the second modified layer 822 is not formed, and the formed modified layer is used as the second modified layer 82. Except for this point, the second modification step in the second embodiment can be performed by the same method.
  • the semiconductor wafer 8 on which the second modified layer is formed is replaced with the first modified layer 81 instead of the semiconductor wafer 8 having the first modified layer 81. Except that a layer having the layer 811 and the first modified layer 812 is used, it can be performed by the same method as the second modifying step in the first embodiment.
  • the first modified layer 812 is the distance delta 12 between the second reforming layer 82, between the first embodiment, the first reformed layer 81 and the second reformed layer 82 a distance delta 12, are the same, the effect of response rate in this case is also the same as in the first embodiment.
  • the delta 12 is in the thickness T 8 direction of the semiconductor wafer 8, which means the upper end of the first reforming layer 812, and the lower end of the second modified layer 82, the distance between.
  • the number of the linear first modified layers formed in a line in the direction connecting the circuit forming surface 8a and the back surface 8b of the semiconductor wafer 8 in the cross section is two.
  • the number of line-shaped second modified layers is one.
  • the number of line-shaped first reforming layer is 2
  • the number of line-shaped second modified layer is 1 Is preferred.
  • the formation of the linear first modified layer 811 and the first modified layer 812 and the formation of the linear second modified layer 82 are performed by the circuit of the semiconductor wafer 8 as described above.
  • the circuit of the semiconductor wafer 8 By repeatedly performing over the entire area of the semiconductor wafer 8 while shifting the position in one direction parallel to the formation surface 8a or the back surface 8b (that is, repeatedly performing the first modification process and the second modification process), As shown in FIG. 9C, a plurality of line-shaped first modified layers 811, first modified layers 812, and second modified layers 822 are formed.
  • a large number of linear first modified layers 811 and first modified layers 812 are formed in the first region 80a along the circuit forming surface 8a of the semiconductor wafer 8 as described above.
  • a number of linear second modified layers 82 are formed in the second region 80b along the back surface 8b of the semiconductor wafer 8.
  • the first region 80a has one layer in which a large number (a plurality of) of the first modified layers 811 and 812 in a line shape are arranged
  • the second region 80b has The semiconductor wafer 8 having one layer in which a large number of (a plurality of) second modified layers 82 are arranged is obtained.
  • a line-shaped first modified layer 831 that intersects the first modified layer 811 is separately provided with the first modified layer 811 described above.
  • a large number of first modified layers 832 formed in the first region 80a and intersecting with the first modified layer 812 are separately formed. Many are formed in the first region 80a by the same method as in the case.
  • a large number of line-shaped second modified layers 84 intersecting with the above-described second modified layers 82 are separately formed in the second region 80b in the same manner as in the case of the above-described second modified layers 82. .
  • the first modified layer 832 is formed.
  • the distance between the linear first modified layers 811, the distance between the linear first modified layers 812, the distance between the linear first modified layers 831, and the first modified layer The spacing between the 832s, the spacing between the linear second modified layers 82, and the spacing between the linear second modified layers 84 are all appropriately adjusted according to the size of the target semiconductor chip. do it.
  • the thickness T 8 of the semiconductor wafer 8 when performing a first modification step and the second modifying process the shortest side of the semiconductor chip length It is preferable to set the interval between these modified layers so that the properties are equal to or more than each other.
  • a mesh is formed by a plurality of linear first modified layers 811 and a plurality of linear first modified layers 831, and a plurality of linear modified layers 831 are formed.
  • a mesh is formed by the line-shaped first modified layer 812 and the plurality of line-shaped first modified layers 832, and similarly, in the second region 80b, a plurality of line-shaped first modified layers 832 are formed.
  • the semiconductor wafer 8 in which the mesh is formed by the second modified layer 82 and the plurality of linear second modified layers 84 is obtained.
  • FIG. 10 is an enlarged cross-sectional view for schematically explaining a dividing step in the method for manufacturing a semiconductor chip according to the third embodiment of the present invention.
  • the dividing step in the third embodiment is, for example, as the semiconductor wafer 8, the second modified layer 821, the second modified layer 841, the second modified layer 822, and the second modified layer.
  • the same method as the dividing step in the second embodiment can be used.
  • the semiconductor wafer 8 is replaced with the first modified layer 811, the first modified layer 831 and the first modified layer 831 instead of the first modified layer 81 and the first modified layer 83. Except for using the one having the modified layer 812 and the first modified layer 832, it can be performed by the same method as the dividing step in the first embodiment.
  • the first modified layer 811, the first modified layer 831, the first modified layer 812, and the first reformed layer are simultaneously applied with the force applied to the semiconductor wafer 8 during the grinding.
  • the semiconductor wafer 8 is divided at the portions of the quality layer 832, the second modified layer 82, and the second modified layer 84.
  • the crack 89 is formed through the first modified layer 811, the first modified layer 812, and the second modified layer 82, and the first modified layer 831, the first modified layer 832, and the second modified layer 831 are formed. It is formed (not shown) through the material layer 84.
  • the thickness T 8 direction of the semiconductor wafer 8 grinding surface of the semiconductor wafer 8, i.e., the position of the back surface 8b during grinding, first reforming layer 811 and the first break in before grinding the semiconductor wafer 8
  • the first modified layer 831, the first modified layer 812, the first modified layer 832, the second modified layer 82, and the second modified layer 84 are all eliminated by grinding to obtain a plurality of semiconductor chips 8 '.
  • the semiconductor chip 8 'and the semiconductor chip group 8A' obtained in the third embodiment are the same as the semiconductor chip 8 'and the semiconductor chip group 8A' shown in FIG. Is the same.
  • the timing at which the crack 89 is formed, the final position of the ground surface (the back surface at the time of grinding) 8b, etc. can be adjusted appropriately according to the purpose.
  • the number of linear first modified layers formed in a line in the direction connecting the circuit formation surface and the back surface of the semiconductor wafer is two, and although the method of manufacturing a semiconductor chip in the case where the number of linear second modified layers is 1 has been described, the number of modified layers may be further different.
  • FIG. 11 is an enlarged cross-sectional view schematically illustrating the first modification step and the second modification step in the method for manufacturing a semiconductor chip according to the fourth embodiment of the present invention.
  • the cross section more specifically, the cross section of the semiconductor wafer in a direction orthogonal to the circuit formation surface or the back surface of the semiconductor wafer
  • This is a method for manufacturing a semiconductor chip in a case where the number of linear first modified layers formed in a row is one and the number of linear second modified layers is two.
  • the first reforming step in the fourth embodiment is the same as the first reforming step in the first embodiment, as shown in FIG.
  • the two linear first modified layers that is, the first modified layer 811 and the first modified layer 812 are formed in the first region 80a.
  • a single linear first modified layer that is, the first modified layer 81
  • one of the first modified layer 811 and the first modified layer 812 is not formed, and the formed modified layer is used as the first modified layer 81. Except for this point, it can be performed by the same method as the first reforming step in the second embodiment.
  • the first modified layer 811 and the first modified layer 811 are formed as the semiconductor wafer 8 on which the second modified layer is formed. Except for using the one having the first modified layer 81 instead of the one having the 812, it can be performed by the same method as the second modification step in the second embodiment. Both the second modified layer 821 and the second modified layer 822 can be formed by the same method as in the second embodiment. As described above, by forming a plurality of second modified layers in the second region 80b, a semiconductor wafer can be divided with higher precision in a dividing step described later.
  • the first modification layer 81 is a distance delta 12 between the second reforming layer 821, between the first embodiment, the first reformed layer 81 and the second reformed layer 82 a distance delta 12, are the same, the effect of response rate in this case is also the same as in the first embodiment.
  • the delta 12 is in the thickness T 8 direction of the semiconductor wafer 8, which means the upper end of the first reformed layer 81, and the lower end of the second reforming layer 821, the distance between.
  • the number of the linear first modified layers formed in a line in the direction connecting the circuit forming surface 8a and the back surface 8b of the semiconductor wafer 8 in the cross section is 1 as described above.
  • the number of line-shaped second modified layers is 2.
  • the number of line-shaped first reforming layer is 1
  • the number of line-shaped second modified layer is 2 Is preferred.
  • the formation of the linear first modified layer 81 and the formation of the linear second modified layer 821 and the second modified layer 822 are performed by the circuit of the semiconductor wafer 8.
  • the circuit of the semiconductor wafer 8 By repeatedly performing over the entire area of the semiconductor wafer 8 while shifting the position in one direction parallel to the formation surface 8a or the back surface 8b (that is, repeatedly performing the first modification process and the second modification process), As shown in FIG. 11C, a plurality of linear first modified layers 81, second modified layers 821, and second modified layers 822 are formed.
  • a large number of linear first modified layers 81 are formed in the first region 80a along the circuit forming surface 8a of the semiconductor wafer 8 as described above, and the back surface 8b of the semiconductor wafer 8 is formed.
  • a large number of linear modified layers 821 and 822 are formed in the second region 80b.
  • the first region 80a has one layer in which a large number (a plurality of) of line-shaped first modified layers 81 are arranged
  • the second region 80b has a large number (a plurality of) of the line (s).
  • the semiconductor wafer 8 having one layer in which the second modified layer 821 and the second modified layer 822 are arranged is obtained.
  • a line-shaped first modified layer 83 that intersects the first modified layer 81 is separately provided with the first modified layer 81 described above.
  • a large number are formed in the first region 80a.
  • a large number of linear second modified layers 841 intersecting with the above-described second modified layer 821 are separately formed in the second region 80b in the same manner as in the case of the above-described second modified layer 821.
  • a large number of line-shaped second modified layers 842 intersecting with the second modified layer 822 are separately formed in the second region 80b in the same manner as in the case of the second modified layer 822 described above.
  • the distance between the linear first modified layers 81, the distance between the linear first modified layers 83, the distance between the linear second modified layers 821, and the second modified layer Each of the intervals between 822, the line-shaped second modified layers 841, and the line-shaped second modified layers 842 are appropriately adjusted according to the size of the target semiconductor chip. do it.
  • the thickness T 8 of the semiconductor wafer 8 when performing a first modification step and the second modifying process the shortest side of the semiconductor chip length It is preferable to set the interval between these modified layers so that the properties are equal to or more than each other.
  • a mesh is formed by the plurality of linear first modified layers 81 and the plurality of linear first modified layers 83.
  • a mesh is formed by a plurality of linear second modified layers 821 and a plurality of linear second modified layers 841, and a plurality of linear modified layers 821 are formed.
  • the semiconductor wafer 8 having a mesh formed by the second modified layer 822 and the plurality of linear second modified layers 842 is obtained.
  • FIG. 12 is an enlarged cross-sectional view schematically illustrating a dividing step in the method for manufacturing a semiconductor chip according to the fourth embodiment of the present invention.
  • a first modified layer 811, a first modified layer 831, a first modified layer 812, and a first modified layer are formed.
  • a material having a first modified layer 81 and a material having a first modified layer 83 are used instead of the material having the material layer 832. It can be carried out.
  • the second modified layer 821, the second modified layer 841, the second modified layer 841, and the second modified layer 82 Except for using the one having the second modified layer 822 and the second modified layer 842, it can be performed by the same method as the dividing step in the first embodiment.
  • the first modified layer 81, the first modified layer 83, the second modified layer 821, and the second modified layer are simultaneously formed by the force applied to the semiconductor wafer 8 during the grinding.
  • the semiconductor wafer 8 is divided at the portions of the material layer 841, the second modified layer 822, and the second modified layer 842.
  • the crack 89 is formed penetrating the first modified layer 81, the second modified layer 821, and the second modified layer 822, and the first modified layer 83, the second modified layer 841, and the second modified layer. It is formed (not shown) through the material layer 842.
  • the thickness T 8 direction of the semiconductor wafer 8 grinding surface of the semiconductor wafer 8, i.e., the position of the back surface 8b during grinding, first reformed layer 81 and the first break in before grinding the semiconductor wafer 8
  • the first modified layer 83, the second modified layer 821, the second modified layer 841, the second modified layer 822, and the second modified layer 842 are all removed by grinding to obtain a plurality of semiconductor chips 8 '.
  • the semiconductor chip 8 'and the semiconductor chip group 8A' obtained in the fourth embodiment are the same as the semiconductor chip 8 'and the semiconductor chip group 8A' shown in FIG. 4B obtained in the first embodiment. Is the same.
  • the time when the crack 89 is formed, the final position of the ground surface (the back surface at the time of grinding) 8b, and the like are as follows. It can be adjusted appropriately according to the purpose.
  • the number of linear first modified layers formed in a line in the direction connecting the circuit formation surface and the back surface of the semiconductor wafer is one, and although the method for manufacturing a semiconductor chip in the case where the number of line-shaped second modified layers is 2 has been described, the number of these modified layers may be further different.
  • the method for manufacturing a semiconductor chip of the present embodiment is not limited to the above-described first to fourth embodiments.
  • the method of manufacturing a semiconductor chip according to the present embodiment includes a method in which a part of the configuration in the first to fourth embodiments is changed or deleted, and Other configurations may be added to the embodiment.
  • the semiconductor wafer in which the first region and the second region inside are separated from each other is used.
  • a semiconductor wafer in which part of the region and part of the second region overlap may be used.
  • a region that is both the first region and the second region may exist inside the semiconductor wafer.
  • the second modified layer may be formed at a position on the back surface side of the first modified layer in the semiconductor wafer.
  • the number of linear first modified layers formed in a line in the direction connecting the circuit formation surface and the back surface of the semiconductor wafer is one or two.
  • the method of manufacturing a semiconductor chip in the case where the number of linear second modified layers is 1 or 2 has been described.
  • the first linear modified layer formed in a row as described above is described.
  • Each of the number of the material layers and the number of the linear second modified layers may be three or more.
  • the number of these modified layers is preferably one or two.
  • the semiconductor in which a plurality of the semiconductor chips are aligned as described above A chip group is obtained.
  • a target semiconductor chip is obtained from the semiconductor chip group.
  • the method of manufacturing a semiconductor device includes the steps of: obtaining a semiconductor chip group in which a plurality of semiconductor chips are aligned by the method of manufacturing a semiconductor chip; Using a die bonding sheet having a film adhesive formed on a support sheet, and attaching the film adhesive in the die bonding sheet to the back surface of the semiconductor chip group after grinding the semiconductor chips in the semiconductor chip group.
  • the film adhesive is cut along the semiconductor chip, and the semiconductor chip provided with the cut film adhesive on the back surface is cut in front of the semiconductor chip. Having a pickup step for picking up and away from the support sheet.
  • FIG. 13 is an enlarged cross-sectional view schematically illustrating the laminating step and the pickup step in the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • a die bonding sheet 101 including a support sheet 10 and a film adhesive 13 formed on the support sheet 10 is used.
  • the support sheet 10 includes a base material 11 and an adhesive layer 12 formed on the base material 11, and is provided on a surface 12 a of the adhesive layer 12 on a side opposite to the base material 11 side.
  • a film adhesive 13 is provided. That is, the die bonding sheet 101 is configured by laminating the base material 11, the pressure-sensitive adhesive layer 12, and the film adhesive 13 in this order in the thickness direction.
  • the die bonding sheet 101 may be a known one.
  • the film adhesive 13 is used to bond and fix the semiconductor chip 8 'on a circuit surface of a substrate or on another semiconductor chip, and to perform die bonding.
  • the film adhesive 13 cut by the above-mentioned manufacturing method and having thermosetting properties was manufactured using the semiconductor chip 8 ′ having the same. In a semiconductor device, it is a cured product.
  • the pressure-sensitive adhesive layer 12 controls the adhesive force between the support sheet 10 and the film adhesive 13.
  • a semiconductor chip group 8A 'in which a plurality of semiconductor chips 8' are aligned is obtained by the semiconductor chip manufacturing method described above, and then the die bonding sheet 101 is used.
  • the film-like adhesive 13 in the semiconductor chip group 8A 'on the back surface 8b' after grinding of the semiconductor chip 8 'in the semiconductor chip group 8A' a laminate 801 of the semiconductor chip group 8A 'and the die bonding sheet 101 is formed. Is prepared. At this time, usually, one die bonding sheet 101 is attached to the entire semiconductor chip group 8A '.
  • a mere description of “laminate” means “laminate of a semiconductor chip group and a die bonding sheet” as shown here.
  • a die bonding sheet including a base material 11, an adhesive layer 12, and a film adhesive 13 is shown, and such a die bonding sheet can be used as a dicing die bonding sheet.
  • another known die bonding sheet may be used.
  • the die bonding sheet for example, the one obtained by omitting the pressure-sensitive adhesive layer 12 from the die bonding sheet 101; in addition to the base material 11, the pressure-sensitive adhesive layer 12, and the film-like adhesive 13, any one of these two layers Ones further provided with an intermediate layer between them are exemplified.
  • the protective film 7 is used up to the dividing step, in the present embodiment, as shown in FIG. 13B, the protective film 7 is removed from the semiconductor chip 8 '.
  • a semiconductor chip group in which a plurality of semiconductor chips are aligned regardless of the presence or absence of a protective film is referred to as a “semiconductor chip group”.
  • the pickup step can be performed by a known method.
  • a device provided with a push-up portion for applying a force to an object to be picked up and a pull-up portion for separating the semiconductor chip from the support sheet is used.
  • the pickup means shown here includes one protrusion (pin) 51 as the push-up portion, and a vacuum collet 52 as the pull-up portion.
  • the protrusion 51 is made to protrude, and the tip of the protrusion 51 pushes up the die bonding sheet 101 from the substrate 11 side, so that the protrusion direction of the protrusion 51 with respect to the laminate 801.
  • An example is shown in which a force is applied to P 1 , and further, the vacuum collet 52 is pulled up, so that the sucked semiconductor chip 8 ′ is pulled away from the support sheet 10 in the pulling direction P 2 of the vacuum collet 52 together with the film adhesive 13 ′. I have.
  • push-up conditions such as a protrusion amount (push-up amount) of the protrusion 51, a protrusion speed (push-up speed), a holding time of the protrusion state (push-up holding time), and a pull-up condition such as a pull-up speed of the vacuum collet 52 Can also be adjusted appropriately.
  • a protrusion amount (push-up amount) of the protrusion 51 a protrusion speed (push-up speed)
  • a holding time of the protrusion state push-up holding time
  • a pull-up condition such as a pull-up speed of the vacuum collet 52
  • the semiconductor chip 8 ′ having the cut film adhesive 13 ′ may be separated from the support sheet 10
  • the semiconductor chip 8 ′ provided with the film adhesive 13 being cut is separated from the support sheet 10, and after the separation, the cutting of the film adhesive 13 may be completed.
  • the order of the timing of the completion of the cutting of the film adhesive 13 and the timing of the separation of the semiconductor chip 8 ′ is not particularly limited. The order of these timings can be adjusted as appropriate by adjusting the pickup conditions such as the above-described push-up condition and pull-up condition, or the characteristics of the film adhesive 13.
  • the number of the protrusions 51 illustrated is one that applies a force to the laminate 801, but in the present embodiment, the number of the protrusions 51 is not particularly limited and may be two or more. What is necessary is just to select suitably.
  • a force may be applied by another method.
  • a push-up portion made of a slider having an inclined surface is used, and the inclined surface is brought into contact with the surface of the base material 11 in the support sheet 10 along the surface of the base material 11.
  • Other known methods such as a method of applying a force by moving the object, can be used.
  • pickup method (1) is advantageous in that the number of steps is small and it can be performed at room temperature, and thus the steps are simplified.
  • This method (pickup method (1)) is suitable for manufacturing a small-sized semiconductor chip, and is also suitable for manufacturing a small-sized semiconductor chip. It is particularly suitable to carry out each of the following steps.
  • a method other than the above-described pickup method (1) may be employed.
  • the cooled laminate 801 is placed on the surface of the die bonding sheet 101 therein. Expand (stretch) in a direction parallel to.
  • the film adhesive 13 in the laminate 801 is cut along the outer periphery 80' of the semiconductor chip 8 ', and the cut film adhesive 13' is cut.
  • the semiconductor chip 8 'provided on the back surface 8b' is manufactured.
  • the vicinity of the periphery of the die bonding sheet 101 on which the semiconductor chip 8 'is not arranged is subjected to heat treatment.
  • the cut film-like adhesive 13 ′ is applied.
  • the semiconductor chip 8 ′ semiconductor chip with a film adhesive already prepared
  • picked up method (2) a wide variety of die bonding sheets 101 can be used.
  • this method (pickup method (2)) requires a separate step mainly for cutting the film adhesive, requires a large number of steps, requires cooling of the laminate, and is complicated. However, it cannot be said that it is optimal for manufacturing a semiconductor chip having a small size. Therefore, in the present embodiment, it is preferable to adopt the pickup method (1) instead of the pickup method (2) in the pickup step.
  • the semiconductor device can be manufactured using a semiconductor chip with a film-like adhesive obtained by the above-described pickup step and thereafter by a known method.
  • the semiconductor chip with the film adhesive is die-bonded to the circuit surface of the substrate with the film adhesive, and if necessary, one or more semiconductor chips are further laminated on the semiconductor chip to perform wire bonding. After this, the whole obtained is sealed with a resin, whereby a semiconductor package can be manufactured. Then, a target semiconductor device can be manufactured using this semiconductor package.
  • the base material constituting the support sheet in the die bonding sheet (for example, the base material 11 constituting the support sheet 10 in the die bonding sheet 101) is in the form of a sheet or a film. Examples include various resins.
  • the resin examples include polyolefins such as polyethylene, polypropylene, polybutene, polybutadiene, polymethylpentene, and norbornene resin; ethylene-vinyl acetate copolymer, ethylene- (meth) acrylic acid copolymer, ethylene- (meth) acrylic Ethylene copolymers such as acid ester copolymers and ethylene-norbornene copolymers (copolymers obtained using ethylene as a monomer); vinyl chloride resins such as polyvinyl chloride and vinyl chloride copolymers ( Polystyrene; Polycycloolefin; Polyethylene terephthalate, Polyethylene naphthalate, Polybutylene terephthalate, Polyethylene isophthalate, Polyethylene-2,6-naphthalenedicarboxylate, Resin obtained using vinyl chloride as monomer) Polyesters such as wholly aromatic polyesters whose constituent units have an aromatic cyclic group; copolymers of two or more of the above
  • the resin for example, a cross-linked resin obtained by cross-linking one or more of the above-listed resins; a modification of an ionomer or the like using one or more of the above-listed resins; Resins are also included.
  • the resin constituting the base material may be only one kind, or two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • the base material may be composed of one layer (single layer) or may be composed of two or more layers. When the substrate is composed of a plurality of layers, these layers may be the same or different. The combination of these multiple layers is not particularly limited.
  • the thickness of the substrate is not particularly limited, but is preferably 50 to 300 ⁇ m, and more preferably 60 to 140 ⁇ m.
  • the thickness of the substrate means the thickness of the entire substrate, for example, the thickness of the substrate composed of a plurality of layers is the total thickness of all the layers constituting the substrate. means.
  • the base material contains known additives such as a filler, a colorant, an antistatic agent, an antioxidant, an organic lubricant, a catalyst, and a softener (plasticizer) in addition to the main constituent materials such as the resin. You may.
  • the substrate is made uneven by sandblasting, solvent treatment, and the like; corona discharge treatment, electron beam Irradiation treatment, plasma treatment, ozone / ultraviolet irradiation treatment, flame treatment, chromic acid treatment, oxidation treatment such as hot air treatment, and the like may be applied to the surface. Further, the surface of the base material may be subjected to a primer treatment.
  • the substrate can be manufactured by a known method.
  • a base material containing a resin can be produced by molding a resin composition containing the resin.
  • the pressure-sensitive adhesive layer constituting the support sheet in the die bonding sheet (for example, the pressure-sensitive adhesive layer 12 constituting the support sheet 10 in the die bonding sheet 101) is in the form of a sheet or a film.
  • Agent examples of the adhesive include an adhesive resin such as an acrylic resin, a urethane resin, a rubber resin, a silicone resin, an epoxy resin, polyvinyl ether, polycarbonate, and an ester resin.
  • adhesive resin includes both a resin having adhesiveness and a resin having adhesiveness.
  • the adhesive resin not only the resin itself has adhesiveness, but also a resin that exhibits adhesiveness in combination with other components such as additives, and adhesiveness due to the presence of a trigger such as heat or water. And the like.
  • the pressure-sensitive adhesive layer may be composed of one layer (single layer), or may be composed of two or more layers. When the pressure-sensitive adhesive layer is composed of a plurality of layers, these layers may be the same or different from each other. The combination of these multiple layers is not particularly limited.
  • the thickness of the pressure-sensitive adhesive layer is not particularly limited, but is preferably 1 to 100 ⁇ m, more preferably 1 to 60 ⁇ m, and particularly preferably 1 to 30 ⁇ m.
  • the “thickness of the pressure-sensitive adhesive layer” means the thickness of the entire pressure-sensitive adhesive layer.
  • the thickness of the pressure-sensitive adhesive layer composed of a plurality of layers is the total of all the layers constituting the pressure-sensitive adhesive layer. Means the thickness.
  • the pressure-sensitive adhesive layer may be formed using an energy-ray-curable pressure-sensitive adhesive, or may be formed using a non-energy-ray-curable pressure-sensitive adhesive. That is, the pressure-sensitive adhesive layer may be either energy beam curable or non-energy beam curable.
  • the physical property of the energy ray-curable pressure-sensitive adhesive layer before and after curing can be easily adjusted.
  • the “energy beam” means an electromagnetic wave or a charged particle beam having an energy quantum, and examples thereof include ultraviolet rays, radiation, and electron beams.
  • the ultraviolet light can be emitted by using, for example, a high-pressure mercury lamp, a fusion lamp, a xenon lamp, a black light, an LED lamp, or the like as an ultraviolet light source.
  • the electron beam can irradiate an electron beam generated by an electron beam accelerator or the like.
  • “energy ray-curable” means a property of being cured by irradiation with an energy ray
  • “non-energy ray-curable” means a property of not being cured by irradiation of an energy ray.
  • the pressure-sensitive adhesive layer can be formed using a pressure-sensitive adhesive composition containing a pressure-sensitive adhesive.
  • the pressure-sensitive adhesive composition is applied to the surface to be formed with the pressure-sensitive adhesive layer, and dried if necessary, whereby the pressure-sensitive adhesive layer can be formed at a target portion.
  • the ratio of the content of the components that do not vaporize at room temperature is usually the same as the content ratio of the components in the pressure-sensitive adhesive layer.
  • “normal temperature” means a temperature at which cooling or heating is not particularly performed, that is, a normal temperature, for example, a temperature of 15 to 25 ° C. or the like.
  • the application of the pressure-sensitive adhesive composition may be performed by a known method, for example, an air knife coater, blade coater, bar coater, gravure coater, roll coater, roll knife coater, curtain coater, die coater, knife coater, screen coater And a method using various coaters such as a Meyer bar coater and a kiss coater.
  • the pressure-sensitive adhesive composition may be coated on the substrate and dried as needed, so that the pressure-sensitive adhesive layer may be laminated on the substrate.
  • the pressure-sensitive adhesive layer may be laminated on the base material by bonding the exposed surface of the pressure-sensitive adhesive layer to one surface of the base material.
  • the release film in this case may be removed at any timing during the production process or the use process of the die bonding sheet.
  • the energy-ray-curable pressure-sensitive adhesive composition includes, for example, a non-energy-ray-curable pressure-sensitive adhesive resin (I-1a) (hereinafter referred to as “adhesive resin (I- 1a) ”) and an energy-ray-curable compound; and a non-energy-ray-curable adhesive resin (I-1a).
  • a pressure-sensitive adhesive composition (I-a) containing an energy-ray-curable pressure-sensitive adhesive resin (I-2a) into which an unsaturated group has been introduced hereinafter may be abbreviated as “pressure-sensitive resin (I-2a)”). 2
  • a pressure-sensitive adhesive composition (I-3) containing the pressure-sensitive resin (I-2a) and an energy ray-curable compound.
  • the non-energy-ray-curable pressure-sensitive adhesive composition includes, for example, a pressure-sensitive adhesive composition containing the non-energy-ray-curable pressure-sensitive adhesive resin (I-1a) (I-4) and the like.
  • the pressure-sensitive adhesive composition (I-1), the pressure-sensitive adhesive composition (I-2), the pressure-sensitive adhesive composition (I-3) and the pressure-sensitive adhesive composition (I-4) (hereinafter, these pressure-sensitive adhesive compositions are included)
  • the pressure-sensitive adhesive resin (I-1a) in the “pressure-sensitive adhesive compositions (I-1) to (I-4)” is preferably an acrylic resin.
  • acrylic resin examples include an acrylic polymer having at least a structural unit derived from an alkyl (meth) acrylate.
  • alkyl (meth) acrylate examples include those in which the alkyl group constituting the alkyl ester has 1 to 20 carbon atoms, and the alkyl group is linear or branched. Is preferred.
  • the acrylic polymer preferably has a structural unit derived from a functional group-containing monomer in addition to the structural unit derived from the alkyl (meth) acrylate.
  • the functional group-containing monomer for example, the functional group becomes a starting point of crosslinking by reacting with a crosslinking agent described below, or the functional group reacts with an unsaturated group in an unsaturated group-containing compound described below. And those capable of introducing an unsaturated group into the side chain of the acrylic polymer.
  • Examples of the functional group-containing monomer include a hydroxyl group-containing monomer, a carboxy group-containing monomer, an amino group-containing monomer, and an epoxy group-containing monomer.
  • the acrylic polymer may have a constituent unit derived from another monomer in addition to the constituent unit derived from the alkyl (meth) acrylate and the constituent unit derived from the functional group-containing monomer.
  • the other monomer is not particularly limited as long as it is copolymerizable with an alkyl (meth) acrylate or the like. Examples of the other monomer include styrene, ⁇ -methylstyrene, vinyltoluene, vinyl formate, vinyl acetate, acrylonitrile, acrylamide and the like.
  • the acrylic resin such as the acrylic polymer may have only one structural unit, two or more structural units, or two or more structural units. , Their combination and ratio can be arbitrarily selected.
  • the content of the structural unit derived from the functional group-containing monomer is preferably 1 to 35% by mass based on the total amount of the structural unit.
  • the pressure-sensitive adhesive resin (I-1a) contained in the pressure-sensitive adhesive composition (I-1) or the pressure-sensitive adhesive composition (I-4) may be only one kind, two or more kinds, or two or more kinds. In such cases, their combination and ratio can be arbitrarily selected.
  • the pressure-sensitive adhesive resin (I) is based on the total mass of the pressure-sensitive adhesive composition (I-1) or the pressure-sensitive adhesive composition (I-4).
  • the content ratio of -1a) is preferably from 5 to 99% by mass.
  • the pressure-sensitive adhesive resin (I-2a) in the pressure-sensitive adhesive compositions (I-2) and (I-3) may be, for example, an energy-ray polymerizable unsaturated resin having a functional group in the pressure-sensitive adhesive resin (I-1a). It is obtained by reacting an unsaturated group-containing compound having a group.
  • the unsaturated group-containing compound can bind to the adhesive resin (I-1a) by reacting with a functional group in the adhesive resin (I-1a) in addition to the energy ray polymerizable unsaturated group. It is a compound having a group.
  • the energy ray polymerizable unsaturated group include a (meth) acryloyl group, a vinyl group (ethenyl group), an allyl group (2-propenyl group) and the like, and a (meth) acryloyl group is preferable.
  • Examples of the group capable of binding to a functional group in the adhesive resin (I-1a) include an isocyanate group and a glycidyl group capable of binding to a hydroxyl group or an amino group, and a hydroxyl group and amino group capable of binding to a carboxy group or an epoxy group. And the like.
  • Examples of the unsaturated group-containing compound include (meth) acryloyloxyethyl isocyanate, (meth) acryloyl isocyanate, and glycidyl (meth) acrylate.
  • the pressure-sensitive adhesive resin (I-2a) contained in the pressure-sensitive adhesive composition (I-2) or (I-3) may be only one kind, two or more kinds, or when two or more kinds, Combinations and ratios can be arbitrarily selected.
  • the ratio of the content of the pressure-sensitive adhesive resin (I-2a) to the total mass of the pressure-sensitive adhesive composition (I-2) or (I-3) Is preferably 5 to 99% by mass.
  • Examples of the energy ray-curable compound in the pressure-sensitive adhesive compositions (I-1) and (I-3) include a monomer or oligomer having an energy ray-polymerizable unsaturated group and curable by irradiation with energy rays. Can be
  • monomers include, for example, trimethylolpropane tri (meth) acrylate, pentaerythritol (meth) acrylate, pentaerythritol tetra (meth) acrylate, dipentaerythritol hexa (meth) acrylate, 1,4 Poly (meth) acrylates such as -butylene glycol di (meth) acrylate and 1,6-hexanediol (meth) acrylate; urethane (meth) acrylate; polyester (meth) acrylate; polyether (meth) acrylate; epoxy ( (Meth) acrylate and the like.
  • examples of the oligomer include oligomers obtained by polymerizing the monomers exemplified above.
  • the energy ray-curable compound contained in the pressure-sensitive adhesive composition (I-1) or (I-3) may be only one kind, or two or more kinds, and when two or more kinds, the combination thereof and The ratio can be arbitrarily selected.
  • the ratio of the content of the energy ray-curable compound to the total weight of the pressure-sensitive adhesive composition (I-1) is preferably 1 to 95% by mass.
  • the content of the energy ray-curable compound is 0.01 to 300 parts by mass based on 100 parts by mass of the pressure-sensitive adhesive resin (I-2a). Is preferred.
  • the pressure-sensitive adhesive composition (I-1) or (I-4) further contains a crosslinking agent.
  • the acrylic polymer having a structural unit derived from a functional group-containing monomer similar to that in the adhesive resin (I-1a) is used as the adhesive resin (I-2a), for example, the adhesive composition Product (I-2) may further contain a crosslinking agent.
  • the crosslinking agent in the adhesive resins (I-1a) and (I-2a) reacts with, for example, the functional group to form the adhesive resins (I-1a) or the adhesive resins (I-2a). Is crosslinked.
  • the crosslinking agent include isocyanate-based crosslinking agents (crosslinking agents having an isocyanate group) such as tolylene diisocyanate, hexamethylene diisocyanate, xylylene diisocyanate, and adducts of these diisocyanates; epoxy-based crosslinking agents such as ethylene glycol glycidyl ether ( A crosslinker having a glycidyl group); an aziridine-based crosslinker such as hexa [1- (2-methyl) -aziridinyl] trifosphatriazine (a crosslinker having an aziridinyl group); a metal chelate crosslinker such as an aluminum chelate (metal Crosslinking agent having a chel
  • the cross-linking agent contained in the pressure-sensitive adhesive composition (I-1), (I-2) or (I-4) may be only one kind, or two or more kinds. Combinations and ratios can be arbitrarily selected.
  • the content of the crosslinking agent is 0.01 to 50 parts by mass with respect to 100 parts by mass of the pressure-sensitive resin (I-1a). It is preferable that In the pressure-sensitive adhesive composition (I-2), the content of the crosslinking agent is preferably 0.01 to 50 parts by mass with respect to 100 parts by mass of the pressure-sensitive resin (I-2a).
  • Pressure-sensitive adhesive compositions (I-1), (I-2) and (I-3) (hereinafter referred to as "pressure-sensitive adhesive compositions (I-1) to (I-3)" ) May further contain a photopolymerization initiator.
  • the pressure-sensitive adhesive compositions (I-1) to (I-3) containing a photopolymerization initiator sufficiently undergo a curing reaction even when irradiated with energy rays of relatively low energy such as ultraviolet rays.
  • photopolymerization initiator examples include benzoin compounds such as benzoin, benzoin methyl ether, benzoin ethyl ether, benzoin isopropyl ether, benzoin isobutyl ether, benzoin benzoic acid, methyl benzoin benzoate, and benzoin dimethyl ketal; acetophenone, 2-hydroxy Acetophenone compounds such as -2-methyl-1-phenyl-propan-1-one and 2,2-dimethoxy-1,2-diphenylethan-1-one; bis (2,4,6-trimethylbenzoyl) phenylphosphine Acylphosphine oxide compounds such as oxide and 2,4,6-trimethylbenzoyldiphenylphosphine oxide; sulfidation such as benzylphenyl sulfide and tetramethylthiuram monosulfide ⁇ -ketol compound such as 1-hydroxycyclohexylphenyl ketone; azo compound such
  • the photopolymerization initiators contained in the pressure-sensitive adhesive compositions (I-1) to (I-3) may be only one kind, or two or more kinds, and when two or more kinds are used, their combination and ratio are You can choose any.
  • the content of the photopolymerization initiator is preferably 0.01 to 20 parts by mass based on 100 parts by mass of the energy ray-curable compound.
  • the content of the photopolymerization initiator is preferably 0.01 to 20 parts by mass based on 100 parts by mass of the pressure-sensitive resin (I-2a).
  • the content of the photopolymerization initiator is from 0.01 to 100 parts by mass based on the total content of the pressure-sensitive resin (I-2a) and the energy ray-curable compound. It is preferably 20 parts by mass.
  • the pressure-sensitive adhesive compositions (I-1) to (I-4) may contain other additives that do not correspond to any of the above-mentioned components, as long as the effects of the present invention are not impaired.
  • the other additives include an antistatic agent, an antioxidant, a softener (plasticizer), a filler (filler), a rust inhibitor, a colorant (pigment, dye), a sensitizer, and a tackifier.
  • known additives such as a reaction retarder and a crosslinking accelerator (catalyst).
  • the reaction retarder is, for example, the action of a catalyst mixed in the pressure-sensitive adhesive compositions (I-1) to (I-4), and the pressure-sensitive adhesive compositions (I-1) to ( In I-4), an unintended crosslinking reaction is prevented from proceeding.
  • the other additives contained in the pressure-sensitive adhesive compositions (I-1) to (I-4) may be only one kind, or two or more kinds, and when two or more kinds are used, their combination and ratio are You can choose any.
  • the content of other additives in the pressure-sensitive adhesive compositions (I-1) to (I-4) is not particularly limited, and may be appropriately selected according to the type.
  • the pressure-sensitive adhesive compositions (I-1) to (I-4) may contain a solvent. Since the pressure-sensitive adhesive compositions (I-1) to (I-4) contain a solvent, the suitability for coating on the surface to be coated is improved.
  • the solvent is preferably an organic solvent.
  • organic solvent include ketones such as methyl ethyl ketone and acetone; esters (carboxylates) such as ethyl acetate; ethers such as tetrahydrofuran and dioxane; cyclohexane and n-hexane.
  • ketones such as methyl ethyl ketone and acetone
  • esters (carboxylates) such as ethyl acetate
  • ethers such as tetrahydrofuran and dioxane
  • cyclohexane and n-hexane cyclohexane and n-hexane.
  • Aliphatic hydrocarbons aromatic hydrocarbons such as toluene and xylene
  • alcohols such as 1-propanol and 2-propanol.
  • the solvents contained in the pressure-sensitive adhesive compositions (I-1) to (I-4) may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof are arbitrarily selected. it can.
  • the content of the solvent in each of the pressure-sensitive adhesive compositions (I-1) to (I-4) is not particularly limited, and may be appropriately adjusted.
  • the pressure-sensitive adhesive composition such as pressure-sensitive adhesive compositions (I-1) to (I-4) comprises a pressure-sensitive adhesive composition comprising the pressure-sensitive adhesive and, if necessary, components other than the pressure-sensitive adhesive. It is obtained by blending each component for constituting the agent composition.
  • the order of addition at the time of compounding each component is not particularly limited, and two or more components may be added simultaneously.
  • the method of mixing each component at the time of compounding is not particularly limited, and a method of mixing by rotating a stirrer or a stirring blade; a method of mixing using a mixer; a method of mixing by adding ultrasonic waves, and the like. What is necessary is just to select suitably.
  • the temperature and time during addition and mixing of each component are not particularly limited as long as each component is not deteriorated, and may be appropriately adjusted, but the temperature is preferably 15 to 30 ° C.
  • the film adhesive constituting the die bonding sheet (for example, the film adhesive 13 constituting the die bonding sheet 101) preferably has thermosetting properties and has pressure-sensitive adhesive properties. Are preferred. In the uncured state, a film adhesive having both thermosetting properties and pressure-sensitive adhesive properties can be applied by lightly pressing various adherends. Further, the film adhesive may be one that can be applied to various adherends by heating and softening. The film adhesive finally becomes a cured product having high impact resistance by curing, and this cured product can maintain sufficient adhesive properties even under severe high temperature and high humidity conditions.
  • the film adhesive may be composed of one layer (single layer) or may be composed of two or more layers.
  • the film adhesive is composed of a plurality of layers, the plurality of layers may be the same as each other. They may be different, and the combination of these multiple layers is not particularly limited.
  • the thickness of the film adhesive is not particularly limited, but is preferably 1 to 100 ⁇ m, more preferably 1 to 60 ⁇ m, and particularly preferably 1 to 30 ⁇ m.
  • the “thickness of the film-like adhesive” means the thickness of the entire film-like adhesive, and for example, the thickness of the film-like adhesive composed of a plurality of layers refers to all of the thicknesses of the film-like adhesive. Means the total thickness of the layers.
  • the film adhesive can be formed using an adhesive composition containing the constituent components.
  • a film-like adhesive can be formed on a target portion by applying the adhesive composition to the surface on which the film-like adhesive is to be formed and drying it as necessary.
  • the content ratio of the components that do not vaporize at room temperature is usually the same as the content ratio of the components in the film adhesive.
  • the adhesive composition can be applied in the same manner as in the case of the pressure-sensitive adhesive composition described above.
  • a film-like adhesive on the support sheet
  • a film-like adhesive for example, by coating the adhesive composition on the support sheet, and drying if necessary, if the film-like adhesive is laminated on the support sheet Good.
  • an adhesive composition is applied on a release film, and dried as necessary to form a film-like adhesive on the release film.
  • the film adhesive may be laminated on the support sheet by bonding the exposed surface of the film adhesive to the target surface of the support sheet.
  • the release film in this case may be removed at any timing during the production process or the use process of the die bonding sheet.
  • thermosetting adhesive compositions include thermosetting adhesive compositions.
  • thermosetting adhesive composition include those containing a polymer component (a) and an epoxy thermosetting resin (b).
  • a polymer component
  • b epoxy thermosetting resin
  • the polymer component (a) is a component that can be considered to be formed by a polymerization reaction of a polymerizable compound, and imparts film-forming properties and flexibility to a film-like adhesive, and is used for bonding to a bonding target such as a semiconductor chip. It is a polymer component for improving adhesiveness (sticking property). Further, the polymer component (a) is a component that does not correspond to the epoxy resin (b1) and the thermosetting agent (b2) described below.
  • the polymer component (a) contained in the adhesive composition and the film adhesive may be only one kind, or two or more kinds, and when two or more kinds are used, their combination and ratio can be arbitrarily selected. .
  • Examples of the polymer component (a) include an acrylic resin, a polyester, a urethane resin, an acrylic urethane resin, a silicone resin, a rubber resin, a phenoxy resin, and a thermosetting polyimide.
  • An acrylic resin is preferable. .
  • acrylic resin in the polymer component (a) a known acrylic polymer can be used.
  • Examples of the (meth) acrylate that constitutes the acrylic resin include, for example, alkyl (meth) acrylate in which the alkyl group constituting the alkyl ester has a chain structure having 1 to 18 carbon atoms; Alkyl ester; aralkyl (meth) acrylate; cycloalkenyl (meth) acrylate; cycloalkenyloxyalkyl (meth) acrylate; (meth) acrylimide; glycidyl group-containing (meth) acrylic ester; (Meth) acrylic acid esters; substituted amino group-containing (meth) acrylic acid esters and the like.
  • the “substituted amino group” means a group in which one or two hydrogen atoms of an amino group are substituted with a group other than a hydrogen atom.
  • (meth) acrylic acid is a concept including both “acrylic acid” and “methacrylic acid”. The same applies to terms similar to (meth) acrylic acid.
  • the acrylic resin is, for example, one or two or more monomers selected from (meth) acrylic acid, itaconic acid, vinyl acetate, acrylonitrile, styrene, N-methylolacrylamide, etc., in addition to the (meth) acrylic ester. May be copolymerized.
  • the acrylic resin may have, in addition to the above-mentioned hydroxyl group, a functional group capable of binding to other compounds such as a vinyl group, a (meth) acryloyl group, an amino group, a carboxy group, and an isocyanate group.
  • These functional groups such as a hydroxyl group of the acrylic resin may be bonded to another compound via a cross-linking agent (f) described below, or may be directly bonded to another compound without using the cross-linking agent (f). It may be.
  • a cross-linking agent (f) described below
  • the acrylic resin is bonded to another compound by the functional group, the reliability of the package obtained using the film adhesive tends to be improved.
  • the monomer constituting the acrylic resin may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • thermoplastic resin other than an acrylic resin (hereinafter, may be simply abbreviated as “thermoplastic resin”) is used alone without using an acrylic resin. May be used together with the acrylic resin.
  • thermoplastic resin include polyester, polyurethane, phenoxy resin, polybutene, polybutadiene, and polystyrene.
  • thermoplastic resin contained in the adhesive composition and the film adhesive may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • the ratio of the content of the polymer component (a) to the total content of all components other than the solvent is preferably 20 to 75% by mass regardless of the type of the polymer component (a).
  • the epoxy-based thermosetting resin (b) includes an epoxy resin (b1) and a thermosetting agent (b2).
  • the epoxy-based thermosetting resin (b) contained in the adhesive composition and the film-form adhesive may be used alone or in combination of two or more, and when two or more, the combination and ratio thereof are optional. Can be selected.
  • Epoxy resin (b1) Epoxy resin (b1)
  • Known epoxy resins (b1) include, for example, polyfunctional epoxy resins, biphenyl compounds, bisphenol A diglycidyl ether and hydrogenated products thereof, orthocresol novolak epoxy resin, dicyclopentadiene type epoxy resin, Biphenyl or more epoxy compounds such as biphenyl type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, and phenylene skeleton type epoxy resin are exemplified.
  • the epoxy resin (b1) contained in the adhesive composition and the film adhesive may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • thermosetting agent (b2) functions as a curing agent for the epoxy resin (b1).
  • thermosetting agent (b2) include compounds having two or more functional groups capable of reacting with an epoxy group in one molecule.
  • the functional group include a phenolic hydroxyl group, an alcoholic hydroxyl group, an amino group, a carboxy group, a group in which an acid group has been converted to an anhydride, and a phenolic hydroxyl group, an amino group, or an acid group has been converted to an anhydride. It is preferably a phenolic hydroxyl group or an amino group.
  • thermosetting agents (b2) examples of the phenolic curing agent having a phenolic hydroxyl group include a polyfunctional phenol resin, a biphenol, a novolak phenol resin, a dicyclopentadiene phenol resin, and an aralkyl phenol resin.
  • examples of the amine-based curing agent having an amino group include dicyandiamide (DICY).
  • thermosetting agent (b2) contained in the adhesive composition and the film adhesive may be only one kind, or two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected. .
  • the content of the thermosetting agent (b2) is preferably 0.1 to 500 parts by mass with respect to 100 parts by mass of the epoxy resin (b1).
  • the content of the epoxy-based thermosetting resin (b) (the total content of the epoxy resin (b1) and the thermosetting agent (b2)) is determined by the polymer component (a).
  • the content is preferably 5 to 100 parts by mass with respect to the content of 100 parts by mass.
  • the film-like adhesive further contains, if necessary, other components other than the polymer component (a) and the epoxy-based thermosetting resin (b). It may be.
  • Other components contained in the film adhesive include, for example, a curing accelerator (c), a filler (d), a coupling agent (e), a crosslinking agent (f), and an energy ray-curable resin (g).
  • preferred other components include a curing accelerator (c), a filler (d), a coupling agent (e), and a general-purpose additive (i).
  • the curing accelerator (c) is a component for adjusting the curing speed of the adhesive composition.
  • Preferred curing accelerators (c) include, for example, tertiary amines such as triethylenediamine, benzyldimethylamine, triethanolamine, dimethylaminoethanol and tris (dimethylaminomethyl) phenol; 2-methylimidazole, 2-phenylimidazole , 2-phenyl-4-methylimidazole, 2-phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole and other imidazoles (where one or more hydrogen atoms are other than hydrogen atoms)
  • Organic phosphines such as tributylphosphine, diphenylphosphine, and triphenylphosphine (phosphines in which one or more hydrogen atoms have been substituted with an organic group); tetraphenylphosphonium tetrapheny
  • the curing accelerator (c) contained in the adhesive composition and the film adhesive may be one kind alone, or two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected. .
  • the content of the curing accelerator (c) in the adhesive composition and the film adhesive is based on 100 parts by mass of the epoxy-based thermosetting resin (b). , 0.01 to 10 parts by mass.
  • the film adhesive contains the filler (d)
  • the coefficient of thermal expansion can be easily adjusted. By optimizing the coefficient of thermal expansion for the object to which the film adhesive is applied, The reliability of the package obtained by using the adhesive in a shape is further improved. Further, when the film adhesive contains the filler (d), the moisture absorption of the cured film adhesive can be reduced, and the heat dissipation can be improved.
  • the filler (d) may be either an organic filler or an inorganic filler, but is preferably an inorganic filler.
  • Preferred inorganic fillers include, for example, powders of silica, alumina, talc, calcium carbonate, titanium white, red iron oxide, silicon carbide, boron nitride, and the like; beads obtained by making these inorganic fillers spherical; surface modification of these inorganic fillers Products; single-crystal fibers of these inorganic fillers; glass fibers and the like.
  • the inorganic filler is preferably silica or alumina.
  • the filler (d) contained in the adhesive composition and the film adhesive may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • the ratio of the content of the filler (d) to the total content of all components other than the solvent is preferably 5 to 80% by mass.
  • the coupling agent (e) By containing the coupling agent (e), the adhesive film and the adhesiveness to the adherend are improved. Further, when the film adhesive contains the coupling agent (e), the cured product has improved water resistance without impairing the heat resistance.
  • the coupling agent (e) has a functional group capable of reacting with an inorganic compound or an organic compound.
  • the coupling agent (e) is preferably a compound having a functional group capable of reacting with the functional groups of the polymer component (a), the epoxy-based thermosetting resin (b), and the like, and is a silane coupling agent. Is more preferable.
  • the coupling agent (e) contained in the adhesive composition and the film adhesive may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected. .
  • the content of the coupling agent (e) in the adhesive composition and the film adhesive is determined by the total amount of the polymer component (a) and the epoxy-based thermosetting resin (b).
  • the content is preferably 0.03 to 20 parts by mass with respect to the content of 100 parts by mass.
  • Crosslinking agent (f) examples include those having a functional group such as a vinyl group, a (meth) acryloyl group, an amino group, a hydroxyl group, a carboxy group, and an isocyanate group, which can be bonded to another compound, such as the above-mentioned acrylic resin.
  • the adhesive composition and the film adhesive may contain a crosslinking agent (f) for bonding the functional group with another compound to crosslink. By performing crosslinking using the crosslinking agent (f), the initial adhesive strength and cohesive strength of the film adhesive can be adjusted.
  • crosslinking agent (f) examples include an organic polyvalent isocyanate compound, an organic polyvalent imine compound, a metal chelate-based crosslinker (a crosslinker having a metal chelate structure), an aziridine-based crosslinker (a crosslinker having an aziridinyl group), and the like. Is mentioned.
  • crosslinking agent (f) When an organic polyvalent isocyanate compound is used as the crosslinking agent (f), it is preferable to use a hydroxyl group-containing polymer as the polymer component (a).
  • a cross-linking structure is easily formed in the film adhesive by the reaction between the cross-linking agent (f) and the polymer component (a). Can be introduced.
  • the crosslinking agent (f) contained in the adhesive composition and the film adhesive may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • the content of the crosslinking agent (f) in the adhesive composition is 0.01 to 20 parts by mass with respect to 100 parts by mass of the polymer component (a). Is preferred.
  • the energy ray-curable resin (g) is obtained by polymerizing (curing) an energy ray-curable compound.
  • the energy ray-curable compound include a compound having at least one polymerizable double bond in a molecule, and an acrylate compound having a (meth) acryloyl group is preferable.
  • the energy ray-curable resin (g) contained in the adhesive composition may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • the ratio of the content of the energy ray-curable resin (g) to the total mass of the adhesive composition in the adhesive composition is 1 to 95% by mass. Is preferred.
  • the adhesive composition may contain the photopolymerization initiator (h) in order to efficiently promote the polymerization reaction of the energy ray-curable resin (g). Good.
  • Examples of the photopolymerization initiator (h) in the adhesive composition include the same ones as the photopolymerization initiators contained in the pressure-sensitive adhesive compositions (I-1) to (I-3) described above. Can be
  • the photopolymerization initiator (h) contained in the adhesive composition may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • the content of the photopolymerization initiator (h) in the adhesive composition is 0.1% with respect to 100 parts by mass of the energy ray-curable resin (g). Preferably it is 20 parts by mass.
  • the general-purpose additive (I) may be a known one and can be arbitrarily selected according to the purpose, and is not particularly limited.
  • Preferred general-purpose additives (I) include, for example, plasticizers, antistatic agents, antioxidants, coloring agents (dyes and pigments), gettering agents and the like.
  • the general-purpose additive (i) contained in the adhesive composition and the film adhesive may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected. .
  • the content of the general-purpose additive (i) in the adhesive composition and the film adhesive is not particularly limited, and may be appropriately selected depending on the purpose.
  • the adhesive composition further contains a solvent.
  • the adhesive composition containing a solvent has good handleability.
  • the solvent is not particularly limited, but preferred are, for example, hydrocarbons such as toluene and xylene; alcohols such as methanol, ethanol, 2-propanol, isobutyl alcohol (2-methylpropan-1-ol) and 1-butanol.
  • Esters such as ethyl acetate; ketones such as acetone and methyl ethyl ketone; ethers such as tetrahydrofuran; amides (compounds having an amide bond) such as dimethylformamide and N-methylpyrrolidone.
  • the solvent contained in the adhesive composition may be only one kind, two or more kinds, and when two or more kinds, the combination and ratio thereof can be arbitrarily selected.
  • the solvent contained in the adhesive composition is preferably methyl ethyl ketone or the like from the viewpoint that the components contained in the adhesive composition can be mixed more uniformly.
  • the adhesive composition is obtained by blending each component for constituting the adhesive composition.
  • the adhesive composition can be produced by the same method as that of the pressure-sensitive adhesive composition described above, except that the components are different.
  • a die bonding sheet (1) -1 suitable for pickup method (1) has a peeling force at an interface between the support sheet and the film adhesive. , 0.02 to 0.2 N / 25 mm, and the elongation at break of a test piece obtained by laminating the film adhesive before curing so that the total thickness becomes 200 ⁇ m is 450%. (Hereinafter sometimes referred to as “die bonding sheet (1) -1”).
  • the die bonding sheet (1) -1 which satisfies such a condition of elongation at break when the pickup method (1) is applied in the pickup step, the laminated product (that is, the semiconductor chip group and the die) By applying a force to the laminate (the laminate with the bonding sheet (1) -1), the film adhesive in the laminate can be more easily cut. Further, by using the die bonding sheet (1) -1 which satisfies such a condition of the peeling force, when the pickup method (1) is applied in the pickup step, the semiconductor chip provided with the film-like adhesive after cutting can be used. Therefore, the semiconductor chip with the film adhesive can be more easily picked up from the supporting sheet without causing any process abnormality. As the die bonding sheet (1) -1 which satisfies such conditions of the peeling force and the breaking elongation, a film-like adhesive composite sheet disclosed in “WO 2016/140248” can be mentioned.
  • the elongation at break (tensile elongation at break) of the test piece before curing is 450% or less, and may be, for example, 445% or less in that the above-mentioned effect is more remarkably obtained.
  • the lower limit of the elongation at break of the test piece before curing is not particularly limited. However, from the viewpoint that the die bonding sheet (1) -1 can be handled more stably, the elongation at break is preferably 50% or more, for example, 100% or more.
  • the elongation at break of the test piece before curing can be appropriately adjusted within a range set by arbitrarily combining the above-described preferable lower limit and upper limit.
  • the elongation at break is preferably 50 to 450%, and may be 100 to 445%.
  • the breaking elongation is X% (where X is a positive number)” means that the test piece is pulled in the measuring method described later, and the test piece is pulled back in the tensile direction. Is extended by X% of the length of the test piece (in other words, the length when not pulled), that is, the total length of the test piece in the tensile direction is [1 + X / 100] of the length before being pulled. ] Means that the test piece breaks.
  • the breaking elongation of the film adhesive or the entire laminate obtained by laminating the film adhesive includes JIS K7161-1994 (ISO 527-1) or the breaking elongation of the test piece described above. It is determined in accordance with JIS K7127: 1999 (ISO 527-3). If the object to be measured (test specimen) does not have a yield point, measure the tensile strain at break. If it has a yield point, measure the nominal strain at tensile failure, and use these measured values to calculate the elongation at break. Ask for.
  • the elongation at break of the test piece in other words, the elongation at break of the film adhesive can be appropriately adjusted by adjusting the type and amount of the components contained in the film adhesive.
  • the elongation at break of the test piece can be adjusted.
  • the test piece may be made of a film-like adhesive and have a thickness of 200 ⁇ m.
  • the thickness of a plurality of film-like adhesives laminated to produce a test piece is particularly limited. Not done. However, it is preferable to prepare the test piece using a film adhesive having the same thickness as the film adhesive contained in the die bonding sheet (1) -1 used in the pickup step.
  • the elongation at break increases as the thickness of the film adhesive increases, if the elongation at break of a test piece of the film adhesive having a thickness of less than 200 ⁇ m is 450% or less, the same composition is used.
  • the elongation at break of a test piece of a film adhesive having a thickness of 200 ⁇ m is naturally 450% or less.
  • the elongation at break is, for example, a test piece having a width of 15 mm, a length of 100 mm, and a thickness of 200 ⁇ m, and is fixed at two places so that the distance between the fixed parts is 75 mm.
  • the tensile speed is set to 200 mm / min, and the test piece is pulled between the fixed portions, and the elongation of the test piece when the test piece breaks is measured.
  • the peeling force at the interface between the support sheet and the film adhesive is 0.02 to 0.2 N / 25 mm, preferably 0.02 to 0.15 N / 25 mm, and 0.02 to 0.1 N / 25 mm. More preferably, it is 1 N / 25 mm.
  • the peeling force is equal to or more than the lower limit value, the semiconductor chip is separated from the support sheet together with the film adhesive (more specifically, the cut film adhesive) in the pickup step.
  • the adhesive not only the adhesive provided on the target semiconductor chip to be separated, but also the adhesive provided on the semiconductor chip other than the target, such as the one adjacent to this semiconductor chip, the phenomenon that the adhesive is simultaneously peeled off from the support sheet.
  • the peeling force is equal to or less than the upper limit, when the semiconductor chip is separated from the support sheet together with the film-like adhesive, the film-like adhesive included in the target semiconductor chip is surely separated from the support sheet. Peel off.
  • the conditions are made stricter (for example, the pushing speed of the pushing portion to which the force is applied is increased. No change of the conditions at the time of pickup is required, and the occurrence of cracks or the like of the semiconductor chip, which is observed when such a change is made, is suppressed.
  • the peeling force is, for example, the type and amount of the components contained in the film adhesive; the material constituting the surface of the support sheet on which the film adhesive is provided; the state of the surface of the support sheet on which the film adhesive is provided ( By adjusting the (surface state), etc., it can be adjusted appropriately.
  • these are merely examples of the method of adjusting the peeling force.
  • the peeling force tends to increase when the breaking elongation is large, and the peeling force tends to decrease when the breaking elongation is small.
  • the surface state of the support sheet may be, for example, the surface treatments mentioned above for improving the adhesion to the other layers of the base material, that is, surface roughening treatment by sand blast treatment, solvent treatment, etc .; corona discharge treatment, electron It can be adjusted by applying an oxidizing treatment such as a line irradiation treatment, a plasma treatment, an ozone / ultraviolet irradiation treatment, a flame treatment, a chromic acid treatment, or a hot air treatment;
  • the peeling force is determined by the following method. That is, the die bonding sheet (1) -1 having a width of 25 mm and an arbitrary length is stuck to an adherend with the film adhesive, and is supported by the film adhesive stuck to the adherend.
  • the supporting sheet is stretched in its length direction (die bonding sheet (die bonding sheet) so that the surfaces of the film adhesive and the supporting sheet that are in contact with each other form an angle of 180 °. 1)
  • the force (peeling force) applied when the film was peeled (in the length direction of -1) was measured. Then, this measured value is defined as the peeling force.
  • the length of the die bonding sheet (1) -1 used for the measurement is not particularly limited as long as the force to be measured can be stably detected, but is preferably 200 to 300 mm.
  • the peeling force can be measured at a temperature of 25 ° C. and a relative humidity of 50%.
  • the die bonding sheet (1) -1 was stuck to the adherend, and this was allowed to stand at a temperature of 25 ° C. and a relative humidity of 50% for 30 minutes. It is preferable to stabilize the attached state of (-1).
  • the thickness of the film adhesive is as described above, but in the die bonding sheet (1) -1, for example, preferably 1 to 50 ⁇ m, more preferably 3 to 25 ⁇ m, and still more preferably 5 to 15 ⁇ m. It may be.
  • the thickness of the film adhesive is equal to or more than the lower limit, the adhesive force of the film adhesive to the adherend (semiconductor chip) is further increased.
  • the thickness of the film adhesive is equal to or less than the upper limit, the film adhesive can be more easily cut in the pickup step.
  • a die bonding sheet (1) -2 suitable for pickup method (1) includes a support sheet having a substrate, a cured sheet having a thickness of 1 to 50 ⁇ m. And an adhesive force of the film adhesive before curing to the semiconductor wafer is defined as an adhesive force K (N / 24 mm), and the film adhesive before curing is a total thickness.
  • a breaking elongation L (%) and the breaking strength of the test piece is defined as a breaking strength Q (MPa)
  • a formula (E1): K / (L ⁇ Q) ⁇ 0.0005 (E1) (Hereinafter, may be referred to as “die bonding sheet (1) -2”).
  • the pickup method (1) when the pickup method (1) is applied in the pickup step, the semiconductor chip provided with the cut film-like adhesive can be more easily separated from the support sheet without any process abnormality, and the film-like adhesion can be achieved.
  • the pickup of the semiconductor chip with the agent becomes easier.
  • a film adhesive composite sheet disclosed in International Publication No. 2017/145979 can be mentioned.
  • the adhesive strength K (N / 24 mm) of the film adhesive before curing to the semiconductor wafer is determined by the following method. That is, a laminated sheet of a film adhesive and an adhesive tape having a width of 24 mm and an arbitrary length is prepared. This laminated sheet is formed by laminating a film adhesive on the adhesive surface of an adhesive tape.
  • the adhesive tape for example, Nichiban “Cellotape (registered trademark) No. 405” having a width of 24 mm is used. Can be used.
  • the laminated sheet was adhered to a semiconductor wafer with a film adhesive heated to 60 ° C., and the adhesive tape, the film adhesive and the semiconductor wafer were laminated in this order in the thickness direction to form a structure.
  • a laminate is produced.
  • the laminate was allowed to stand for 30 minutes in a standard environment defined by JIS Z0237 2009, and then a laminated sheet of a film adhesive and an adhesive tape was removed from the semiconductor wafer.
  • the so-called 180 ° peeling is performed at a peeling speed of 150 mm / min so that the surfaces that have been in contact with each other form an angle of 180 °.
  • the peeling force at this time is measured, and the measured value is defined as an adhesive force K (N / 24 mm).
  • the length of the laminated sheet to be measured is not particularly limited as long as the peel force can be measured stably.
  • the adhesive strength K is not particularly limited as long as it satisfies the relationship of the formula (E1), but is preferably 0.3 N / 24 mm or more, and more preferably 0.4 N / 24 mm or more. Further, the adhesive force K may be, for example, any of 15 N / 24 mm or less, 11 N / 24 mm or less, and 7 N / 24 mm or less.
  • the adhesive strength K can be appropriately adjusted within a range set by arbitrarily combining the above-described preferable lower limit and upper limit.
  • the adhesive force K is preferably from 0.3 to 15 N / 24 mm, more preferably from 0.3 to 11 N / 24 mm, and preferably from 0.4 to 7 N / 24 mm. More preferred.
  • the adhesive strength K may be 0.45 N / 24 mm or more and less than 10 N / 24 mm, or 0.45 N / 24 mm or more and 5.8 N / 24 mm or less.
  • the adhesive strength K of the film adhesive is determined by the type and amount of the components contained in the film adhesive, the thickness of the film adhesive, the material constituting the surface of the support sheet on which the film adhesive is provided, By adjusting the state (surface state) or the like, it can be adjusted appropriately.
  • the adhesive force K can be adjusted by adjusting the type or amount of the coupling agent (e), which is a component of the film adhesive.
  • the surface condition of the support sheet can be adjusted in the same manner as in the case of the die bonding sheet (1) -1 described above.
  • the breaking elongation L of the die bonding sheet (1) -2 is the same as the breaking elongation of the test piece of the die bonding sheet (1) -1.
  • the breaking elongation L (%) is not particularly limited as long as the relationship of the above formula (E1) is satisfied.
  • the elongation at break L is preferably 1200% or less, more preferably 30 to 1200%, further preferably 40 to 1100%, and more preferably 45 to 1050%. Is particularly preferred.
  • the film adhesive can be more easily cut in the pickup step.
  • the elongation at break L is preferably not more than 900%, more preferably not more than 700%, particularly preferably not more than 500%, for example, 30 to 500%, 40% or less. It may be any of up to 500%, 45 to 500%, and 50 to 440%.
  • the film adhesive can be more easily cut by various methods in the pickup step. That is, as described above as a method of applying a force to the laminate, not only the most common method of projecting the protrusions formed of protrusions, but also a method of moving the protrusions formed of sliders is employed. In addition, the film adhesive can be cut more easily.
  • the breaking strength Q (MPa) is a tensile stress when a test piece breaks (breaks), that is, a tensile breaking stress, when measuring the breaking elongation L (%), and can be measured simultaneously with the breaking elongation L. .
  • the breaking strength Q (MPa) is not particularly limited as long as the relationship of the above formula (E1) is satisfied.
  • the breaking strength Q is preferably from 0.4 to 17 MPa, more preferably from 0.5 to 15 MPa, and particularly preferably from 0.6 to 13 MPa.
  • the breaking strength Q may be 0.8 to 11 MPa, or may be 2.5 to 11 MPa.
  • K / (L ⁇ Q) The value of K / (L ⁇ Q) is 0.0005 or more, preferably 0.0006 or more, and more preferably 0.0007 or more.
  • the upper limit of K / (L ⁇ Q) is not particularly limited.
  • the value of K / (L ⁇ Q) may be, for example, any of 0.0170 or less, 0.0140 or less, and 0.0115 or less, but these are examples of the value of K / (L ⁇ Q). It is.
  • K / (L ⁇ Q) can be appropriately adjusted within a range set by arbitrarily combining the above-described preferable lower limit and upper limit.
  • the value of K / (L ⁇ Q) may be any of 0.0005 to 0.0170, 0.0006 to 0.0140, and 0.0007 to 0.0115.
  • the value of K / (L ⁇ Q) may be any one of 0.0008 or more and less than 0.0125, or 0.0008 to 0.0105.
  • the breaking elongation L and breaking strength Q of the test piece in other words, the breaking elongation and breaking strength of the film adhesive can be appropriately adjusted by adjusting the types and amounts of the components contained in the film adhesive.
  • the breaking elongation L and the breaking strength Q can be adjusted.
  • the thickness of the film adhesive is as described above, but is 1 to 50 ⁇ m in the die bonding sheet (1) -2, for example, preferably 3 to 25 ⁇ m, more preferably 5 to 15 ⁇ m. There may be.
  • the thickness of the film adhesive is not less than the lower limit, the adhesive force of the film adhesive to the adherend (semiconductor chip) is further increased.
  • the thickness of the film adhesive is equal to or less than the upper limit, the film adhesive can be more easily cut in the pickup step.
  • Example 1 A semiconductor chip was manufactured and picked up by the method described with reference to FIGS. 3 to 6 (first embodiment). Specifically, it is as follows.
  • a back-grinding tape (“Adwill E-3100TN” manufactured by Lintec Corporation) was attached to a circuit forming surface of an 8-inch semiconductor wafer (725 ⁇ m in thickness).
  • the back surface of the semiconductor wafer is placed in the first region inside the semiconductor wafer and at a position near the periphery of the semiconductor wafer.
  • a first modified layer was formed at a depth of 85 ⁇ m from the circuit formation surface of the semiconductor wafer.
  • the local first modified layer is repeatedly formed while shifting the irradiation position of the laser beam in one direction parallel to the circuit forming surface of the semiconductor wafer, thereby forming one line-shaped first modified layer.
  • One modified layer was formed (first modified step).
  • the spread width of the first modified layer in the thickness direction of the semiconductor wafer (in other words, the height of the first modified layer) was about 30 ⁇ m.
  • a laser beam is irradiated at a power of 1 W into the second region inside the semiconductor wafer from the back surface side of the semiconductor wafer, so as to have a depth of 85 ⁇ m from the back surface of the semiconductor wafer.
  • a second modified layer was formed immediately above the first modified layer.
  • the second modified layer was formed on the back side of the first modified layer in the semiconductor wafer.
  • the local formation of the second modified layer is performed while shifting the irradiation position of the laser beam in one direction parallel to the circuit formation surface of the semiconductor wafer.
  • one line-shaped second modified layer was formed (second modification step).
  • the spread width of the second modified layer in the thickness direction of the semiconductor wafer (in other words, the height of the second modified layer) was about 30 ⁇ m.
  • the average value of the delta 12 was 555Myuemu.
  • the first modified layer and the second modified layer are formed in a net-like manner at a depth of 85 ⁇ m from the circuit formation surface of the semiconductor wafer.
  • One modified layer was formed, and a second modified layer was formed in a mesh shape at a depth of 85 ⁇ m from the back surface of the semiconductor wafer.
  • a semiconductor wafer having the first modified layer and the second modified layer formed thereon was obtained. A total of five semiconductor wafers on which such a first modified layer and a second modified layer had been formed were produced.
  • the magnitude of the warpage was measured for each of the five semiconductor wafers obtained above. More specifically, it is as follows. The circuit formation surface of the semiconductor wafer was brought into contact with a flat surface, and the semiconductor wafer was placed on the flat surface. Next, the semiconductor wafer in this state was visually observed from the side, the distance between the outer periphery of the semiconductor wafer and the plane immediately below the semiconductor wafer was measured, and the maximum value was defined as the magnitude of the warpage of the semiconductor wafer. With this method, the magnitude of the warpage was obtained for all of the five semiconductor wafers obtained above, and the maximum value among them was finally adopted as the magnitude of the warpage of the semiconductor wafer.
  • the magnitude of the warpage of the semiconductor wafer in this example was less than 0.5 mm as shown in Table 1. That is, in the present example, the warpage of the semiconductor wafer on which the first modified layer and the second modified layer had been formed was significantly suppressed. Conversely, with respect to these five semiconductor wafers, the back surface is brought into contact with the flat surface, and this semiconductor wafer is placed on the flat surface. The semiconductor wafer was visually observed from the side. As a result, no gap was observed between the outer periphery of the semiconductor wafer and the plane immediately below.
  • the division step described below was performed using one of the five semiconductor wafers for which the above-described warpage suppression effect and transportability were evaluated. That is, the back surface of the semiconductor wafer after the completion of the first reforming step and the second reforming step was ground using a grinder (“DFG8760” manufactured by Disco Corporation). At this time, the back surface was ground by performing Z1-axis grinding using an abrasive having a grain size of 360, performing Z-axis grinding using an abrasive having a particle size of 6000, and performing Z-axis grinding with dry polish.
  • a grinder DFG8760 manufactured by Disco Corporation
  • the back surface is ground until the thickness of the semiconductor wafer becomes 40 ⁇ m, the first modified layer and the second modified layer are all erased, and the force applied to the semiconductor wafer by the grinding causes the second surface.
  • the semiconductor wafer was divided at the first modified layer and the second modified layer. As described above, a semiconductor chip group was obtained in which a large number of semiconductor chips each having a size of 2 mm ⁇ 2 mm and a thickness of 40 ⁇ m, having no modified layer inside, were aligned on a back grinding tape. .
  • a bonding sheet (“Adwill LD01D-7 P8AK” manufactured by Lintec) was attached.
  • the die bonding sheet includes a base material (polyolefin, thickness: 80 ⁇ m) and a film-like adhesive (7 ⁇ m thickness) formed on the base material, and the support sheet includes only the base material. It corresponds to a die bonding sheet.
  • the film adhesive in the die bonding sheet was attached to the back surface of the semiconductor chip.
  • This step was continuously performed 27 times on the one semiconductor wafer. Then, the number of times that a target semiconductor chip having a size of 2 mm ⁇ 2 mm could not be picked up as a semiconductor chip with a film adhesive was confirmed (that is, the number of pickup failures). Based on this number, the pickup suitability of the semiconductor chip was evaluated according to the following evaluation criteria. As a result, as shown in Table 1, in this example, the evaluation result was “A”. (Evaluation criteria) A: The number of pickup failures was 0. B: The number of pickup failures was 1 to 3 times. C: The number of pickup failures was 4 or more.
  • Example 2 Semiconductor chips were manufactured and picked up by the method described with reference to FIGS. 7 and 8 (second embodiment). Specifically, it is as follows.
  • the second modified layer was formed at a position directly above the first modified layer and at a depth of 135 ⁇ m from the back surface of the semiconductor wafer and immediately above the first modified layer.
  • two line-shaped second modified layers were formed (second modification step). At this time, the second modified layer was formed on the back side of the first modified layer in the semiconductor wafer.
  • the average value of the delta 22 is 30 [mu] m
  • the average value of the delta 12 was 455Myuemu.
  • the position at a depth of 75 ⁇ m from the circuit formation surface of the semiconductor wafer and the depth of 135 ⁇ m The first modified layer is formed in a mesh at each of the positions, and the second modified layer is formed at a position of a depth of 75 ⁇ m and a position of a depth of 135 ⁇ m from the back surface of the semiconductor wafer. Formed. As described above, a semiconductor wafer having the first modified layer and the second modified layer formed thereon was obtained. A total of five semiconductor wafers on which such a first modified layer and a second modified layer had been formed were produced.
  • the warpage of the semiconductor wafer was confirmed by the same method as in Example 1, and as shown in Table 1, it was less than 0.5 mm. That is, in the present example, the warpage of the semiconductor wafer on which the first modified layer and the second modified layer had been formed was significantly suppressed.
  • the back surface of the semiconductor wafer is brought into contact with a flat surface, and the semiconductor wafer is placed on the flat surface. As a result, a gap is formed between the outer periphery of the semiconductor wafer and the flat surface immediately below the semiconductor wafer. I was not able to admit.
  • a modified layer is provided in the same manner as in Example 1 except that one of the five semiconductor wafers for which the above-described warpage suppressing effect and transportability have been evaluated is used.
  • a semiconductor chip group in which a large number of semiconductor chips each having a size of 2 mm ⁇ 2 mm and a thickness of 40 ⁇ m are aligned on a back grinding tape is produced (dividing step).
  • a laminate of the above-mentioned die bonding sheet was prepared (lamination step).
  • Example 3 Semiconductor chips were manufactured and picked up by the method described with reference to FIGS. 9 and 10 (third embodiment). Specifically, it is as follows.
  • the second modified layer was formed at a depth of 85 ⁇ m from the back surface of the semiconductor wafer and immediately above the first modified layer, at a depth of 75 ⁇ m from the back surface of the semiconductor wafer, and
  • One linear second modified layer was formed in the same manner as in Example 1 except that the second modified layer was formed immediately above the first modified layer (second modified layer). Reforming step). At this time, the second modified layer was formed on the back side of the first modified layer in the semiconductor wafer.
  • the average value of the delta 12 was 515Myuemu.
  • the line-shaped first modified layer and the second modified layer are further formed.
  • the formation of the porous layer was repeated many times.
  • the newly formed linear first modified layer and second modified layer are adjusted so as to be parallel to the already formed linear first modified layer and second modified layer. did.
  • a large number of linear first modified layers intersecting with such a large number of linear first modified layers at an intersection angle of 90 °, And a large number of line-shaped second modified layers that intersect with the second modified layer at an intersection angle of 90 ° are newly formed (as described above, in the first and second modification steps). Repeat).
  • any one of the distance between the adjacent linear first modified layers and the distance between the adjacent linear second modified layers Were also 1 / of the case of Example 1.
  • the first modified layer was formed in a mesh at each of the positions, and the second modified layer was formed at a depth of 75 ⁇ m from the back surface of the semiconductor wafer.
  • a semiconductor wafer having the first modified layer and the second modified layer formed thereon was obtained. A total of five semiconductor wafers on which such a first modified layer and a second modified layer had been formed were produced.
  • the warpage of the semiconductor wafer was confirmed by the same method as in Example 1, and as shown in Table 1, it was less than 0.5 mm. That is, in the present example, the warpage of the semiconductor wafer on which the first modified layer and the second modified layer had been formed was significantly suppressed.
  • the back surface of the semiconductor wafer is brought into contact with a flat surface, and the semiconductor wafer is placed on the flat surface. As a result, a gap is formed between the outer periphery of the semiconductor wafer and the flat surface immediately below the semiconductor wafer. I was not able to admit.
  • a modified layer is provided in the same manner as in Example 1 except that one of the five semiconductor wafers for which the above-described warpage suppressing effect and transportability have been evaluated is used. Instead, a semiconductor chip group in which a large number of semiconductor chips each having a size of 1 mm ⁇ 1 mm and a thickness of 40 ⁇ m are arranged on a back-grinding tape is produced (divide step). Then, a laminate of the above-mentioned die bonding sheet was prepared (lamination step).
  • Example 4 Semiconductor chips were manufactured and picked up by the method described with reference to FIGS. 7 and 8 (second embodiment). Specifically, it is as follows.
  • the warpage of the semiconductor wafer was confirmed by the same method as in Example 1, and as shown in Table 1, it was less than 0.5 mm. That is, in the present example, the warpage of the semiconductor wafer on which the first modified layer and the second modified layer had been formed was significantly suppressed.
  • the back surface of the semiconductor wafer is brought into contact with a flat surface, and the semiconductor wafer is placed on the flat surface. As a result, a gap is formed between the outer periphery of the semiconductor wafer and the flat surface immediately below the semiconductor wafer. I was not able to admit.
  • a modified layer is provided in the same manner as in Example 1 except that one of the five semiconductor wafers for which the above-described warpage suppressing effect and transportability have been evaluated is used. Instead, a semiconductor chip group in which a large number of semiconductor chips each having a size of 1 mm ⁇ 1 mm and a thickness of 40 ⁇ m are arranged on a back-grinding tape is produced (divide step). Then, a laminate of the above-mentioned die bonding sheet was prepared (lamination step).
  • Example 5 A semiconductor chip was manufactured by the method described with reference to FIGS. 7 and 8 (second embodiment). Specifically, it is as follows.
  • Example 6 A semiconductor chip was manufactured by the method described with reference to FIGS. 7 and 8 (second embodiment). Specifically, it is as follows.
  • the warpage of the semiconductor wafer was confirmed by the same method as in Example 1, and as shown in Table 1, it was less than 0.5 mm. That is, in the present example, the warpage of the semiconductor wafer on which the first modified layer and the second modified layer had been formed was significantly suppressed.
  • the back surface of the semiconductor wafer is brought into contact with a flat surface, and the semiconductor wafer is placed on the flat surface. As a result, a gap is formed between the outer periphery of the semiconductor wafer and the flat surface immediately below the semiconductor wafer. I was not able to admit.
  • a modified layer is provided in the same manner as in Example 1 except that one of the five semiconductor wafers for which the above-described warpage suppressing effect and transportability have been evaluated is used. Instead, a group of semiconductor chips each having a size of 0.75 mm ⁇ 0.75 mm and a thickness of 40 ⁇ m are arranged on a back grinding tape to produce a semiconductor chip group (divide step). A laminate of the semiconductor chip group and the die bonding sheet was produced (lamination step).
  • Example 1 to 6 the magnitude of the warpage of the semiconductor wafer on which the first modified layer and the second modified layer have been formed is 1 mm or less, and the warpage of the semiconductor wafer is reduced. Had been suppressed. As a result, in these examples, the transportability of the semiconductor wafer was good. In particular, in Examples 1 to 4 and 6, the size of the warp of the semiconductor wafer was less than 0.5 mm, the effect of suppressing the warp was remarkably high, and the semiconductor wafer was particularly excellent in transportability.
  • the shortest side of the semiconductor chip is 0.75 mm or more (0.75 to 2 mm), whereas the first modified layer and the second modified This is because the thickness of the semiconductor wafer on which the layer has been formed is 0.725 mm, and the length of the shortest side of the semiconductor chip is a value larger than the thickness.
  • the length of the shortest side of the semiconductor chip was 0.5 mm, whereas the thickness of the semiconductor wafer on which the first modified layer and the second modified layer had been formed was 0.725 mm.
  • the length of the shortest side of the semiconductor chip is smaller than the above-mentioned thickness, and there is a difference in the degree of effect from the other embodiments due to this difference.
  • the semiconductor wafer on which the first modified layer and the second modified layer have been formed, which has been transported, is brought into close contact with a dedicated table.
  • the back surface could be ground, and the dividing step could be performed satisfactorily.
  • the subsequent laminating step and pick-up step could also be performed well, and the pick-up suitability of the semiconductor chip was excellent.
  • Comparative Examples 1 to 3 since the conventional method does not form the second modified layer, the warpage of the semiconductor wafer on which the modified layer (in other words, only the first modified layer) has been formed. was 1.5 mm or more, and the warpage of the semiconductor wafer was not suppressed. As a result, in these comparative examples, the semiconductor wafer could not be transferred, and the subsequent dividing step, laminating step, and pickup step could not be performed.
  • the present invention can be used for manufacturing semiconductor chips and semiconductor devices.
  • 8 semiconductor wafer, 8a: circuit forming surface of semiconductor wafer, 80a: first region inside semiconductor wafer, 8b: back surface of semiconductor wafer, 80b: first region inside semiconductor wafer 2 regions, 81, 811, 812, 83, 831, 832 ... first modified layer, 82, 821, 822, 84, 841, 842 ... second modified layer, 8 '... semiconductor chip , 80 ': outer periphery of semiconductor chip, 8A': semiconductor chip group, 801: laminate of semiconductor chip group and die bonding sheet 10: support sheet, 11: base material, 12 ... adhesive layer, 13 ... film adhesive, 13 '... film adhesive after cutting, 101 ... die bonding sheet R 1 ... laser beam, R 2 ... laser light T 8 ⁇ ⁇ ⁇ first reforming step and the second modified Thickness of the semiconductor wafer when performing the quality process S 8 ′... Length of one side of the semiconductor chip (length of the shortest side of the semiconductor chip)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Light Receiving Elements (AREA)
  • Laser Beam Processing (AREA)

Abstract

本実施形態の半導体チップの製造方法においては、半導体ウエハの裏面側から半導体ウエハにレーザー光を照射することで、半導体ウエハの内部のうち、半導体ウエハの回路形成面から２１５μｍの深さまでの第１領域中に、第１改質層を形成し、前記裏面側から半導体ウエハにレーザー光を照射することで、半導体ウエハの内部のうち、前記裏面から２１５μｍの深さまでの第２領域中で、かつ、第１改質層よりも前記裏面側の箇所に、第２改質層を形成し、半導体ウエハの前記裏面を研削するとともに、この研削に伴って半導体ウエハに加えられる力によって、第１改質層及び第２改質層の部位において、半導体ウエハを分割し、半導体チップを得る。

Description

半導体チップの製造方法及び半導体装置の製造方法
　本発明は、半導体チップの製造方法及び半導体装置の製造方法に関する。
　本願は、２０１８年６月２９日に、日本に出願された特願２０１８－１２４１５８号に基づき優先権を主張し、その内容をここに援用する。
　半導体ウエハを分割して半導体チップを製造するときには、ダイシングブレードを用いて半導体ウエハを切断する、所謂ブレードダイシングが汎用されている。
　一方、ブレードダイシング以外の、半導体ウエハの分割方法としては、例えば、レーザー光の照射を利用する以下の方法が知られている（特許文献１～２参照）。
　この方法では、まず、半導体ウエハの内部に設定された焦点に集束するようにレーザー光を照射して、半導体ウエハの内部に改質層を形成する。この改質層は、外部から力を加えられることにより、半導体ウエハの内部において、半導体ウエハの両面方向に亀裂を発生させるため、半導体ウエハの分割（切断）の起点となる。次いで、半導体ウエハに力を加えて、前記改質層の部位において半導体ウエハを分割し、半導体チップを得る。半導体ウエハは、通常、その回路形成面とは反対側の面（裏面）を研削して薄くするが、このときの研削に伴って半導体ウエハに加えられる力を利用して、半導体ウエハを分割することがある。このような改質層の形成を伴う半導体ウエハの分割方法は、ステルスダイシング（登録商標）と呼ばれており、半導体ウエハにレーザー光を照射することにより、照射部位の半導体ウエハを削り取りながら、半導体ウエハをその表面から切断していくレーザーダイシングとは、本質的に全く異なる。
　このような、改質層の形成を伴う半導体チップの製造方法は、上述のブレードダイシングやレーザーダイシングを利用する方法とは異なり、半導体ウエハの削り取りを伴わないため、より多くの半導体チップを得られる点で有利である。
日本国特許第４４０２７０８号公報 日本国特開２０１６－７６５２２号公報
　しかし、特許文献１～２に記載の方法をはじめ、改質層の形成を伴う従来の半導体チップの製造方法は、サイズが小さい半導体チップの製造には適さないという問題点があった。このような製造方法では、通常、半導体ウエハを効率的に分割するために、半導体ウエハの内部のうち、裏面側ではなく回路形成面側の領域に、回路形成面に沿って、ライン状に改質層を形成する。
　図１は、このような改質層を形成した半導体ウエハを模式的に示す斜視図である。ここに示す半導体ウエハ９は、その内部のうち、回路形成面９ａ側の領域に、ライン状の改質層９１が形成されている。改質層９１は、半導体ウエハ９の回路形成面９ａに対して、平行であるか、又はほぼ平行であり、回路形成面９ａに沿って形成されている。なお、ここでは、便宜上、改質層９１を模式的に１本の線状で示しているが、実際には、半導体ウエハ９の厚さ方向において、広がりを有する。また、ここでは、同方向に伸びる改質層９１を６本示すにとどまっているが、通常、改質層の本数はこれよりも多く、さらに、図示する方向に直交する方向にも多数形成される。換言すると、図１は、目的とする本数の改質層の形成が完了せずに、途中の段階にある状態を示している。一方、半導体ウエハ９の内部のうち、裏面９ｂ側の領域には、改質層が形成されない。
　改質層９１中には、実際には、改質層９１以外の部位とは異なり、微細な亀裂が存在する。そのため、改質層９１は、この亀裂の分だけ、改質層９１以外の部位よりも膨らんで体積が僅かながら増大しており、密度は低下している。したがって、改質層９１の形成後、半導体ウエハ９の内部のうち、改質層９１が存在する回路形成面９ａ側の領域は、改質層９１が存在しない裏面９ｂ側の領域よりも体積が増大しており、この体積増大の影響は、改質層のラインの本数が多いほど大きくなる。この場合、半導体ウエハ９の厚さ方向において、半導体ウエハ９の体積に、無視できない程度の差が生じてしまう。サイズが小さい半導体チップを得るためには、半導体ウエハに形成する改質層のラインの本数が増大するため、まさにこのような状態となってしまう。すると、半導体ウエハは、回路形成面９ａを凸面として（換言すると、裏面９ｂを凹面として）反ってしまう。このような反りは、一辺の長さが２ｍｍ以下である半導体チップを製造しようとする場合に、特に発生し易い。
　図２は、このような、改質層の形成により、反りが生じた状態の半導体ウエハを模式的に示す拡大断面図である。
　このように半導体ウエハが反ってしまうと、工程上の不具合が発生してしまう。例えば、反りが生じた半導体ウエハは、搬送が困難になってしまう。また、上述のとおり、改質層を形成後の半導体ウエハの裏面を研削するときには、この半導体ウエハを専用のテーブルに密着させ、このテーブルに吸着させて固定するが、反りが生じた半導体ウエハは、テーブルと密着させることができず、テーブルに固定できないため、その裏面を研削できない。
　本発明は、半導体ウエハの内部における改質層の形成を経由して、サイズが小さい半導体チップを製造するときであっても、半導体ウエハの反りの発生を抑制できる半導体チップの製造方法を提供することを目的とする。
　本発明は、半導体ウエハの裏面側から前記半導体ウエハにレーザー光を照射することにより、前記半導体ウエハの内部のうち、前記半導体ウエハの回路形成面から２１５μｍの深さまでの第１領域中に、第１改質層を形成する第１改質工程と、前記裏面側から前記半導体ウエハにレーザー光を照射することにより、前記半導体ウエハの内部のうち、前記裏面から２１５μｍの深さまでの第２領域中で、かつ、前記第１改質層よりも前記裏面側の箇所に、第２改質層を形成する第２改質工程と、前記第１改質工程及び第２改質工程を行った後に、前記半導体ウエハの前記裏面を研削するとともに、この研削に伴って前記半導体ウエハに加えられる力によって、前記第１改質層及び第２改質層の部位において、前記半導体ウエハを分割することにより、半導体チップを得る分割工程と、を有する、半導体チップの製造方法を提供する。
　本発明の半導体チップの製造方法においては、前記第１改質工程及び第２改質工程を行うときの前記半導体ウエハの厚さに対して、前記半導体チップの最も短い一辺の長さを同等以上としてもよい。
　また、本発明は、前記半導体チップの製造方法により、複数個の半導体チップが整列している状態の半導体チップ群を得た後、支持シートと、前記支持シート上に形成されたフィルム状接着剤と、を備えたダイボンディングシートを用い、前記ダイボンディングシート中の前記フィルム状接着剤を、前記半導体チップ群における半導体チップの研削後の前記裏面に貼付することにより、前記半導体チップ群と、前記ダイボンディングシートと、の積層物を作製する積層工程と、前記積層物に対して、その支持シート側から力を加えることにより、前記積層物中の前記フィルム状接着剤を、前記半導体チップに沿って切断し、切断後の前記フィルム状接着剤を裏面に備えた前記半導体チップを、前記支持シートから引き離してピックアップするピックアップ工程と、を有する、半導体装置の製造方法を提供する。
　本発明の半導体チップの製造方法を適用することで、半導体ウエハの内部における改質層の形成を経由して、サイズが小さい半導体チップを製造するときであっても、半導体ウエハの反りの発生を抑制できる。
改質層を形成した従来の半導体ウエハを模式的に示す斜視図である。 改質層の形成により反りが生じた状態の、従来の半導体ウエハを模式的に示す拡大断面図である。 本発明の第１実施形態に係る半導体チップの製造方法における、第１改質工程及び第２改質工程を、模式的に説明するための拡大断面図である。 本発明の第１実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図である。 図３に対応する斜視図である。 図４に対応する斜視図である。 本発明の第２実施形態に係る半導体チップの製造方法における、第１改質工程及び第２改質工程を、模式的に説明するための拡大断面図である。 本発明の第２実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図である。 本発明の第３実施形態に係る半導体チップの製造方法における、第１改質工程及び第２改質工程を、模式的に説明するための拡大断面図である。 本発明の第３実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図である。 本発明の第４実施形態に係る半導体チップの製造方法における、第１改質工程及び第２改質工程を、模式的に説明するための拡大断面図である。 本発明の第４実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図である。 本発明の一実施形態に係る半導体装置の製造方法における、積層工程及びピックアップ工程を模式的に説明するための拡大断面図である。
＜＜半導体チップの製造方法＞＞
　本発明の一実施形態に係る半導体チップの製造方法は、半導体ウエハの裏面側から前記半導体ウエハにレーザー光を照射することにより、前記半導体ウエハの内部のうち、前記半導体ウエハの回路形成面から２１５μｍの深さまでの第１領域中に、第１改質層を形成する第１改質工程と、前記裏面側から前記半導体ウエハにレーザー光を照射することにより、前記半導体ウエハの内部のうち、前記裏面から２１５μｍの深さまでの第２領域中で、かつ、前記第１改質層よりも前記裏面側の箇所に、第２改質層を形成する第２改質工程と、前記第１改質工程及び第２改質工程を行った後に、前記半導体ウエハの前記裏面を研削するとともに、この研削に伴って前記半導体ウエハに加えられる力によって、前記第１改質層及び第２改質層の部位において、前記半導体ウエハを分割することにより、半導体チップを得る分割工程と、を有する。
　本実施形態の半導体チップの製造方法によれば、半導体ウエハの内部における改質層の形成を経由して、サイズが小さい半導体チップを製造する（換言すると、ステルスダイシング（登録商標）を適用する）ときであっても、半導体ウエハの内部に前記第１改質層及び第２改質層を形成することで、半導体ウエハの反りの発生を抑制できる。したがって、半導体チップへ分割する前の、第１改質層及び第２改質層を形成済みの半導体ウエハは、容易に搬送可能であり、また、その裏面を研削するときには、専用のテーブルに密着させ、確実に固定できるので、その裏面の研削も可能である。
　なお、本実施形態の製造方法は、サイズが小さい半導体チップだけでなく、サイズが中程度又は大きい半導体チップの製造にも適用できる。
　第１改質層及び第２改質層等の改質層の形成を伴う半導体チップの製造方法は、上述のブレードダイシングやレーザーダイシングを利用する方法とは異なり、半導体ウエハの削り取りを伴わないため、より多くの半導体チップを得られる点で有利である。
　また、ブレードダイシングでは、半導体ウエハとダイシングブレードとの接触箇所に水（「切削水」と称することがある）を流しながらダイシングを行うため、特にサイズが小さい半導体チップの製造時には、半導体チップの水との接触時間が長くなり、半導体チップの特性に悪影響を与えることがある。これに対して、上述の改質層の形成を伴う半導体チップの製造方法は、このような不具合を抑制できる点で有利である。
　本実施形態の製造方法において、目的とする半導体チップの一辺の長さは、２ｍｍ以下であることが好ましく、例えば、１．５ｍｍ以下、及び０．９ｍｍ以下のいずれかであってもよい。一辺の長さが前記上限値以下である、サイズが小さい半導体チップを、半導体ウエハの内部における改質層の形成を経由して製造するときには、半導体ウエハの反りを抑制する効果がより高くなる。
　本実施形態の製造方法において、目的とする半導体チップの一辺の長さの下限値は、特に限定されない。半導体チップの製造がより容易であるという点においては、前記長さは、０．５ｍｍ以上であることが好ましい。
　ただし、本実施形態においては、後述する第１改質工程及び第２改質工程を行うときの半導体ウエハの厚さに対して、半導体チップの最も短い一辺の長さを、同等以上とする（［半導体チップの最も短い一辺の長さ］≧［第１改質工程及び第２改質工程を行うときの半導体ウエハの厚さ］とする）ことが好ましい。このようにすることで、半導体ウエハの内部における改質層の形成を経由して、サイズが小さい半導体チップを製造するときであっても、半導体ウエハの反りを抑制する効果がより高くなる。
　本明細書において、「半導体チップの最も短い一辺」とは、半導体チップの外周を構成している複数の辺のうち、長さが最短のものを意味する。例えば、平面形状が正方形である半導体チップのように、半導体チップの外周を構成している、長さが最短の辺が、複数存在する場合には、「半導体チップの最も短い一辺」とは、これら最短の辺を意味する。
　以下、図面を参照しながら、本実施形態の半導体チップの製造方法について、工程ごとに詳しく説明する。なお、本明細書中の説明で用いる図は、すべて、本発明の特徴を分かり易くするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率等が実際と同じであるとは限らない。
＜第１実施形態＞
　図３は、本発明の第１実施形態に係る半導体チップの製造方法における、前記第１改質工程及び第２改質工程を模式的に説明するための拡大断面図であり、図５は対応する斜視図である。
　なお、図４以降の図において、既に説明済みの図に示すものと同じ構成要素には、その説明済みの図の場合と同じ符号を付し、その詳細な説明は省略する。
［第１実施形態における第１改質工程］
　第１実施形態における前記第１改質工程では、図３（ａ）及び図５（ａ）に示すように、半導体ウエハ８の裏面（すなわち、回路形成面８ａとは反対側の面）８ｂ側から半導体ウエハ８にレーザー光Ｒ１を照射することにより、半導体ウエハ８の内部のうち、半導体ウエハ８の回路形成面８ａから２１５μｍの深さまでの第１領域８０ａ中に、第１改質層８１を形成する。
　図３中、符号Ｄ１は、第１領域８０ａの深さを示しており、本実施形態においては、２１５μｍ（Ｄ１＝２１５μｍ）である。第１領域８０ａは、半導体ウエハ８の内部のうち、回路形成面８ａと、半導体ウエハ８の厚さＴ８方向において、回路形成面８ａからＤ１の距離だけ離れた箇所と、の間にある領域である。
　第１改質工程を行うときの半導体ウエハ８の厚さＴ８は、特に限定されないが、７２５～７７５μｍであることが好ましい。このような厚さＴ８の半導体ウエハ８は、取り扱い性と剛直性に、より優れる。
　第１改質工程に供する半導体ウエハ８は、その厚さを調節するための研削を行ったもの、及び行っていないもの、のいずれであってもよい。なかでも、研削を行っていない半導体ウエハ８は、その破損の原因となり得る研削痕を有していないため、より取り扱い性に優れており、好ましい。
　さらに、第１実施形態においては、第１改質工程と、後述する第２改質工程と、を行うときの半導体ウエハ８の厚さＴ８は、目的とする半導体チップの最も短い一辺の長さに対して、同等以下であることが好ましい。このよう条件を満たすことで、半導体ウエハの内部における改質層の形成を経由して、サイズが小さい半導体チップを製造するときであっても、半導体ウエハの反りを抑制する効果がより高くなる。
　第１実施形態において、半導体ウエハ８は、その回路形成面８ａに保護膜７が設けられていることが好ましい。保護膜７は、回路形成面８ａを被覆して、これを保護するとともに、後述する分割工程後においては、複数個の半導体チップが整列している状態の半導体チップ群を保持するための膜である。保護膜７は公知のものでよく、その例としては、バックグラインドテープとして知られているものが挙げられる。
　第１改質工程において、第１改質層８１は、後述する分割工程において、目的とするサイズの半導体チップが得られるように、第１領域８０ａ中、回路形成面８ａに沿ってライン状に形成する。ライン状の第１改質層８１は、回路形成面８ａに対して、平行又はほぼ平行となる。図５においては、第１改質層８１を模式的に１本の線状で示している。
　ライン状の第１改質層８１を形成するときには、まず、第１領域８０ａ中の起点となる箇所、より具体的には、半導体ウエハ８の周縁部近傍の箇所、に設定された焦点に集束するように、半導体ウエハ８の裏面８ｂ側からレーザー光Ｒ１を照射する。これにより、まず局所的に第１改質層８１が形成される。さらに、図５中の矢印Ｍ１の方向に、レーザー光Ｒ１の照射位置をずらしながら、この操作を繰り返し行うことで、最終的にライン状の第１改質層８１が形成される。
　半導体ウエハ８の厚さＴ８方向における、第１改質層８１の広がり幅（換言すると、第１改質層８１の高さ）は、特に限定されないが、１０～５０μｍであることが好ましく、２０～４０μｍであることがより好ましい。前記広がり幅は、例えば、レーザー光Ｒ１の照射条件により調節できる。
　第１実施形態においては、半導体ウエハ８の厚さＴ８方向における、第１改質層８１の形成位置は、特に断りのない限り、同方向における、第１改質層８１の中央の位置で表すものとする。
　第１実施形態においては、半導体ウエハ８の内部の第１領域８０ａ中に、１本のライン状の第１改質層８１の少なくとも一部が存在するように、第１改質層８１を形成すればよいが、１本のライン状の第１改質層８１のすべてが存在するように、第１改質層８１を形成することが好ましい。
　第１実施形態においては、上述のとおり、半導体ウエハ８の内部のうち、半導体ウエハ８の回路形成面８ａから２１５μｍの深さまでの位置に、第１改質層８１を形成する。第１改質層８１の形成位置が、このような条件を満たし、かつ、後述する第２改質層８２の形成位置も後述する条件を満たすことにより、上述の半導体ウエハの反りの抑制効果が得られるとともに、後述する分割工程において、半導体ウエハを良好に分割できる。このような効果がより顕著に得られる点では、半導体ウエハ８の内部のうち、半導体ウエハ８の回路形成面８ａから、好ましくは１９５μｍ、より好ましくは１７５μｍ、さらに好ましくは１５５μｍ、の深さまでの位置に、第１改質層８１を形成してもよい。
　一方、第１実施形態においては、半導体ウエハ８の内部のうち、第１改質層８１を形成する位置の、回路形成面８ａからの深さの最小値は、特に限定されず、例えば、目的とする半導体チップの厚さ等を考慮して、適宜選択すればよい。
　汎用される半導体チップの厚さ等を考慮すると、半導体ウエハ８の内部のうち、半導体ウエハ８の回路形成面８ａから、好ましくは６５μｍ、より好ましくは７０μｍ、の深さよりも深い位置に、第１改質層８１を形成してもよい。
　第１実施形態においては、第１改質層８１の形成位置は、上述の好ましい下限値及び上限値を任意に組み合わせて設定される範囲内に、適宜調節できる。例えば、一実施形態において、第１改質層８１の形成位置は、半導体ウエハ８の回路形成面８ａから、好ましくは６５～２１５μｍ、より好ましくは６５～１９５μｍ、さらに好ましくは６５～１７５μｍ、特に好ましくは６５～１５５μｍ、の深さの領域中のいずれかの位置であってよい。ただし、これらは、第１改質層８１の形成位置の一例である。
　ライン状の第１改質層８１は、直線状及び非直線状のいずれであってもよく、目的とする半導体チップの形状を考慮して適宜選択すればよいが、通常は直線状であることが好ましい。
　ライン状の第１改質層８１は、見かけ上、連続した実線状とすることが可能であるが、レーザー光Ｒ１の照射条件によっては、非連続の（換言すると間欠的な）点線状となることがある。第１実施形態において、ライン状の第１改質層８１は、全体形状がライン状でさえあれば、これら実線状及び点線状のいずれであってもよい。
　レーザー光Ｒ１の波長は、１０５０ｎｍ以上であれば、特に限定されず、実用性を考慮すると、１０５０～１５００ｎｍであることが好ましく、例えば、１３４２ｎｍであってもよい。レーザー光Ｒ１は、その波長が１０５０ｎｍ以上であれば、半導体ウエハの材料であるシリコンに吸収されず、第１改質層８１の形成に適している。
［第１実施形態における第２改質工程］
　ライン状の第１改質層８１を形成した後、第１実施形態における前記第２改質工程では、図３（ｂ）及び図５（ｂ）に示すように、前記裏面８ｂ側から半導体ウエハ８にレーザー光Ｒ２を照射することにより、半導体ウエハ８の内部のうち、裏面８ｂから２１５μｍの深さまでの第２領域８０ｂ中で、かつ、第１改質層８１りも前記裏面８ｂ側の箇所に、第２改質層８２を形成する。
　図３中、符号Ｄ２は、第２領域８０ｂの深さを示しており、第１実施形態においては、２１５μｍ（Ｄ２＝２１５μｍ）である。第２領域８０ｂは、半導体ウエハ８の内部のうち、裏面８ｂと、半導体ウエハ８の厚さＴ８方向において、裏面８ｂからＤ２の距離だけ離れた箇所と、の間にある領域である。
　第２改質層８２は、半導体ウエハ８中での形成箇所が異なる点以外は、第１改質層８１の場合と同じ方法で形成できる。
　より具体的には、第２改質工程において、第２改質層８２は、後述する分割工程において、目的とするサイズの半導体チップが得られるように、第２領域８０ｂ中、裏面８ｂに沿ってライン状に形成する。ライン状の第２改質層８２は、裏面８ｂに対して、平行又はほぼ平行となる。図５においては、第２改質層８２を模式的に１本の線状で示している。
　ライン状の第２改質層８２を形成するときにも、まず、第２領域８０ｂ中の起点となる箇所、より具体的には、半導体ウエハ８の周縁部近傍の箇所、に設定された焦点に集束するように、半導体ウエハ８の裏面８ｂ側からレーザー光Ｒ２を照射する。これにより、まず局所的に第２改質層８２が形成される。さらに、図５中の矢印Ｍ２の方向に、レーザー光Ｒ２の照射位置をずらしながら、この操作を繰り返し行うことで、最終的にライン状の第２改質層８２が形成される。
　半導体ウエハ８の厚さＴ８方向における、第２改質層８２の広がり幅（換言すると、第２改質層８２の高さ）は、特に限定されず、上述の第１改質層８１の広がり幅と同様の数値範囲であってよい。第２改質層８２の前記広がり幅は、第１改質層８１の前記広がり幅の場合と同様の方法で調節できる。
　第１実施形態においては、半導体ウエハ８の厚さＴ８方向における、第２改質層８２の形成位置は、特に断りのない限り、同方向における、第２改質層８２の中央の位置で表すものとする。
　第１実施形態においては、半導体ウエハ８の内部の第２領域８０ｂ中に、１本のライン状の第２改質層８２の少なくとも一部が存在するように、第２改質層８２を形成すればよいが、１本のライン状の第２改質層８２のすべてが存在するように、第２改質層８２を形成することが好ましい。
　第１実施形態においては、上述のとおり、半導体ウエハ８の内部のうち、半導体ウエハ８の裏面８ｂから２１５μｍの深さまでの位置に、第２改質層８２を形成する。第２改質層８２の形成位置が、このような条件を満たし、かつ、第１改質層８１の形成位置も上述の条件を満たすことにより、上述の半導体ウエハの反りの抑制効果が得られるとともに、後述する分割工程において、半導体ウエハを良好に分割できる。このような効果がより顕著に得られる点では、半導体ウエハ８の内部のうち、半導体ウエハ８の裏面８ｂから、好ましくは１９５μｍ、より好ましくは１７５μｍ、さらに好ましくは１５５μｍ、の深さまでの位置に、第２改質層８２を形成してもよい。
　一方、第１実施形態においては、半導体ウエハ８の内部のうち、第２改質層８２を形成する位置の、裏面８ｂからの深さの最小値は、特に限定されず、例えば、目的とする半導体チップの厚さ等を考慮して、適宜選択すればよい。
　汎用される半導体チップの厚さ等を考慮すると、半導体ウエハ８の内部のうち、半導体ウエハ８の裏面８ｂから、好ましくは６５μｍ、より好ましくは７０μｍ、の深さよりも深い位置に、第２改質層８２を形成してもよい。
　第１実施形態においては、第２改質層８２の形成位置は、上述の好ましい下限値及び上限値を任意に組み合わせて設定される範囲内に、適宜調節できる。例えば、一実施形態において、第２改質層８２の形成位置は、半導体ウエハ８の裏面８ｂから、好ましくは６５～２１５μｍ、より好ましくは６５～１９５μｍ、さらに好ましくは６５～１７５μｍ、特に好ましくは６５～１５５μｍ、の深さの領域中のいずれかの位置であってよい。ただし、これらは、第２改質層８２の形成位置の一例である。
　ライン状の第２改質層８２の形状は、上述のライン状の第１改質層８１の形状と同様であってよい。
　レーザー光Ｒ２の波長は、レーザー光Ｒ１の場合と同様の理由で、レーザー光Ｒ１の波長と同様である。そして、レーザー光Ｒ２の波長は、レーザー光Ｒ１の波長と一致させることが好ましい。
　第１改質層８１と第２改質層８２との間の距離Δ１２は、本発明の効果を損なわない限り、特に限定されないが、２７５～６１５μｍであることが好ましく、４０５～６０５μｍであることがより好ましい。前記Δ１２がこのような範囲であることで、半導体ウエハの反りの抑制効果がより高くなる。
　前記Δ１２は、半導体ウエハ８の厚さＴ８方向における、第１改質層８１の上端と、第２改質層８２の下端と、の間の距離を意味する。
　ライン状の第２改質層８２は、ライン状の第１改質層８１に対して、平行であることが好ましい。換言すると、図５中の矢印Ｍ２の方向は、矢印Ｍ１の方向と平行であることが好ましい。これにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　なお、上記の様に、２つの方向が平行である場合、本実施形態においては、ライン状の第２改質層８２を形成する方向は、ライン状の第１改質層８１を形成する方向（すなわち、矢印Ｍ１の方向）と同じであってもよいし、逆であってもよい。ただし、後述するように、レーザー光Ｒ２の光源が、レーザー光Ｒ１の光源を兼ねる場合には、図２に示すように、前記方向は逆（すなわち、矢印Ｍ２の方向）であることが好ましい。この場合、ライン状の第１改質層８１を形成後、光源を元の位置に戻すことなく、直ちに第２改質工程を行うことができ、第１改質工程及び第２改質工程に要する時間を短縮できる。
　第２改質工程では、半導体ウエハ８の厚さＴ８方向において、第１改質層８１の直上に、第２改質層８２を形成することが好ましい。このようにすることで、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　本明細書において、「半導体ウエハの厚さ方向において、第１改質層の直上に、第２改質層を形成する」とは、「半導体ウエハの厚さ方向においては、第２改質層の位置が第１改質層の位置よりも半導体ウエハの裏面側であり、かつ、半導体ウエハの表面に対して平行な方向（換言すると、半導体ウエハの厚さ方向に対して直交する方向）においては、第２改質層の位置と第１改質層の位置とが同じとなるように、第２改質層を形成する」ことを意味する。
　ライン状の第２改質層８２の長手方向の長さは、ライン状の第１改質層８１の長手方向の長さの９０～１１０％であることが好ましく、１００％である（換言すると、ライン状の第１改質層８１の長手方向の長さと同じである）ことがより好ましい。これにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な方向において、ライン状の第２改質層８２の一方の端部の位置は、ライン状の第１改質層８１の一方の端部の位置と、一致していてもよいし、一致していなくてもよいが、一致していることが好ましい。これらの位置が一致していることにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。ライン状の第２改質層８２の他方の端部の位置と、ライン状の第１改質層８１の他方の端部の位置と、の関係も、上述の一方の端部の場合と同様である。
　第１実施形態においては、上述のように、レーザー光Ｒ１の光源から遠い第１改質層８１を形成してから、レーザー光Ｒ２の光源に近い第２改質層８２を形成することで、工程異常を伴うことなく、第１改質層８１及び第２改質層８２を形成できる。第２改質層８２を形成した後では、この第２改質層８２がレーザー光Ｒ１の透過を妨げるため、第１改質層８１を形成することは困難である。
　レーザー光Ｒ２の光源としては、レーザー光Ｒ１の光源を用いてもよい（レーザー光Ｒ２の光源は、レーザー光Ｒ１の光源を兼ねてもよい）。
　第１実施形態においては、このように、前記断面中、半導体ウエハ８の回路形成面８ａ及び裏面８ｂを結ぶ方向において、一列に形成されている、ライン状の第１改質層及び第２改質層の数は、ともに１である。本明細書において、「半導体ウエハ８の回路形成面８ａ及び裏面８ｂを結ぶ方向」は、半導体ウエハ８の厚さＴ８方向と一致していてもよいし、一致していなくてもよい。そして、半導体ウエハ８の厚さＴ８方向において、一列に形成されている、ライン状の第１改質層及び第２改質層の数が、ともに１であることが好ましい。
　第１実施形態においては、このように、ライン状の第１改質層８１及び第２改質層８２の形成を、半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な一方向において、位置をずらしながら、半導体ウエハ８の全域に渡って繰り返し行う（すなわち、第１改質工程及び第２改質工程を繰り返し行う）ことにより、図３（ｃ）及び図５（ｃ）に示すように、ライン状の第１改質層８１及び第２改質層８２を、それぞれ複数本形成する。
　このように繰り返し形成するライン状の第１改質層８１及び第２改質層８２は、いずれも、これまでに説明したライン状の第１改質層８１及び第２改質層８２の場合と同じ方法で形成すればよい。
　なお、図５（ｃ）では、便宜上、ライン状の第１改質層８１及び第２改質層８２を、それぞれ６本ずつ示すにとどまっているが、これら改質層は、作製する半導体チップのサイズを考慮して、これらよりも多い本数を形成する。
　このとき、すべてのライン状の第１改質層８１は、互いに平行となるように形成することが好ましい。同様に、すべてのライン状の第２改質層８２は、互いに平行となるように形成することが好ましい。
　第１実施形態においては、このように、半導体ウエハ８の回路形成面８ａに沿って、第１領域８０ａ中に多数のライン状の第１改質層８１を形成し、半導体ウエハ８の裏面８ｂに沿って、第２領域８０ｂ中に多数のライン状の第２改質層８２を形成する。その結果、第１領域８０ａ中に、多数（複数本）のライン状の第１改質層８１が配置された層を１層有し、第２領域８０ｂ中に、多数（複数本）のライン状の第２改質層８２が配置された層を１層有する半導体ウエハ８が得られる。
　第１実施形態においては、さらに、図３（ｄ）及び図５（ｄ）に示すように、上述の第１改質層８１と交差するライン状の第１改質層８３を別途、上述の第１改質層８１の場合と同様の方法で、第１領域８０ａ中に多数形成し、上述の第２改質層８２と交差するライン状の第２改質層８４を別途、上述の第２改質層８２の場合と同様の方法で、第２領域８０ｂ中に多数形成する。このとき、第１改質層８１及び第２改質層８２を形成する場合と同様に、第１改質層８３を形成してから、第２改質層８４を形成する。
　なお、図５（ｄ）では、便宜上、ライン状の第１改質層８３及び第２改質層８４を、それぞれ６本ずつ示すにとどまっているが、これら改質層は、作製する半導体チップのサイズを考慮して、これらよりも多い本数を形成する。
　また、図３（ｄ）では、半導体ウエハ８の断面に、第１改質層８３及び第２改質層８４が共に重なっている場合を示しているが、半導体ウエハ８の断面の位置によっては、この断面に、第１改質層８３及び第２改質層８４が重ならないこともある。
　ライン状の第１改質層８３と、ライン状の第１改質層８１と、の交差角度は、目的とする半導体チップの形状に応じて適宜調節すればよい。ライン状の第１改質層８３と、ライン状の第１改質層８１と、がいずれも直線状である場合、これらの交差角度は、通常は、９０°である（すなわち、ライン状の第１改質層８３と、ライン状の第１改質層８１と、は直交している）ことが好ましい。
　ライン状の第２改質層８４と、ライン状の第２改質層８２と、の交差角度も、上記と同様に設定できる。
　なお、２本の直線状のラインが交差するときの、これらラインの「交差角度」には、０°より大きく、かつ１８０°未満の２つの角度が存在するが、これらの角度が互いに異なる場合、本明細書において「交差角度」とは、これらのうち小さい方の角度を意味する。
　半導体ウエハ８の厚さＴ８方向における、第１改質層８３の広がり幅（換言すると、第１改質層８３の高さ）は、特に限定されず、上述の第１改質層８１の広がり幅と同様の数値範囲であってよく、第１改質層８１の広がり幅と同程度の値であることが好ましい。本明細書において、比較対象の２つの値が「同程度の値である」とは、「同じ値であるか、又は、同じ値ではなく、小さな誤差があるものの、それによる影響が無視し得る程度に軽微である」ことを意味する。
　第１改質層８３の前記広がり幅は、第１改質層８１の前記広がり幅の場合と同様の方法で調節できる。
　第２改質層８４の場合も同様である。
　すなわち、半導体ウエハ８の厚さＴ８方向における、第２改質層８４の広がり幅（換言すると、第２改質層８４の高さ）は、特に限定されず、上述の第２改質層８２の広がり幅と同様の数値範囲であってよく、第２改質層８２の広がり幅と同程度の値であることが好ましい。
　第２改質層８２の前記広がり幅は、第１改質層８１の前記広がり幅の場合と同様の方法で調節できる。
　ライン状の第１改質層８１同士の間隔と、ライン状の第１改質層８３同士の間隔と、ライン状の第２改質層８２同士の間隔と、ライン状の第２改質層８４同士の間隔とは、いずれも、目的とする半導体チップのサイズに応じて適宜調節すればよい。なお、本明細書において、「ライン状の第１改質層８１同士の間隔」とは、「隣り合うライン状の第１改質層８１の、それぞれの端部間の最短距離」を意味し、これは、例えば、「ライン状の第１改質層８３同士の間隔」など、同種の改質層同士の間隔の場合も、同様である。
　ただし、第１実施形態においては、先に説明したとおり、第１改質工程及び第２改質工程を行うときの半導体ウエハ８の厚さＴ８に対して、半導体チップの最も短い一辺の長さが同等以上となるように、これら改質層同士の間隔を設定することが好ましい。
　以上により、第１領域８０ａ中に、複数本のライン状の第１改質層８１と、複数本のライン状の第１改質層８３とにより、網目が形成され、同様に、第２領域８０ｂ中に、複数本のライン状の第２改質層８２と、複数本のライン状の第２改質層８４とにより、網目が形成されている半導体ウエハ８が得られる。
［第１実施形態における分割工程］
　図４は、本発明の第１実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図であり、図６は対応する斜視図である。
　前記分割工程においては、図４（ａ）及び図６（ａ）に示すように、前記第１改質工程及び第２改質工程を行った後に、半導体ウエハ８の裏面８ｂを研削する。
　図４（ａ）中及び図６（ａ）中の半導体ウエハ８の裏面８ｂは、研削手段６による研削時の面である。また、図４（ａ）中の矢印Ｇは、研削時の研削手段６の動きを示す。ここでは、半導体ウエハ８の裏面８ｂ上で、研削手段６が前記裏面８ｂに沿って円を描くように動くことによって、前記裏面８ｂが研削される様子を示している。なお、研削手段６は断面表示していない。
　そして、この研削時に同時に、この研削に伴って半導体ウエハ８に加えられる力によって、第１改質層８１、第１改質層８３、第２改質層８２及び第２改質層８４の部位において、半導体ウエハ８を分割する。このとき、半導体ウエハ８に加えられる力は、半導体ウエハ８の裏面８ｂから回路形成面８ａへと向かう方向の力である。図４中、符号８９は、このように力を加えられることによって、半導体ウエハ８中で、その裏面８ｂと回路形成面８ａとを結ぶ方向において形成された亀裂を示す。これら亀裂８９は、後述する半導体チップ（半導体チップ８’）を形作る。ここでは、より具体的には、亀裂８９は、第１改質層８１及び第２改質層８２を貫いて形成され、第１改質層８３及び第２改質層８４を貫いて形成（図示略）されている。なお、図６（ａ）においては、図を見易くするため、これら亀裂の図示を省略している。
　このように、半導体ウエハ８の厚さＴ８方向における、半導体ウエハ８の研削面、すなわち研削時の裏面８ｂの位置が、研削前の半導体ウエハ８中の第１改質層８１及び第１改質層８３の位置よりも、半導体ウエハ８の回路形成面８ａ側に到達するまで研削を続けることにより、最終的には、図４（ｂ）及び図６（ｂ）に示すように、第１改質層８１、第１改質層８３、第２改質層８２及び第２改質層８４をすべて研削によって消失させて、複数個の半導体チップ８’を得る。
　なお、図６（ｂ）では、便宜上、半導体チップ８’を１個のみ明示しているが、本工程で得られる半導体チップ８’は複数（多数）個である。
　図４（ｂ）及び図６（ｂ）中、符号Ｓ８’は、半導体チップ８’の一辺の長さを示す。
　ここでは、半導体チップ８’として、その平面形状が正方形であり、その４つの辺の長さ（Ｓ８’）がすべて同じであり、Ｓ８’が半導体チップ８’の最も短い一辺の長さでもある場合について示している。なお、本実施形態において、半導体チップの辺の長さは、すべて同一であってもよいし、すべて異なっていてもよいし、一部のみ同一であってもよい。
　分割工程において、半導体ウエハ８の裏面８ｂを研削する方法は、研削手段６として、グラインダを用いる公知の方法でよい。
　本実施形態においては、分割工程前の半導体ウエハ８の回路形成面８ａに保護膜７を設けておくことにより、分割工程によって、複数個の半導体チップ８’がすべて、保護膜７上で整列している状態の半導体チップ群８Ａ’が得られる。これらすべての半導体チップ８’は、その回路形成面８ａ’が保護膜７によって保護されているとともに、保護膜７によって安定して保持されている。図４（ｂ）及び図６（ｂ）中、符号８ｂ’は、半導体チップ８’の裏面（すなわち、回路形成面８ａ’とは反対側の面）を示す。
　図４（ａ）においては、半導体ウエハ８の厚さＴ８方向において、半導体ウエハ８の研削面（研削時の裏面）８ｂの位置が、研削によって、第２改質層８２及び第２改質層８４の位置に到達していない段階（換言すると、第２改質層８２及び第２改質層８４が研削によって消失していない段階）で、亀裂８９が形成されている状態を示している。ただし、このような亀裂８９の状態は一例である。第１実施形態での分割工程において、亀裂８９が形成される時期は、例えば、半導体ウエハ８の研削面（裏面）８ｂの前記位置が、研削によって、第２改質層８２及び第２改質層８４の位置に重なっている段階（換言すると、第２改質層８２及び第２改質層８４が研削によって消失中の段階）であってもよいし、研削によって、第２改質層８２及び第２改質層８４の位置を通過し、第１改質層８１及び第１改質層８３の位置に到達していない段階（換言すると、第２改質層８２及び第２改質層８４が研削によって消失済みで、かつ、第１改質層８１及び第１改質層８３が研削によって消失していない段階）であってもよい。
　また、図４（ａ）においては、この断面におけるすべての亀裂８９が一様に形成されている状態を示している。ただし、このような亀裂８９の状態は一例であり、分割工程のいずれかの段階において、複数の亀裂８９の状態は、互いに同一であってもよいし、互いに異なっていてもよい。例えば、複数の亀裂８９の長さは、互いに同一であってもよいし、互いに異なっていてもよい。また、半導体ウエハ８の厚さＴ８方向における、亀裂８９の一端の位置は、複数の亀裂８９の間で互いに同一であってもよいし、互いに異なっていてもよく、同様に、亀裂８９の他端の位置は、複数の亀裂８９の間で互いに同一であってもよいし、互いに異なっていてもよい。
　また、図４（ｂ）及び図６（ｂ）においては、第１改質層８１、第１改質層８３、第２改質層８２及び第２改質層８４をすべて研削によって消失させるまで、半導体ウエハ８の裏面８ｂを研削した状態を示している。この場合、得られた半導体チップ８’の内部に、第１改質層８１、第１改質層８３、第２改質層８２及び第２改質層８４は、すべて存在しない。ただし、このような研削面（研削時の裏面）８ｂの最終的な位置は、一例である。例えば、分割工程においては、第２改質層８２及び第２改質層８４を研削によって消失させ、かつ、第１改質層８１及び第１改質層８３を研削によって消失させずに、半導体ウエハ８の裏面８ｂを研削してもよい。この場合、得られた半導体チップ８’（例えば、半導体チップ８’の周縁部）には、第１改質層８１又は第１改質層８３の少なくとも一部が存在する。ただし、このように第１改質層８１又は第１改質層８３が存在する半導体チップ８’は、機械的強度が低い可能性があるため、分割工程においては、図４（ｂ）及び図６（ｂ）に示すように、第１改質層８１及び第１改質層８３を研削によって消失させるまで、半導体ウエハ８の裏面８ｂを研削することが好ましい。
　第１実施形態の分割工程では、第１改質層８１、第１改質層８３、第２改質層８２及び第２改質層８４のいずれかの一部において、半導体ウエハ８が分割されていなくても（亀裂８９が形成されていなくても）よい。その理由は、これら改質層の一部で半導体ウエハ８が分割されていなくても、後述するピックアップ工程において、該当部位が確実に分割（切断）されるためである。ただし、目的とする半導体チップをより確実に製造するためには、分割工程で、第１改質層８１、第１改質層８３、第２改質層８２及び第２改質層８４のすべての部位において、半導体ウエハ８を分割することが好ましい。このように、これら改質層のすべての部位において半導体ウエハ８を分割するか否かは、例えば、前記裏面８ｂの研削時に半導体ウエハ８に加える力の大きさによって、調節できる。
　第１実施形態の分割工程では、前記裏面８ｂの研削終了時において、半導体チップ８’が形成されていない領域が存在していてもよい（換言すると、半導体ウエハ８の分割が完結していなくてもよい）。その理由は、このように半導体ウエハ８の分割が完結していなくても、後述するピックアップ工程において、該当部位が確実に分割（切断）されるためである。ただし、目的とする半導体チップをより確実に製造するためには、分割工程で、半導体ウエハ８の分割を完結させることが好ましい。このように、半導体ウエハ８の分割を完結させるか否かは、例えば、前記裏面８ｂの研削時において、半導体ウエハ８に加える力の大きさによって、調節できる。これらの点は、後述する他の実施形態の分割工程でも同じである。
　ここでは、第１実施形態として、前記断面中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層及び第２改質層の数が、ともに１である場合の、半導体チップの製造方法について説明したが、本実施形態の半導体チップの製造方法は、このようなものに限定されない。以下、このような他の半導体チップの製造方法について、説明する。
＜第２実施形態＞
　図７は、本発明の第２実施形態に係る半導体チップの製造方法における、前記第１改質工程及び第２改質工程を模式的に説明するための拡大断面図である。
　本実施形態は、前記断面（より具体的には、半導体ウエハの回路形成面又は裏面に対して直交する方向における、半導体ウエハの断面）中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層及び第２改質層の数が、ともに２である場合の、半導体チップの製造方法である。
［第２実施形態における第１改質工程］
　第２実施形態における前記第１改質工程では、図７（ａ）に示すように、半導体ウエハ８の裏面８ｂ側から半導体ウエハ８にレーザー光Ｒ１を照射することにより、半導体ウエハ８の内部のうち、半導体ウエハ８の回路形成面８ａから２１５μｍの深さまでの第１領域８０ａ中に、第１改質層８１１と、この第１改質層８１１よりも前記裏面８ｂ側に、さらに第１改質層８１２と、を形成する。このように、第１領域８０ａ中に複数の第１改質層を形成することにより、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　第２実施形態における第１改質工程は、第１領域８０ａ中に、１本のライン状の第１改質層（すなわち、第１改質層８１）を形成するのに代えて、半導体ウエハ８の厚さＴ８方向において互いに離れた位置に、２本のライン状の第１改質層（すなわち、第１改質層８１１及び第１改質層８１２）を形成する点以外は、第１実施形態における第１改質工程と同じである。
　第２実施形態における第１改質工程では、第１改質層８１１及び第１改質層８１２はいずれも、後述する分割工程において、目的とするサイズの半導体チップが得られるように、第１領域８０ａ中、回路形成面８ａに沿ってライン状に形成する。ライン状の第１改質層８１１及び第１改質層８１２はいずれも、回路形成面８ａに対して、平行又はほぼ平行となる。
　第２実施形態における第１改質工程では、第１改質層８１１及び第１改質層８１２はいずれも、第１領域８０ａ中での形成位置が異なり得る点以外は、第１実施形態における第１改質工程での第１改質層８１の場合と同じ方法で形成できる。
　第２実施形態において、第１改質層８１１及び第１改質層８１２の、第１領域８０ａ中での形成位置は、いずれも、第１実施形態における、第１改質層８１の形成位置と同様である。ただし、第１改質層８１１及び第１改質層８１２の形成位置を、互いに変える。
　例えば、第１実施形態においては、第１領域８０ａ中での第１改質層８１の好ましい形成位置について説明したが、第２実施形態においては、第１改質層８１１及び第１改質層８１２の少なくとも一方が、このような好ましい形成位置の条件を満たすことが好ましく、第１改質層８１１及び第１改質層８１２の両方が、このような好ましい形成位置の条件を満たすことがより好ましい。
　一例を挙げると、第２実施形態においては、第１改質層８１１及び第１改質層８１２の形成位置は、いずれも、半導体ウエハ８の回路形成面８ａから、好ましくは６５～２１５μｍ、より好ましくは６５～１９５μｍ、さらに好ましくは６５～１７５μｍ、特に好ましくは６５～１５５μｍ、の深さの領域中のいずれかの位置であってよい。
　第１改質層８１１及び第１改質層８１２はいずれも、第１実施形態における第１改質層８１と、同様の形状を有する。そして、ライン状の第１改質層８１１及び第１改質層８１２は、互いに同じ形状であってもよいし、異なる形状であってもよい。例えば、半導体ウエハ８の厚さＴ８方向における、第１改質層８１１の広がり幅（換言すると、第１改質層８１１の高さ）は、第１改質層８１２の広がり幅（換言すると、第１改質層８１２の高さ）と同じであってもよいし、異なっていてもよい。
　第１改質層８１１と第１改質層８１２との間の距離Δ１１は、本発明の効果を損なわない限り、特に限定されないが、０～６０μｍであることが好ましく、２０～５０μｍであることがより好ましい。前記Δ１１がこのような範囲であることで、第１改質層８１１及び第１改質層８１２をともに形成したことによる効果がより高くなる。
　前記Δ１１は、半導体ウエハ８の厚さＴ８方向における、第１改質層８１１の上端と、第１改質層８１２の下端と、の間の距離を意味する。Δ１１が０μｍであるのは、第１改質層８１１の上端と、第１改質層８１２の下端とが、接している場合である。
　ライン状の第１改質層８１１及び第１改質層８１２は、互いに平行であることが好ましい。これにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　第２実施形態における第１改質工程では、半導体ウエハ８の厚さＴ８方向において、第１改質層８１１の直上に第１改質層８１２を形成することが好ましい。このようにすることで、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　本明細書において、「半導体ウエハの厚さ方向において、第１改質層の直上に第１改質層を形成する」とは、「半導体ウエハの厚さ方向においては、これら第１改質層の位置が同じではなく、かつ、半導体ウエハの表面に対して平行な方向（換言すると、半導体ウエハの厚さ方向に対して直交する方向）においては、これら第１改質層の位置が同じとなるように、一方の第１改質層の位置を考慮して、他方の第１改質層を形成する」ことを意味する。これは、後述する第２改質層の場合も同様である。
　第２実施形態における第１改質工程では、第１実施形態での第１改質層８１及び第２改質層８２の場合と同様に、レーザー光Ｒ１の光源から遠い第１改質層８１１を形成してから、レーザー光Ｒ１の光源に近い第１改質層８１２を形成する。このようにすることで、工程異常を伴うことなく、第１改質層８１１及び第１改質層８１２を形成できる。第１改質層８１２を形成した後では、この第１改質層８１２がレーザー光Ｒ１の透過を妨げるため、第１改質層８１１を形成することは困難である。
　第１改質層８１２の形成時に用いるレーザー光Ｒ１の光源は、第１改質層８１１の形成時に用いたレーザー光Ｒ１の光源と、同じであってもよい（第１改質層８１１の形成時の前記光源は、第１改質層８１２の形成時の前記光源を兼ねてもよい）。
　ライン状の第１改質層８１２の長手方向の長さは、ライン状の第１改質層８１１の長手方向の長さの９０～１１０％であることが好ましく、１００％である（換言すると、ライン状の第１改質層８１１の長手方向の長さと同じである）ことがより好ましい。これにより、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な方向において、ライン状の第１改質層８１２の一方の端部の位置は、ライン状の第１改質層８１１の一方の端部の位置と、一致していてもよいし、一致していなくてもよいが、一致していることが好ましい。これらの位置が一致していることにより、後述する分割工程において、より高精度に半導体ウエハを分割できる。ライン状の第１改質層８１２の他方の端部の位置と、ライン状の第１改質層８１１の他方の端部の位置と、の関係も、上述の一方の端部の場合と同様である。
［第２実施形態における第２改質工程］
　第２実施形態における前記第２改質工程では、図７（ｂ）に示すように、半導体ウエハ８の裏面８ｂ側から半導体ウエハ８にレーザー光Ｒ２を照射することにより、半導体ウエハ８の内部のうち、裏面８ｂから２１５μｍの深さまでの第２領域８０ｂ中で、かつ、第１改質層８１２よりも前記裏面８ｂ側の箇所に、第２改質層８２１と、この第２改質層８２１よりも前記裏面８ｂ側に、さらに第２改質層８２２と、を形成する。このように、第２領域８０ｂ中に複数の第２改質層を形成することにより、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　第２実施形態において、第２改質層８２１及び第２改質層８２２は、いずれも、半導体ウエハ８の厚さＴ８方向において、最も前記裏面８ｂ側に形成されている第１改質層（すなわち、第１改質層８１２）よりも、さらに前記裏面８ｂ側に形成する。
　第２実施形態における第２改質工程は、第２領域８０ｂ中に、１本のライン状の第２改質層（すなわち、第２改質層８２）を形成するのに代えて、半導体ウエハ８の厚さＴ８方向において互いに離れた位置に、２本のライン状の第２改質層（すなわち、第２改質層８２１及び第２改質層８２２）を形成する点以外は、第１実施形態における第２改質工程と同じである。
　第２改質層８２１及び第２改質層８２２は、半導体ウエハ８中での形成箇所が異なる点以外は、第１改質層８１１の場合と同じ方法で形成できる。
　より具体的には、第２実施形態における第２改質工程では、第２改質層８２１及び第２改質層８２２はいずれも、後述する分割工程において、目的とするサイズの半導体チップが得られるように、第２領域８０ｂ中、裏面８ｂに沿ってライン状に形成する。ライン状の第２改質層８２１及び第２改質層８２２はいずれも、裏面８ｂに対して、平行又はほぼ平行となる。
　第２実施形態における第２改質工程では、第２改質層８２１及び第２改質層８２２はいずれも、第２領域８０ｂ中での形成位置が異なり得る点以外は、第１実施形態における第２改質工程での第２改質層８２の場合と同じ方法で形成できる。
　第２実施形態において、第２改質層８２１及び第２改質層８２２の、第２領域８０ｂ中での形成位置は、いずれも、第１実施形態における、第２改質層８２の形成位置と同様である。ただし、第２改質層８２１及び第２改質層８２２の形成位置を、互いに変える。
　例えば、第１実施形態においては、第２領域８０ｂ中での第２改質層８２の好ましい形成位置について説明したが、第２実施形態においては、第２改質層８２１及び第２改質層８２２の少なくとも一方が、このような好ましい形成位置の条件を満たすことが好ましく、第２改質層８２１及び第２改質層８２２の両方が、このような好ましい形成位置の条件を満たすことがより好ましい。
　一例を挙げると、第２実施形態においては、第２改質層８２１及び第２改質層８２２の形成位置は、いずれも、半導体ウエハ８の裏面８ｂから、好ましくは６５～２１５μｍ、より好ましくは６５～１９５μｍ、さらに好ましくは６５～１７５μｍ、特に好ましくは６５～１５５μｍ、の深さの領域中のいずれかの位置であってよい。
　第２改質層８２１及び第２改質層８２２はいずれも、第１実施形態における第２改質層８２と、同様の形状を有する。そして、ライン状の第２改質層８２１及び第２改質層８２２は、互いに同じ形状であってもよいし、異なる形状であってもよい。例えば、半導体ウエハ８の厚さＴ８方向における、第２改質層８２１の広がり幅（換言すると、第２改質層８２１の高さ）は、第２改質層８２２の広がり幅（換言すると、第２改質層８２２の高さ）と同じであってもよいし、異なっていてもよい。
　第２改質層８２１と第２改質層８２２との間の距離Δ２２は、本発明の効果を損なわない限り、特に限定されないが、前記Δ１１と同様の数値範囲であることが好ましく、Δ２２の値は、Δ１１の値と同一であってもよいし、異なっていてもよい。前記Δ２２がこのような数値範囲であることで、第２改質層８２１及び第２改質層８２２をともに形成したことによる効果がより高くなる。
　前記Δ２２は、半導体ウエハ８の厚さＴ８方向における、第２改質層８２１の上端と、第２改質層８２２の下端と、の間の距離を意味する。
　ライン状の第２改質層８２１と第２改質層８２２は、互いに平行であることが好ましい。これにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　第２実施形態における第２改質工程では、半導体ウエハ８の厚さＴ８方向において、第１改質層８１２の直上に第２改質層８２１を形成することが好ましい。このようにすることで、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　同様に、第２実施形態における第２改質工程では、半導体ウエハ８の厚さＴ８方向において、第２改質層８２１の直上に第２改質層８２２を形成することが好ましい。このようにすることで、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　第２実施形態における第２改質工程では、第２実施形態における第１改質工程での第１改質層８１１及び第１改質層８１２の場合と同様に、レーザー光Ｒ２の光源から遠い第２改質層８２１を形成してから、レーザー光Ｒ２の光源に近い第２改質層８２２を形成する。このようにすることで、工程異常を伴うことなく、第２改質層８２１と第２改質層８２２を形成できる。第２改質層８２２を形成した後では、この第２改質層８２２がレーザー光Ｒ２の透過を妨げるため、第２改質層８２１を形成することは困難である。
　第２改質層８２２の形成時に用いるレーザー光Ｒ２の光源は、第２改質層８２１の形成時に用いたレーザー光Ｒ２の光源と、同じであってもよい（第２改質層８２１の形成時の前記光源は、第２改質層８２２の形成時の前記光源を兼ねてもよい）。
　また、第２改質層８２１又は第２改質層８２２の形成時に用いるレーザー光Ｒ２の光源は、第１改質層８１１又は第１改質層８１２の形成時に用いたレーザー光Ｒ１の光源と、同じであってもよい（レーザー光Ｒ２の光源は、レーザー光Ｒ１の光源を兼ねてもよい）。
　ライン状の第２改質層８２２の長手方向の長さは、ライン状の第２改質層８２１の長手方向の長さの９０～１１０％であることが好ましく、１００％である（換言すると、ライン状の第２改質層８２１の長手方向の長さと同じである）ことがより好ましい。これにより、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な方向において、ライン状の第２改質層８２２の一方の端部の位置は、ライン状の第２改質層８２１の一方の端部の位置と、一致していてもよいし、一致していなくてもよいが、一致していることが好ましい。これらの位置が一致していることにより、後述する分割工程において、より高精度に半導体ウエハを分割できる。ライン状の第２改質層８２２の他方の端部の位置と、ライン状の第２改質層８２１の他方の端部の位置と、の関係も、上述の一方の端部の場合と同様である。
　第２実施形態における、第１改質層８１２と第２改質層８２１との間の距離Δ１２は、第１実施形態における、第１改質層８１と第２改質層８２との間の距離Δ１２と、同じであり、その場合の奏する効果も、第１実施形態の場合と同じである。
　第２実施形態における、前記Δ１２は、半導体ウエハ８の厚さＴ８方向における、第１改質層８１２の上端と、第２改質層８２１の下端と、の間の距離を意味する。
　このように、本明細書においては、半導体ウエハの厚さ方向において、一列に形成されている第１改質層及び第２改質層の、いずれか一方又は両方が、複数存在する場合には、「第１改質層と第２改質層との間の距離Δ１２」とは、「半導体ウエハの厚さ方向において、最も近くに存在する第１改質層と第２改質層との間の距離」を意味する。
　ライン状の第２改質層８２１及び第２改質層８２２は、ライン状の第１改質層８１１及び第１改質層８１２に対して、平行であることが好ましい。これにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　第２実施形態における第２改質工程では、半導体ウエハ８の厚さＴ８方向において、第１改質層８１１及び第１改質層８１２の直上に、第２改質層８２１及び第２改質層８２２を形成することが好ましい。このようにすることで、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　ライン状の第２改質層８２１及び第２改質層８２２の長手方向の長さはいずれも、ライン状の第１改質層８１１及び第１改質層８１２の長手方向の長さの９０～１１０％であることが好ましく、１００％である（換言すると、ライン状の第１改質層８１１及び第１改質層８１２の長手方向の長さと同じである）ことがより好ましい。これにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な方向において、ライン状の第２改質層８２１及び第２改質層８２２の一方の端部の位置は、ライン状の第１改質層８１１及び第１改質層８１２の一方の端部の位置と、一致していてもよいし、一致していなくてもよいが、一致していることが好ましい。これらの位置が一致していることにより、半導体ウエハの反りの抑制効果がより高くなり、後述する分割工程においては、より高精度に半導体ウエハを分割できる。ライン状の第２改質層８２１及び第２改質層８２２の他方の端部の位置と、ライン状の第１改質層８１１及び第１改質層８１２の他方の端部の位置と、の関係も、上述の一方の端部の場合と同様である。
　第２実施形態においては、このように、前記断面中、半導体ウエハ８の回路形成面８ａ及び裏面８ｂを結ぶ方向において、一列に形成されている、ライン状の第１改質層及び第２改質層の数は、ともに２である。そして、半導体ウエハ８の厚さＴ８方向において、一列に形成されている、ライン状の第１改質層及び第２改質層の数が、ともに２であることが好ましい。
　第２実施形態においては、このように、ライン状の第１改質層８１１及び第１改質層８１２の形成と、ライン状の第２改質層８２１及び第２改質層８２２の形成とを、半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な一方向において、位置をずらしながら半導体ウエハ８の全域に渡って繰り返し行う（すなわち、第１改質工程及び第２改質工程を繰り返し行う）ことにより、図７（ｃ）に示すように、ライン状の第１改質層８１１、第１改質層８１２、第２改質層８２１及び第２改質層８２２を、それぞれ複数本形成する。
　このように繰り返し形成するライン状の第１改質層８１１、第１改質層８１２、第２改質層８２１及び第２改質層８２２は、いずれも、これまでに説明したライン状の第１改質層８１１、第１改質層８１２、第２改質層８２１及び第２改質層８２２の場合と同じ方法で形成すればよい。
　なお、図７（ｃ）では、便宜上、ライン状の第１改質層８１１、第１改質層８１２、第２改質層８２１及び第２改質層８２２を、それぞれ６本ずつ示すにとどまっているが、これら改質層は、作製する半導体チップのサイズを考慮して、これらよりも多い本数を形成する。
　このとき、すべてのライン状の第１改質層８１１は、互いに平行となるように形成することが好ましい。
　同様に、すべてのライン状の第１改質層８１２は、互いに平行となるように形成することが好ましい。
　同様に、すべてのライン状の第２改質層８２１は、互いに平行となるように形成することが好ましい。
　同様に、すべてのライン状の第２改質層８２２は、互いに平行となるように形成することが好ましい。
　第２実施形態においては、このように、半導体ウエハ８の回路形成面８ａに沿って、第１領域８０ａ中に多数のライン状の第１改質層８１１及び第１改質層８１２を形成し、半導体ウエハ８の裏面８ｂに沿って、第２領域８０ｂ中に多数のライン状の第２改質層８２１及び第２改質層８２２を形成する。その結果、第１領域８０ａ中に、多数（複数本）のライン状の第１改質層８１１及び第１改質層８１２が配置された層を１層有し、第２領域８０ｂ中に、多数（複数本）のライン状の第２改質層８２１及び第２改質層８２２が配置された層を１層有する半導体ウエハ８が得られる。
　第２実施形態においては、さらに、図７（ｄ）に示すように、上述の第１改質層８１１と交差するライン状の第１改質層８３１を別途、上述の第１改質層８１１の場合と同様の方法で、第１領域８０ａ中に多数形成し、上述の第１改質層８１２と交差するライン状の第１改質層８３２を別途、上述の第１改質層８１２の場合と同様の方法で、第１領域８０ａ中に多数形成する。さらに、上述の第２改質層８２１と交差するライン状の第２改質層８４１を別途、上述の第２改質層８２１の場合と同様の方法で、第２領域８０ｂ中に多数形成し、上述の第２改質層８２２と交差するライン状の第２改質層８４２を別途、上述の第２改質層８２２の場合と同様の方法で、第２領域８０ｂ中に多数形成する。このとき、第１改質層８１１及び第１改質層８１２を形成する場合と同様に、第１改質層８３１を形成してから第１改質層８３２を形成する。そして、第２改質層８２１及び第２改質層８２２を形成する場合と同様に、第２改質層８４１を形成してから第２改質層８４２を形成する。
　なお、図７（ｄ）では、半導体ウエハ８の断面に、第１改質層８３１、第１改質層８３２、第２改質層８４１及び第２改質層８４２が、すべて重なっている場合を示しているが、半導体ウエハ８の断面の位置によっては、この断面に、これら改質層が重ならないこともある。
　ライン状の第１改質層８３１とライン状の第１改質層８１１との交差角度、ライン状の第１改質層８３２とライン状の第１改質層８１２との交差角度、ライン状の第２改質層８４１とライン状の第２改質層８２１との交差角度、並びにライン状の第２改質層８４２とライン状の第２改質層８２２との交差角度は、いずれも、第１実施形態での、ライン状の第１改質層８３とライン状の第１改質層８１との交差角度、と同様に設定できる。
　半導体ウエハ８の厚さＴ８方向における、第１改質層８３１の広がり幅（換言すると、第１改質層８３１の高さ）は、特に限定されず、上述の第１改質層８１１の広がり幅と同様の数値範囲であってよく、第１改質層８１１の広がり幅と同程度の値であることが好ましい。
　半導体ウエハ８の厚さＴ８方向における、第１改質層８１２の広がり幅と、第１改質層８３２の広がり幅と、の関係も同様である。
　半導体ウエハ８の厚さＴ８方向における、第２改質層８４１の広がり幅（換言すると、第２改質層８４１の高さ）は、特に限定されず、上述の第２改質層８２１の広がり幅と同様の数値範囲であってよく、第２改質層８２１の広がり幅と同程度の値であることが好ましい。
　半導体ウエハ８の厚さＴ８方向における、第２改質層８４２の広がり幅と、第２改質層８２２の広がり幅と、の関係も同様である。
　ライン状の第１改質層８１１同士の間隔と、ライン状の第１改質層８１２同士の間隔と、ライン状の第１改質層８３１同士の間隔と、ライン状の第１改質層８３２同士の間隔と、ライン状の第２改質層８２１同士の間隔と、ライン状の第２改質層８２２同士の間隔と、ライン状の第２改質層８４１同士の間隔と、ライン状の第２改質層８４２同士の間隔と、はいずれも、目的とする半導体チップのサイズに応じて適宜調節すればよい。
　ただし、第２実施形態においては、先に説明したとおり、第１改質工程及び第２改質工程を行うときの半導体ウエハ８の厚さＴ８に対して、半導体チップの最も短い一辺の長さが同等以上となるように、これら改質層同士の間隔を設定することが好ましい。
　以上により、第１領域８０ａ中においては、複数本のライン状の第１改質層８１１と、複数本のライン状の第１改質層８３１とにより、網目が形成され、かつ、複数本のライン状の第１改質層８１２と、複数本のライン状の第１改質層８３２とにより、網目が形成されており、同様に、第２領域８０ｂ中においては、複数本のライン状の第２改質層８２１と、複数本のライン状の第２改質層８４１とにより、網目が形成され、かつ、複数本のライン状の第２改質層８２２と、複数本のライン状の第２改質層８４２とにより、網目が形成されている、半導体ウエハ８が得られる。
［第２実施形態における分割工程］
　図８は、本発明の第２実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図である。
　第２実施形態における前記分割工程では、図８（ａ）に示すように、前記第１改質工程及び第２改質工程を行った後に、半導体ウエハ８の裏面８ｂを研削する。
　第２実施形態における前記分割工程は、半導体ウエハ８として、第１改質層８１及び第１改質層８３に代えて、第１改質層８１１、第１改質層８３１、第１改質層８１２及び第１改質層８３２を有し、かつ、第２改質層８２及び第２改質層８４に代えて、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２を有しているもの、を用いる点以外は、第１実施形態における分割工程と同じである。
　図８（ａ）中の半導体ウエハ８の裏面８ｂは、研削手段６による研削時の面である。
　第２実施形態においては、この研削時に同時に、この研削に伴って半導体ウエハ８に加えられる力によって、第１改質層８１１、第１改質層８３１、第１改質層８１２、第１改質層８３２、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２の部位において、半導体ウエハ８を分割する。ここでは、亀裂８９は、第１改質層８１１、第１改質層８１２、第２改質層８２１及び第２改質層８２２を貫いて形成され、第１改質層８３１、第１改質層８３２、第２改質層８４１及び第２改質層８４２を貫いて形成（図示略）されている。
　このように、半導体ウエハ８の厚さＴ８方向における、半導体ウエハ８の研削面、すなわち研削時の裏面８ｂの位置が、研削前の半導体ウエハ８中の第１改質層８１１及び第１改質層８３１の位置よりも、半導体ウエハ８の回路形成面８ａ側に到達するまで研削を続けることにより、最終的には、図８（ｂ）に示すように、第１改質層８１１、第１改質層８３１、第１改質層８１２、第１改質層８３２、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２をすべて研削によって消失させて、複数個の半導体チップ８’を得る。
　このような第２実施形態で得られる半導体チップ８’及び半導体チップ群８Ａ’は、上述の第１実施形態で得られる、図４（ｂ）に示す半導体チップ８’及び半導体チップ群８Ａ’と同じである。
　図８（ａ）においては、半導体ウエハ８の厚さＴ８方向において、半導体ウエハ８の研削面（研削時の裏面）８ｂの位置が、研削によって、第２改質層８２２及び第２改質層８４２の位置に到達していない段階（換言すると、第２改質層８２２及び第２改質層８４２が研削によって消失していない段階）で、亀裂８９が形成されている状態を示している。
　ただし、このような亀裂８９の状態は一例である。
　第２実施形態での分割工程において、亀裂８９が形成される時期は、例えば、半導体ウエハ８の研削面（裏面）８ｂの前記位置が、研削によって、第２改質層８２１及び第２改質層８４１の位置、又は、第２改質層８２２及び第２改質層８４２の位置に重なっている段階（換言すると、第２改質層８２１及び第２改質層８４１が研削によって消失中の段階、又は、第２改質層８２２及び第２改質層８４２が研削によって消失中の段階）であってもよいし、
　研削によって、第２改質層８２２及び第２改質層８４２の位置を通過し、第２改質層８２１及び第２改質層８４１の位置に到達していない段階（換言すると、第２改質層８２２及び第２改質層８４２が研削によって消失済みで、かつ、第２改質層８２１及び第２改質層８４１が研削によって消失していない段階）であってもよいし、
　研削によって、第２改質層８２１及び第２改質層８４１の位置を通過し、第１改質層８１２及び第１改質層８３２の位置に到達していない段階（換言すると、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２が研削によって消失済みで、かつ、第１改質層８１１、第１改質層８３１、第１改質層８１２及び第１改質層８３２が研削によって消失していない段階）であってもよいし、
　研削によって、第１改質層８１２及び第１改質層８３２の位置に重なっている段階（換言すると、第１改質層８１２及び第１改質層８３２が研削によって消失中の段階）であってもよいし、
　研削によって、第１改質層８１２及び第１改質層８３２の位置を通過し、第１改質層８１１及び第１改質層８３１の位置に到達していない段階（換言すると、第１改質層８１２及び第１改質層８３２が研削によって消失済みで、かつ、第１改質層８１１及び第１改質層８３１が研削によって消失していない段階）であってもよい。
　第２実施形態での亀裂８９の状態は、上述の第１実施形態での亀裂８９の状態と同様である。
　また、図８（ｂ）においては、第１改質層８１１、第１改質層８３１、第１改質層８１２、第１改質層８３２、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２をすべて研削によって消失させるまで、半導体ウエハ８の裏面８ｂを研削した状態を示している。この場合、得られた半導体チップ８’の内部に、これら改質層はすべて存在しない。ただし、このような研削面（研削時の裏面）８ｂの最終的な位置は、一例である。
　例えば、第２実施形態における分割工程では、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２を研削によって消失させ、かつ、第１改質層８１１、第１改質層８３１、第１改質層８１２及び第１改質層８３２を研削によって消失させずに、半導体ウエハ８の裏面８ｂを研削してもよい。この場合、得られた半導体チップ８’（例えば、半導体チップ８’の周縁部）には、第１改質層８１１、第１改質層８３１、第１改質層８１２又は第１改質層８３２の少なくとも一部が存在する。
　また、第２改質層８２１、第２改質層８４１、第２改質層８２２、第２改質層８４２、第１改質層８１２及び第１改質層８３２を研削によって消失させ、かつ、第１改質層８１１及び第１改質層８３１を研削によって消失させずに、半導体ウエハ８の裏面８ｂを研削してもよい。この場合、得られた半導体チップ８’（例えば、半導体チップ８’の周縁部）には、第１改質層８１１又は第１改質層８３１の少なくとも一部が存在する。
　ただし、このようにいずれかの改質層が存在する半導体チップ８’は、機械的強度が低い可能性があるため、分割工程においては、図８（ｂ）に示すように、第１改質層８１１及び第１改質層８３１を研削によって消失させるまで、半導体ウエハ８の裏面８ｂを研削することが好ましい。
　ここでは、第２実施形態として、前記断面中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層及び第２改質層の数が、ともに２である場合の、半導体チップの製造方法について説明したが、これら改質層の数は、さらに異なっていてもよい。
＜第３実施形態＞
　図９は、本発明の第３実施形態に係る半導体チップの製造方法における、前記第１改質工程及び第２改質工程を模式的に説明するための拡大断面図である。
　本実施形態は、前記断面（より具体的には、半導体ウエハの回路形成面又は裏面に対して直交する方向における、半導体ウエハの断面）中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層の数が２であり、かつ、ライン状の第２改質層の数が１である場合の、半導体チップの製造方法である。
［第３実施形態における第１改質工程］
　第３実施形態における前記第１改質工程は、図９（ａ）に示すように、第２実施形態における第１改質工程と同じである。
　このように、第１領域８０ａ中に複数の第１改質層を形成することにより、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
［第３実施形態における第２改質工程］
　第３実施形態における前記第２改質工程は、図９（ｂ）に示すように、第２改質層８２１及び第２改質層８２２に代えて、第２改質層８２を形成する点以外は、第２実施形態における第２改質工程と同じである。
　第３実施形態における第２改質工程は、例えば、第２改質層８２１及び第２改質層８２２のいずれか一方を形成せず、形成した改質層を第２改質層８２とする点以外は、第２実施形態における第２改質工程と同じ方法で行うことができる。換言すると、第３実施形態における第２改質工程は、第２改質層の形成対象である半導体ウエハ８として、第１改質層８１を有しているものに代えて、第１改質層８１１及び第１改質層８１２を有しているものを用いる点以外は、第１実施形態における第２改質工程と同じ方法で行うことができる。
　第３実施形態における、第１改質層８１２と第２改質層８２との間の距離Δ１２は、第１実施形態における、第１改質層８１と第２改質層８２との間の距離Δ１２と、同じであり、その場合の奏する効果も、第１実施形態の場合と同じである。
　第３実施形態における、前記Δ１２は、半導体ウエハ８の厚さＴ８方向における、第１改質層８１２の上端と、第２改質層８２の下端と、の間の距離を意味する。
　第３実施形態においては、このように、前記断面中、半導体ウエハ８の回路形成面８ａ及び裏面８ｂを結ぶ方向において、一列に形成されている、ライン状の第１改質層の数は２であり、ライン状の第２改質層の数は１である。そして、半導体ウエハ８の厚さＴ８方向において、一列に形成されている、ライン状の第１改質層の数は２であり、ライン状の第２改質層の数は１であることが好ましい。
　第３実施形態においては、このように、ライン状の第１改質層８１１及び第１改質層８１２の形成と、ライン状の第２改質層８２の形成とを、半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な一方向において、位置をずらしながら半導体ウエハ８の全域に渡って繰り返し行う（すなわち、第１改質工程及び第２改質工程を繰り返し行う）ことにより、図９（ｃ）に示すように、ライン状の第１改質層８１１、第１改質層８１２及び第２改質層８２２を、それぞれ複数本形成する。
　第３実施形態においては、このように、半導体ウエハ８の回路形成面８ａに沿って、第１領域８０ａ中に多数のライン状の第１改質層８１１及び第１改質層８１２を形成し、半導体ウエハ８の裏面８ｂに沿って、第２領域８０ｂ中に多数のライン状の第２改質層８２を形成する。その結果、第１領域８０ａ中に、多数（複数本）のライン状の第１改質層８１１及び第１改質層８１２が配置された層を１層有し、第２領域８０ｂ中に、多数（複数本）のライン状の第２改質層８２が配置された層を１層有する半導体ウエハ８が得られる。
　第３実施形態においては、さらに、図９（ｄ）に示すように、上述の第１改質層８１１と交差するライン状の第１改質層８３１を別途、上述の第１改質層８１１の場合と同様の方法で、第１領域８０ａ中に多数形成し、上述の第１改質層８１２と交差するライン状の第１改質層８３２を別途、上述の第１改質層８１２の場合と同様の方法で、第１領域８０ａ中に多数形成する。さらに、上述の第２改質層８２と交差するライン状の第２改質層８４を別途、上述の第２改質層８２の場合と同様の方法で、第２領域８０ｂ中に多数形成する。このときは、第１改質層８３１を形成してから、第１改質層８３２を形成する。
　ライン状の第１改質層８１１同士の間隔と、ライン状の第１改質層８１２同士の間隔と、ライン状の第１改質層８３１同士の間隔と、ライン状の第１改質層８３２同士の間隔と、ライン状の第２改質層８２同士の間隔と、ライン状の第２改質層８４同士の間隔と、はいずれも、目的とする半導体チップのサイズに応じて適宜調節すればよい。
　ただし、第３実施形態においては、先に説明したとおり、第１改質工程及び第２改質工程を行うときの半導体ウエハ８の厚さＴ８に対して、半導体チップの最も短い一辺の長さが同等以上となるように、これら改質層同士の間隔を設定することが好ましい。
　以上により、第１領域８０ａ中においては、複数本のライン状の第１改質層８１１と、複数本のライン状の第１改質層８３１とにより、網目が形成され、かつ、複数本のライン状の第１改質層８１２と、複数本のライン状の第１改質層８３２とにより、網目が形成されており、同様に、第２領域８０ｂ中においては、複数本のライン状の第２改質層８２と、複数本のライン状の第２改質層８４とにより、網目が形成されている、半導体ウエハ８が得られる。
［第３実施形態における分割工程］
　図１０は、本発明の第３実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図である。
　第３実施形態における分割工程は、図１０（ａ）に示すように、例えば、半導体ウエハ８として、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２に代えて、第２改質層８２及び第２改質層８４を有しているもの、を用いる点以外は、第２実施形態における分割工程と同じ方法で行うことができる。換言すると、第３実施形態における分割工程は、半導体ウエハ８として、第１改質層８１及び第１改質層８３に代えて、第１改質層８１１、第１改質層８３１、第１改質層８１２及び第１改質層８３２を有しているもの、を用いる点以外は、第１実施形態における分割工程と同じ方法で行うことができる。
　第３実施形態においては、この研削時に同時に、この研削に伴って半導体ウエハ８に加えられる力によって、第１改質層８１１、第１改質層８３１、第１改質層８１２、第１改質層８３２、第２改質層８２及び第２改質層８４の部位において、半導体ウエハ８を分割する。ここでは、亀裂８９は、第１改質層８１１、第１改質層８１２及び第２改質層８２を貫いて形成され、第１改質層８３１、第１改質層８３２及び第２改質層８４を貫いて形成（図示略）されている。
　このように、半導体ウエハ８の厚さＴ８方向における、半導体ウエハ８の研削面、すなわち研削時の裏面８ｂの位置が、研削前の半導体ウエハ８中の第１改質層８１１及び第１改質層８３１の位置よりも、半導体ウエハ８の回路形成面８ａ側に到達するまで研削を続けることにより、最終的には、図１０（ｂ）に示すように、第１改質層８１１、第１改質層８３１、第１改質層８１２、第１改質層８３２、第２改質層８２及び第２改質層８４をすべて研削によって消失させて、複数個の半導体チップ８’を得る。
　このような第３実施形態で得られる半導体チップ８’及び半導体チップ群８Ａ’は、上述の第１実施形態で得られる、図４（ｂ）に示す半導体チップ８’及び半導体チップ群８Ａ’と同じである。
　先に説明した第１実施形態及び第２実施形態の場合と同様に、第３実施形態においても、亀裂８９が形成される時期、研削面（研削時の裏面）８ｂの最終的な位置等は、目的に応じて適宜調節できる。
　ここでは、第３実施形態として、前記断面中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層の数が２であり、かつ、ライン状の第２改質層の数が１である場合の、半導体チップの製造方法について説明したが、これら改質層の数は、さらに異なっていてもよい。
＜第４実施形態＞
　図１１は、本発明の第４実施形態に係る半導体チップの製造方法における、前記第１改質工程及び第２改質工程を模式的に説明するための拡大断面図である。
　本実施形態は、前記断面（より具体的には、半導体ウエハの回路形成面又は裏面に対して直交する方向における、半導体ウエハの断面）中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層の数が１であり、かつ、ライン状の第２改質層の数が２である場合の、半導体チップの製造方法である。
［第４実施形態における第１改質工程］
　第４実施形態における前記第１改質工程は、図１１（ａ）に示すように、第１実施形態における第１改質工程と同じである。換言すると、第４実施形態における第１改質工程は、第１領域８０ａ中に、２本のライン状の第１改質層（すなわち、第１改質層８１１及び第１改質層８１２）を形成するのに代えて、１本のライン状の第１改質層（すなわち、第１改質層８１）を形成する点以外は、第２実施形態における第１改質工程と同じである。例えば、第４実施形態における第１改質工程は、第１改質層８１１及び第１改質層８１２のいずれか一方を形成せず、形成した改質層を第１改質層８１とする点以外は、第２実施形態における第１改質工程と同じ方法で行うことができる。
［第４実施形態における第２改質工程］
　第４実施形態における前記第２改質工程では、図１１（ｂ）に示すように、第２改質層の形成対象である半導体ウエハ８として、第１改質層８１１及び第１改質層８１２を有しているものに代えて、第１改質層８１を有しているものを用いる点以外は、第２実施形態における第２改質工程と同じ方法で行うことができる。
　第２改質層８２１及び第２改質層８２２はいずれも、第２実施形態の場合と同じ方法で形成できる。
　このように、第２領域８０ｂ中に複数の第２改質層を形成することにより、後述する分割工程においては、より高精度に半導体ウエハを分割できる。
　第４実施形態における、第１改質層８１と第２改質層８２１との間の距離Δ１２は、第１実施形態における、第１改質層８１と第２改質層８２との間の距離Δ１２と、同じであり、その場合の奏する効果も、第１実施形態の場合と同じである。
　第４実施形態における、前記Δ１２は、半導体ウエハ８の厚さＴ８方向における、第１改質層８１の上端と、第２改質層８２１の下端と、の間の距離を意味する。
　第４実施形態においては、このように、前記断面中、半導体ウエハ８の回路形成面８ａ及び裏面８ｂを結ぶ方向において、一列に形成されている、ライン状の第１改質層の数は１であり、ライン状の第２改質層の数は２である。そして、半導体ウエハ８の厚さＴ８方向において、一列に形成されている、ライン状の第１改質層の数は１であり、ライン状の第２改質層の数は２であることが好ましい。
　第４実施形態においては、このように、ライン状の第１改質層８１の形成と、ライン状の第２改質層８２１及び第２改質層８２２の形成とを、半導体ウエハ８の回路形成面８ａ又は裏面８ｂに対して平行な一方向において、位置をずらしながら半導体ウエハ８の全域に渡って繰り返し行う（すなわち、第１改質工程及び第２改質工程を繰り返し行う）ことにより、図１１（ｃ）に示すように、ライン状の第１改質層８１、第２改質層８２１及び第２改質層８２２を、それぞれ複数本形成する。
　第４実施形態においては、このように、半導体ウエハ８の回路形成面８ａに沿って、第１領域８０ａ中に多数のライン状の第１改質層８１を形成し、半導体ウエハ８の裏面８ｂに沿って、第２領域８０ｂ中に多数のライン状の第２改質層８２１及び第２改質層８２２を形成する。その結果、第１領域８０ａ中に、多数（複数本）のライン状の第１改質層８１が配置された層を１層有し、第２領域８０ｂ中に、多数（複数本）のライン状の第２改質層８２１及び第２改質層８２２が配置された層を１層有する半導体ウエハ８が得られる。
　第４実施形態においては、さらに、図１１（ｄ）に示すように、上述の第１改質層８１と交差するライン状の第１改質層８３を別途、上述の第１改質層８１の場合と同様の方法で、第１領域８０ａ中に多数形成する。さらに、上述の第２改質層８２１と交差するライン状の第２改質層８４１を別途、上述の第２改質層８２１の場合と同様の方法で、第２領域８０ｂ中に多数形成し、上述の第２改質層８２２と交差するライン状の第２改質層８４２を別途、上述の第２改質層８２２の場合と同様の方法で、第２領域８０ｂ中に多数形成する。このときは、第２改質層８４１を形成してから、第２改質層８４２を形成する。
　ライン状の第１改質層８１同士の間隔と、ライン状の第１改質層８３同士の間隔と、ライン状の第２改質層８２１同士の間隔と、ライン状の第２改質層８２２同士の間隔と、ライン状の第２改質層８４１同士の間隔と、ライン状の第２改質層８４２同士の間隔と、はいずれも、目的とする半導体チップのサイズに応じて適宜調節すればよい。
　ただし、第４実施形態においては、先に説明したとおり、第１改質工程及び第２改質工程を行うときの半導体ウエハ８の厚さＴ８に対して、半導体チップの最も短い一辺の長さが同等以上となるように、これら改質層同士の間隔を設定することが好ましい。
　以上により、第１領域８０ａ中においては、複数本のライン状の第１改質層８１と、複数本のライン状の第１改質層８３とにより、網目が形成されており、同様に、第２領域８０ｂ中においては、複数本のライン状の第２改質層８２１と、複数本のライン状の第２改質層８４１とにより、網目が形成され、かつ、複数本のライン状の第２改質層８２２と、複数本のライン状の第２改質層８４２とにより、網目が形成されている、半導体ウエハ８が得られる。
［第４実施形態における分割工程］
　図１２は、本発明の第４実施形態に係る半導体チップの製造方法における分割工程を模式的に説明するための拡大断面図である。
　第４実施形態における分割工程は、図１２（ａ）に示すように、例えば、半導体ウエハ８として、第１改質層８１１、第１改質層８３１、第１改質層８１２及び第１改質層８３２を有しているものに代えて、第１改質層８１及び第１改質層８３を有しているもの、を用いる点以外は、第２実施形態における分割工程と同じ方法で行うことができる。換言すると、第４実施形態における分割工程は、第２改質層８２及び第２改質層８４を有しているものに代えて、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２を有しているもの、を用いる点以外は、第１実施形態における分割工程と同じ方法で行うことができる。
　第４実施形態においては、この研削時に同時に、この研削に伴って半導体ウエハ８に加えられる力によって、第１改質層８１、第１改質層８３、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２の部位において、半導体ウエハ８を分割する。ここでは、亀裂８９は、第１改質層８１、第２改質層８２１及び第２改質層８２２を貫いて形成され、第１改質層８３、第２改質層８４１及び第２改質層８４２を貫いて形成（図示略）されている。
　このように、半導体ウエハ８の厚さＴ８方向における、半導体ウエハ８の研削面、すなわち研削時の裏面８ｂの位置が、研削前の半導体ウエハ８中の第１改質層８１及び第１改質層８３の位置よりも、半導体ウエハ８の回路形成面８ａ側に到達するまで研削を続けることにより、最終的には、図１２（ｂ）に示すように、第１改質層８１、第１改質層８３、第２改質層８２１、第２改質層８４１、第２改質層８２２及び第２改質層８４２をすべて研削によって消失させて、複数個の半導体チップ８’を得る。
　このような第４実施形態で得られる半導体チップ８’及び半導体チップ群８Ａ’は、上述の第１実施形態で得られる、図４（ｂ）に示す半導体チップ８’及び半導体チップ群８Ａ’と同じである。
　先に説明した第１実施形態及び第２実施形態の場合と同様に、第４実施形態においても、亀裂８９が形成される時期、研削面（研削時の裏面）８ｂの最終的な位置等は、目的に応じて適宜調節できる。
　ここでは、第４実施形態として、前記断面中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層の数が１であり、かつ、ライン状の第２改質層の数が２である場合の、半導体チップの製造方法について説明したが、これら改質層の数は、さらに異なっていてもよい。
　本実施形態の半導体チップの製造方法は、上述の第１～第４実施形態に限定されない。例えば、本実施形態の半導体チップの製造方法は、本発明の効果を損なわない範囲内において、第１～第４実施形態における一部の構成が変更又は削除されたものや、第１～第４実施形態に、さらに他の構成が追加されたものであってもよい。
　例えば、第１～第４実施形態においては、半導体ウエハとして、その内部の第１領域と、第２領域と、が互いに離間しているものを用いているが、前記製造方法においては、第１領域の一部と、第２領域の一部と、が重複している半導体ウエハを用いてもよい。第１改質工程及び第２改質工程を行うときの半導体ウエハの厚さによっては、このように、半導体ウエハの内部に、第１領域であり、かつ第２領域でもある領域が存在し得るが、前記製造方法においては、このような場合であっても、半導体ウエハ中の第１改質層よりも裏面側の箇所に、第２改質層を形成すればよい。
　また、第１～第４実施形態においては、前記断面中、半導体ウエハの回路形成面及び裏面を結ぶ方向において、一列に形成されている、ライン状の第１改質層の数が１又は２であり、かつ、ライン状の第２改質層の数が１又は２である場合の、半導体チップの製造方法について説明したが、このように一列に形成されている、ライン状の第１改質層の数及びライン状の第２改質層の数は、いずれも３以上であってもよい。ただし、前記半導体チップの製造方法がより簡略化され、かつ、十分に本発明の効果が得られる点では、これら改質層の数は、いずれも１又は２であることが好ましい。
　本実施形態においては、ここまでに説明した第１改質工程、第２改質工程及び分割工程を行うことにより、先の説明のとおり、複数個の前記半導体チップが整列している状態の半導体チップ群が得られる。本実施形態においては、前記半導体チップ群から目的とする半導体チップが得られる。
＜＜半導体装置の製造方法＞＞
　上述の半導体チップの製造方法により、半導体チップ群を得た後、この半導体チップ群を用いて、半導体装置を製造できる。
　すなわち、本発明の一実施形態に係る半導体装置の製造方法は、前記半導体チップの製造方法により、複数個の半導体チップが整列している状態の半導体チップ群を得た後、支持シートと、前記支持シート上に形成されたフィルム状接着剤と、を備えたダイボンディングシートを用い、前記ダイボンディングシート中の前記フィルム状接着剤を、前記半導体チップ群における半導体チップの研削後の前記裏面に貼付することにより、前記半導体チップ群と、前記ダイボンディングシートと、の積層物を作製する積層工程と、前記積層物に対して、その支持シート側から力を加えることにより、前記積層物中の前記フィルム状接着剤を、前記半導体チップに沿って切断し、切断後の前記フィルム状接着剤を裏面に備えた前記半導体チップを、前記支持シートから引き離してピックアップするピックアップ工程と、を有する。
　図１３は、本発明の一実施形態に係る半導体装置の製造方法における、前記積層工程及びピックアップ工程を模式的に説明するための拡大断面図である。
［積層工程］
　本実施形態における前記積層工程では、図１３（ａ）に示すように、支持シート１０と、支持シート１０上に形成されたフィルム状接着剤１３と、を備えたダイボンディングシート１０１を用いる。支持シート１０は、基材１１と、基材１１上に形成された粘着剤層１２と、を備えて構成されており、粘着剤層１２の、基材１１側とは反対側の面１２ａ上に、フィルム状接着剤１３が設けられている。すなわち、ダイボンディングシート１０１は、基材１１、粘着剤層１２及びフィルム状接着剤１３がこの順に、これらの厚さ方向において積層されて、構成されている。
　ダイボンディングシート１０１は、公知のものでよい。
　フィルム状接着剤１３は、後述するように、半導体チップ８’を、基板の回路面又は別の半導体チップ上に接着固定して、ダイボンディングするために用いる。上記の製造方法により切断され、かつ熱硬化性を有するフィルム状接着剤１３（すなわち、熱硬化性を有するフィルム状接着剤１３’）は、これを備えた半導体チップ８’を用いて製造された半導体装置中において、硬化物となっている。
　粘着剤層１２は、支持シート１０と、フィルム状接着剤１３と、の間の接着力を調節する。
　前記積層工程では、先に説明した半導体チップの製造方法により、複数個の半導体チップ８’が整列している状態の半導体チップ群８Ａ’を得た後、ダイボンディングシート１０１を用い、ダイボンディングシート１０１中のフィルム状接着剤１３を、半導体チップ群８Ａ’における半導体チップ８’の研削後の裏面８ｂ’に貼付することにより、半導体チップ群８Ａ’と、ダイボンディングシート１０１と、の積層物８０１を作製する。
　このとき通常は、１枚のダイボンディングシート１０１を、半導体チップ群８Ａ’全体に貼付する。
　なお、本明細書においては、特に断りのない限り、単なる「積層物」との記載は、ここに示すような「半導体チップ群とダイボンディングシートとの積層物」を意味する。
　ここでは、ダイボンディングシートとして、基材１１、粘着剤層１２及びフィルム状接着剤１３を備えたものを示しており、このようなダイボンディングシートは、ダイシングダイボンディングシートとして用いることができる。そして、本実施形態においては、他の公知のダイボンディングシート用いてもよい。
　他のダイボンディングシートとしては、例えば、ダイボンディングシート１０１において、粘着剤層１２が省略されたもの；基材１１、粘着剤層１２及びフィルム状接着剤１３以外に、これらのいずれか２層の間に、さらに中間層を備えたもの等が挙げられる。
　先に説明した半導体チップの製造方法において、前記分割工程まで保護膜７を用いている場合、本実施形態においては、図１３（ｂ）に示すように、半導体チップ８’から保護膜７を取り除く。
　なお、本明細書においては、保護膜の有無によらず、複数個の半導体チップが整列している状態にあるものを「半導体チップ群」と称する。
［ピックアップ工程］
　本実施形態における前記ピックアップ工程では、図１３（ｃ）に示すように、前記積層物８０１に対して、その支持シート１０側から力を加えることにより、積層物８０１中のフィルム状接着剤１３を、半導体チップ８’の外周８０’に沿って切断し、切断後のフィルム状接着剤１３’を裏面８ｂ’に備えた半導体チップ８’を、支持シート１０から引き離してピックアップする。
　ここでは、フィルム状接着剤のうち、半導体チップ８’とともにピックアップされた部位にのみ、符号１３’を付し、残りの部位の符号は１３のままとしている。
　なお、本明細書においては、このように切断後のフィルム状接着剤を裏面に備えた半導体チップを「フィルム状接着剤付き半導体チップ」と略記することがある。
　ピックアップ工程は、公知の方法で行うことができる。
　ピックアップ工程では、例えば、半導体チップのピックアップ手段として、ピックアップ対象物に対して力を加えるための突き上げ部と、半導体チップを支持シートから引き離すための引き上げ部と、を備えたものを用いる。
　ここに示すピックアップ手段は、前記突き上げ部として、１個の突起（ピン）５１を備え、前記引き上げ部として、真空コレット５２を備えている。
　そして、ここでは、前記ピックアップ手段において、突起５１を突出させ、突起５１の先端部がダイボンディングシート１０１を、その基材１１側から突き上げることで、積層物８０１に対して、突起５１の突出方向Ｐ１に力を加え、さらに、真空コレット５２を引き上げることで、吸着した半導体チップ８’をフィルム状接着剤１３’とともに、真空コレット５２の引き上げ方向Ｐ２に支持シート１０から引き離す例を示している。このとき、突起５１の突出量（突き上げ量）、突出速度（突き上げ速度）、突出状態の保持時間（突き上げ保持時間）等の突き上げ条件、及び、真空コレット５２の引き上げ速度等の引き上げ条件は、いずれも適宜調節できる。
　なお、図１３においては、積層物８０１のみ、断面表示している。
　ピックアップ工程においては、フィルム状接着剤１３の切断が完了してから、この切断後のフィルム状接着剤１３’を備えた半導体チップ８’が支持シート１０から引き離されてもよいし、フィルム状接着剤１３の切断が完了する前に、この切断中のフィルム状接着剤１３を備えた半導体チップ８’が支持シート１０から引き離され、この引き離し後にフィルム状接着剤１３の切断が完了してもよく、フィルム状接着剤１３の切断の完了のタイミングと、半導体チップ８’の引き離しのタイミングと、の順序は、特に限定されない。これらタイミングの順序は、上述の突き上げ条件及び引き上げ条件等のピックアップ条件、又は、フィルム状接着剤１３の特性、を調節することにより、適宜調節できる。
　ここでは、積層物８０１に力を加えるものとして、図示されている突起５１は１個であるが、本実施形態において、突起５１の数は特に限定されず、２個以上であってもよく、適宜選択すればよい。
　ここでは、積層物８０１に対して力を加える方法として、突起からなる突き上げ部を突出させることにより、力を加える方法について説明したが、他の方法で力を加えてもよい。このような他の方法としては、例えば、傾斜面を有するスライダーからなる突き上げ部を用い、その前記傾斜面を支持シート１０中の基材１１の表面に接触させながら、基材１１の表面に沿って移動させることにより、力を加える方法等、他の公知の方法が挙げられる。
　ここでは、前記ピックアップ工程において、積層物８０１を作製後、そのままの状態の積層物８０１に対して、支持シート１０側から力を加えることにより、積層物８０１中のフィルム状接着剤１３を切断し、この切断後のフィルム状接着剤１３’を備えた半導体チップ８’をピックアップする場合について説明した。この方法（以下、「ピックアップ方法（１）」と称することがある）は、工程数が少なく、常温下で行うことができるため、工程が簡略化されている点で有利である。また、この方法（ピックアップ方法（１））は、サイズが小さい半導体チップの製造に適しており、同様にサイズが小さい半導体チップの製造に適している、上述の第１改質工程から分割工程までの各工程に引き続いて行うのに、特に適している。
　一方で、前記ピックアップ工程においては、上記のピックアップ方法（１）以外の方法を採用してもよい。例えば、積層物８０１を作製後、そのままの状態の積層物８０１に対して、支持シート１０側から力を加えるのではなく、まず、冷却した積層物８０１を、その中のダイボンディングシート１０１の表面に対して平行な方向においてエキスパンドする（引き伸ばす）。これにより、半導体チップ８’間の距離を広げるとともに、積層物８０１中のフィルム状接着剤１３を、半導体チップ８’の外周８０’に沿って切断し、切断後のフィルム状接着剤１３’を裏面８ｂ’に備えた半導体チップ８’を作製する。次いで、このエキスパンドし、フィルム状接着剤１３を切断した状態の積層物８０１のうち、半導体チップ８’が配置されていないダイボンディングシート１０１の周縁部近傍を加熱処理する。次いで、この加熱処理後の積層物８０１に対して、上記のピックアップ方法（１）の場合と同じ方法で、その支持シート１０側から力を加えることにより、切断後のフィルム状接着剤１３’を裏面８ｂ’に備えた半導体チップ８’（既に作製済みのフィルム状接着剤付き半導体チップ）を、支持シート１０から引き離してピックアップする。この方法（以下、「ピックアップ方法（２）」と称することがある）では、幅広い種類のダイボンディングシート１０１を用いることができる。その反面、この方法（ピックアップ方法（２））は、フィルム状接着剤の切断を主目的とした工程が別途必要であり、工程数が多く、積層物の冷却も必要であり、煩雑であって、サイズが小さい半導体チップの製造に最適であるとはいえない。
　したがって、本実施形態においては、ピックアップ工程において、ピックアップ方法（２）ではなく、ピックアップ方法（１）を採用することが好ましい。
　本実施形態の半導体装置の製造方法においては、前記ピックアップ工程により得られたフィルム状接着剤付き半導体チップを用いて、これ以降は公知の方法により、半導体装置を製造できる。
　例えば、前記フィルム状接着剤付き半導体チップを、そのフィルム状接着剤によって基板の回路面にダイボンディングし、必要に応じて、この半導体チップにさらに半導体チップを１個以上積層して、ワイヤボンディングを行った後、得られたもの全体を樹脂により封止することで、半導体パッケージを製造できる。そして、この半導体パッケージを用いて、目的とする半導体装置を製造できる。
◎ダイボンディングシート
　次に、前記積層工程及びピックアップ工程において用いるのに好適な、ダイボンディングシート１０１等のダイボンディングシートについて、より詳細に説明する。
○基材
　前記ダイボンディングシート中の支持シートを構成する前記基材（例えば、ダイボンディングシート１０１中の支持シート１０を構成する基材１１）は、シート状又はフィルム状であり、その構成材料としては、例えば、各種樹脂が挙げられる。
　前記樹脂としては、例えば、ポリエチレン、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ノルボルネン樹脂等のポリオレフィン；エチレン－酢酸ビニル共重合体、エチレン－（メタ）アクリル酸共重合体、エチレン－（メタ）アクリル酸エステル共重合体、エチレン－ノルボルネン共重合体等のエチレン系共重合体（モノマーとしてエチレンを用いて得られた共重合体）；ポリ塩化ビニル、塩化ビニル共重合体等の塩化ビニル系樹脂（モノマーとして塩化ビニルを用いて得られた樹脂）；ポリスチレン；ポリシクロオレフィン；ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、ポリエチレンイソフタレート、ポリエチレン－２，６－ナフタレンジカルボキシレート、すべての構成単位が芳香族環式基を有する全芳香族ポリエステル等のポリエステル；２種以上の前記ポリエステルの共重合体；ポリ（メタ）アクリル酸エステル；ポリウレタン；ポリウレタンアクリレート；ポリイミド；ポリアミド；ポリカーボネート；フッ素樹脂；ポリアセタール；変性ポリフェニレンオキシド；ポリフェニレンスルフィド；ポリスルホン；ポリエーテルケトン等が挙げられる。
　また、前記樹脂としては、例えば、前記ポリエステルとそれ以外の樹脂との混合物等のポリマーアロイも挙げられる。
　また、前記樹脂としては、例えば、ここまでに例示した前記樹脂の１種又は２種以上が架橋した架橋樹脂；ここまでに例示した前記樹脂の１種又は２種以上を用いたアイオノマー等の変性樹脂も挙げられる。
　基材を構成する樹脂は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　基材は１層（単層）からなるものであってもよいし、２層以上の複数層からなるものであってもよく、複数層からなる場合、これら複数層は、互いに同一でも異なっていてもよく、これら複数層の組み合わせは特に限定されない。
　なお、本明細書においては、基材の場合に限らず、「複数層が互いに同一でも異なっていてもよい」とは、「すべての層が同一であってもよいし、すべての層が異なっていてもよく、一部の層のみが同一であってもよい」ことを意味し、さらに「複数層が互いに異なる」とは、「各層の構成材料及び厚さの少なくとも一方が互いに異なる」ことを意味する。
　基材の厚さは、特に限定されないが、５０～３００μｍであることが好ましく、６０～１４０μｍであることがより好ましい。
　ここで、「基材の厚さ」とは、基材全体の厚さを意味し、例えば、複数層からなる基材の厚さとは、基材を構成するすべての層の合計の厚さを意味する。
　基材は、前記樹脂等の主たる構成材料以外に、充填材、着色剤、帯電防止剤、酸化防止剤、有機滑剤、触媒、軟化剤（可塑剤）等の公知の各種添加剤を含有していてもよい。
　基材は、その上に設けられる層（例えば、粘着剤層、フィルム状接着剤等）との接着性を向上させるために、サンドブラスト処理、溶剤処理等による凹凸化処理；コロナ放電処理、電子線照射処理、プラズマ処理、オゾン・紫外線照射処理、火炎処理、クロム酸処理、熱風処理等の酸化処理；等が表面に施されていてもよい。また、基材は、表面がプライマー処理されていてもよい。
　基材は、公知の方法で製造できる。例えば、樹脂を含有する基材は、前記樹脂を含有する樹脂組成物を成形することで製造できる。
○粘着剤層
　前記ダイボンディングシート中の支持シートを構成する前記粘着剤層（例えば、ダイボンディングシート１０１中の支持シート１０を構成する粘着剤層１２）は、シート状又はフィルム状であり、粘着剤を含有する。
　前記粘着剤としては、例えば、アクリル系樹脂、ウレタン系樹脂、ゴム系樹脂、シリコーン系樹脂、エポキシ系樹脂、ポリビニルエーテル、ポリカーボネート、エステル系樹脂等の粘着性樹脂が挙げられる。
　なお、本明細書において、「粘着性樹脂」には、粘着性を有する樹脂と、接着性を有する樹脂と、の両方が包含される。例えば、前記粘着性樹脂には、樹脂自体が粘着性を有するものだけでなく、添加剤等の他の成分との併用により粘着性を示す樹脂や、熱又は水等のトリガーの存在によって接着性を示す樹脂等も含まれる。
　粘着剤層は１層（単層）からなるものであってもよいし、２層以上の複数層からなるものであってもよく、複数層からなる場合、これら複数層は、互いに同一でも異なっていてもよく、これら複数層の組み合わせは特に限定されない。
　粘着剤層の厚さは、特に限定されないが、１～１００μｍであることが好ましく、１～６０μｍであることがより好ましく、１～３０μｍであることが特に好ましい。
　ここで、「粘着剤層の厚さ」とは、粘着剤層全体の厚さを意味し、例えば、複数層からなる粘着剤層の厚さとは、粘着剤層を構成するすべての層の合計の厚さを意味する。
　粘着剤層は、エネルギー線硬化性粘着剤を用いて形成されたものであってもよいし、非エネルギー線硬化性粘着剤を用いて形成されたものであってもよい。すなわち、粘着剤層は、エネルギー線硬化性及び非エネルギー線硬化性のいずれであってもよい。エネルギー線硬化性の粘着剤層は、その硬化前及び硬化後での物性を容易に調節できる。
　本明細書において、「エネルギー線」とは、電磁波又は荷電粒子線の中でエネルギー量子を有するものを意味し、その例として、紫外線、放射線、電子線等が挙げられる。紫外線は、例えば、紫外線源として高圧水銀ランプ、ヒュージョンランプ、キセノンランプ、ブラックライト又はＬＥＤランプ等を用いることで照射できる。電子線は、電子線加速器等によって発生させたものを照射できる。
　また、本明細書において、「エネルギー線硬化性」とは、エネルギー線を照射することにより硬化する性質を意味し、「非エネルギー線硬化性」とは、エネルギー線を照射しても硬化しない性質を意味する。
　粘着剤層は、粘着剤を含有する粘着剤組成物を用いて形成できる。例えば、粘着剤層の形成対象面に粘着剤組成物を塗工し、必要に応じて乾燥させることで、目的とする部位に粘着剤層を形成できる。粘着剤組成物における、常温で気化しない成分同士の含有量の比率は、通常、粘着剤層における前記成分同士の含有量の比率と同じとなる。本明細書において、「常温」とは、特に冷やしたり、熱したりしない温度、すなわち平常の温度を意味し、例えば、１５～２５℃の温度等が挙げられる。
　粘着剤組成物の塗工は、公知の方法で行えばよく、例えば、エアーナイフコーター、ブレードコーター、バーコーター、グラビアコーター、ロールコーター、ロールナイフコーター、カーテンコーター、ダイコーター、ナイフコーター、スクリーンコーター、マイヤーバーコーター、キスコーター等の各種コーターを用いる方法が挙げられる。
　基材上に粘着剤層を設ける場合には、例えば、基材上に粘着剤組成物を塗工し、必要に応じて乾燥させることで、基材上に粘着剤層を積層すればよい。また、基材上に粘着剤層を設ける場合には、例えば、剥離フィルム上に粘着剤組成物を塗工し、必要に応じて乾燥させることで、剥離フィルム上に粘着剤層を形成しておき、この粘着剤層の露出面を、基材の一方の表面と貼り合わせることで、基材上に粘着剤層を積層してもよい。この場合の剥離フィルムは、ダイボンディングシートの製造過程又は使用過程のいずれかのタイミングで、取り除けばよい。
　粘着剤層がエネルギー線硬化性である場合、エネルギー線硬化性の粘着剤組成物としては、例えば、非エネルギー線硬化性の粘着性樹脂（Ｉ－１ａ）（以下、「粘着性樹脂（Ｉ－１ａ）」と略記することがある）と、エネルギー線硬化性化合物と、を含有する粘着剤組成物（Ｉ－１）；非エネルギー線硬化性の粘着性樹脂（Ｉ－１ａ）の側鎖に不飽和基が導入されたエネルギー線硬化性の粘着性樹脂（Ｉ－２ａ）（以下、「粘着性樹脂（Ｉ－２ａ）」と略記することがある）を含有する粘着剤組成物（Ｉ－２）；前記粘着性樹脂（Ｉ－２ａ）と、エネルギー線硬化性化合物と、を含有する粘着剤組成物（Ｉ－３）等が挙げられる。
　粘着剤層が非エネルギー線硬化性である場合、非エネルギー線硬化性の粘着剤組成物としては、例えば、前記非エネルギー線硬化性の粘着性樹脂（Ｉ－１ａ）を含有する粘着剤組成物（Ｉ－４）等が挙げられる。
［粘着性樹脂（Ｉ－１ａ）］
　前記粘着剤組成物（Ｉ－１）、粘着剤組成物（Ｉ－２）、粘着剤組成物（Ｉ－３）及び粘着剤組成物（Ｉ－４）（以下、これら粘着剤組成物を包括して、「粘着剤組成物（Ｉ－１）～（Ｉ－４）」と略記する）における前記粘着性樹脂（Ｉ－１ａ）は、アクリル系樹脂であることが好ましい。
　前記アクリル系樹脂としては、例えば、少なくとも（メタ）アクリル酸アルキルエステル由来の構成単位を有するアクリル系重合体が挙げられる。
　前記（メタ）アクリル酸アルキルエステルとしては、例えば、アルキルエステルを構成するアルキル基の炭素数が１～２０であるのものが挙げられ、前記アルキル基は、直鎖状又は分岐鎖状であることが好ましい。
　前記アクリル系重合体は、（メタ）アクリル酸アルキルエステル由来の構成単位以外に、さらに、官能基含有モノマー由来の構成単位を有することが好ましい。
　前記官能基含有モノマーとしては、例えば、前記官能基が後述する架橋剤と反応することで架橋の起点となったり、前記官能基が後述する不飽和基含有化合物中の不飽和基と反応することで、アクリル系重合体の側鎖に不飽和基の導入を可能とするものが挙げられる。
　前記官能基含有モノマーとしては、例えば、水酸基含有モノマー、カルボキシ基含有モノマー、アミノ基含有モノマー、エポキシ基含有モノマー等が挙げられる。
　前記アクリル系重合体は、（メタ）アクリル酸アルキルエステル由来の構成単位、及び官能基含有モノマー由来の構成単位以外に、さらに、他のモノマー由来の構成単位を有していてもよい。
　前記他のモノマーは、（メタ）アクリル酸アルキルエステル等と共重合可能なものであれば特に限定されない。
　前記他のモノマーとしては、例えば、スチレン、α－メチルスチレン、ビニルトルエン、ギ酸ビニル、酢酸ビニル、アクリロニトリル、アクリルアミド等が挙げられる。
　粘着剤組成物（Ｉ－１）～（Ｉ－４）において、前記アクリル系重合体等の前記アクリル系樹脂が有する構成単位は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　前記アクリル系重合体において、官能基含有モノマー由来の構成単位の含有量は、構成単位の全量に対して、１～３５質量％であることが好ましい。
　粘着剤組成物（Ｉ－１）又は粘着剤組成物（Ｉ－４）が含有する粘着性樹脂（Ｉ－１ａ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　粘着剤組成物（Ｉ－１）又は粘着剤組成物（Ｉ－４）において、粘着剤組成物（Ｉ－１）又は粘着剤組成物（Ｉ－４）の総質量に対する、粘着性樹脂（Ｉ－１ａ）の含有量の割合は、５～９９質量％であることが好ましい。
［粘着性樹脂（Ｉ－２ａ）］
　前記粘着剤組成物（Ｉ－２）及び（Ｉ－３）における前記粘着性樹脂（Ｉ－２ａ）は、例えば、粘着性樹脂（Ｉ－１ａ）中の官能基に、エネルギー線重合性不飽和基を有する不飽和基含有化合物を反応させることで得られる。
　前記不飽和基含有化合物は、前記エネルギー線重合性不飽和基以外に、さらに粘着性樹脂（Ｉ－１ａ）中の官能基と反応することで、粘着性樹脂（Ｉ－１ａ）と結合可能な基を有する化合物である。
　前記エネルギー線重合性不飽和基としては、例えば、（メタ）アクリロイル基、ビニル基（エテニル基）、アリル基（２－プロペニル基）等が挙げられ、（メタ）アクリロイル基が好ましい。
　粘着性樹脂（Ｉ－１ａ）中の官能基と結合可能な基としては、例えば、水酸基又はアミノ基と結合可能なイソシアネート基及びグリシジル基、並びにカルボキシ基又はエポキシ基と結合可能な水酸基及びアミノ基等が挙げられる。
　前記不飽和基含有化合物としては、例えば、（メタ）アクリロイルオキシエチルイソシアネート、（メタ）アクリロイルイソシアネート、グリシジル（メタ）アクリレート等が挙げられる。
　粘着剤組成物（Ｉ－２）又は（Ｉ－３）が含有する粘着性樹脂（Ｉ－２ａ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　粘着剤組成物（Ｉ－２）又は（Ｉ－３）において、粘着剤組成物（Ｉ－２）又は（Ｉ－３）の総質量に対する、粘着性樹脂（Ｉ－２ａ）の含有量の割合は、５～９９質量％であることが好ましい。
［エネルギー線硬化性化合物］
　前記粘着剤組成物（Ｉ－１）及び（Ｉ－３）における前記エネルギー線硬化性化合物としては、エネルギー線重合性不飽和基を有し、エネルギー線の照射により硬化可能なモノマー又はオリゴマーが挙げられる。
　エネルギー線硬化性化合物のうち、モノマーとしては、例えば、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトール（メタ）アクリレート、ペンタエリスリトールテトラ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート、１，４－ブチレングリコールジ（メタ）アクリレート、１，６－へキサンジオール（メタ）アクリレート等の多価（メタ）アクリレート；ウレタン（メタ）アクリレート；ポリエステル（メタ）アクリレート；ポリエーテル（メタ）アクリレート；エポキシ（メタ）アクリレート等が挙げられる。
　エネルギー線硬化性化合物のうち、オリゴマーとしては、例えば、上記で例示したモノマーが重合してなるオリゴマー等が挙げられる。
　粘着剤組成物（Ｉ－１）又は（Ｉ－３）が含有する前記エネルギー線硬化性化合物は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　前記粘着剤組成物（Ｉ－１）において、粘着剤組成物（Ｉ－１）の総質量に対する、前記エネルギー線硬化性化合物の含有量の割合は、１～９５質量％であることが好ましい。
　前記粘着剤組成物（Ｉ－３）において、前記エネルギー線硬化性化合物の含有量は、粘着性樹脂（Ｉ－２ａ）の含有量１００質量部に対して、０．０１～３００質量部であることが好ましい。
［架橋剤］
　粘着性樹脂（Ｉ－１ａ）として、（メタ）アクリル酸アルキルエステル由来の構成単位以外に、さらに、官能基含有モノマー由来の構成単位を有する前記アクリル系重合体を用いる場合、粘着剤組成物（Ｉ－１）又は（Ｉ－４）は、さらに架橋剤を含有することが好ましい。
　また、粘着性樹脂（Ｉ－２ａ）として、例えば、粘着性樹脂（Ｉ－１ａ）におけるものと同様の、官能基含有モノマー由来の構成単位を有する前記アクリル系重合体を用いる場合、粘着剤組成物（Ｉ－２）は、さらに架橋剤を含有していてもよい。
　前記粘着性樹脂（Ｉ－１ａ）及び（Ｉ－２ａ）における前記架橋剤は、例えば、前記官能基と反応して、粘着性樹脂（Ｉ－１ａ）同士又は粘着性樹脂（Ｉ－２ａ）同士を架橋する。
　架橋剤としては、例えば、トリレンジイソシアネート、ヘキサメチレンジイソシアネート、キシリレンジイソシアネート、これらジイソシアネートのアダクト体等のイソシアネート系架橋剤（イソシアネート基を有する架橋剤）；エチレングリコールグリシジルエーテル等のエポキシ系架橋剤（グリシジル基を有する架橋剤）；ヘキサ［１－（２－メチル）－アジリジニル］トリフオスファトリアジン等のアジリジン系架橋剤（アジリジニル基を有する架橋剤）；アルミニウムキレート等の金属キレート系架橋剤（金属キレート構造を有する架橋剤）；イソシアヌレート系架橋剤（イソシアヌル酸骨格を有する架橋剤）等が挙げられる。
　粘着剤組成物（Ｉ－１）、（Ｉ－２）又は（Ｉ－４）が含有する架橋剤は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　前記粘着剤組成物（Ｉ－１）又は（Ｉ－４）において、架橋剤の含有量は、粘着性樹脂（Ｉ－１ａ）の含有量１００質量部に対して、０．０１～５０質量部であることが好ましい。
　前記粘着剤組成物（Ｉ－２）において、架橋剤の含有量は、粘着性樹脂（Ｉ－２ａ）の含有量１００質量部に対して、０．０１～５０質量部であることが好ましい。
［光重合開始剤］
　粘着剤組成物（Ｉ－１）、（Ｉ－２）及び（Ｉ－３）（以下、これら粘着剤組成物を包括して、「粘着剤組成物（Ｉ－１）～（Ｉ－３）」と略記する）は、さらに光重合開始剤を含有していてもよい。光重合開始剤を含有する粘着剤組成物（Ｉ－１）～（Ｉ－３）は、紫外線等の比較的低エネルギーのエネルギー線を照射しても、十分に硬化反応が進行する。
　前記光重合開始剤としては、例えば、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル、ベンゾイン安息香酸、ベンゾイン安息香酸メチル、ベンゾインジメチルケタール等のベンゾイン化合物；アセトフェノン、２－ヒドロキシ－２－メチル－１－フェニル－プロパン－１－オン、２，２－ジメトキシ－１，２－ジフェニルエタン－１－オン等のアセトフェノン化合物；ビス（２，４，６－トリメチルベンゾイル）フェニルフォスフィンオキサイド、２，４，６－トリメチルベンゾイルジフェニルフォスフィンオキサイド等のアシルフォスフィンオキサイド化合物；ベンジルフェニルスルフィド、テトラメチルチウラムモノスルフィド等のスルフィド化合物；１－ヒドロキシシクロヘキシルフェニルケトン等のα－ケトール化合物；アゾビスイソブチロニトリル等のアゾ化合物；チタノセン等のチタノセン化合物；チオキサントン等のチオキサントン化合物；パーオキサイド化合物；ジアセチル等のジケトン化合物；ベンジル；ジベンジル；ベンゾフェノン；２，４－ジエチルチオキサントン；１，２－ジフェニルメタン；２－ヒドロキシ－２－メチル－１－［４－（１－メチルビニル）フェニル］プロパノン；１－クロロアントラキノン、２－クロロアントラキノン等のキノン化合物が挙げられる。
　また、前記光重合開始剤としては、例えば、アミン等の光増感剤等を用いることもできる。
　粘着剤組成物（Ｉ－１）～（Ｉ－３）が含有する光重合開始剤は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　粘着剤組成物（Ｉ－１）において、光重合開始剤の含有量は、前記エネルギー線硬化性化合物の含有量１００質量部に対して、０．０１～２０質量部であることが好ましい。
　粘着剤組成物（Ｉ－２）において、光重合開始剤の含有量は、粘着性樹脂（Ｉ－２ａ）の含有量１００質量部に対して、０．０１～２０質量部であることが好ましい。
　粘着剤組成物（Ｉ－３）において、光重合開始剤の含有量は、粘着性樹脂（Ｉ－２ａ）及び前記エネルギー線硬化性化合物の総含有量１００質量部に対して、０．０１～２０質量部であることが好ましい。
［その他の添加剤］
　粘着剤組成物（Ｉ－１）～（Ｉ－４）は、本発明の効果を損なわない範囲内において、上述のいずれの成分にも該当しない、その他の添加剤を含有していてもよい。
　前記その他の添加剤としては、例えば、帯電防止剤、酸化防止剤、軟化剤（可塑剤）、充填材（フィラー）、防錆剤、着色剤（顔料、染料）、増感剤、粘着付与剤、反応遅延剤、架橋促進剤（触媒）等の公知の添加剤が挙げられる。
　なお、反応遅延剤とは、例えば、粘着剤組成物（Ｉ－１）～（Ｉ－４）中に混入している触媒の作用によって、保存中の粘着剤組成物（Ｉ－１）～（Ｉ－４）において、目的としない架橋反応が進行するのを抑制するものである。反応遅延剤としては、例えば、触媒に対するキレートによってキレート錯体を形成するものが挙げられ、より具体的には、１分子中にカルボニル基（－Ｃ（＝Ｏ）－）を２個以上有するものが挙げられる。
　粘着剤組成物（Ｉ－１）～（Ｉ－４）が含有するその他の添加剤は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　粘着剤組成物（Ｉ－１）～（Ｉ－４）のその他の添加剤の含有量は、特に限定されず、その種類に応じて適宜選択すればよい。
［溶媒］
　粘着剤組成物（Ｉ－１）～（Ｉ－４）は、溶媒を含有していてもよい。粘着剤組成物（Ｉ－１）～（Ｉ－４）は、溶媒を含有していることで、塗工対象面への塗工適性が向上する。
　前記溶媒は有機溶媒であることが好ましく、前記有機溶媒としては、例えば、メチルエチルケトン、アセトン等のケトン；酢酸エチル等のエステル（カルボン酸エステル）；テトラヒドロフラン、ジオキサン等のエーテル；シクロヘキサン、ｎ－ヘキサン等の脂肪族炭化水素；トルエン、キシレン等の芳香族炭化水素；１－プロパノール、２－プロパノール等のアルコール等が挙げられる。
　粘着剤組成物（Ｉ－１）～（Ｉ－４）が含有する溶媒は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　粘着剤組成物（Ｉ－１）～（Ｉ－４）の溶媒の含有量は、特に限定されず、適宜調節すればよい。
○粘着剤組成物の製造方法
　粘着剤組成物（Ｉ－１）～（Ｉ－４）等の粘着剤組成物は、前記粘着剤と、必要に応じて前記粘着剤以外の成分等の、粘着剤組成物を構成するための各成分を配合することで得られる。
　各成分の配合時における添加順序は特に限定されず、２種以上の成分を同時に添加してもよい。
　配合時に各成分を混合する方法は特に限定されず、撹拌子又は撹拌翼等を回転させて混合する方法；ミキサーを用いて混合する方法；超音波を加えて混合する方法等、公知の方法から適宜選択すればよい。
　各成分の添加及び混合時の温度並びに時間は、各配合成分が劣化しない限り特に限定されず、適宜調節すればよいが、温度は１５～３０℃であることが好ましい。
○フィルム状接着剤
　前記ダイボンディングシートを構成する前記フィルム状接着剤（例えば、ダイボンディングシート１０１を構成するフィルム状接着剤１３）は、熱硬化性を有するものが好ましく、感圧接着性を有するものが好ましい。熱硬化性及び感圧接着性をともに有するフィルム状接着剤は、未硬化状態では各種被着体に軽く押圧することで貼付できる。また、フィルム状接着剤は、加熱して軟化させることで各種被着体に貼付できるものであってもよい。フィルム状接着剤は、硬化によって最終的には耐衝撃性が高い硬化物となり、この硬化物は、厳しい高温・高湿度条件下においても十分な接着特性を保持し得る。
　フィルム状接着剤は１層（単層）からなるものであってもよいし、２層以上の複数層からなるものであってもよく、複数層からなる場合、これら複数層は、互いに同一でも異なっていてもよく、これら複数層の組み合わせは特に限定されない。
　フィルム状接着剤の厚さは、特に限定されないが、１～１００μｍであることが好ましく、１～６０μｍであることがより好ましく、１～３０μｍであることが特に好ましい。
　ここで、「フィルム状接着剤の厚さ」とは、フィルム状接着剤全体の厚さを意味し、例えば、複数層からなるフィルム状接着剤の厚さとは、フィルム状接着剤を構成するすべての層の合計の厚さを意味する。
　フィルム状接着剤は、その構成成分を含有する接着剤組成物を用いて形成できる。例えば、フィルム状接着剤の形成対象面に接着剤組成物を塗工し、必要に応じて乾燥させることで、目的とする部位にフィルム状接着剤を形成できる。接着剤組成物における、常温で気化しない成分同士の含有量の比率は、通常、フィルム状接着剤における前記成分同士の含有量の比率と同じとなる。
　接着剤組成物は、先に説明した粘着剤組成物の場合と同じ方法で塗工できる。
　支持シート上にフィルム状接着剤を設ける場合には、例えば、支持シート上に接着剤組成物を塗工し、必要に応じて乾燥させることで、支持シート上にフィルム状接着剤を積層すればよい。また、支持シート上にフィルム状接着剤を設ける場合には、例えば、剥離フィルム上に接着剤組成物を塗工し、必要に応じて乾燥させることで、剥離フィルム上にフィルム状接着剤を形成しておき、このフィルム状接着剤の露出面を、支持シートの目的とする表面と貼り合わせることで、支持シート上にフィルム状接着剤を積層してもよい。この場合の剥離フィルムは、ダイボンディングシートの製造過程又は使用過程のいずれかのタイミングで、取り除けばよい。
　好ましい接着剤組成物としては、熱硬化性の接着剤組成物が挙げられる。
　熱硬化性の接着剤組成物としては、例えば、重合体成分（ａ）及びエポキシ系熱硬化性樹脂（ｂ）を含有するものが挙げられる。以下、各成分について説明する。
［重合体成分（ａ）］
　重合体成分（ａ）は、重合性化合物が重合反応して形成されたとみなせる成分であり、フィルム状接着剤に造膜性や可撓性等を付与すると共に、半導体チップ等の接着対象への接着性（貼付性）を向上させるための高分子成分である。また、重合体成分（ａ）は、後述するエポキシ樹脂（ｂ１）及び熱硬化剤（ｂ２）に該当しない成分でもある。
　接着剤組成物及びフィルム状接着剤が含有する重合体成分（ａ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　重合体成分（ａ）としては、例えば、アクリル系樹脂、ポリエステル、ウレタン系樹脂、アクリルウレタン樹脂、シリコーン系樹脂、ゴム系樹脂、フェノキシ樹脂、熱硬化性ポリイミド等が挙げられ、アクリル系樹脂が好ましい。
　重合体成分（ａ）における前記アクリル系樹脂としては、公知のアクリル重合体が挙げられる。
　アクリル系樹脂を構成する前記（メタ）アクリル酸エステルとしては、例えば、アルキルエステルを構成するアルキル基が、炭素数が１～１８の鎖状構造である（メタ）アクリル酸アルキルエステル；アクリル酸シクロアルキルエステル；（メタ）アクリル酸アラルキルエステル；（メタ）アクリル酸シクロアルケニルエステル；（メタ）アクリル酸シクロアルケニルオキシアルキルエステル；（メタ）アクリル酸イミド；グリシジル基含有（メタ）アクリル酸エステル；水酸基含有（メタ）アクリル酸エステル；置換アミノ基含有（メタ）アクリル酸エステル等が挙げられる。ここで、「置換アミノ基」とは、アミノ基の１個又は２個の水素原子が水素原子以外の基で置換されてなる基を意味する。
　なお、本明細書において、「（メタ）アクリル酸」とは、「アクリル酸」及び「メタクリル酸」の両方を包含する概念とする。（メタ）アクリル酸と類似の用語についても同様である。
　アクリル系樹脂は、例えば、前記（メタ）アクリル酸エステル以外に、（メタ）アクリル酸、イタコン酸、酢酸ビニル、アクリロニトリル、スチレン及びＮ－メチロールアクリルアミド等から選択される１種又は２種以上のモノマーが共重合してなるものでもよい。
　アクリル系樹脂は、上述の水酸基以外に、ビニル基、（メタ）アクリロイル基、アミノ基、カルボキシ基、イソシアネート基等の他の化合物と結合可能な官能基を有していてもよい。アクリル系樹脂の水酸基をはじめとするこれら官能基は、後述する架橋剤（ｆ）を介して他の化合物と結合してもよいし、架橋剤（ｆ）を介さずに他の化合物と直接結合していてもよい。アクリル系樹脂が前記官能基により他の化合物と結合することで、フィルム状接着剤を用いて得られたパッケージの信頼性が向上する傾向がある。
　アクリル系樹脂を構成するモノマーは、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　本実施形態においては、重合体成分（ａ）として、アクリル系樹脂以外の熱可塑性樹脂（以下、単に「熱可塑性樹脂」と略記することがある）を、アクリル系樹脂を用いずに単独で用いてもよいし、アクリル系樹脂と併用してもよい。
　前記熱可塑性樹脂としては、例えば、ポリエステル、ポリウレタン、フェノキシ樹脂、ポリブテン、ポリブタジエン、ポリスチレン等が挙げられる。
　接着剤組成物及びフィルム状接着剤が含有する前記熱可塑性樹脂は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　接着剤組成物において、溶媒以外の全ての成分の総含有量に対する重合体成分（ａ）の含有量の割合（すなわち、フィルム状接着剤における、フィルム状接着剤の総質量に対する、重合体成分（ａ）の含有量の割合）は、重合体成分（ａ）の種類によらず、２０～７５質量％であることが好ましい。
［エポキシ系熱硬化性樹脂（ｂ）］
　エポキシ系熱硬化性樹脂（ｂ）は、エポキシ樹脂（ｂ１）及び熱硬化剤（ｂ２）からなる。
　接着剤組成物及びフィルム状接着剤が含有するエポキシ系熱硬化性樹脂（ｂ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
（エポキシ樹脂（ｂ１））
　エポキシ樹脂（ｂ１）としては、公知のものが挙げられ、例えば、多官能系エポキシ樹脂、ビフェニル化合物、ビスフェノールＡジグリシジルエーテル及びその水添物、オルソクレゾールノボラックエポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェニレン骨格型エポキシ樹脂等、２官能以上のエポキシ化合物が挙げられる。
　接着剤組成物及びフィルム状接着剤が含有するエポキシ樹脂（ｂ１）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
（熱硬化剤（ｂ２））
　熱硬化剤（ｂ２）は、エポキシ樹脂（ｂ１）に対する硬化剤として機能する。
　熱硬化剤（ｂ２）としては、例えば、１分子中にエポキシ基と反応し得る官能基を２個以上有する化合物が挙げられる。前記官能基としては、例えば、フェノール性水酸基、アルコール性水酸基、アミノ基、カルボキシ基、酸基が無水物化された基等が挙げられ、フェノール性水酸基、アミノ基、又は酸基が無水物化された基であることが好ましく、フェノール性水酸基又はアミノ基であることがより好ましい。
　熱硬化剤（ｂ２）のうち、フェノール性水酸基を有するフェノール系硬化剤としては、例えば、多官能フェノール樹脂、ビフェノール、ノボラック型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、アラルキル型フェノール樹脂等が挙げられる。
　熱硬化剤（ｂ２）のうち、アミノ基を有するアミン系硬化剤としては、例えば、ジシアンジアミド（ＤＩＣＹ）等が挙げられる。
　接着剤組成物及びフィルム状接着剤が含有する熱硬化剤（ｂ２）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　接着剤組成物及びフィルム状接着剤において、熱硬化剤（ｂ２）の含有量は、エポキシ樹脂（ｂ１）の含有量１００質量部に対して、０．１～５００質量部であることが好ましい。
　接着剤組成物及びフィルム状接着剤において、エポキシ系熱硬化性樹脂（ｂ）の含有量（エポキシ樹脂（ｂ１）及び熱硬化剤（ｂ２）の総含有量）は、重合体成分（ａ）の含有量１００質量部に対して、５～１００質量部であることが好ましい。
　前記フィルム状接着剤は、その各種物性を改良するために、重合体成分（ａ）及びエポキシ系熱硬化性樹脂（ｂ）以外に、さらに必要に応じて、これらに該当しない他の成分を含有していてもよい。
　前記フィルム状接着剤が含有する他の成分としては、例えば、硬化促進剤（ｃ）、充填材（ｄ）、カップリング剤（ｅ）、架橋剤（ｆ）、エネルギー線硬化性樹脂（ｇ）、光重合開始剤（ｈ）、汎用添加剤（ｉ）等が挙げられる。これらの中でも、好ましい前記他の成分としては、硬化促進剤（ｃ）、充填材（ｄ）、カップリング剤（ｅ）、汎用添加剤（ｉ）が挙げられる。
［硬化促進剤（ｃ）］
　硬化促進剤（ｃ）は、接着剤組成物の硬化速度を調節するための成分である。
　好ましい硬化促進剤（ｃ）としては、例えば、トリエチレンジアミン、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス（ジメチルアミノメチル）フェノール等の第３級アミン；２－メチルイミダゾール、２－フェニルイミダゾール、２－フェニル－４－メチルイミダゾール、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール等のイミダゾール類（１個以上の水素原子が水素原子以外の基で置換されたイミダゾール）；トリブチルホスフィン、ジフェニルホスフィン、トリフェニルホスフィン等の有機ホスフィン類（１個以上の水素原子が有機基で置換されたホスフィン）；テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート等のテトラフェニルボロン塩；前記イミダゾール類をゲスト化合物とする包接化合物等が挙げられる。
　接着剤組成物及びフィルム状接着剤が含有する硬化促進剤（ｃ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　硬化促進剤（ｃ）を用いる場合、接着剤組成物及びフィルム状接着剤において、硬化促進剤（ｃ）の含有量は、エポキシ系熱硬化性樹脂（ｂ）の含有量１００質量部に対して、０．０１～１０質量部であることが好ましい。
［充填材（ｄ）］
　フィルム状接着剤は、充填材（ｄ）を含有することにより、その熱膨張係数の調整が容易となり、この熱膨張係数をフィルム状接着剤の貼付対象物に対して最適化することで、フィルム状接着剤を用いて得られたパッケージの信頼性がより向上する。また、フィルム状接着剤が充填材（ｄ）を含有することにより、硬化後のフィルム状接着剤の吸湿率を低減したり、放熱性を向上させたりすることもできる。
　充填材（ｄ）は、有機充填材及び無機充填材のいずれでもよいが、無機充填材であることが好ましい。
　好ましい無機充填材としては、例えば、シリカ、アルミナ、タルク、炭酸カルシウム、チタンホワイト、ベンガラ、炭化ケイ素、窒化ホウ素等の粉末；これら無機充填材を球形化したビーズ；これら無機充填材の表面改質品；これら無機充填材の単結晶繊維；ガラス繊維等が挙げられる。
　これらの中でも、無機充填材は、シリカ又はアルミナであることが好ましい。
　接着剤組成物及びフィルム状接着剤が含有する充填材（ｄ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　充填材（ｄ）を用いる場合、接着剤組成物において、溶媒以外の全ての成分の総含有量に対する充填材（ｄ）の含有量の割合（すなわち、フィルム状接着剤における、フィルム状接着剤の総質量に対する、充填材（ｄ）の含有量の割合）は、５～８０質量％であることが好ましい。
［カップリング剤（ｅ）］
　フィルム状接着剤は、カップリング剤（ｅ）を含有することにより、被着体に対する接着性及び密着性が向上する。また、フィルム状接着剤がカップリング剤（ｅ）を含有することにより、その硬化物は耐熱性を損なうことなく、耐水性が向上する。カップリング剤（ｅ）は、無機化合物又は有機化合物と反応可能な官能基を有する。
　カップリング剤（ｅ）は、重合体成分（ａ）、エポキシ系熱硬化性樹脂（ｂ）等が有する官能基と反応可能な官能基を有する化合物であることが好ましく、シランカップリング剤であることがより好ましい。
　接着剤組成物及びフィルム状接着剤が含有するカップリング剤（ｅ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　カップリング剤（ｅ）を用いる場合、接着剤組成物及びフィルム状接着剤において、カップリング剤（ｅ）の含有量は、重合体成分（ａ）及びエポキシ系熱硬化性樹脂（ｂ）の総含有量１００質量部に対して、０．０３～２０質量部であることが好ましい。
［架橋剤（ｆ）］
　重合体成分（ａ）として、上述のアクリル系樹脂等の、他の化合物と結合可能なビニル基、（メタ）アクリロイル基、アミノ基、水酸基、カルボキシ基、イソシアネート基等の官能基を有するものを用いる場合、接着剤組成物及びフィルム状接着剤は、前記官能基を他の化合物と結合させて架橋するための架橋剤（ｆ）を含有していてもよい。架橋剤（ｆ）を用いて架橋することにより、フィルム状接着剤の初期接着力及び凝集力を調節できる。
　架橋剤（ｆ）としては、例えば、有機多価イソシアネート化合物、有機多価イミン化合物、金属キレート系架橋剤（金属キレート構造を有する架橋剤）、アジリジン系架橋剤（アジリジニル基を有する架橋剤）等が挙げられる。
　架橋剤（ｆ）として有機多価イソシアネート化合物を用いる場合、重合体成分（ａ）としては、水酸基含有重合体を用いることが好ましい。架橋剤（ｆ）がイソシアネート基を有し、重合体成分（ａ）が水酸基を有する場合、架橋剤（ｆ）と重合体成分（ａ）との反応によって、フィルム状接着剤に架橋構造を簡便に導入できる。
　接着剤組成物及びフィルム状接着剤が含有する架橋剤（ｆ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　架橋剤（ｆ）を用いる場合、接着剤組成物において、架橋剤（ｆ）の含有量は、重合体成分（ａ）の含有量１００質量部に対して、０．０１～２０質量部であることが好ましい。
［エネルギー線硬化性樹脂（ｇ）］
　フィルム状接着剤は、エネルギー線硬化性樹脂（ｇ）を含有していることにより、エネルギー線の照射によって特性を変化させることができる。
　エネルギー線硬化性樹脂（ｇ）は、エネルギー線硬化性化合物を重合（硬化）して得られたものである。
　前記エネルギー線硬化性化合物としては、例えば、分子内に少なくとも１個の重合性二重結合を有する化合物が挙げられ、（メタ）アクリロイル基を有するアクリレート系化合物が好ましい。
　接着剤組成物が含有するエネルギー線硬化性樹脂（ｇ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　エネルギー線硬化性樹脂（ｇ）を用いる場合、接着剤組成物において、接着剤組成物の総質量に対する、エネルギー線硬化性樹脂（ｇ）の含有量の割合は、１～９５質量％であることが好ましい。
［光重合開始剤（ｈ）］
　接着剤組成物は、エネルギー線硬化性樹脂（ｇ）を含有する場合、エネルギー線硬化性樹脂（ｇ）の重合反応を効率よく進めるために、光重合開始剤（ｈ）を含有していてもよい。
　接着剤組成物における光重合開始剤（ｈ）としては、例えば、先に説明した粘着剤組成物（Ｉ－１）～（Ｉ－３）の含有成分である光重合開始剤と同じものが挙げられる。
　接着剤組成物が含有する光重合開始剤（ｈ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　光重合開始剤（ｈ）を用いる場合、接着剤組成物において、光重合開始剤（ｈ）の含有量は、エネルギー線硬化性樹脂（ｇ）の含有量１００質量部に対して、０．１～２０質量部であることが好ましい。
［汎用添加剤（ｉ）］
　汎用添加剤（Ｉ）は、公知のものでよく、目的に応じて任意に選択でき、特に限定されない。好ましい汎用添加剤（Ｉ）としては、例えば、可塑剤、帯電防止剤、酸化防止剤、着色剤（染料、顔料）、ゲッタリング剤等が挙げられる。
　接着剤組成物及びフィルム状接着剤が含有する汎用添加剤（ｉ）は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　接着剤組成物及びフィルム状接着剤の汎用添加剤（ｉ）の含有量は、特に限定されず、目的に応じて適宜選択すればよい。
［溶媒］
　接着剤組成物は、さらに溶媒を含有することが好ましい。溶媒を含有する接着剤組成物は、取り扱い性が良好となる。
　前記溶媒は特に限定されないが、好ましいものとしては、例えば、トルエン、キシレン等の炭化水素；メタノール、エタノール、２－プロパノール、イソブチルアルコール（２－メチルプロパン－１－オール）、１－ブタノール等のアルコール；酢酸エチル等のエステル；アセトン、メチルエチルケトン等のケトン；テトラヒドロフラン等のエーテル；ジメチルホルムアミド、Ｎ－メチルピロリドン等のアミド（アミド結合を有する化合物）等が挙げられる。
　接着剤組成物が含有する溶媒は、１種のみでもよいし、２種以上でもよく、２種以上である場合、それらの組み合わせ及び比率は任意に選択できる。
　接着剤組成物が含有する溶媒は、接着剤組成物中の含有成分をより均一に混合できる点から、メチルエチルケトン等であることが好ましい。
○接着剤組成物の製造方法
　接着剤組成物は、これを構成するための各成分を配合することで得られる。
　接着剤組成物は、配合成分が異なる点以外は、先に説明した粘着剤組成物の場合と同じ方法で製造できる。
＜ピックアップ方法（１）用として好適なダイボンディングシート（１）－１＞
　前記ピックアップ工程において、先に説明したピックアップ方法（１）を適用する場合に用いるのに好適な一実施形態のダイボンディングシートとしては、支持シートと、フィルム状接着剤と、の界面における剥離力が、０．０２～０．２Ｎ／２５ｍｍであり、かつ、硬化前のフィルム状接着剤を、合計の厚さが２００μｍとなるように積層して得られた試験片の破断伸度が、４５０％以下となるもの（以下、「ダイボンディングシート（１）－１」と称することがある）、が挙げられる。このような破断伸度の条件を満たすダイボンディングシート（１）－１を用いることにより、ピックアップ工程でピックアップ方法（１）を適用したとき、作製後の前記積層物（すなわち、半導体チップ群とダイボンディングシート（１）－１との積層物）に対して力を加えることにより、積層物中のフィルム状接着剤をより容易に切断できる。また、このような剥離力の条件を満たすダイボンディングシート（１）－１を用いることにより、ピックアップ工程でピックアップ方法（１）を適用したとき、切断後のフィルム状接着剤を備えた半導体チップを、工程異常を伴うことなく、支持シートからより容易に引き離すことができ、フィルム状接着剤付き半導体チップのピックアップが、より容易となる。
　このような剥離力及び破断伸度の条件を満たすダイボンディングシート（１）－１としては、「国際公開第２０１６／１４０２４８号」で開示されているフィルム状接着剤複合シートが挙げられる。
［硬化前のフィルム状接着剤の試験片の破断伸度］
　硬化前の前記試験片の破断伸度（引張破断伸度）は、４５０％以下であり、上述の効果がより顕著に得られる点では、例えば、４４５％以下であってもよい。
　一方、硬化前の前記試験片の破断伸度の下限値は、特に限定されない。ただし、ダイボンディングシート（１）－１をより安定して取り扱うことができる点では、前記破断伸度は５０％以上であることが好ましく、例えば、１００％以上であってもよい。
　硬化前の前記試験片の破断伸度は、上述の好ましい下限値及び上限値を任意に組み合わせて設定される範囲内に、適宜調節できる。例えば、一実施形態において、前記破断伸度は、５０～４５０％であることが好ましく、１００～４４５％であってもよい。
　本明細書において、「破断伸度がＸ％である（式中、Ｘは正の数である）」とは、後述する測定方法において、前記試験片を引っ張り、試験片がその引張方向において元の長さ（換言すると、引っ張っていないときの長さ）のＸ％の長さだけ伸びたとき、すなわち、試験片の引張方向における全体の長さが、引っ張る前の長さの［１＋Ｘ／１００］倍となったときに、試験片が破断することを意味する。
　本明細書において、フィルム状接着剤又はこれを積層して得られた積層体全般の破断伸度は、上述の試験片の破断伸度を含めて、ＪＩＳ　Ｋ７１６１－１９９４（ＩＳＯ　５２７－１）又はＪＩＳ　Ｋ７１２７：１９９９（ＩＳＯ　５２７－３）に準拠して求めたものである。測定対象物（試験片）が降伏点を有しない場合には引張破壊ひずみを測定し、降伏点を有する場合には引張破壊時呼びひずみを測定して、これら測定値を用いて、破断伸度を求める。
　前記試験片の破断伸度、換言すると、前記フィルム状接着剤の破断伸度は、フィルム状接着剤の含有成分の種類及び量を調節することで、適宜調節できる。例えば、フィルム状接着剤の含有成分である前記重合体成分（ａ）の分子量又は含有量；エポキシ系熱硬化性樹脂（ｂ）を構成する成分の構造、軟化点又は含有量；充填材（ｄ）の含有量等を調節することで、試験片の破断伸度を調節できる。ただし、これらは、試験片の破断伸度の調節方法の一例に過ぎない。
　前記試験片は、フィルム状接着剤から作製された、厚さが２００μｍのものであればよく、例えば、試験片を作製するために積層する複数枚のフィルム状接着剤の厚さは、特に限定されない。ただし、前記ピックアップ工程で使用するダイボンディングシート（１）－１中に含まれるフィルム状接着剤と同じ厚さのフィルム状接着剤を用いて、前記試験片を作製することが好ましい。
　前記フィルム状接着剤は、その厚さが厚いほど破断伸度が大きくなるので、厚さが２００μｍ未満のフィルム状接着剤の試験片の破断伸度が４５０％以下であれば、同じ組成で厚さが２００μｍのフィルム状接着剤の試験片の破断伸度も、当然に４５０％以下となる。
　前記破断伸度は、例えば、試験片として、幅が１５ｍｍであり、長さが１００ｍｍであり、厚さが２００μｍであるものを、固定箇所間の距離が７５ｍｍとなるように二ヵ所で固定し、引張速度を２００ｍｍ／ｍｉｎとして、この固定箇所間において前記試験片を引っ張り、試験片が破断したときの試験片の伸びを測定することで、求められる。
［支持シートとフィルム状接着剤との界面における剥離力］
　前記支持シートと前記フィルム状接着剤との界面における剥離力は、０．０２～０．２Ｎ／２５ｍｍであり、０．０２～０．１５Ｎ／２５ｍｍであることが好ましく、０．０２～０．１Ｎ／２５ｍｍであることがより好ましい。前記剥離力が前記下限値以上であることで、前記ピックアップ工程において、半導体チップをフィルム状接着剤（より具体的には、切断後のフィルム状接着剤）と共に支持シートから引き離すときに、フィルム状接着剤は、引き離す対象の目的とする半導体チップが備えているものだけでなく、この半導体チップに隣り合うものなど、目的外の半導体チップが備えているものも、同時に支持シートから剥離する現象が抑制される。また、前記剥離力が前記上限値以下であることで、半導体チップをフィルム状接着剤と共に支持シートから引き離すときに、目的とする半導体チップが備えているフィルム状接着剤が、支持シートから確実に剥離する。このように確実に剥離するため、例えば、前記積層物（例えば、積層物８０１等）に対して力を加えるときに、その条件を厳しくする（例えば、力を加える前記突き上げ部の突き上げ速度を速くする）など、ピックアップ時の条件の変更が不要であり、このような変更を行った場合に見られる、半導体チップの割れ等の発生が抑制される。
　前記剥離力は、例えば、前記フィルム状接着剤の含有成分の種類及び量；前記支持シートのフィルム状接着剤を設ける面を構成する材料；前記支持シートのフィルム状接着剤を設ける面の状態（表面状態）等を調節することで、適宜調節できる。ただし、これらは、前記剥離力の調節方法の一例に過ぎない。
　なお、フィルム状接着剤は、前記破断伸度が大きい場合に、前記剥離力も大きくなり、前記破断伸度が小さい場合に、前記剥離力も小さくなる傾向にある。
　支持シートの前記表面状態は、例えば、基材の他の層との密着性を向上させるものとして先に挙げた表面処理、すなわち、サンドブラスト処理、溶剤処理等による凹凸化処理；コロナ放電処理、電子線照射処理、プラズマ処理、オゾン・紫外線照射処理、火炎処理、クロム酸処理、熱風処理等の酸化処理；プライマー処理等を施すことで、調節できる。
　前記剥離力は、以下の方法で求められる。
　すなわち、幅が２５ｍｍで長さが任意のダイボンディングシート（１）－１を、そのフィルム状接着剤により被着体へ貼付した状態とし、被着体へ貼付されているフィルム状接着剤から支持シートを剥離速度３００ｍｍ／ｍｉｎで剥離させるときに、フィルム状接着剤及び支持シートの互いに接触していた面同士が１８０°の角度を為すように、支持シートをその長さ方向（ダイボンディングシート（１）－１の長さ方向）へ剥離させた（１８０°剥離を行った）ときに加えていた力（剥離力）を測定する。そして、この測定値を前記剥離力とする。測定に供するダイボンディングシート（１）－１の長さは、測定する力を安定して検出できる範囲であれば、特に限定されないが、２００～３００ｍｍであることが好ましい。前記剥離力は、温度２５℃、相対湿度５０％の条件下で測定できる。また、測定に際しては、ダイボンディングシート（１）－１を被着体へ貼付した状態とし、これを温度２５℃、相対湿度５０％の条件下で３０分静置して、ダイボンディングシート（１）－１の貼付状態を安定化させておくことが好ましい。
　フィルム状接着剤の厚さは、先に説明したとおりであるが、ダイボンディングシート（１）－１においては、例えば、好ましくは１～５０μｍ、より好ましくは３～２５μｍ、さらに好ましくは５～１５μｍであってもよい。フィルム状接着剤の厚さが前記下限値以上であることにより、被着体（半導体チップ）に対するフィルム状接着剤の接着力が、より高くなる。フィルム状接着剤の厚さが前記上限値以下であることにより、前記ピックアップ工程において、より容易にフィルム状接着剤を切断できる。
＜ピックアップ方法（１）用として好適なダイボンディングシート（１）－２＞
　前記ピックアップ工程において、先に説明したピックアップ方法（１）を適用する場合に用いるのに好適な一実施形態のダイボンディングシートとしては、基材を有する支持シート上に、厚さ１～５０μｍの硬化性のフィルム状接着剤が設けられており、硬化前の前記フィルム状接着剤の半導体ウエハに対する接着力を接着力Ｋ（Ｎ／２４ｍｍ）とし、硬化前の前記フィルム状接着剤を、合計の厚さが２００μｍとなるように積層した試験片の破断伸度を破断伸度Ｌ（％）とし、前記試験片の破断強度を破断強度Ｑ（ＭＰａ）としたとき、式（Ｅ１）：
　Ｋ／（Ｌ×Ｑ）≧０．０００５　（Ｅ１）
の関係を満たすもの（以下、「ダイボンディングシート（１）－２」と称することがある）、も挙げられる。このような式（Ｅ１）の関係を満たすダイボンディングシート（１）－２を用いることにより、ピックアップ工程でピックアップ方法（１）を適用したとき、作製後の前記積層物（すなわち、半導体チップ群とダイボンディングシート（１）－２との積層物）に対して力を加えることにより、積層物中のフィルム状接着剤をより容易に切断できる。さらに、ピックアップ工程でピックアップ方法（１）を適用したとき、切断後のフィルム状接着剤を備えた半導体チップを、工程異常を伴うことなく、支持シートからより容易に引き離すことができ、フィルム状接着剤付き半導体チップのピックアップが、より容易となる。
　このような剥離力及び破断伸度の条件を満たすダイボンディングシート（１）－２としては、「国際公開第２０１７／１４５９７９号」で開示されているフィルム状接着剤複合シートが挙げられる。
［硬化前のフィルム状接着剤の半導体ウエハに対する接着力Ｋ］
　硬化前の前記フィルム状接着剤の半導体ウエハに対する接着力Ｋ（Ｎ／２４ｍｍ）は、以下の方法で求められる。
　すなわち、幅が２４ｍｍで長さが任意の、フィルム状接着剤及び粘着テープの積層シートを作製する。この積層シートは、粘着テープの粘着面にフィルム状接着剤が積層されたものとし、粘着テープとしては、例えば、ニチバン社製「セロテープ（登録商標）Ｎｏ．４０５」の、幅が２４ｍｍであるものを用いることができる。次いで、６０℃に加熱したフィルム状接着剤によって、この積層シートを半導体ウエハへ貼付して、粘着テープ、フィルム状接着剤及び半導体ウエハがこの順に、これらの厚さ方向において積層され、構成された積層体を作製する。この積層体を、作製後直ちに、ＪＩＳ　Ｚ０２３７　２００９で規定されている標準環境下で３０分間放置した後、半導体ウエハからフィルム状接着剤及び粘着テープの積層シートを、フィルム状接着剤及び半導体ウエハの互いに接触していた面同士が１８０°の角度を為すように、剥離速度１５０ｍｍ／ｍｉｎで引き剥がす、いわゆる１８０°剥離を行う。このときの剥離力を測定して、この測定値を接着力Ｋ（Ｎ／２４ｍｍ）とする。測定に供する前記積層シートの長さは、剥離力を安定して測定できる範囲であれば、特に限定されない。
　接着力Ｋは、前記式（Ｅ１）の関係を満たす限り特に限定されないが、０．３Ｎ／２４ｍｍ以上であることが好ましく、０．４Ｎ／２４ｍｍ以上であることがより好ましい。また、接着力Ｋは、例えば、１５Ｎ／２４ｍｍ以下、１１Ｎ／２４ｍｍ以下、及び７Ｎ／２４ｍｍ以下のいずれかであってもよい。
　接着力Ｋは、上述の好ましい下限値及び上限値を任意に組み合わせて設定される範囲内に、適宜調節できる。
　例えば、一実施形態において、接着力Ｋは、０．３～１５Ｎ／２４ｍｍであることが好ましく、０．３～１１Ｎ／２４ｍｍであることがより好ましく、０．４～７Ｎ／２４ｍｍであることがさらに好ましい。
　また、一実施形態において、接着力Ｋは、０．４５Ｎ／２４ｍｍ以上、１０Ｎ／２４ｍｍ未満であってもよく、０．４５Ｎ／２４ｍｍ以上、５．８Ｎ／２４ｍｍ以下であってもよい。
　フィルム状接着剤の前記接着力Ｋは、フィルム状接着剤の含有成分の種類及び量、フィルム状接着剤の厚さ、前記支持シートのフィルム状接着剤を設ける面を構成する材料、この面の状態（表面状態）等を調節することで、適宜調節できる。
　例えば、フィルム状接着剤の含有成分である前記カップリング剤（ｅ）の種類又は量を調節することで、接着力Ｋを調節できる。
　また、例えば、支持シートの前記表面状態は、先に説明したダイボンディングシート（１）－１の場合と同じ方法で調節できる。
　ただし、これらは、接着力Ｋの調節方法の一例に過ぎない。
［硬化前のフィルム状接着剤の試験片の破断伸度Ｌ］
　ダイボンディングシート（１）－２における前記破断伸度Ｌは、上述のダイボンディングシート（１）－１における試験片の破断伸度と同じである。
　破断伸度Ｌ（％）は、前記式（Ｅ１）の関係を満たす限り特に限定されない。
　例えば、一実施形態において、破断伸度Ｌは、１２００％以下であることが好ましく、３０～１２００％であることがより好ましく、４０～１１００％であることがさらに好ましく、４５～１０５０％であることが特に好ましい。破断伸度Ｌが前記上限値以下であることで、前記ピックアップ工程において、フィルム状接着剤をより容易に切断できる。
　また、一実施形態において、破断伸度Ｌは、９００％以下であることが好ましく、７００％以下であることがより好ましく、５００％以下であることが特に好ましく、例えば、３０～５００％、４０～５００％、４５～５００％、及び５０～４４０％等のいずれかであってもよい。破断伸度Ｌが前記上限値以下であることで、前記ピックアップ工程において、フィルム状接着剤を種々の方式でより容易に切断できる。すなわち、前記積層物に対して力を加える方法として先に説明した、最も一般的な、突起からなる突き上げ部を突出させる方法だけでなく、スライダーからなる突き上げ部を移動させる方法を採用しても、フィルム状接着剤をより容易に切断できる。
［硬化前のフィルム状接着剤の試験片の破断強度Ｑ］
　破断強度Ｑ（ＭＰａ）は、破断伸度Ｌ（％）の測定時において、試験片が破断した（破壊された）ときの引張応力、すなわち引張破壊応力であり、破断伸度Ｌと同時に測定できる。
　破断強度Ｑ（ＭＰａ）は、前記式（Ｅ１）の関係を満たす限り特に限定されない。
　例えば、一実施形態において、破断強度Ｑは、０．４～１７ＭＰａであることが好ましく、０．５～１５ＭＰａであることがより好ましく、０．６～１３ＭＰａであることが特に好ましい。
　また、一実施形態において、破断強度Ｑは、０．８～１１ＭＰａであってもよく、２．５～１１ＭＰａであってもよい。
［Ｋ／（Ｌ×Ｑ）］
　Ｋ／（Ｌ×Ｑ）の値は、０．０００５以上であり、０．０００６以上であることが好ましく、０．０００７以上であることがより好ましい。
　一方、Ｋ／（Ｌ×Ｑ）の上限値は特に限定されない。Ｋ／（Ｌ×Ｑ）の値は、例えば、０．０１７０以下、０．０１４０以下及び０．０１１５以下のいずれかであってもよいが、これらは、Ｋ／（Ｌ×Ｑ）の値一例である。
　Ｋ／（Ｌ×Ｑ）の値は、上述の好ましい下限値及び上限値を任意に組み合わせて設定される範囲内に、適宜調節できる。
　例えば、一実施形態において、Ｋ／（Ｌ×Ｑ）の値は、０．０００５～０．０１７０、０．０００６～０．０１４０、及び０．０００７～０．０１１５のいずれかであってもよい。
　また、一実施形態において、Ｋ／（Ｌ×Ｑ）の値は、０．０００８以上０．０１２５未満、及び０．０００８～０．０１０５のいずれかであってもよい。
　前記試験片の破断伸度Ｌ及び破断強度Ｑ、換言すると、前記フィルム状接着剤の破断伸度及び破断強度は、フィルム状接着剤の含有成分の種類及び量を調節することで、適宜調節できる。例えば、フィルム状接着剤の含有成分である前記重合体成分（ａ）の分子量又は含有量；エポキシ系熱硬化性樹脂（ｂ）を構成する成分の構造、軟化点又は含有量；充填材（ｄ）の含有量等を調節することで、前記破断伸度Ｌ及び破断強度Ｑを調節できる。
　ただし、これらは、破断伸度Ｌ及び破断強度Ｑの調節方法の一例に過ぎない。
　フィルム状接着剤の厚さは、先に説明したとおりであるが、ダイボンディングシート（１）－２においては、１～５０μｍであり、例えば、好ましくは３～２５μｍ、より好ましくは５～１５μｍであってもよい。フィルム状接着剤の厚さが前記下限値以上であることにより、被着体（半導体チップ）に対するフィルム状接着剤の接着力が、より高くなる。フィルム状接着剤の厚さが前記上限値以下であることにより、前記ピックアップ工程において、より容易にフィルム状接着剤を切断できる。
　以下、具体的実施例により、本発明についてより詳細に説明する。ただし、本発明は、以下に示す実施例に、何ら限定されるものではない。
＜＜半導体チップの製造、半導体ウエハの評価＞＞
［実施例１］
　図３～図６を参照して説明した方法（第１実施形態）により、半導体チップを製造し、ピックアップした。具体的には、以下のとおりである。
［第１改質工程、第２改質工程］
　８インチ半導体ウエハ（厚さ７２５μｍ）の回路形成面に、バックグラインドテープ（リンテック社製「Ａｄｗｉｌｌ　Ｅ－３１００ＴＮ」）を貼付した。
　次いで、ステルスダイシング（登録商標）レーザソー（ディスコ社製「ＤＦＬ７３６１」）を用い、前記半導体ウエハの内部の第１領域中で、かつ、半導体ウエハの周縁部近傍でもある箇所に、この半導体ウエハの裏面側から、１Ｗの出力でレーザー光を照射することにより、半導体ウエハの回路形成面から８５μｍの深さの位置に、第１改質層を形成した。そして、半導体ウエハの回路形成面に対して平行な一方向において、レーザー光の照射位置をずらしながら、この局所的な第１改質層の形成を繰り返し行うことで、１本のライン状の第１改質層を形成した（第１改質工程）。半導体ウエハの厚さ方向における、第１改質層の広がり幅（換言すると、第１改質層の高さ）は、約３０μｍであった。
　さらに続けて、光源を変えることなく、半導体ウエハの裏面側から、この半導体ウエハの内部の第２領域中に、１Ｗの出力でレーザー光を照射することにより、半導体ウエハの裏面から８５μｍの深さで、かつ第１改質層の直上の位置に、第２改質層を形成した。このとき、半導体ウエハ中、第１改質層よりも裏面側に、第２改質層を形成した。そして、第１改質層の形成時と同様に、半導体ウエハの回路形成面に対して平行な一方向において、レーザー光の照射位置をずらしながら、この局所的な第２改質層の形成を繰り返し行うことで、１本のライン状の第２改質層を形成した（第２改質工程）。半導体ウエハの厚さ方向における、第２改質層の広がり幅（換言すると、第２改質層の高さ）は、約３０μｍであった。
　本実施例において、Δ１２の平均値は５５５μｍであった。
　このように、互いに平行なライン状の第１改質層及び第２改質層を１本ずつ形成した後、さらに、このようなライン状の第１改質層及び第２改質層の形成を多数回繰り返し行った。このとき、新たに形成するライン状の第１改質層及び第２改質層は、すでに形成済みのライン状の第１改質層及び第２改質層に対して平行となるように調節した。さらに、ここまでと同じ方法により、このような多数のライン状の第１改質層に対して９０°の交差角度で交差する、多数のライン状の第１改質層と、多数のライン状の第２改質層に対して９０°の交差角度で交差する、多数のライン状の第２改質層と、を新たに形成した（以上、第１改質工程及び第２改質工程の繰返し）。このように、半導体ウエハの全域に渡って、第１改質層及び第２改質層の形成を繰り返し行うことにより、半導体ウエハの回路形成面から８５μｍの深さの位置に、網目状に第１改質層を形成し、半導体ウエハの裏面から８５μｍの深さの位置に、網目状に第２改質層を形成した。
　以上により、第１改質層及び第２改質層を形成済みの半導体ウエハを得た。
　このような第１改質層及び第２改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハについて、１枚ごとに、反りの大きさを測定した。より具体的には、以下のとおりである。
　半導体ウエハの回路形成面を平面に接触させて、この半導体ウエハを前記平面上に載置した。
　次いで、この状態の半導体ウエハを横から目視観察し、半導体ウエハの外周と、その直下の前記平面と、の距離を測定し、その最大値を半導体ウエハの反りの大きさとした。
　この方法で、上記で得られた５枚の半導体ウエハすべてについて、反りの大きさを求め、その中の最大値を、最終的に半導体ウエハの反りの大きさとして採用した。その結果、本実施例での半導体ウエハの反りの大きさは、表１に示すように、０．５ｍｍ未満であった。すなわち、本実施例での、第１改質層及び第２改質層を形成済みの半導体ウエハの反りは、顕著に抑制されていた。
　なお、これら５枚の半導体ウエハについて、上記の場合とは逆に、裏面を平面に接触させて、この半導体ウエハを前記平面上に載置し、それ以外は上記と同じ方法で、この状態の半導体ウエハを横から目視観察した。その結果、半導体ウエハの外周と、その直下の前記平面と、の間に隙間は認められなかった。
［半導体ウエハの搬送性の評価］
　グラインダ（ディスコ社製「ＤＦＧ８７６０」）を用いて、上記で得られた５枚の半導体ウエハを１枚ずつ、搬送アームで吸着することにより搬送することを試みた。そして、下記評価基準に従って、半導体ウエハの搬送性を評価した。その結果、本実施例において、評価結果は「Ａ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。表１中の本項目の評価結果の欄における「５／５」との記載は、５枚の半導体ウエハを評価して、５枚の半導体ウエハをすべて、吸着異常を伴うことなく搬送できたことを意味する。このような本欄の記載内容は、以降の実施例及び比較例についても同様である。
（評価基準）
　Ａ：５枚の半導体ウエハをすべて、吸着異常を伴うことなく搬送できた。
　Ｂ：１～４枚の半導体ウエハを、吸着異常を伴うことなく搬送できたが、残りの半導体ウエハを、吸着異常により搬送できなかった。
　Ｃ：５枚の半導体ウエハをすべて、吸着異常により搬送できなかった。
［分割工程］
　上記の反りの抑制効果と、搬送性と、を評価済みの５枚の半導体ウエハのうち、１枚を用いて、以下に示す分割工程を行った。
　すなわち、グラインダ（ディスコ社製「ＤＦＧ８７６０」）を用い、この第１改質工程及び第２改質工程完了後の半導体ウエハの裏面を研削した。このとき、粒度３６０の研磨材を用いてＺ１軸研削を行い、粒度６０００の研磨材を用いてＺ２軸研削を行い、ドライポリッシュでＺ３軸研削を行うことにより、前記裏面を研削した。そして、半導体ウエハの厚さが４０μｍとなるまで前記裏面を研削して、第１改質層及び第２改質層をすべて消失させるとともに、この研削に伴って半導体ウエハに加えられる力によって、第１改質及び第２改質層の部位において、半導体ウエハを分割した。
　以上により、内部に改質層を有さず、サイズが２ｍｍ×２ｍｍであり、厚さが４０μｍである多数の半導体チップが、バックグラインドテープ上で整列している状態の半導体チップ群を得た。
［積層工程］
　次いで、マルチウェハマウンター（リンテック社製「ＲＡＤ－２５１０　Ｆ/１２」）を用い、上記で得られた半導体チップ群中のすべての半導体チップの研削後の裏面（研削面）に、１枚のダイボンディングシート（リンテック社製「Ａｄｗｉｌｌ　ＬＤ０１Ｄ－７　Ｐ８ＡＫ」）を貼付した。このダイボンディングシートは、基材（ポリオレフィン製、厚さ８０μｍ）と、この基材上に形成されたフィルム状接着剤（厚さ７μｍ）と、を備えており、支持シートが基材のみからなるダイボンディングシートに相当する。ここでは、このダイボンディングシート中の前記フィルム状接着剤を、半導体チップの裏面に貼付した。これにより、前記半導体チップ群と、前記ダイボンディングシートと、の積層物を作製した。
［ピックアップ工程、半導体チップのピックアップ適性の評価］
　次いで、半導体チップの前記回路形成面からバックグラインドテープを取り除いた。
　次いで、ピックアップ・ダイボンディング装置（キャノンマシナリー社製「ＢＥＳＴＥＭ０２」）を用い、常温下で、前記積層物を固定した後、前記積層物と、これを固定しているリングフレームと、の間に、４ｍｍの高低差を新たに発生させた。そして、この状態で、前記積層物に対して、その基材側から力を加えて突き上げることにより、前記積層物中の前記フィルム状接着剤を、前記半導体チップの外周に沿って切断し、この切断後のフィルム状接着剤を裏面に備えた半導体チップを、前記基材から引き離してピックアップすることを試みた。このとき、突き上げ部として１個の突起（ピン）を用い、その突き上げ高さを０．３５ｍｍとし、突き上げ速度を２０ｍｍ／ｓとし、突き上げ保持時間を１秒として、前記積層物を突き上げた。
　本工程を、上記の１枚の半導体ウエハにおいて、２７回連続して行った。そして、サイズが２ｍｍ×２ｍｍの目的とする半導体チップが、フィルム状接着剤付き半導体チップとしてピックアップできなかった回数（すなわち、ピックアップ不良の回数）を確認した。この回数に基づいて、下記評価基準で半導体チップのピックアップ適性を評価した。その結果、表１に示すように、本実施例において、評価結果は「Ａ」であった。
（評価基準）
　Ａ：ピックアップ不良の回数が０回であった。
　Ｂ：ピックアップ不良の回数が１～３回であった。
　Ｃ：ピックアップ不良の回数が４回以上であった。
［実施例２］
　図７～図８を参照して説明した方法（第２実施形態）により、半導体チップを製造し、ピックアップした。具体的には、以下のとおりである。
［第１改質工程、第２改質工程］
　半導体ウエハの回路形成面から８５μｍの深さの位置に、第１改質層を形成するのに代えて、半導体ウエハの回路形成面から７５μｍの深さの位置と、１３５μｍの深さの位置と、に第１改質層を形成した点以外は、実施例１の場合と同じ方法で、２本のライン状の第１改質層を形成した（第１改質工程）。
　本実施例において、Δ１１の平均値は３０μｍであった。
　さらに、半導体ウエハの裏面から８５μｍの深さで、かつ第１改質層の直上の位置に、第２改質層を形成するのに代えて、半導体ウエハの裏面から７５μｍの深さで、かつ第１改質層の直上の位置と、半導体ウエハの裏面から１３５μｍの深さで、かつ第１改質層の直上の位置と、に第２改質層を形成した点以外は、実施例１の場合と同じ方法で、２本のライン状の第２改質層を形成した（第２改質工程）。このとき、半導体ウエハ中、第１改質層よりも裏面側に、第２改質層を形成した。
　本実施例において、Δ２２の平均値は３０μｍであり、Δ１２の平均値は４５５μｍであった。
　このように、互いに平行なライン状の第１改質層及び第２改質層を２本ずつ形成した後、さらに、このようなライン状の第１改質層及び第２改質層の形成を多数回繰り返し行った。このとき、新たに形成するライン状の第１改質層及び第２改質層は、すでに形成済みのライン状の第１改質層及び第２改質層に対して平行となるように調節した。さらに、ここまでと同じ方法により、このような多数のライン状の第１改質層に対して９０°の交差角度で交差する、多数のライン状の第１改質層と、多数のライン状の第２改質層に対して９０°の交差角度で交差する、多数のライン状の第２改質層と、を新たに形成した（以上、第１改質工程及び第２改質工程の繰返し）。このように、半導体ウエハの全域に渡って、第１改質層及び第２改質層の形成を繰り返し行うことにより、半導体ウエハの回路形成面から７５μｍの深さの位置と、１３５μｍの深さの位置とに、それぞれ網目状に第１改質層を形成し、半導体ウエハの裏面から７５μｍの深さの位置と、１３５μｍの深さの位置とに、それぞれ網目状に第２改質層を形成した。
　以上により、第１改質層及び第２改質層を形成済みの半導体ウエハを得た。
　このような第１改質層及び第２改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、０．５ｍｍ未満であった。すなわち、本実施例での、第１改質層及び第２改質層を形成済みの半導体ウエハの反りは、顕著に抑制されていた。
　なお、本実施例においても、半導体ウエハの裏面を平面に接触させて、この半導体ウエハを前記平面上に載置した結果、半導体ウエハの外周と、その直下の前記平面と、の間に隙間は認められなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本実施例において、評価結果は「Ａ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。
［分割工程、積層工程］
　上記の反りの抑制効果と、搬送性と、を評価済みの５枚の半導体ウエハのうち、１枚を用いた点以外は、実施例１の場合と同じ方法で、内部に改質層を有さず、サイズが２ｍｍ×２ｍｍであり、厚さが４０μｍである多数の半導体チップが、バックグラインドテープ上で整列している状態の半導体チップ群を作製し（分割工程）、この半導体チップ群と、前記ダイボンディングシートと、の積層物を作製した（積層工程）。
［ピックアップ工程、半導体チップのピックアップ適性の評価］
　上記で得られた積層物を用いた点以外は、実施例１の場合と同じ方法で、サイズが２ｍｍ×２ｍｍの目的とする半導体チップを、フィルム状接着剤とともにピックアップすることを試み（ピックアップ工程）、半導体チップのピックアップ適性を評価した。
　その結果、表１に示すように、本実施例において、評価結果は「Ａ」であった。
［実施例３］
　図９～図１０を参照して説明した方法（第３実施形態）により、半導体チップを製造し、ピックアップした。具体的には、以下のとおりである。
［第１改質工程、第２改質工程］
　半導体ウエハの回路形成面から８５μｍの深さの位置に、第１改質層を形成するのに代えて、半導体ウエハの回路形成面から７５μｍの深さの位置と、１３５μｍの深さの位置と、に第１改質層を形成した点以外は、実施例１の場合と同じ方法で、２本のライン状の第１改質層を形成した（第１改質工程）。
　本実施例において、Δ１１の平均値は３０μｍであった。
　さらに、半導体ウエハの裏面から８５μｍの深さで、かつ第１改質層の直上の位置に、第２改質層を形成するのに代えて、半導体ウエハの裏面から７５μｍの深さで、かつ第１改質層の直上の位置に、第２改質層を形成した点以外は、実施例１の場合と同じ方法で、１本のライン状の第２改質層を形成した（第２改質工程）。このとき、半導体ウエハ中、第１改質層よりも裏面側に、第２改質層を形成した。
　本実施例において、Δ１２の平均値は５１５μｍであった。
　このように、互いに平行なライン状の第１改質層を２本形成し、第２改質層を１本形成した後、さらに、このようなライン状の第１改質層及び第２改質層の形成を多数回繰り返し行った。このとき、新たに形成するライン状の第１改質層及び第２改質層は、すでに形成済みのライン状の第１改質層及び第２改質層に対して平行となるように調節した。さらに、ここまでと同じ方法により、このような多数のライン状の第１改質層に対して９０°の交差角度で交差する、多数のライン状の第１改質層と、多数のライン状の第２改質層に対して９０°の交差角度で交差する、多数のライン状の第２改質層と、を新たに形成した（以上、第１改質工程及び第２改質工程の繰返し）。ただし、ここまでで、半導体ウエハの回路形成面に対して平行な方向において、隣り合うライン状の第１改質層間の距離と、隣り合うライン状の第２改質層間の距離とを、いずれもすべて、実施例１の場合の１／２とした。このように、半導体ウエハの全域に渡って、第１改質層及び第２改質層の形成を繰り返し行うことにより、半導体ウエハの回路形成面から７５μｍの深さの位置と、１３５μｍの深さの位置とに、それぞれ網目状に第１改質層を形成し、半導体ウエハの裏面から７５μｍの深さの位置に、網目状に第２改質層を形成した。
　以上により、第１改質層及び第２改質層を形成済みの半導体ウエハを得た。
　このような第１改質層及び第２改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、０．５ｍｍ未満であった。すなわち、本実施例での、第１改質層及び第２改質層を形成済みの半導体ウエハの反りは、顕著に抑制されていた。
　なお、本実施例においても、半導体ウエハの裏面を平面に接触させて、この半導体ウエハを前記平面上に載置した結果、半導体ウエハの外周と、その直下の前記平面と、の間に隙間は認められなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本実施例において、評価結果は「Ａ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。
［分割工程、積層工程］
　上記の反りの抑制効果と、搬送性と、を評価済みの５枚の半導体ウエハのうち、１枚を用いた点以外は、実施例１の場合と同じ方法で、内部に改質層を有さず、サイズが１ｍｍ×１ｍｍであり、厚さが４０μｍである多数の半導体チップが、バックグラインドテープ上で整列している状態の半導体チップ群を作製し（分割工程）、この半導体チップ群と、前記ダイボンディングシートと、の積層物を作製した（積層工程）。
［ピックアップ工程、半導体チップのピックアップ適性の評価］
　上記で得られた積層物を用いた点以外は、実施例１の場合と同じ方法で、サイズが１ｍｍ×１ｍｍの目的とする半導体チップを、フィルム状接着剤とともにピックアップすることを試み（ピックアップ工程）、半導体チップのピックアップ適性を評価した。
　その結果、表１に示すように、本実施例において、評価結果は「Ａ」であった。
［実施例４］
　図７～図８を参照して説明した方法（第２実施形態）により、半導体チップを製造し、ピックアップした。具体的には、以下のとおりである。
［第１改質工程、第２改質工程］
　半導体ウエハの回路形成面に対して平行な方向において、隣り合うライン状の第１改質層間の距離と、隣り合うライン状の第２改質層間の距離とを、いずれもすべて１／２とした点以外は、実施例２の場合と同じ方法で、第１改質層及び第２改質層を形成済みの半導体ウエハを得た。
　本実施例において、Δ１１及びΔ２２の平均値は約３０μｍであり、Δ１２の平均値は４５５μｍであった。
　このような第１改質層及び第２改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、０．５ｍｍ未満であった。すなわち、本実施例での、第１改質層及び第２改質層を形成済みの半導体ウエハの反りは、顕著に抑制されていた。
　なお、本実施例においても、半導体ウエハの裏面を平面に接触させて、この半導体ウエハを前記平面上に載置した結果、半導体ウエハの外周と、その直下の前記平面と、の間に隙間は認められなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本実施例において、評価結果は「Ａ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。
［分割工程、積層工程］
　上記の反りの抑制効果と、搬送性と、を評価済みの５枚の半導体ウエハのうち、１枚を用いた点以外は、実施例１の場合と同じ方法で、内部に改質層を有さず、サイズが１ｍｍ×１ｍｍであり、厚さが４０μｍである多数の半導体チップが、バックグラインドテープ上で整列している状態の半導体チップ群を作製し（分割工程）、この半導体チップ群と、前記ダイボンディングシートと、の積層物を作製した（積層工程）。
［ピックアップ工程、半導体チップのピックアップ適性の評価］
　上記で得られた積層物を用いた点以外は、実施例１の場合と同じ方法で、サイズが１ｍｍ×１ｍｍの目的とする半導体チップを、フィルム状接着剤とともにピックアップすることを試み（ピックアップ工程）、半導体チップのピックアップ適性を評価した。
　その結果、表１に示すように、本実施例において、評価結果は「Ａ」であった。
［実施例５］
　図７～図８を参照して説明した方法（第２実施形態）により、半導体チップを製造した。具体的には、以下のとおりである。
［第１改質工程、第２改質工程］
　半導体ウエハの回路形成面に対して平行な方向において、隣り合うライン状の第１改質層間の距離と、隣り合うライン状の第２改質層間の距離とを、いずれもすべて１／４とした点以外は、実施例２の場合と同じ方法で、第１改質層及び第２改質層を形成済みの半導体ウエハを得た。
　本実施例において、Δ１１及びΔ２２の平均値は３０μｍであり、Δ１２の平均値は４５５μｍであった。
　このような第１改質層及び第２改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、１ｍｍであった。すなわち、本実施例での、第１改質層及び第２改質層を形成済みの半導体ウエハの反りは、十分に抑制されていた。
　なお、本実施例においても、半導体ウエハの裏面を平面に接触させて、この半導体ウエハを前記平面上に載置した結果、半導体ウエハの外周と、その直下の前記平面と、の間に隙間は認められなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本実施例において、評価結果は「Ｂ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。表１中の本項目の評価結果の欄における「２／５」との記載は、５枚の半導体ウエハを評価して、２枚の半導体ウエハを、吸着異常を伴うことなく搬送でき、３枚の半導体ウエハを吸着異常により搬送できなかったことを意味する。
［分割工程、積層工程］
　上記の反りの抑制効果と、搬送性と、を評価済みの５枚の半導体ウエハのうち、搬送が可能であった１枚を用いた点以外は、実施例１の場合と同じ方法で、内部に改質層を有さず、サイズが０．５ｍｍ×０．５ｍｍであり、厚さが４０μｍである多数の半導体チップが、バックグラインドテープ上で整列している状態の半導体チップ群を作製し（分割工程）、この半導体チップ群と、前記ダイボンディングシートと、の積層物を作製した（積層工程）。
［ピックアップ工程、半導体チップのピックアップ適性の評価］
　上記で得られた積層物を用いた点以外は、実施例１の場合と同じ方法で、サイズが０．５ｍｍ×０．５ｍｍの目的とする半導体チップを、フィルム状接着剤とともにピックアップすることを試み（ピックアップ工程）、半導体チップのピックアップ適性を評価した。
　その結果、表１に示すように、本実施例において、評価結果は「Ａ」であった。
［実施例６］
　図７～図８を参照して説明した方法（第２実施形態）により、半導体チップを製造した。具体的には、以下のとおりである。
［第１改質工程、第２改質工程］
　半導体ウエハの回路形成面に対して平行な方向において、隣り合うライン状の第１改質層間の距離と、隣り合うライン状の第２改質層間の距離とを、いずれもすべて３／８とした点以外は、実施例２の場合と同じ方法で、第１改質層及び第２改質層を形成済みの半導体ウエハを得た。
　本実施例において、Δ１１及びΔ２２の平均値は３０μｍであり、Δ１２の平均値は４５５μｍであった。
　このような第１改質層及び第２改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、０．５ｍｍ未満であった。すなわち、本実施例での、第１改質層及び第２改質層を形成済みの半導体ウエハの反りは、顕著に抑制されていた。
　なお、本実施例においても、半導体ウエハの裏面を平面に接触させて、この半導体ウエハを前記平面上に載置した結果、半導体ウエハの外周と、その直下の前記平面と、の間に隙間は認められなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本実施例において、評価結果は「Ａ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。
［分割工程、積層工程］
　上記の反りの抑制効果と、搬送性と、を評価済みの５枚の半導体ウエハのうち、１枚を用いた点以外は、実施例１の場合と同じ方法で、内部に改質層を有さず、サイズが０．７５ｍｍ×０．７５ｍｍであり、厚さが４０μｍである多数の半導体チップが、バックグラインドテープ上で整列している状態の半導体チップ群を作製し（分割工程）、この半導体チップ群と、前記ダイボンディングシートと、の積層物を作製した（積層工程）。
［ピックアップ工程、半導体チップのピックアップ適性の評価］
　上記で得られた積層物を用いた点以外は、実施例１の場合と同じ方法で、サイズが０．７５ｍｍ×０．７５ｍｍの目的とする半導体チップを、フィルム状接着剤とともにピックアップすることを試み（ピックアップ工程）、半導体チップのピックアップ適性を評価した。
　その結果、表１に示すように、本実施例において、評価結果は「Ａ」であった。
［比較例１］
［第１改質工程］
　半導体ウエハの回路形成面に対して平行な方向において、隣り合うライン状の第１改質層間の距離を１／２とした点、及び、第２改質層を形成しなかった（換言すると、第２改質工程を行わなかった）点、以外は、実施例１の場合と同じ方法で、第１改質層を形成済みの半導体ウエハを得た。すなわち、本比較例においては、半導体ウエハの回路形成面から８５μｍの深さの位置に、網目状に第１改質層を形成したが、その他には一切、改質層を形成しなかった。
　このような第１改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、１．５ｍｍであった。すなわち、本比較例での、第１改質層を形成済みの半導体ウエハの反りは、抑制されていなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本比較例において、評価結果は「Ｃ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。
［分割工程、積層工程、ピックアップ工程、半導体チップのピックアップ適性の評価］
　本比較例においては、サイズが１ｍｍ×１ｍｍの半導体チップの製造を試みたが、表１に示すとおり、５枚の半導体ウエハをすべて、吸着異常により搬送できなかった。したがって、本比較例においては、以降の分割工程、積層工程及びピックアップ工程を行うことができず、半導体チップを製造できず、半導体チップのピックアップ適性を評価できなかった。
［比較例２］
［第１改質工程］
　第２改質層を形成しなかった（換言すると、第２改質工程を行わなかった）点、以外は、実施例３の場合と同じ方法で、第１改質層を形成済みの半導体ウエハを得た。すなわち、本比較例においては、半導体ウエハの回路形成面から７５μｍの深さの位置と、１３５μｍの深さの位置とに、それぞれ網目状に第１改質層を形成したが、その他には一切、改質層を形成しなかった。
　このような第１改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、１．５ｍｍであった。すなわち、本比較例での、第１改質層を形成済みの半導体ウエハの反りは、抑制されていなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本比較例において、評価結果は「Ｃ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。
［分割工程、積層工程、ピックアップ工程、半導体チップのピックアップ適性の評価］
　本比較例においては、サイズが１ｍｍ×１ｍｍの半導体チップの製造を試みたが、表１に示すとおり、５枚の半導体ウエハをすべて、吸着異常により搬送できなかった。したがって、本比較例においては、以降の分割工程、積層工程及びピックアップ工程を行うことができず、半導体チップを製造できず、半導体チップのピックアップ適性を評価できなかった。
［比較例３］
［第１改質工程］
　半導体ウエハの回路形成面に対して平行な方向において、隣り合うライン状の第１改質層間の距離を３／８とした点、及び、第２改質層を形成しなかった（換言すると、第２改質工程を行わなかった）点、以外は、実施例１の場合と同じ方法で、第１改質層を形成済みの半導体ウエハを得た。すなわち、本比較例においては、半導体ウエハの回路形成面から８５μｍの深さの位置に、網目状に第１改質層を形成したが、その他には一切、改質層を形成しなかった。
　このような第１改質層を形成済みの半導体ウエハを、合計で５枚作製した。
［半導体ウエハの反りの抑制効果の確認］
　上記で得られた５枚の半導体ウエハを用い、実施例１の場合と同じ方法で、半導体ウエハの反りの大きさを確認したところ、表１に示すように、３ｍｍであった。すなわち、本比較例での、第１改質層を形成済みの半導体ウエハの反りは、抑制されていなかった。
［半導体ウエハの搬送性の評価］
　上記で得られた５枚の半導体ウエハについて、実施例１の場合と同じ方法で、搬送性を評価した。その結果、本比較例において、評価結果は「Ｃ」であった。この評価結果を、搬送できた半導体ウエハの枚数とともに、表１に示す。
［分割工程、積層工程、ピックアップ工程、半導体チップのピックアップ適性の評価］
　本比較例においては、サイズが０．７５ｍｍ×０．７５ｍｍの半導体チップの製造を試みたが、表１に示すとおり、５枚の半導体ウエハをすべて、吸着異常により搬送できなかった。したがって、本比較例においては、以降の分割工程、積層工程及びピックアップ工程を行うことができず、半導体チップを製造できず、半導体チップのピックアップ適性を評価できなかった。
Figure JPOXMLDOC01-appb-T000001
　上記結果から明らかなように、実施例１～６においては、第１改質層及び第２改質層を形成済みの半導体ウエハの反りの大きさが１ｍｍ以下であり、前記半導体ウエハの反りが抑制されていた。その結果、これら実施例においては、前記半導体ウエハの搬送性が良好であった。特に、実施例１～４及び６では、前記半導体ウエハの反りの大きさが、０．５ｍｍ未満であり、反りの抑制効果が顕著に高く、半導体ウエハの搬送性に特に優れていた。これは、実施例１～４及び６においては、半導体チップの最も短い一辺の長さが０．７５ｍｍ以上（０．７５～２ｍｍ）であるのに対し、第１改質層及び第２改質層を形成済みの半導体ウエハの厚さが０．７２５ｍｍとなっており、半導体チップの最も短い一辺の長さが前記厚さよりも大きい値であるためであった。実施例５においては、半導体チップの最も短い一辺の長さが、０．５ｍｍであるのに対し、第１改質層及び第２改質層を形成済みの半導体ウエハの厚さが０．７２５ｍｍとなっており、半導体チップの最も短い一辺の長さが前記厚さよりも小さい値となっており、この相違点により、その他の実施例の場合とは、効果の程度に差があった。
　この反りの抑制効果を反映して、実施例１～６においては、搬送が可能であった、第１改質層及び第２改質層を形成済みの半導体ウエハを、専用のテーブルに密着させ、確実に固定できたので、その裏面の研削が可能であり、分割工程を良好に行うことできた。
　さらに、これら実施例においては、以降の積層工程及びピックアップ工程も良好に行うことができ、半導体チップのピックアップ適性に優れていた。
　このように、実施例１～６においては、半導体ウエハの内部における改質層の形成を経由して、サイズが小さい半導体チップを製造するときであっても、半導体ウエハの反りの発生を抑制できた。その結果、フィルム状接着剤付き半導体チップのピックアップまでの工程を、問題なく行うことができた。
　これに対して、比較例１～３においては、第２改質層を形成しない従来の方法であったため、改質層（換言すると、第１改質層のみ）を形成済みの半導体ウエハの反りの大きさが、１．５ｍｍ以上であり、前記半導体ウエハの反りが抑制されていなかった。その結果、これら比較例においては、前記半導体ウエハを搬送できず、以降の分割工程、積層工程及びピックアップ工程を行うことができなかった。
　このように、比較例１～３においては、半導体ウエハの内部における改質層の形成を経由して、サイズが小さい半導体チップを製造するときに、半導体ウエハの反りの発生を抑制できなかった。その結果、フィルム状接着剤付き半導体チップを製造できなかった。
　本発明は、半導体チップ及び半導体装置の製造に利用可能である。
　８・・・半導体ウエハ、８ａ・・・半導体ウエハの回路形成面、８０ａ・・・半導体ウエハの内部の第１領域、８ｂ・・・半導体ウエハの裏面、８０ｂ・・・半導体ウエハの内部の第２領域、８１，８１１，８１２，８３，８３１，８３２・・・第１改質層、８２，８２１，８２２，８４，８４１，８４２・・・第２改質層、８’・・・半導体チップ、８０’・・・半導体チップの外周、８Ａ’・・・半導体チップ群、８０１・・・半導体チップ群とダイボンディングシートとの積層物
　１０・・・支持シート、１１・・・基材、１２・・・粘着剤層、１３・・・フィルム状接着剤、１３’・・・切断後のフィルム状接着剤、１０１・・・ダイボンディングシート
　Ｒ１・・・レーザー光、Ｒ２・・・レーザー光
　Ｔ８・・・第１改質工程及び第２改質工程を行うときの半導体ウエハの厚さ
　Ｓ８’・・・半導体チップの一辺の長さ（半導体チップの最も短い一辺の長さ）

Claims (3)

  1. 　半導体ウエハの裏面側から前記半導体ウエハにレーザー光を照射することにより、前記半導体ウエハの内部のうち、前記半導体ウエハの回路形成面から２１５μｍの深さまでの第１領域中に、第１改質層を形成する第１改質工程と、
    　前記裏面側から前記半導体ウエハにレーザー光を照射することにより、前記半導体ウエハの内部のうち、前記裏面から２１５μｍの深さまでの第２領域中で、かつ、前記第１改質層よりも前記裏面側の箇所に、第２改質層を形成する第２改質工程と、
    　前記第１改質工程及び第２改質工程を行った後に、前記半導体ウエハの前記裏面を研削するとともに、この研削に伴って前記半導体ウエハに加えられる力によって、前記第１改質層及び第２改質層の部位において、前記半導体ウエハを分割することにより、半導体チップを得る分割工程と、
    　を有する、半導体チップの製造方法。
  2. 　前記第１改質工程及び第２改質工程を行うときの前記半導体ウエハの厚さに対して、前記半導体チップの最も短い一辺の長さを同等以上とする、請求項１に記載の半導体チップの製造方法。
  3. 　請求項１又は２に記載の半導体チップの製造方法により、複数個の半導体チップが整列している状態の半導体チップ群を得た後、
    　支持シートと、前記支持シート上に形成されたフィルム状接着剤と、を備えたダイボンディングシートを用い、前記ダイボンディングシート中の前記フィルム状接着剤を、前記半導体チップ群における半導体チップの研削後の前記裏面に貼付することにより、前記半導体チップ群と、前記ダイボンディングシートと、の積層物を作製する積層工程と、
    　前記積層物に対して、その支持シート側から力を加えることにより、前記積層物中の前記フィルム状接着剤を、前記半導体チップに沿って切断し、切断後の前記フィルム状接着剤を裏面に備えた前記半導体チップを、前記支持シートから引き離してピックアップするピックアップ工程と、
    　を有する、半導体装置の製造方法。
PCT/JP2019/024454 2018-06-29 2019-06-20 半導体チップの製造方法及び半導体装置の製造方法 WO2020004210A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020527453A JPWO2020004210A1 (ja) 2018-06-29 2019-06-20 半導体チップの製造方法及び半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-124158 2018-06-29
JP2018124158 2018-06-29

Publications (1)

Publication Number Publication Date
WO2020004210A1 true WO2020004210A1 (ja) 2020-01-02

Family

ID=68987103

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/024454 WO2020004210A1 (ja) 2018-06-29 2019-06-20 半導体チップの製造方法及び半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JPWO2020004210A1 (ja)
TW (1) TWI809132B (ja)
WO (1) WO2020004210A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249541A1 (ja) * 2021-05-28 2022-12-01 浜松ホトニクス株式会社 レーザ加工装置及びレーザ加工方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810132B (zh) * 2023-01-04 2023-07-21 鴻揚半導體股份有限公司 晶圓背面研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179317A (ja) * 2007-10-09 2013-09-09 Hitachi Chemical Co Ltd 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP2014099522A (ja) * 2012-11-15 2014-05-29 Disco Abrasive Syst Ltd 板状物の加工方法
JP2015218287A (ja) * 2014-05-19 2015-12-07 古河電気工業株式会社 薄膜研削用粘接着フィルム一体型表面保護テープおよび半導体チップの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2285634T3 (es) * 2002-03-12 2007-11-16 Hamamatsu Photonics K. K. Metodo para dividir un siustrato.
JP5862733B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法
JP6295304B1 (ja) * 2016-10-03 2018-03-14 日東電工株式会社 ダイシングテープ一体型接着シート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179317A (ja) * 2007-10-09 2013-09-09 Hitachi Chemical Co Ltd 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP2014099522A (ja) * 2012-11-15 2014-05-29 Disco Abrasive Syst Ltd 板状物の加工方法
JP2015218287A (ja) * 2014-05-19 2015-12-07 古河電気工業株式会社 薄膜研削用粘接着フィルム一体型表面保護テープおよび半導体チップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249541A1 (ja) * 2021-05-28 2022-12-01 浜松ホトニクス株式会社 レーザ加工装置及びレーザ加工方法

Also Published As

Publication number Publication date
TW202017020A (zh) 2020-05-01
TWI809132B (zh) 2023-07-21
JPWO2020004210A1 (ja) 2021-07-08

Similar Documents

Publication Publication Date Title
JP7177811B2 (ja) フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP6885966B2 (ja) ダイシングダイボンディングシート、及び半導体チップの製造方法
WO2021193935A1 (ja) 半導体装置製造用シート及びフィルム状接着剤付き半導体チップの製造方法
KR102552837B1 (ko) 필름상 접착제 복합 시트 및 반도체 장치의 제조 방법
JPWO2014155756A1 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP2018123253A (ja) フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JPWO2019172439A1 (ja) 保護膜形成用複合シート及び保護膜付き半導体チップの製造方法
WO2020004210A1 (ja) 半導体チップの製造方法及び半導体装置の製造方法
JP7141566B2 (ja) ダイボンディングシート、及びフィルム状接着剤付き半導体チップの製造方法
JP6998154B2 (ja) ダイボンディングシート
KR102672961B1 (ko) 다이 본딩 시트, 및 필름형 접착제가 형성된 반도체 칩의 제조 방법
JP7475923B2 (ja) 半導体装置製造用シート及び半導体装置製造用シートの製造方法。
JP2023031526A (ja) 保護膜形成フィルム、保護膜形成用複合シート、保護膜付きワークの製造方法、及び、保護膜付きワーク加工物の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19826484

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020527453

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19826484

Country of ref document: EP

Kind code of ref document: A1